[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2009277753A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2009277753A
JP2009277753A JP2008125608A JP2008125608A JP2009277753A JP 2009277753 A JP2009277753 A JP 2009277753A JP 2008125608 A JP2008125608 A JP 2008125608A JP 2008125608 A JP2008125608 A JP 2008125608A JP 2009277753 A JP2009277753 A JP 2009277753A
Authority
JP
Japan
Prior art keywords
pure water
resist pattern
wiring
film
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008125608A
Other languages
Japanese (ja)
Inventor
Yasuhiro Hayashi
泰宏 林
Haruhito Nishibe
晴仁 西部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2008125608A priority Critical patent/JP2009277753A/en
Publication of JP2009277753A publication Critical patent/JP2009277753A/en
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】レジスト膜のアッシング条件に依存せず、かつコロージョンの発生を抑制する洗浄方法が望まれている。
【解決手段】 半導体基板上に、アルミニウムを含む導電膜(45)を形成する。導電膜の上に、レジストパターン(48)を形成する。レジストパターンをマスクとして、ハロゲンを含むガスを用いて導電膜をエッチングすることにより、配線(45a,45b)を形成する。配線の形成後、レジストパターンを除去する。レジストパターンの除去後、配線が形成されている表面を薬液(62)で処理することにより、レジストパターン除去後の残渣物を除去する。薬液による処理後、40℃以上の温水(63)を用いて、基板表面を水洗する。
【選択図】 図1−2
There is a demand for a cleaning method that does not depend on ashing conditions of a resist film and suppresses the occurrence of corrosion.
A conductive film (45) containing aluminum is formed on a semiconductor substrate. A resist pattern (48) is formed on the conductive film. Wiring (45a, 45b) is formed by etching the conductive film using a gas containing halogen using the resist pattern as a mask. After the wiring is formed, the resist pattern is removed. After removing the resist pattern, the surface on which the wiring is formed is treated with a chemical solution (62) to remove residues after removing the resist pattern. After the treatment with the chemical solution, the substrate surface is washed with warm water (63) of 40 ° C. or higher.
[Selection] Figure 1-2

Description

本発明は、アルミニウムを含む導電膜をパターニングした後に、その表面を洗浄する工程を含む半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device including a step of cleaning a surface of a conductive film containing aluminum after patterning.

アルミニウム(Al)を含む導電膜を、ClやBCl等のハロゲン系ガスを用いてエッチングすると、レジスト膜を除去した後も、導電パターンの表面に、塩素系残留物が残存する。塩素系の残留物は、コロージョンの原因になる。レジスト膜のアッシング時に、OとCFとの混合ガスを用いると、Alのハロゲン化物が、水溶性のAlフッ化物に変換される。レジスト膜を除去した後、水洗することにより、Alフッ化物を除去することができる(特許文献1)。 When a conductive film containing aluminum (Al) is etched using a halogen-based gas such as Cl 2 or BCl 3 , a chlorine-based residue remains on the surface of the conductive pattern even after the resist film is removed. Chlorine-based residues cause corrosion. If a mixed gas of O 2 and CF 4 is used during ashing of the resist film, Al halide is converted into water-soluble Al fluoride. After removing the resist film, the Al fluoride can be removed by washing with water (Patent Document 1).

Al系の導電膜と、Ti系の導電膜とが積層された配線を形成する場合、Oガスとフッ素系ガスとを用いてレジスト膜をアッシング除去した後、冷水と温水とを順次用いて水洗する方法が公知である(特許文献2)。冷水によってTiフッ化物が除去され、温水によってAlフッ化物が除去される。 When forming a wiring in which an Al-based conductive film and a Ti-based conductive film are laminated, the resist film is removed by ashing using O 2 gas and fluorine-based gas, and then cold water and hot water are sequentially used. A method of washing with water is known (Patent Document 2). Ti fluoride is removed by cold water, and Al fluoride is removed by hot water.

また、密着層等に用いられるTiN膜を、四塩化チタンとアンモニアとを用いたCVDで成膜した後、純水洗浄を行う場合がある(特許文献3)。この純水洗浄により、TiN膜に含まれる塩素を除去することができる。   In addition, a TiN film used for an adhesion layer or the like may be formed by CVD using titanium tetrachloride and ammonia and then washed with pure water (Patent Document 3). By this pure water cleaning, chlorine contained in the TiN film can be removed.

特開平6−84840号公報Japanese Patent Laid-Open No. 6-84840 特開2000−232096号公報Japanese Patent Laid-Open No. 2000-232096 特開2001−102444号公報JP 2001-102444 A

レジスト膜のアッシング条件に依存せず、かつコロージョンの発生を抑制する洗浄方法が望まれている。   A cleaning method that does not depend on the ashing conditions of the resist film and suppresses the occurrence of corrosion is desired.

上記課題を解決するための半導体装置の製造方法は、
半導体基板上に、アルミニウムを含む導電膜を形成する工程と、
前記導電膜の上に、レジストパターンを形成する工程と、
前記レジストパターンをマスクとして、ハロゲンを含むガスを用いて前記導電膜をエッチングすることにより、配線を形成する工程と、
前記配線の形成後、前記レジストパターンを除去する工程と、
前記レジストパターンの除去後、前記配線の表面及び該配線が形成されている基板表面を薬液で処理することにより、レジストパターン除去後の残渣物を除去する工程と、
前記薬液による処理後、温水を用いて、前記配線及び該配線が形成されている基板表面を水洗する工程と
を有する。
A method of manufacturing a semiconductor device for solving the above problems is as follows.
Forming a conductive film containing aluminum on a semiconductor substrate;
Forming a resist pattern on the conductive film;
Forming a wiring by etching the conductive film using a gas containing halogen using the resist pattern as a mask;
Removing the resist pattern after forming the wiring;
After removing the resist pattern, by treating the surface of the wiring and the substrate surface on which the wiring is formed with a chemical solution, removing the residue after removing the resist pattern;
After the treatment with the chemical solution, there is a step of washing the wiring and the substrate surface on which the wiring is formed with warm water.

水洗工程で、温水を用いることにより、コロージョンの発生を抑制することができる。また、残渣物は、薬液処理で除去されるため、レジストパターンの除去工程において、残渣物を除去容易にするような特殊な条件を採用する必要がない。   By using warm water in the water washing step, the occurrence of corrosion can be suppressed. Further, since the residue is removed by the chemical treatment, it is not necessary to employ special conditions that make it easy to remove the residue in the resist pattern removal step.

図1A〜図1Fに、第1の実施例による製造方法で製造される半導体装置の製造途中段階における断面図を示す。   1A to 1F are cross-sectional views of a semiconductor device manufactured by the manufacturing method according to the first embodiment in the middle of manufacturing.

図1Aに示すように、シリコン等の半導体基板10の表層部に素子分離絶縁膜11が形成され、活性領域が画定されている。この活性領域内に、MOSトランジスタ12が形成されている。MOSトランジスタ12を覆うように、半導体基板10の上に、層間絶縁膜15が形成されている。層間絶縁膜15を貫通する2つの導電プラグ16、17が、それぞれMOSトランジスタ12のソース及びドレインに接続されている。   As shown in FIG. 1A, an element isolation insulating film 11 is formed on a surface layer portion of a semiconductor substrate 10 such as silicon to define an active region. In this active region, a MOS transistor 12 is formed. An interlayer insulating film 15 is formed on the semiconductor substrate 10 so as to cover the MOS transistor 12. Two conductive plugs 16 and 17 penetrating the interlayer insulating film 15 are connected to the source and drain of the MOS transistor 12, respectively.

層間絶縁膜15の上に、2層目の層間絶縁膜18が形成されている。層間絶縁膜18に形成された凹部に、導電パターン19、20が充填されている。導電パターン19、20は、それぞれその直下に配置された導電プラグ16、17に接続される。   A second interlayer insulating film 18 is formed on the interlayer insulating film 15. The recesses formed in the interlayer insulating film 18 are filled with conductive patterns 19 and 20. The conductive patterns 19 and 20 are respectively connected to conductive plugs 16 and 17 disposed immediately below them.

層間絶縁膜18の上に、3層目の層間絶縁膜25が形成されている。この層間絶縁膜25内に、デュアルダマシン法で形成された配線26、27が配置されている。配線26、27は、それぞれ導電パターン19、20に接続されている。   A third interlayer insulating film 25 is formed on the interlayer insulating film 18. In the interlayer insulating film 25, wirings 26 and 27 formed by a dual damascene method are arranged. The wirings 26 and 27 are connected to the conductive patterns 19 and 20, respectively.

層間絶縁膜25の上に、4層目の層間絶縁膜30が形成されている。層間絶縁膜30には、例えば酸化シリコン等が用いられる。層間絶縁膜30に形成されたビアホール内に、それぞれ導電プラグ31、32が充填されている。導電プラグ31、32は、それぞれ配線26、27に接続されている。導電プラグ31、32には、例えばタングステン(W)等が用いられる。   A fourth interlayer insulating film 30 is formed on the interlayer insulating film 25. For example, silicon oxide is used for the interlayer insulating film 30. Conductive plugs 31 and 32 are filled in the via holes formed in the interlayer insulating film 30, respectively. The conductive plugs 31 and 32 are connected to the wirings 26 and 27, respectively. For the conductive plugs 31 and 32, for example, tungsten (W) or the like is used.

層間絶縁膜30の上に導電膜45を形成する。導電膜45は、下側グルー膜40、その上の配線膜41、及びその上の上側グルー膜42を含む。下側グルー膜40は、例えば厚さ50nmのTi膜と厚さ30nmのTiN膜との2層を含む。配線膜41は、AlCu合金で形成され、その厚さは例えば800nmである。上側グルー膜42は、例えば厚さ70nmの1層のTiN膜を含む。なお、下側グルー膜40を、Ti膜またはTiN膜のいずれか1層としてもよい。また、上側グルー膜42を、Ti膜とTiN膜との2層構造としてもよい。これらの膜は、例えばスパッタリングにより形成することができる。   A conductive film 45 is formed on the interlayer insulating film 30. The conductive film 45 includes a lower glue film 40, a wiring film 41 thereon, and an upper glue film 42 thereon. The lower glue film 40 includes, for example, two layers of a Ti film having a thickness of 50 nm and a TiN film having a thickness of 30 nm. The wiring film 41 is formed of an AlCu alloy and has a thickness of, for example, 800 nm. The upper glue film 42 includes, for example, a single TiN film having a thickness of 70 nm. Note that the lower glue film 40 may be any one of a Ti film and a TiN film. The upper glue film 42 may have a two-layer structure of a Ti film and a TiN film. These films can be formed by sputtering, for example.

図1Bに示すように、導電膜45の上に、配線の平面形状に対応したレジストパターン48を形成する。レジストパターン48をエッチングマスクとして、導電膜45をエッチングする。導電膜45のエッチングには、ハロゲンを含むガス、例えばBCl、Cl、CHF、及びArを含むエッチングガスのプラズマ60を用いたドライエッチングが適用される。一例として、BCl、Cl、CHF、及びArの流量を、それぞれ150sccm、150sccm、10sccm、及び60sccmとする。 As shown in FIG. 1B, a resist pattern 48 corresponding to the planar shape of the wiring is formed on the conductive film 45. The conductive film 45 is etched using the resist pattern 48 as an etching mask. For the etching of the conductive film 45, dry etching using plasma 60 of a gas containing halogen, for example, an etching gas containing BCl 3 , Cl 2 , CHF 3 , and Ar is applied. As an example, the flow rates of BCl 3 , Cl 2 , CHF 3 , and Ar are 150 sccm, 150 sccm, 10 sccm, and 60 sccm, respectively.

これにより、導電膜45がパターニングされ、配線45a、45bが形成される。配線45a、45bは、それぞれその下の導電プラグ31、32に接続される。   Thereby, the conductive film 45 is patterned to form wirings 45a and 45b. The wirings 45a and 45b are connected to the conductive plugs 31 and 32 thereunder, respectively.

図1Cに示すように、OガスとHOガスとを含むアッシングガスのプラズマ61を用いて、レジストパターン48をアッシングして除去する。これにより、配線45a、45bが露出する。このとき、導電膜45のエッチングに用いられたガスに含まれる塩素及びフッ素がアルミニウム等と反応して、フッ化物または塩化物等の残渣が表面に残る。 As shown in FIG. 1C, the resist pattern 48 is removed by ashing using an ashing gas plasma 61 containing O 2 gas and H 2 O gas. As a result, the wirings 45a and 45b are exposed. At this time, chlorine and fluorine contained in the gas used for etching the conductive film 45 react with aluminum or the like, and a residue such as fluoride or chloride remains on the surface.

図1Dに示すように、配線45a、45bの表面、及びこれらの配線が形成されている基板表面を、薬液62で処理することにより、基板表面に残っている残渣を除去する。薬液には、フッ化アンモニウムを含む水溶液が用いられる。   As shown in FIG. 1D, the surface of the wirings 45a and 45b and the substrate surface on which these wirings are formed are treated with a chemical solution 62 to remove residues remaining on the substrate surface. An aqueous solution containing ammonium fluoride is used as the chemical solution.

図2Aに、薬液処理に用いられるスピン洗浄乾燥装置の概略図を示す。底面と側壁とを有する容器100内に、テーブル107が収容されている。テーブル107の上面に、真空チャックにより半導体基板10が固定される。テーブル107は、真空チャックにより固定された半導体基板10を回転させることができる。容器100の底面に、排出口101が設けられている。   FIG. 2A shows a schematic diagram of a spin cleaning / drying apparatus used for chemical treatment. A table 107 is accommodated in a container 100 having a bottom surface and a side wall. The semiconductor substrate 10 is fixed to the upper surface of the table 107 by a vacuum chuck. The table 107 can rotate the semiconductor substrate 10 fixed by a vacuum chuck. A discharge port 101 is provided on the bottom surface of the container 100.

薬液用配管103から、半導体基板10の表面に薬液62が供給される。脱イオン水(純水)用配管104から、半導体基板10の表面に純水が供給される。純水用配管104の上流側の端部は、温調槽105に接続されている。温調槽105内に加熱用ランプ108が装填されている。純水流入配管106から温調槽105内に純水が導入される。温調槽105内に導入された純水は、加熱用ランプ105により加熱され、温水になる。この温水が、純水用配管104内を経由して、半導体基板10の表面に供給される。   The chemical liquid 62 is supplied to the surface of the semiconductor substrate 10 from the chemical liquid pipe 103. Pure water is supplied from the deionized water (pure water) pipe 104 to the surface of the semiconductor substrate 10. The upstream end of the pure water pipe 104 is connected to the temperature control tank 105. A heating lamp 108 is loaded in the temperature control tank 105. Pure water is introduced into the temperature control tank 105 from the pure water inflow pipe 106. The pure water introduced into the temperature control tank 105 is heated by the heating lamp 105 to become warm water. This hot water is supplied to the surface of the semiconductor substrate 10 via the pure water pipe 104.

容器100の側壁の近傍に、昇降壁102が配置されている。昇降壁102は、外側の側壁102a、内側の側壁102b、及び両者を接続する接続部102cを含む。外側の側壁102aは、容器100の側壁の外周面を取り囲むように配置され、両者の間に間隙が画定される。内側の側壁102bは、平面視において、容器100の側壁よりもやや内側に配置される。外側の側壁102aと内側の側壁102bとは、上側の縁において接続部102cにより相互に接続されている。外側の側壁102aの下端は、内側の側壁102bの下端よりも低い位置まで伸びている。半導体基板10は、容器100の側壁の上端よりも高い位置に保持されている。   An elevating wall 102 is arranged in the vicinity of the side wall of the container 100. The elevating wall 102 includes an outer side wall 102a, an inner side wall 102b, and a connecting portion 102c that connects the two. The outer side wall 102a is disposed so as to surround the outer peripheral surface of the side wall of the container 100, and a gap is defined therebetween. The inner side wall 102b is disposed slightly inside the side wall of the container 100 in plan view. The outer side wall 102a and the inner side wall 102b are connected to each other by a connecting portion 102c at the upper edge. The lower end of the outer side wall 102a extends to a position lower than the lower end of the inner side wall 102b. The semiconductor substrate 10 is held at a position higher than the upper end of the side wall of the container 100.

薬液処理時には、内側の側壁102bの下端が、半導体基板10よりも高い位置に配置されるまで、昇降壁102を上昇させる。このとき、外側の側壁102aの下端は、容器100の側壁の上端よりも低い位置に配置されている。   During the chemical treatment, the elevating wall 102 is raised until the lower end of the inner side wall 102b is positioned higher than the semiconductor substrate 10. At this time, the lower end of the outer side wall 102 a is disposed at a position lower than the upper end of the side wall of the container 100.

半導体基板10を回転させながら、薬液用配管103から半導体基板10の表面に薬液を供給する。半導体基板10の回転数は、例えば120rpmとする。遠心力により半導体基板10の縁から外側に飛散した薬液は、昇降壁102の外側の側壁102aに衝突し、容器100の外側に排出される。   The chemical solution is supplied from the chemical solution pipe 103 to the surface of the semiconductor substrate 10 while rotating the semiconductor substrate 10. The rotation speed of the semiconductor substrate 10 is set to 120 rpm, for example. The chemical liquid splashed to the outside from the edge of the semiconductor substrate 10 due to the centrifugal force collides with the side wall 102 a outside the elevating wall 102 and is discharged to the outside of the container 100.

なお、フッ化物や塩化物の残渣を除去することができる他の薬液を用いてもよい。例えば、ヒドロキシルアミンを含む水溶液を用いてもよい。   In addition, you may use the other chemical | medical solution which can remove the residue of a fluoride or a chloride. For example, an aqueous solution containing hydroxylamine may be used.

図1E及び図2Bに示すように、薬液処理に用いたスピン洗浄装置と同じ装置を用い、薬液処理後の基板表面に、加熱された純水63を供給し、純水洗浄を行う。   As shown in FIGS. 1E and 2B, using the same apparatus as the spin cleaning apparatus used for the chemical treatment, heated pure water 63 is supplied to the substrate surface after the chemical treatment, and pure water cleaning is performed.

図2Bに示すように、純水洗浄時には、昇降壁102を、内側の側壁102bの下端が半導体基板10よりも低くなるまで下降させる。半導体基板10を回転させた状態で、純水用配管104から半導体基板10の表面に、加熱された純水を供給する。半導体基板10の回転数は、例えば300rpmとし、純水の供給時間を5s〜90sの範囲内とする。純水の流量は、10〜100mL/minとする。純水の温度の好ましい範囲については、後に詳しく説明する。   As shown in FIG. 2B, during pure water cleaning, the elevating wall 102 is lowered until the lower end of the inner side wall 102 b is lower than the semiconductor substrate 10. While the semiconductor substrate 10 is rotated, heated pure water is supplied from the pure water pipe 104 to the surface of the semiconductor substrate 10. The rotation speed of the semiconductor substrate 10 is, for example, 300 rpm, and the supply time of pure water is in the range of 5 s to 90 s. The flow rate of pure water is 10 to 100 mL / min. A preferable range of the temperature of pure water will be described in detail later.

半導体基板10の縁から外側に向けて飛散した純水は、昇降壁102の内側の側壁102bに衝突し、容器100内に滴下する。容器100内の純水は、排出口101から容器外に排出される。純水洗浄後、半導体基板10の回転数を4000rpmまで上昇させる。この回転数を20秒間維持することにより、基板表面を乾燥させる。   The pure water splashed outward from the edge of the semiconductor substrate 10 collides with the inner side wall 102 b of the elevating wall 102 and drops into the container 100. The pure water in the container 100 is discharged out of the container through the discharge port 101. After the pure water cleaning, the rotational speed of the semiconductor substrate 10 is increased to 4000 rpm. The substrate surface is dried by maintaining this rotational speed for 20 seconds.

図1Dに示した薬液処理の後には、基板表面に、薬液が残っている。この薬液内に、基板から剥がれた残渣等が浮遊している。薬液処理後、加熱された純水で洗浄を行うことにより、基板上に滞留している薬液及び残渣を、基板上から除去することができる。   After the chemical solution treatment shown in FIG. 1D, the chemical solution remains on the substrate surface. Residues and the like peeled off from the substrate float in the chemical solution. After the chemical treatment, cleaning with heated pure water can remove chemicals and residues remaining on the substrate from the substrate.

図1Fに示すように、純水洗浄後、配線45a、45bを覆うように、層間絶縁膜30の上に、さらに層間絶縁膜50を形成する。   As shown in FIG. 1F, after cleaning with pure water, an interlayer insulating film 50 is further formed on the interlayer insulating film 30 so as to cover the wirings 45a and 45b.

図3A1〜図3F2を参照して、純水洗浄に用いる純水の好適な温度について説明する。図3A1及び図3A2は、それぞれ室温の純水を用いて洗浄した後に異物が検出された箇所、及び代表的な異物の顕微鏡写真を示す。図3B1及び図3B2は、30℃の純水を用いて洗浄を行った後、図3C1及び図3C2は、40℃の純水を用いて洗浄を行った後、図3D1及び図3D2は、50℃の純水を用いて洗浄を行った後、図3E1及び図3E2は、60℃の純水を用いて洗浄を行った後、及び図3F1及び図3F2は、70℃の純水を用いて洗浄を行った後に、異物が検出された箇所及び代表的な異物の顕微鏡写真を示す。なお、室温、50℃、60℃、及び70℃の純水で洗浄した試料は、洗浄後52時間放置して観察を行った。30℃及び40℃の純水で洗浄した試料は、洗浄後115時間放置して観察を行った。   With reference to FIG. 3A1-FIG. 3F2, the suitable temperature of the pure water used for a pure water washing | cleaning is demonstrated. FIG. 3A1 and FIG. 3A2 each show a location where foreign matter is detected after washing with pure water at room temperature and a micrograph of typical foreign matter. 3B1 and 3B2 are cleaned using pure water at 30 ° C., FIGS. 3C1 and 3C2 are cleaned using pure water at 40 ° C., and FIGS. 3D1 and 3D2 are 50 3E1 and FIG. 3E2 are cleaned using pure water at 60 ° C., and FIGS. 3F1 and 3F2 are cleaned using pure water at 70 ° C. After cleaning, a micrograph of a location where foreign matter is detected and a representative foreign matter is shown. Note that samples washed with pure water at room temperature, 50 ° C., 60 ° C., and 70 ° C. were left for 52 hours after washing and observed. Samples washed with pure water at 30 ° C. and 40 ° C. were left for 115 hours after washing and observed.

室温(20〜25℃)の純水で洗浄した場合、及び30℃の純水で洗浄した場合には、図3A2及び図3B2に示すように、コロージョンが観察された。40℃、50℃、60℃、70℃の純水で洗浄した試料については、検出された異物はパーティクル等であり、コロージョンは観察されなかった。上記評価結果から、純水洗浄時の純水の温度を40℃〜70℃の範囲内にすることにより、コロージョンの発生を防止できることがわかる。なお、純水の温度を高めると、薬液や残渣の除去効果が高まる。従って、純水の温度を70℃より高く、かつ水の沸点以下にしてもよいであろう。   When washed with pure water at room temperature (20 to 25 ° C.) and washed with pure water at 30 ° C., corrosion was observed as shown in FIGS. 3A2 and 3B2. About the sample wash | cleaned with the pure water of 40 degreeC, 50 degreeC, 60 degreeC, and 70 degreeC, the detected foreign material is a particle etc. and the corrosion was not observed. From the above evaluation results, it is understood that the occurrence of corrosion can be prevented by setting the temperature of pure water during pure water cleaning within the range of 40 ° C to 70 ° C. In addition, if the temperature of pure water is raised, the removal effect of a chemical | medical solution and a residue will increase. Therefore, the temperature of pure water may be higher than 70 ° C. and lower than the boiling point of water.

上記第1の実施例では、図1Bに示したレジストパターン48のアッシング時に、図1Cに示したOガスとHOガスとのプラズマ61が用いられ、フッ素系のガスは用いられない。アッシング時にフッ素系のガスを用いると、微細なパターンの倒壊等が生じやすい。上記第1の実施例では、アッシング時にフッ素系のガスを用いる必要がないため、微細なパターンの倒壊等を抑制することができる。 In the first embodiment, during the ashing of the resist pattern 48 shown in FIG. 1B, the plasma 61 of O 2 gas and H 2 O gas shown in FIG. 1C is used, and no fluorine-based gas is used. If a fluorine-based gas is used during ashing, a fine pattern is likely to collapse. In the first embodiment, it is not necessary to use a fluorine-based gas at the time of ashing, so that the collapse of a fine pattern can be suppressed.

図4A及び図4Bを参照して、第2の実施例について説明する。第1の実施例では、純水洗浄時に、加熱した純水のみを用いたが、加熱された純水とガス、例えば窒素ガスとを用いた二流体洗浄を適用してもよい。   The second embodiment will be described with reference to FIGS. 4A and 4B. In the first embodiment, only heated pure water is used at the time of pure water cleaning, but two-fluid cleaning using heated pure water and gas, for example, nitrogen gas may be applied.

図4A及び図4Bに、二流体ノズルの例を示す。図4Aに示した二流体ノズル110では、Nガスの流路に、側方から加熱された純水が供給される。図4Bに示した二流体ノズル111では、加熱された純水の流路に、側方からNガスが供給される。二流体洗浄を用いると、加熱された純水中に窒素ガスが気泡として混入し、高速で被洗浄物の表面に純水を供給することができる。このため、洗浄能力を高めることができる。 An example of a two-fluid nozzle is shown in FIGS. 4A and 4B. In the two-fluid nozzle 110 shown in FIG. 4A, pure water heated from the side is supplied to the N 2 gas flow path. In the two-fluid nozzle 111 shown in FIG. 4B, N 2 gas is supplied from the side to the flow path of the heated pure water. When two-fluid cleaning is used, nitrogen gas is mixed as bubbles in heated pure water, and pure water can be supplied to the surface of the object to be cleaned at high speed. For this reason, the cleaning ability can be increased.

図5を参照して、第3の実施例について説明する。第1の実施例では、枚葉式の洗浄装置を用いたが、第3の実施例では、バッチ式の洗浄装置を用いる。   A third embodiment will be described with reference to FIG. In the first embodiment, a single wafer cleaning device is used, but in the third embodiment, a batch cleaning device is used.

図5に、バッチ式の洗浄装置の洗浄室内の概略図を示す。ウエハキャリア120に複数の被洗浄半導体ウエハ10が、相互に平行に保持されている。固定バー121が、半導体ウエハ10の縁に接触することにより、ウエハキャリア120から脱落しないように半導体ウエハ10の位置を拘束する。ウエハキャリア120及び固定バー121が、半導体ウエハ10の表面に垂直な仮想直線を回転中心として回転する。これにより、複数の半導体ウエハ10が回転する。   FIG. 5 shows a schematic view of a cleaning chamber of a batch type cleaning apparatus. A plurality of semiconductor wafers 10 to be cleaned are held parallel to each other on the wafer carrier 120. When the fixing bar 121 comes into contact with the edge of the semiconductor wafer 10, the position of the semiconductor wafer 10 is restrained so as not to drop off from the wafer carrier 120. The wafer carrier 120 and the fixing bar 121 rotate around a virtual straight line perpendicular to the surface of the semiconductor wafer 10 as a rotation center. Thereby, the plurality of semiconductor wafers 10 rotate.

保持されている半導体ウエハ10の側方に、薬液用ノズル130及び純水用ノズル131が配置されている。薬液用ノズル130及び純水用ノズル131の各々は、半導体ウエハ10が並ぶ方向に平行に配列した複数の噴出口を有する。これらの噴出口から、半導体ウエハ10に向かって薬液または純水が噴射される。   A chemical solution nozzle 130 and a pure water nozzle 131 are disposed on the side of the held semiconductor wafer 10. Each of the chemical solution nozzle 130 and the pure water nozzle 131 has a plurality of jet nozzles arranged in parallel to the direction in which the semiconductor wafers 10 are arranged. A chemical solution or pure water is jetted from these jets toward the semiconductor wafer 10.

純水用ノズル131に、図2Aに示した温調槽105で加熱された純水を導入することにより、第1の実施例の場合と同様に、加熱された純水を用いた純水洗浄を行うことができる。このように、加熱された純水による洗浄を、バッチ式洗浄に適用することも可能である。   By introducing pure water heated in the temperature control tank 105 shown in FIG. 2A into the pure water nozzle 131, pure water cleaning using heated pure water is performed as in the first embodiment. It can be performed. As described above, cleaning with heated pure water can be applied to batch cleaning.

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。   Although the present invention has been described with reference to the embodiments, the present invention is not limited thereto. It will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.

(1A)〜(1C)は、第1の実施例による方法で製造される半導体装置の製造途中段階における断面図である。(1A) to (1C) are cross-sectional views of the semiconductor device manufactured by the method according to the first embodiment in the course of manufacturing. (1D)〜(1F)は、第1の実施例による方法で製造される半導体装置の製造途中段階における断面図である。(1D) to (1F) are cross-sectional views in the course of manufacturing a semiconductor device manufactured by the method according to the first embodiment. (2A)は、第1の実施例による方法で用いられる枚葉式洗浄装置の薬液処理時における状態を示す概略図であり、(2B)は純水洗浄時における状態を示す概略図である。(2A) is a schematic view showing a state during chemical treatment of the single wafer cleaning apparatus used in the method according to the first embodiment, and (2B) is a schematic view showing a state during pure water cleaning. (3A1)及び(3A2)は、室温の純水で洗浄した場合の欠陥検出箇所を示す平面図、及び代表的な欠陥の顕微鏡写真であり、(3B1)及び(3B2)は、30℃の純水で洗浄した場合の欠陥検出箇所を示す平面図、及び代表的な欠陥の顕微鏡写真であり、(3C1)及び(3C2)は、40℃の純水で洗浄した場合の欠陥検出箇所を示す平面図、及び代表的な欠陥の顕微鏡写真である。(3A1) and (3A2) are a plan view and a micrograph of typical defects when a defect is detected when cleaned with pure water at room temperature, and (3B1) and (3B2) are pure at 30 ° C. It is the top view which shows the defect detection location at the time of washing | cleaning with water, and the microscope picture of a typical defect, (3C1) and (3C2) are the planes which show the defect detection location at the time of washing | cleaning with 40 degreeC pure water. It is a figure and the microscope picture of a typical defect. (3D1)及び(3D2)は、50℃の純水で洗浄した場合の欠陥検出箇所を示す平面図、及び代表的な欠陥の顕微鏡写真であり、(3E1)及び(3E2)は、60℃の純水で洗浄した場合の欠陥検出箇所を示す平面図、及び代表的な欠陥の顕微鏡写真であり、(3F1)及び(3F2)は、70℃の純水で洗浄した場合の欠陥検出箇所を示す平面図、及び代表的な欠陥の顕微鏡写真である。(3D1) and (3D2) are a plan view showing a defect detection location when washed with pure water at 50 ° C., and a micrograph of typical defects. (3E1) and (3E2) are 60 ° C. It is the top view which shows the defect detection location at the time of washing | cleaning with a pure water, and the microscope picture of a typical defect, (3F1) and (3F2) show the defect detection location at the time of washing | cleaning with a pure water of 70 degreeC. It is a top view and the microscope picture of a typical defect. 第2の実施例の純水洗浄工程で用いられる二流体ノズルの概略図である。It is the schematic of the two-fluid nozzle used at the pure water washing | cleaning process of a 2nd Example. 第3の実施例の純水洗浄工程で用いられるバッチ式洗浄装置の主要部の概略図である。It is the schematic of the principal part of the batch type washing | cleaning apparatus used at the pure water washing | cleaning process of a 3rd Example.

符号の説明Explanation of symbols

10 半導体基板
11 素子分離絶縁膜
12 MOSトランジスタ
15 1層目の層間絶縁膜
16、17 導電プラグ
18 2層目の層間絶縁膜
19、20 導電パターン
25 3層目の層間絶縁膜
26、27 配線
30 4層目の層間絶縁膜
31、32 導電プラグ
40 下側グルー膜
41 配線膜
42 上側グルー膜
45 導電膜
45a、45b 配線
50 層間絶縁膜
60 エッチングガスのプラズマ
61 アッシングガスのプラズマ
62 薬液
63 純水
100 容器
101 排出口
102 昇降壁
103 薬液用配管
104 純水用配管
105 温調槽
106 純水流入配管
108 加熱用ランプ
110、111 二流体ノズル
120 ウエハキャリア
121 固定バー
130 薬液用ノズル
131 純水用ノズル
DESCRIPTION OF SYMBOLS 10 Semiconductor substrate 11 Element isolation insulating film 12 MOS transistor 15 1st interlayer insulating film 16, 17 Conductive plug 18 2nd interlayer insulating film 19, 20 Conductive pattern 25 3rd interlayer insulating film 26, 27 Wiring 30 Fourth interlayer insulating films 31, 32 Conductive plug 40 Lower glue film 41 Wiring film 42 Upper glue film 45 Conductive films 45a, 45b Wiring 50 Interlayer insulating film 60 Etching gas plasma 61 Ashing gas plasma 62 Chemical solution 63 Pure water 100 Container 101 Discharge port 102 Elevating wall 103 Chemical solution piping 104 Pure water piping 105 Temperature control tank 106 Pure water inflow piping 108 Heating lamps 110 and 111 Two-fluid nozzle 120 Wafer carrier 121 Fixed bar 130 Chemical solution nozzle 131 Pure water nozzle

Claims (4)

半導体基板上に、アルミニウムを含む導電膜を形成する工程と、
前記導電膜の上に、レジストパターンを形成する工程と、
前記レジストパターンをマスクとして、ハロゲンを含むガスを用いて前記導電膜をエッチングすることにより、配線を形成する工程と、
前記配線の形成後、前記レジストパターンを除去する工程と、
前記レジストパターンの除去後、前記配線の表面及び該配線が形成されている基板表面を薬液で処理することにより、レジストパターン除去後の残渣物を除去する工程と、
前記薬液による処理後、40℃以上の温水を用いて、前記配線及び該配線が形成されている基板表面を水洗する工程と
を有する半導体装置の製造方法。
Forming a conductive film containing aluminum on a semiconductor substrate;
Forming a resist pattern on the conductive film;
Forming a wiring by etching the conductive film using a gas containing halogen using the resist pattern as a mask;
Removing the resist pattern after forming the wiring;
After removing the resist pattern, by treating the surface of the wiring and the substrate surface on which the wiring is formed with a chemical solution, removing the residue after removing the resist pattern;
A method of manufacturing a semiconductor device, comprising: a step of washing the wiring and the substrate surface on which the wiring is formed using hot water of 40 ° C. or higher after the treatment with the chemical solution.
前記薬液が、フッ化アンモニウムを含む請求項1に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the chemical solution includes ammonium fluoride. 前記水洗する工程において、前記半導体基板を回転させながら、前記配線が形成されている表面に前記温水を供給する請求項1または2に記載の半導体装置の製造方法。   3. The method of manufacturing a semiconductor device according to claim 1, wherein in the washing step, the hot water is supplied to a surface on which the wiring is formed while rotating the semiconductor substrate. 前記レジストパターンを除去する工程において、酸素を含み、フッ素を含まないガスのプラズマを用いて、前記レジストパターンをアッシングする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。   4. The method for manufacturing a semiconductor device according to claim 1, wherein, in the step of removing the resist pattern, the resist pattern is ashed using plasma of a gas containing oxygen and not containing fluorine.
JP2008125608A 2008-05-13 2008-05-13 Manufacturing method of semiconductor device Pending JP2009277753A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008125608A JP2009277753A (en) 2008-05-13 2008-05-13 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008125608A JP2009277753A (en) 2008-05-13 2008-05-13 Manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2009277753A true JP2009277753A (en) 2009-11-26

Family

ID=41442937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008125608A Pending JP2009277753A (en) 2008-05-13 2008-05-13 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP2009277753A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011114885A1 (en) * 2010-03-15 2011-09-22 栗田工業株式会社 Method of cleaning electronic material and cleaning system
JP2016127224A (en) * 2015-01-08 2016-07-11 キヤノン株式会社 Semiconductor device and semiconductor device manufacturing method
CN111128870A (en) * 2019-12-26 2020-05-08 上海华虹宏力半导体制造有限公司 Method for manufacturing conductive interconnection structure
JP2021121002A (en) * 2020-01-31 2021-08-19 三菱製紙株式会社 Etching method of a laminate of thermoplastic polyimide resin and polyimide resin

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213703A (en) * 1996-02-05 1997-08-15 Matsushita Electron Corp Manufacture of semiconductor device
JPH11323394A (en) * 1998-05-14 1999-11-26 Texas Instr Japan Ltd Cleaning agent for semiconductor device manufacturing and method for manufacturing semiconductor device using the same
JP2003209094A (en) * 2002-01-15 2003-07-25 Kao Corp Ashing residue cleaning method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213703A (en) * 1996-02-05 1997-08-15 Matsushita Electron Corp Manufacture of semiconductor device
JPH11323394A (en) * 1998-05-14 1999-11-26 Texas Instr Japan Ltd Cleaning agent for semiconductor device manufacturing and method for manufacturing semiconductor device using the same
JP2003209094A (en) * 2002-01-15 2003-07-25 Kao Corp Ashing residue cleaning method

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011114885A1 (en) * 2010-03-15 2011-09-22 栗田工業株式会社 Method of cleaning electronic material and cleaning system
JP2011192779A (en) * 2010-03-15 2011-09-29 Kurita Water Ind Ltd Method and system for cleaning electronic material
CN102844845A (en) * 2010-03-15 2012-12-26 栗田工业株式会社 Method and system for cleaning electronic material
US20130068260A1 (en) * 2010-03-15 2013-03-21 Kurita Water Industries Ltd Method of cleaning electronic material and cleaning system
CN102844845B (en) * 2010-03-15 2015-12-02 栗田工业株式会社 The cleaning method of electronic material and purging system
JP2016127224A (en) * 2015-01-08 2016-07-11 キヤノン株式会社 Semiconductor device and semiconductor device manufacturing method
CN111128870A (en) * 2019-12-26 2020-05-08 上海华虹宏力半导体制造有限公司 Method for manufacturing conductive interconnection structure
JP2021121002A (en) * 2020-01-31 2021-08-19 三菱製紙株式会社 Etching method of a laminate of thermoplastic polyimide resin and polyimide resin
JP7377115B2 (en) 2020-01-31 2023-11-09 三菱製紙株式会社 Etching method for a laminate of thermoplastic polyimide resin and polyimide resin

Similar Documents

Publication Publication Date Title
TW200403755A (en) Semiconductor device and its manufacturing method
JP2007509499A (en) Method for forming a low-K dielectric in a semiconductor manufacturing process
JP2009543344A (en) Post-etch wafer surface cleaning with liquid meniscus
JP2009277753A (en) Manufacturing method of semiconductor device
JP2009147293A (en) Method of manufacturing semiconductor device
JP2007012859A (en) Equipment and method for processing substrate
JP4803625B2 (en) Manufacturing method of semiconductor device
JP4763756B2 (en) Method for cleaning, drying and hydrophilizing a semiconductor wafer
US20090137118A1 (en) Method of manufacturing semiconductor device
CN101419903A (en) Method for removing particles on wafer
JP2007258274A (en) Method and device for processing substrate
JP4758799B2 (en) Semiconductor substrate cleaning apparatus and semiconductor device manufacturing method
JP2001358111A (en) Wafer-cleaning method and manufacturing method for semiconductor device
JP2011151283A (en) Method of manufacturing semiconductor device
JP2009021617A (en) Substrate processing method
JPH09213703A (en) Manufacture of semiconductor device
JP2006080263A (en) Cleaning method of electronic device
JP2009290040A (en) Method for manufacturing semiconductor integrated circuit device
JPH1187290A (en) Semiconductor substrate cleaning method and semiconductor device manufacturing method using the same
CN111383906A (en) Method for cleaning chip with metal interconnection line
JP4408830B2 (en) Manufacturing method of semiconductor device
JP4357456B2 (en) Semiconductor substrate cleaning method
JP4205489B2 (en) Manufacturing method of semiconductor device
CN119993823A (en) Cleaning method after through hole etching and forming method of metal interconnection structure
JP4609616B2 (en) Cleaning agent for semiconductor devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20110125

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130507