[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2009272316A - Nitride-based semiconductor element and manufacturing method thereof - Google Patents

Nitride-based semiconductor element and manufacturing method thereof Download PDF

Info

Publication number
JP2009272316A
JP2009272316A JP2008118641A JP2008118641A JP2009272316A JP 2009272316 A JP2009272316 A JP 2009272316A JP 2008118641 A JP2008118641 A JP 2008118641A JP 2008118641 A JP2008118641 A JP 2008118641A JP 2009272316 A JP2009272316 A JP 2009272316A
Authority
JP
Japan
Prior art keywords
semiconductor layer
nitride
based semiconductor
layer
type nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008118641A
Other languages
Japanese (ja)
Inventor
Yukio Shakuda
幸男 尺田
Norikazu Ito
範和 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2008118641A priority Critical patent/JP2009272316A/en
Publication of JP2009272316A publication Critical patent/JP2009272316A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a nitride-based semiconductor element for highly activating a p-type nitride-based semiconductor element with high reproducibility, and to provide a manufacturing method thereof. <P>SOLUTION: This method for manufacturing a nitride-based semiconductor element includes: a step of forming at least a single-layer nitride-based semiconductor layer (2, 3) on a substrate 1; a step of forming a p-type nitride-based semiconductor layer 4 doped with magnesium on the nitride-based semiconductor layer (2, 3); and a step of annealing the p-type nitride-based semiconductor layer 4 at 800-920°C in a nitride atmosphere. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、窒化物系半導体素子及びその製造方法に関し、特に、p型窒化物系半導体層を高活性化した窒化物系半導体素子及びその製造方法に関する。   The present invention relates to a nitride-based semiconductor device and a method for manufacturing the same, and more particularly to a nitride-based semiconductor device in which a p-type nitride-based semiconductor layer is highly activated and a method for manufacturing the same.

従来、窒化物系半導体は、そのバンドギャップの大きさから短波長の発光素子の材料として注目されている。特に、窒化ガリウム(GaN)を中心とした化合物半導体は、多くの研究がなされており、青色発光ダイオードをはじめとして、蛍光体と組み合わせた白色発光ダイオード等として実用化されている。   Conventionally, nitride-based semiconductors have attracted attention as a material for light-emitting elements having a short wavelength because of the size of the band gap. In particular, compound semiconductors centered on gallium nitride (GaN) have been studied extensively and put into practical use as blue light emitting diodes and white light emitting diodes combined with phosphors.

発光ダイオード素子やレーザ素子などの半導体発光素子では、電子と正孔とを再結合させ、その再結合により光を放出するpn接合の構成を有する。従来から知られているように、p型不純物であるMgを含有することで得られるp型窒化物系半導体層は、Mgの活性化率が著しく低いため、低抵抗のp型窒化物系半導体層を得るのは容易でなかった。   A semiconductor light emitting element such as a light emitting diode element or a laser element has a pn junction structure in which electrons and holes are recombined and light is emitted by the recombination. As conventionally known, a p-type nitride-based semiconductor layer obtained by containing Mg as a p-type impurity has a remarkably low Mg activation rate. It was not easy to obtain a layer.

p型GaN系半導体層を作製する方法としては、p型不純物をドープしたGaN系半導体層を成長させた後、水素ガスやアンモニア等を含まない、つまり実質的に水素を含まない雰囲気中で400℃以上の温度で熱処理を行い、低抵抗のp型GaN系半導体層を得る方法が知られている(例えば、特許文献1参照。)。この方法は、p型不純物をドープしたGaN系半導体層からp型不純物と結合した水素を追い出すことによりp型不純物を活性化させて低抵抗にするものである。
特開平6−314821号公報
As a method of manufacturing a p-type GaN-based semiconductor layer, after growing a GaN-based semiconductor layer doped with a p-type impurity, 400 atmosphere in an atmosphere that does not contain hydrogen gas, ammonia, or the like, that is, substantially does not contain hydrogen. A method of obtaining a low-resistance p-type GaN-based semiconductor layer by performing a heat treatment at a temperature equal to or higher than ° C. is known (see, for example, Patent Document 1). This method activates the p-type impurity by driving out hydrogen bonded to the p-type impurity from the GaN-based semiconductor layer doped with the p-type impurity, thereby reducing the resistance.
Japanese Patent Laid-Open No. 6-314821

しかしながら、熱処理温度が400℃以上であっても、ある温度によっては活性化の度合、例えば、キャリア濃度、移動度、或いは抵抗率等が全く異なることが分かった。すなわち、キャリア濃度の高い活性化されたp型GaN系半導体層は、従来の温度条件では必ずしも再現性よく得ることはできないといった問題があった。   However, it has been found that even when the heat treatment temperature is 400 ° C. or higher, the degree of activation, for example, carrier concentration, mobility, or resistivity, is completely different depending on a certain temperature. That is, there is a problem that an activated p-type GaN-based semiconductor layer having a high carrier concentration cannot always be obtained with good reproducibility under conventional temperature conditions.

本発明の目的は、p型窒化物系半導体層を再現性よく高活性化することが可能な窒化物系半導体素子及びその製造方法を提供することにある。   An object of the present invention is to provide a nitride semiconductor device capable of activating a p-type nitride semiconductor layer with high reproducibility and a method for manufacturing the same.

上記目的を達成するための本発明の一態様によれば、基板上に、少なくとも一層の窒化物系半導体層を形成する工程と、前記窒化物系半導体層上に、マグネシウムをドープしたp型窒化物系半導体層を形成する工程と、前記p型窒化物系半導体層を、窒素雰囲気中において800〜920℃でアニーリングする工程とを含むことを特徴とする窒化物系半導体素子の製造方法が提供される。   According to one aspect of the present invention for achieving the above object, a step of forming at least one nitride-based semiconductor layer on a substrate, and p-type nitridation doped with magnesium on the nitride-based semiconductor layer Provided is a method for manufacturing a nitride semiconductor device, comprising: a step of forming a physical semiconductor layer; and a step of annealing the p-type nitride semiconductor layer at 800 to 920 ° C. in a nitrogen atmosphere. Is done.

本発明の他の態様によれば、基板上に配置された少なくとも一層の窒化物系半導体層上に、窒素雰囲気中において800〜920℃でアニーリングされたp型窒化物系半導体層を備えたことを特徴とする窒化物系半導体素子が提供される。   According to another aspect of the present invention, a p-type nitride semiconductor layer annealed at 800 to 920 ° C. in a nitrogen atmosphere is provided on at least one nitride semiconductor layer disposed on a substrate. A nitride-based semiconductor device is provided.

本発明によれば、p型窒化物系半導体層を再現性よく高活性化することが可能な窒化物系半導体素子及びその製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the nitride type semiconductor element which can highly activate a p-type nitride type semiconductor layer with high reproducibility, and its manufacturing method can be provided.

以下、図面を参照して本発明の実施の形態による窒化物系半導体素子及びその製造方法を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なり、また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることに留意すべきである。   A nitride semiconductor device and a method for manufacturing the same according to embodiments of the present invention will be described below with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic, differ from actual ones, and also include portions having different dimensional relationships and ratios between the drawings.

[第1の実施の形態]
(窒化物系半導体素子の構造)
本発明の第1の実施の形態に係る窒化物系半導体素子として窒化物系半導体発光素子について、図1を参照して説明する。
[First embodiment]
(Structure of nitride semiconductor device)
A nitride-based semiconductor light-emitting device as a nitride-based semiconductor device according to the first embodiment of the present invention will be described with reference to FIG.

本発明の第1の実施の形態に係る窒化物系半導体素子10は、基板1上に配置された少なくとも一層の窒化物系半導体層(2,3)上に、窒素雰囲気中において800〜920℃でアニーリングされたp型窒化物系半導体層4を備える。   The nitride-based semiconductor device 10 according to the first embodiment of the present invention has a temperature of 800 to 920 ° C. in a nitrogen atmosphere on at least one nitride-based semiconductor layer (2, 3) disposed on the substrate 1. The p-type nitride-based semiconductor layer 4 is annealed in FIG.

本実施の形態による窒化物系半導体素子10は、図1に示すように、基板1と、基板1上に形成された、n型窒化物系半導体層2、発光層3及びp型窒化物系半導体層4が順次積層されている。また、n型窒化物系半導体層2の上面には、n側電極5が配置されると共に、p型窒化物系半導体層4の上面には、透明電極層7を介してp側電極6が配置されている。   As shown in FIG. 1, a nitride semiconductor device 10 according to the present embodiment includes a substrate 1, an n-type nitride semiconductor layer 2, a light emitting layer 3, and a p-type nitride system formed on the substrate 1. Semiconductor layers 4 are sequentially stacked. An n-side electrode 5 is disposed on the upper surface of the n-type nitride-based semiconductor layer 2, and a p-side electrode 6 is disposed on the upper surface of the p-type nitride-based semiconductor layer 4 via the transparent electrode layer 7. Has been placed.

基板1は、窒化物系半導体層(2〜4)を成長させるための基板である。基板1の材質としては、例えば、サファイア(Al)、Si、SiC、GaAs、MgO、ZnO、スピネル、そしてGaN等が挙げられる。 The substrate 1 is a substrate for growing a nitride-based semiconductor layer (2-4). Examples of the material of the substrate 1 include sapphire (Al 2 O 3 ), Si, SiC, GaAs, MgO, ZnO, spinel, and GaN.

n型窒化物系半導体層2は、発光層3に電子を注入するためのものであって、基板1上に形成されている。n型窒化物系半導体層2は、例えば、約3〜5μm程度の厚みを有し、例えば、6〜8×1017原子/cm程度のキャリア濃度のSiがドープされたn型GaNからなる。 The n-type nitride semiconductor layer 2 is for injecting electrons into the light emitting layer 3, and is formed on the substrate 1. The n-type nitride semiconductor layer 2 has a thickness of about 3 to 5 μm, for example, and is made of, for example, n-type GaN doped with Si having a carrier concentration of about 6 to 8 × 10 17 atoms / cm 3. .

基板1とn型窒化物系半導体層2の間には、格子不整合の影響を緩和するために、薄膜のアモルファス状又は多結晶のAlN又はGaNからなるバッファ層8を配置してもよい。   Between the substrate 1 and the n-type nitride-based semiconductor layer 2, a buffer layer 8 made of a thin amorphous or polycrystalline AlN or GaN film may be disposed in order to reduce the influence of lattice mismatch.

発光層3は、例えば、青色光を発光するためのものであって、n型窒化物系半導体層2上に配置されている。発光層3は、例えば、約2〜3nm程度の厚みのInGa1−XN(0.05≦X≦0.2)からなる複数の井戸層(図示略)と、例えば、約20nm程度以下の厚みのGaNからなる複数のバリア層(図示略)とが交互に積層された、例えば、約0.05〜0.15μm程度の厚みを有するMQW(Multi Quantum Well:多重量子井戸)構造からなる。 The light emitting layer 3 is for emitting blue light, for example, and is disposed on the n-type nitride semiconductor layer 2. Emitting layer 3 is, for example, a plurality of well layers consisting of about 2~3nm a thickness of about In X Ga 1-X N ( 0.05 ≦ X ≦ 0.2) ( not shown), for example, about 20nm From an MQW (Multi Quantum Well) structure having a thickness of about 0.05 to 0.15 μm, for example, in which a plurality of barrier layers (not shown) made of GaN having the following thicknesses are alternately stacked. Become.

p型窒化物系半導体層4は、発光層3にホール(正孔)を注入するためのものであって、発光層3上に形成されている。厚さが、例えば、約0.3〜0.5μm程度であり、例えば、約6〜8×1017原子/cm程度のキャリア濃度のMgがドープされたp型GaNからなる。 The p-type nitride semiconductor layer 4 is for injecting holes into the light emitting layer 3 and is formed on the light emitting layer 3. The thickness is, for example, about 0.3 to 0.5 μm, and is made of, for example, p-type GaN doped with Mg having a carrier concentration of about 6 to 8 × 10 17 atoms / cm 3 .

なお、窒化物系半導体各層には、GaN又はInGaNからなる層を含む窒化物系半導体層を用いたが、本発明はこれに限らず、GaN又はInGaNからなる層以外の層を含む窒化物系半導体層、例えば、AlGaN、AlInGaN等からなる層を更に用いてもよい。   In addition, although each nitride-based semiconductor layer uses a nitride-based semiconductor layer including a layer made of GaN or InGaN, the present invention is not limited to this, and a nitride-based semiconductor including a layer other than a layer made of GaN or InGaN A semiconductor layer, for example, a layer made of AlGaN, AlInGaN, or the like may be further used.

n側電極5は、n型窒化物系半導体層2上に形成された、例えば、約0.1〜0.3μm程度の厚みを有し、材質が、例えば、アルミニウム(Al)からなる。n側電極5は、n型窒化物系半導体層2の上面とオーミック接続されている。n側電極5は、平面視において、発光層3及びp型窒化物系半導体層4とは、所定の間隔をあけて配置されている。   The n-side electrode 5 is formed on the n-type nitride-based semiconductor layer 2 and has a thickness of about 0.1 to 0.3 μm, for example, and is made of, for example, aluminum (Al). The n-side electrode 5 is ohmically connected to the upper surface of the n-type nitride semiconductor layer 2. The n-side electrode 5 is disposed at a predetermined interval from the light emitting layer 3 and the p-type nitride-based semiconductor layer 4 in plan view.

p側電極6は、p型窒化物系半導体層4上に配置され、p型窒化物系半導体層4と電気的に接続されている。p側電極6は、例えば、ITO(インジウム−スズ酸化物),MgO又はZnO等からなる透明電極層7を介してp型窒化物系半導体層4と接続してもよい。この場合、発光層3から放出された光をp側電極6側から効率よく取り出すことができる。p側電極6は、例えば、約0.06〜0.4μm程度の厚みを有し、例えば、約0.01〜0.2μm程度の厚さを有するPa/Au及び約0.05〜約0.2μmの厚さを有するTi/Auの金属積層構造からなる。   The p-side electrode 6 is disposed on the p-type nitride semiconductor layer 4 and is electrically connected to the p-type nitride semiconductor layer 4. The p-side electrode 6 may be connected to the p-type nitride semiconductor layer 4 through a transparent electrode layer 7 made of, for example, ITO (indium-tin oxide), MgO, ZnO, or the like. In this case, the light emitted from the light emitting layer 3 can be efficiently extracted from the p-side electrode 6 side. The p-side electrode 6 has a thickness of about 0.06 to 0.4 μm, for example, for example, Pa / Au having a thickness of about 0.01 to 0.2 μm and about 0.05 to about 0. It consists of a Ti / Au metal laminate structure with a thickness of 2 μm.

(動作原理)
本発明の実施の形態に係る窒化物系半導体素子の動作原理は以下の通りである。
(Operating principle)
The operation principle of the nitride semiconductor device according to the embodiment of the present invention is as follows.

まず、n側の外部電極部(図示略)とp側の外部電極部(図示略)を介してn側電極5とp側電極6の間に順方向の電圧が印加されると、n側電極5には電子が注入されるとともに、p側電極6には正孔が注入される。n側電極5に注入された電子は、n型窒化物系半導体層2を介して発光層3に注入される。p側電極6に注入された正孔は、p型窒化物系半導体層4を介して発光層3に注入される。発光層3に注入された電子と正孔は、井戸層で再結合して、例えば、約450nmの青色の光を発光する。発光した光は、基板1を透過して外部へ照射される。   First, when a forward voltage is applied between the n-side electrode 5 and the p-side electrode 6 via the n-side external electrode portion (not shown) and the p-side external electrode portion (not shown), the n-side Electrons are injected into the electrode 5 and holes are injected into the p-side electrode 6. The electrons injected into the n-side electrode 5 are injected into the light emitting layer 3 through the n-type nitride semiconductor layer 2. Holes injected into the p-side electrode 6 are injected into the light emitting layer 3 through the p-type nitride semiconductor layer 4. The electrons and holes injected into the light emitting layer 3 are recombined in the well layer to emit blue light of about 450 nm, for example. The emitted light is transmitted to the outside through the substrate 1.

(窒化物系半導体素子の製造方法)
本発明の第1の実施の形態に係る窒化物系半導体素子の製造方法は、図2及び図3に示すように、基板1上に、少なくとも一層の窒化物系半導体層(2,3)を形成する工程と、窒化物系半導体層(2,3)上に、マグネシウムをドープしたp型窒化物系半導体層4を形成する工程と、p型窒化物系半導体層4を、窒素雰囲気中において800〜920℃でアニーリングする工程とを含む。
(Nitride semiconductor device manufacturing method)
The nitride semiconductor device manufacturing method according to the first embodiment of the present invention includes at least one nitride semiconductor layer (2, 3) formed on a substrate 1, as shown in FIGS. A step of forming, a step of forming a p-type nitride-based semiconductor layer 4 doped with magnesium on the nitride-based semiconductor layer (2, 3), and a step of forming the p-type nitride-based semiconductor layer 4 in a nitrogen atmosphere. Annealing at 800-920 ° C.

以下に、製造工程を詳述する。   Below, a manufacturing process is explained in full detail.

(a)まず、図2(a)に示すように、サファイア基板からなる基板1をMOCVD(Metal Organic Chemical Vapor Deposition:有機金属化学気相蒸着法)装置(図示略)に導入して、基板1を約400〜700℃程度の温度に保持した状態で、AlNからなるバッファ層8を基板1上に成長させる。次いで、成長温度を約1050℃程度に設定し、この状態で、キャリアガスによりシランガス、トリメチルガリウム(以下、TMGと称する。)ガス及びアンモニアガスを供給して、Siがドープされたn型GaNからなるn型窒化物系半導体層2をバッファ層8上に形成する。 (A) First, as shown in FIG. 2 (a), a substrate 1 made of a sapphire substrate is introduced into a MOCVD (Metal Organic Chemical Vapor Deposition) apparatus (not shown) to form a substrate 1 The buffer layer 8 made of AlN is grown on the substrate 1 while maintaining the temperature of about 400 to 700 ° C. Next, the growth temperature is set to about 1050 ° C., and in this state, silane gas, trimethyl gallium (hereinafter referred to as TMG) gas and ammonia gas are supplied by a carrier gas, and from the n-type GaN doped with Si An n-type nitride semiconductor layer 2 is formed on the buffer layer 8.

(b)次に、図2(b)に示すように、成長温度を約760℃程度に設定した状態で、キャリアガスによってトリメチルインジウム(以下、TMIと称する。)ガス、TMGガス及びアンモニアガスを供給して、ノンドープのInGaNからなる井戸層をn型窒化物系半導体層2上に形成する。次いで、成長温度を約760℃程度に保った状態で、キャリアガスによってTMGガス及びアンモニアガスを供給してノンドープのGaNからなるバリア層を井戸層上に形成する。その後、同じ条件で井戸層及びバリア層を交互に複数層積層して、発光層3を形成する。 (B) Next, as shown in FIG. 2B, in a state where the growth temperature is set to about 760 ° C., trimethylindium (hereinafter referred to as TMI) gas, TMG gas, and ammonia gas are mixed with the carrier gas. Then, a well layer made of non-doped InGaN is formed on the n-type nitride semiconductor layer 2. Next, with the growth temperature maintained at about 760 ° C., TMG gas and ammonia gas are supplied by a carrier gas to form a barrier layer made of non-doped GaN on the well layer. Thereafter, a plurality of well layers and barrier layers are alternately stacked under the same conditions to form the light emitting layer 3.

(c)次に、図2(c)に示すように、成長温度を、例えば、約1010℃程度に保持した状態で、窒素雰囲気中において、プロセス圧力を、例えば、約26.7kPa(約200Torr)程度に保持し、TMGの流量、例えば、約14sccm[sccm:standard cc/min、すなわち、1atm(大気圧1,013hPa)、0 ℃で規格化されたccm=cm3/分]程度、及びビスエチルシクロペンタジエニルマグネシウム(以下、EtCp2Mgと称する。)ガスの流量、例えば、約30sccm程度を供給して、発光層3上にMgがドープされたp型GaNからなるp型窒化物系半導体層4を形成する。 (C) Next, as shown in FIG. 2 (c), the process pressure is, for example, about 26.7 kPa (about 200 Torr) in a nitrogen atmosphere with the growth temperature maintained at about 1010 ° C., for example. ) TMG flow rate, for example, about 14 sccm [sccm: standard cc / min, that is, about 1 atm (atmospheric pressure 1,013 hPa), ccm = cm 3 / min normalized at 0 ° C.], and screw A p-type nitride semiconductor layer made of p-type GaN doped with Mg on the light emitting layer 3 by supplying a flow rate of ethylcyclopentadienylmagnesium (hereinafter referred to as EtCp2Mg) gas, for example, about 30 sccm. 4 is formed.

次いで、p型窒化物系半導体層4を、約800〜920℃程度、好ましくは、約820〜910℃程度、更に好ましくは、約840〜910℃程度の温度でアニーリングする。アニーリングの時間は、例えば、約5〜15分程度、好ましくは、約10分程度であるのがよい。   Next, the p-type nitride semiconductor layer 4 is annealed at a temperature of about 800 to 920 ° C., preferably about 820 to 910 ° C., and more preferably about 840 to 910 ° C. The annealing time is, for example, about 5 to 15 minutes, preferably about 10 minutes.

これにより、p型窒化物系半導体層4におけるホール濃度を高めることができる。ホール濃度が高まることにより、抵抗率も低くなり、p型窒化物系半導体層4の活性化を高めることができる。   Thereby, the hole concentration in the p-type nitride semiconductor layer 4 can be increased. As the hole concentration increases, the resistivity also decreases, and the activation of the p-type nitride semiconductor layer 4 can be increased.

p型窒化物系半導体層4のホール濃度は、p型窒化物系半導体層4の成長温度により影響を受ける。p型窒化物系半導体層4の成長温度は、約980〜1040℃程度、好ましくは、約1000〜1020℃程度、更に好ましくは、上述したように、約1010℃程度に設定するのがよい。これにより、p型窒化物系半導体層4におけるホール濃度を高めることができる。   The hole concentration of the p-type nitride semiconductor layer 4 is affected by the growth temperature of the p-type nitride semiconductor layer 4. The growth temperature of the p-type nitride-based semiconductor layer 4 is about 980 to 1040 ° C., preferably about 1000 to 1020 ° C., and more preferably about 1010 ° C. as described above. Thereby, the hole concentration in the p-type nitride semiconductor layer 4 can be increased.

また、p型窒化物系半導体層4のホール濃度は、EtCp2Mgガス流量の影響を受ける。EtCp2Mgガス流量は、約20〜40sccm程度、好ましくは、約25〜35sccm程度、更に好ましくは、上述したように、約30sccm程度とするのがよい。なお、流入mol数は、Mg原料容器の温度(Mg原料の蒸気圧)、容器使用時の圧力(水素の流入圧力)に応じて、流量sccmが一定であっても変化する。本実施の形態における装置環境では、流量約30sccm程度は約3×10−8mol/分程度であった。これにより、p型窒化物系半導体層4におけるホール濃度を高めることができる。その際、EtCp2Mgガス/TMGの流量比を約30/14程度にすることが好ましい。これにより、一層ホール濃度を高めることができる。EtCp2Mgガス流量の割合が大きくなると、結晶性が悪くなり、一方、EtCp2Mgガス流量の割合が小さくなるとホール濃度が低くなるので、好ましくない。 The hole concentration of the p-type nitride semiconductor layer 4 is affected by the EtCp2Mg gas flow rate. The EtCp2Mg gas flow rate is about 20 to 40 sccm, preferably about 25 to 35 sccm, and more preferably about 30 sccm as described above. The number of moles of inflow varies depending on the temperature of the Mg raw material container (vapor pressure of the Mg raw material) and the pressure when the container is used (hydrogen inflow pressure) even if the flow rate sccm is constant. In the apparatus environment in the present embodiment, the flow rate of about 30 sccm was about 3 × 10 −8 mol / min. Thereby, the hole concentration in the p-type nitride semiconductor layer 4 can be increased. At that time, the EtCp2Mg gas / TMG flow ratio is preferably about 30/14. Thereby, the hole concentration can be further increased. When the ratio of the EtCp2Mg gas flow rate is increased, the crystallinity is deteriorated. On the other hand, when the ratio of the EtCp2Mg gas flow rate is decreased, the hole concentration is decreased, which is not preferable.

(d)次に、図3(d)に示すように、p型窒化物系半導体層4の所定領域上にエッチングマスク層20を形成し、このエッチングマスク層20を用いてp型窒化物系半導体層4、発光層3及びn型窒化物系半導体層2の所定領域をRIE(Reactive Ion Etching:反応性イオンエッチング)装置等のプラズマ処理装置を使用して、例えば塩素を含むプラズマによりエッチングする。それにより、p型窒化物系半導体層4、発光層3及びn型窒化物系半導体層2から構成されるリッジ部が形成される。エッチングの後、エッチングマスク層20を除去する。 (D) Next, as shown in FIG. 3D, an etching mask layer 20 is formed on a predetermined region of the p-type nitride semiconductor layer 4, and this etching mask layer 20 is used to form a p-type nitride system. A predetermined region of the semiconductor layer 4, the light emitting layer 3, and the n-type nitride semiconductor layer 2 is etched using, for example, plasma containing chlorine using a plasma processing apparatus such as an RIE (Reactive Ion Etching) apparatus. . As a result, a ridge composed of the p-type nitride semiconductor layer 4, the light emitting layer 3, and the n-type nitride semiconductor layer 2 is formed. After the etching, the etching mask layer 20 is removed.

(e)次に、図3(e)に示すように、蒸着法により、例えば、ZnOからなる透明電極層7をp型窒化物系半導体層4上に形成する。次いで、透明電極層7の一部が露出するようにレジスト膜を形成した後、蒸着法等によりPa/Au膜及びTi/Au膜からなるp側電極6を形成する。その後、p側電極6を残してレジスト膜とともにレジスト膜上のPa/Au膜及びTi/Au膜を除去する。次いで、同様にして、蒸着法等によりAlからなるn側電極5を形成して、図1に示す窒化物系半導体素子10が完成する。 (E) Next, as shown in FIG. 3E, a transparent electrode layer 7 made of, for example, ZnO is formed on the p-type nitride semiconductor layer 4 by vapor deposition. Next, after forming a resist film so that a part of the transparent electrode layer 7 is exposed, a p-side electrode 6 made of a Pa / Au film and a Ti / Au film is formed by a vapor deposition method or the like. Thereafter, the Pa / Au film and the Ti / Au film on the resist film are removed together with the resist film while leaving the p-side electrode 6. Next, in the same manner, an n-side electrode 5 made of Al is formed by vapor deposition or the like, and the nitride semiconductor device 10 shown in FIG. 1 is completed.

なお、窒化物系半導体各層を結晶成長させる方法は、上述したMOCVD装置を用いた方法に限定されない。HVPE(Hydride Vapor Phase Epitaxy:ハイドライド気相エピタキシー)法やガスソースMBE(Molecular Beam Epitaxy:分子線ビームエピタキシー)法等を用いて、窒化物系半導体各層を結晶成長させてもよい。   The method for crystal growth of each nitride-based semiconductor layer is not limited to the method using the MOCVD apparatus described above. The nitride semiconductor layers may be crystal-grown using HVPE (Hydride Vapor Phase Epitaxy), gas source MBE (Molecular Beam Epitaxy), or the like.

(実施例)
本実施の形態に係る窒化物系半導体素子の製造方法により製造された窒化物系半導体素子10について、実施例として、p型窒化物系半導体層4についてのアニール温度に対するホール濃度及び抵抗率の特性を図4に示した。
(Example)
As an example, the nitride semiconductor device 10 manufactured by the nitride semiconductor device manufacturing method according to the present embodiment is characterized by the characteristics of the hole concentration and resistivity with respect to the annealing temperature of the p-type nitride semiconductor layer 4. Is shown in FIG.

実施例では、p型窒化物系半導体層4の製造において、p型窒化物系半導体層4の成長条件として、成長温度=約1010℃、成長プロセス圧力=約200Torr、反応ガス流量:TMG=約14sccm、EtCp2=約30sccmとし、アニール条件として、窒素雰囲気中で、アニール処理時間を約10分とした。一方、比較例として、窒素雰囲気に代えて、窒素/酸素雰囲気中でアニーリングを行った以外は、上述と同様の条件で行い、その結果を図5に示した。ただし、窒素/酸素の流量比を、約1slm(slm:standard liter/min)/0.2slmとした。   In the embodiment, in the production of the p-type nitride semiconductor layer 4, the growth conditions of the p-type nitride semiconductor layer 4 are as follows: growth temperature = about 1010 ° C., growth process pressure = about 200 Torr, reaction gas flow rate: TMG = about 14 sccm and EtCp2 = about 30 sccm, and the annealing conditions were an annealing time of about 10 minutes in a nitrogen atmosphere. On the other hand, as a comparative example, except that annealing was performed in a nitrogen / oxygen atmosphere instead of a nitrogen atmosphere, the conditions were the same as described above, and the results are shown in FIG. However, the flow rate ratio of nitrogen / oxygen was about 1 slm (slm: standard liter / min) /0.2 slm.

図4(a)に示すように、p型窒化物系半導体層4におけるホール濃度は、アニール温度が約850℃のときピークを示し、約7.3×1017/cmと高い濃度を示した。アニール温度が約800〜920℃の範囲内、特に約840〜910℃の範囲内で、ホール濃度は高くなっている。アニール温度が約800〜920℃の範囲外では、ホール濃度は低下している。また、図4(b)に示すように、アニール温度が約800〜920℃の範囲内で、抵抗率は、他の温度に比べて良好な値を示した。 As shown in FIG. 4A, the hole concentration in the p-type nitride-based semiconductor layer 4 shows a peak when the annealing temperature is about 850 ° C., and shows a high concentration of about 7.3 × 10 17 / cm 3. It was. The hole concentration is high when the annealing temperature is in the range of about 800 to 920 ° C., particularly in the range of about 840 to 910 ° C. When the annealing temperature is outside the range of about 800 to 920 ° C., the hole concentration is lowered. Moreover, as shown in FIG.4 (b), in the range whose annealing temperature is about 800-920 degreeC, the resistivity showed a favorable value compared with other temperature.

これに対して、比較例では、図5(a)に示すように、p型窒化物系半導体層4におけるホール濃度は、アニール温度が約850℃のとき約5.8×1017/cmであり、また他のアニール温度においても、実施例におけるピーク濃度(図5(a)の破線)よりも低い濃度を示した。また、図5(b)に示すように、アニール温度が約800〜920℃の範囲で、抵抗率は、実施例に比べて高い値を示した。 On the other hand, in the comparative example, as shown in FIG. 5A, the hole concentration in the p-type nitride-based semiconductor layer 4 is about 5.8 × 10 17 / cm 3 when the annealing temperature is about 850 ° C. Also, at other annealing temperatures, the concentration was lower than the peak concentration in the example (broken line in FIG. 5A). Moreover, as shown in FIG.5 (b), in the range whose annealing temperature is about 800-920 degreeC, the resistivity showed a high value compared with the Example.

本実施の形態に係る窒化物系半導体素子の製造方法によれば、窒素雰囲気中において、800〜920℃の範囲内でp型窒化物系半導体層4のアニーリングを行うことにより、キャリア濃度及び抵抗率の良好な窒化物系半導体素子10を得ることができる。   According to the method for manufacturing a nitride-based semiconductor element according to the present embodiment, carrier concentration and resistance are obtained by annealing the p-type nitride-based semiconductor layer 4 within a range of 800 to 920 ° C. in a nitrogen atmosphere. A nitride-based semiconductor element 10 having a good rate can be obtained.

本実施の形態に係る窒化物系半導体素子10によれば、p型窒化物系半導体層4のキャリア濃度が高くなるので、ホールの注入効率が高くなり、輝度を高めることができる。また、抵抗率が下がるので、低い駆動電圧で駆動することが可能となる。   According to nitride-based semiconductor element 10 according to the present embodiment, the carrier concentration of p-type nitride-based semiconductor layer 4 is increased, so that the hole injection efficiency is increased and the luminance can be increased. Further, since the resistivity decreases, it is possible to drive with a low driving voltage.

本実施の形態に係る窒化物系半導体素子及びその製造方法によれば、p型窒化物系半導体層4を再現性よく高活性化することが可能となる。   According to the nitride semiconductor device and the manufacturing method thereof according to the present embodiment, the p-type nitride semiconductor layer 4 can be activated with high reproducibility.

[その他の実施の形態]
以上、上述した第1の実施の形態によって本発明を詳細に説明したが、当業者にとっては、本発明が本明細書中に説明した第1の実施の形態に限定されるものではないということは明らかである。本発明は、特許請求の範囲の記載により定まる本発明の趣旨及び範囲を逸脱することなく修正及び変更形態として実施することができる。従って、本明細書の記載は、例示説明を目的とするものであり、本発明に対して何ら制限的な意味を有するものではない。以下、上述した第1の実施の形態を一部変更した変更形態について説明する。
[Other embodiments]
As described above, the present invention has been described in detail according to the above-described first embodiment. However, for those skilled in the art, the present invention is not limited to the first embodiment described in this specification. Is clear. The present invention can be implemented as modifications and changes without departing from the spirit and scope of the present invention defined by the description of the scope of claims. Therefore, the description of the present specification is for illustrative purposes and does not have any limiting meaning to the present invention. Hereinafter, a modified embodiment in which the first embodiment described above is partially modified will be described.

例えば、窒化物系半導体層の各層の厚みや構成する材料を変更することは可能である。   For example, it is possible to change the thickness of each layer of the nitride-based semiconductor layer and the constituent material.

また、上述した第1の実施の形態に係る窒化物系半導体素子10の製造方法においては、窒化物系半導体層の発光層3から放出される光を利用する半導体発光素子の製造方法について説明したが、本発明はこれに限らず、半導体レーザやこれら発光素子からの放出光を励起光とする蛍光体とを組み合わせた発光素子の製造にも利用可能である。また、窒化物系半導体層を有するパワーデバイスやHEMT(High Electron Mobility Transistor)等の電子デバイスへの応用が可能である。   In the method for manufacturing the nitride semiconductor device 10 according to the first embodiment described above, the method for manufacturing a semiconductor light emitting device using light emitted from the light emitting layer 3 of the nitride semiconductor layer has been described. However, the present invention is not limited to this, and the present invention can also be used for manufacturing a light emitting element that combines a semiconductor laser and a phosphor that uses emission light from these light emitting elements as excitation light. Further, it can be applied to a power device having a nitride-based semiconductor layer and an electronic device such as a HEMT (High Electron Mobility Transistor).

本発明の第1の実施の形態に係る窒化物系半導体素子の模式的断面構造図。1 is a schematic cross-sectional structure diagram of a nitride-based semiconductor device according to a first embodiment of the present invention. 本発明の第1の実施の形態に係る窒化物系半導体素子の製造方法の説明図であって、(a)基板1上にn型窒化物系半導体層2を形成する工程図、(b)n型窒化物系半導体層2上に発光層3を形成する工程図、(c)発光層3上にp型窒化物系半導体層4を形成する工程図。BRIEF DESCRIPTION OF THE DRAWINGS It is explanatory drawing of the manufacturing method of the nitride-type semiconductor element which concerns on the 1st Embodiment of this invention, Comprising: (a) Process drawing which forms the n-type nitride-type semiconductor layer 2 on the board | substrate 1, (b) FIG. 5 is a process diagram for forming the light emitting layer 3 on the n-type nitride semiconductor layer 2; and (c) a process diagram for forming the p-type nitride semiconductor layer 4 on the light emitting layer 3. 本発明の第1の実施の形態に係る窒化物系半導体素子の製造方法の説明図であって、(d)n側電極5を形成するためにn型窒化物系半導体層2をエッチングする工程図、(e)n側電極5及びp側電極6を形成する工程図。It is explanatory drawing of the manufacturing method of the nitride-type semiconductor element which concerns on the 1st Embodiment of this invention, Comprising: (d) The process of etching the n-type nitride-type semiconductor layer 2 in order to form the n side electrode 5 FIG. 4E is a process diagram for forming an n-side electrode 5 and a p-side electrode 6. 本発明の第1の実施の形態に係る窒化物系半導体素子の特性を示す図であって、(a)アニール温度とホール濃度との関係を示す特性図、(b)アニール温度と抵抗率との関係を示す特性図。It is a figure which shows the characteristic of the nitride type semiconductor element which concerns on the 1st Embodiment of this invention, Comprising: (a) The characteristic figure which shows the relationship between annealing temperature and hole concentration, (b) Annealing temperature and resistivity The characteristic view which shows the relationship. 比較例の窒化物系半導体素子の特性を示す図であって、(a)アニール温度とホール濃度との関係を示す特性図、(b)アニール温度と抵抗率との関係を示す特性図。It is a figure which shows the characteristic of the nitride type semiconductor element of a comparative example, Comprising: (a) The characteristic figure which shows the relationship between annealing temperature and hole concentration, (b) The characteristic figure which shows the relationship between annealing temperature and resistivity.

符号の説明Explanation of symbols

1・・・基板
2・・・n型窒化物系半導体層
3・・・発光層
4・・・p型窒化物系半導体層
5・・・n側電極
6・・・p側電極
7・・・透明電極層
8・・・バッファ層
10・・・窒化物系半導体素子
DESCRIPTION OF SYMBOLS 1 ... Substrate 2 ... N-type nitride semiconductor layer 3 ... Light emitting layer 4 ... P-type nitride semiconductor layer 5 ... N side electrode 6 ... P side electrode 7 ... Transparent electrode layer 8 ... buffer layer 10 ... nitride semiconductor element

Claims (3)

基板上に、少なくとも一層の窒化物系半導体層を形成する工程と、
前記窒化物系半導体層上に、マグネシウムをドープしたp型窒化物系半導体層を形成する工程と、
前記p型窒化物系半導体層を、窒素雰囲気中において800〜920℃でアニーリングする工程と
を含むことを特徴とする窒化物系半導体素子の製造方法。
Forming at least one nitride-based semiconductor layer on the substrate;
Forming a magnesium doped p-type nitride semiconductor layer on the nitride semiconductor layer;
Annealing the p-type nitride-based semiconductor layer at 800-920 ° C. in a nitrogen atmosphere.
前記アニーリングする時間は、5〜15分であることを特徴とする請求項1に記載の窒化物系半導体素子の製造方法。   The method of manufacturing a nitride semiconductor device according to claim 1, wherein the annealing time is 5 to 15 minutes. 基板上に配置された少なくとも一層の窒化物系半導体層上に、窒素雰囲気中において800〜920℃でアニーリングされたp型窒化物系半導体層を備えたことを特徴とする窒化物系半導体素子。   A nitride semiconductor device comprising a p-type nitride semiconductor layer annealed at 800 to 920 ° C. in a nitrogen atmosphere on at least one nitride semiconductor layer disposed on a substrate.
JP2008118641A 2008-04-30 2008-04-30 Nitride-based semiconductor element and manufacturing method thereof Withdrawn JP2009272316A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008118641A JP2009272316A (en) 2008-04-30 2008-04-30 Nitride-based semiconductor element and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008118641A JP2009272316A (en) 2008-04-30 2008-04-30 Nitride-based semiconductor element and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2009272316A true JP2009272316A (en) 2009-11-19

Family

ID=41438645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008118641A Withdrawn JP2009272316A (en) 2008-04-30 2008-04-30 Nitride-based semiconductor element and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2009272316A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015129610A1 (en) * 2014-02-26 2015-09-03 学校法人名城大学 METHOD FOR MANUFACTURING n-p-n NITRIDE-SEMICONDUCTOR LIGHT-EMITTING ELEMENT, AND n-p-n NITRIDE-SEMICONDUCTOR LIGHT-EMITTING ELEMENT

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015129610A1 (en) * 2014-02-26 2015-09-03 学校法人名城大学 METHOD FOR MANUFACTURING n-p-n NITRIDE-SEMICONDUCTOR LIGHT-EMITTING ELEMENT, AND n-p-n NITRIDE-SEMICONDUCTOR LIGHT-EMITTING ELEMENT
US9716209B2 (en) 2014-02-26 2017-07-25 Melio University Method of manufacturing n-p-n nitride-semiconductor light-emitting device, and n-p-n nitride-semiconductor light-emitting device

Similar Documents

Publication Publication Date Title
US8513694B2 (en) Nitride semiconductor device and manufacturing method of the device
KR100755656B1 (en) Method of manufacturing nitride-based semiconductor light emitting device
US6720570B2 (en) Gallium nitride-based semiconductor light emitting device
US7910154B2 (en) Nitride-based light emitting devices and methods of manufacturing the same
KR100867518B1 (en) Method of manufacturing nitride-based semiconductor light emitting device
EP1788619A2 (en) Semiconductor device and method of fabricating the same
US20070176162A1 (en) Nitride semiconductor light-emitting device and method for manufacturing the same
US20100187497A1 (en) Semiconductor device
US8716048B2 (en) Light emitting device and method for manufacturing the same
TW201011952A (en) Group iii nitride based semiconductor light emitting element and epitaxial wafer
WO2007060931A1 (en) Nitride semiconductor device
JP2007227671A (en) Light emitting element
JP2008288397A (en) Semiconductor light-emitting apparatus
WO2007046465A1 (en) Nitride semiconductor device and method for manufacturing same
JP2008118049A (en) GaN-BASED SEMICONDUCTOR LIGHT EMITTING DEVICE
JP4037554B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP2010040692A (en) Nitride based semiconductor device and method of manufacturing the same
JP2014187159A (en) Semiconductor light-emitting element
JP2007200933A (en) Method of manufacturing nitride-based semiconductor element
JPH11354843A (en) Fabrication of group iii nitride quantum dot structure and use thereof
JP2002289914A (en) Nitride semiconductor element
US20090014839A1 (en) Nitride-Based Semiconductor Device
WO2008056632A1 (en) GaN SEMICONDUCTOR LIGHT EMITTING ELEMENT
JP2009272316A (en) Nitride-based semiconductor element and manufacturing method thereof
JP4823698B2 (en) Nitride semiconductor device manufacturing method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110705