JP2009134387A - High-side switch - Google Patents
High-side switch Download PDFInfo
- Publication number
- JP2009134387A JP2009134387A JP2007308321A JP2007308321A JP2009134387A JP 2009134387 A JP2009134387 A JP 2009134387A JP 2007308321 A JP2007308321 A JP 2007308321A JP 2007308321 A JP2007308321 A JP 2007308321A JP 2009134387 A JP2009134387 A JP 2009134387A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- side switch
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
本発明は、ハイサイドスイッチに関し、特にその天絡保護に関する。 The present invention relates to a high-side switch, and more particularly to protection of its power supply.
外部からの電源電圧Vdd(たとえば電池電圧)を受け、出力端子を介して外部回路に供給し、あるいは供給を遮断するために、ハイサイドスイッチが利用される(たとえば特許文献1参照)。ハイサイドスイッチはたとえば、一端(ソース)に電源電圧が印加され、他端(ドレイン)が出力端子に接続されたPチャンネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor)を含んで構成される。PチャンネルMOSFETの制御端子(ゲート)には、オン、オフを制御するための制御信号が与えられる。 A high-side switch is used to receive an external power supply voltage Vdd (for example, battery voltage) and supply it to an external circuit via an output terminal, or to cut off the supply (for example, see Patent Document 1). The high-side switch includes, for example, a P-channel MOSFET (Metal Oxide Semiconductor Field Effect Transistor) having a power supply voltage applied to one end (source) and the other end (drain) connected to an output terminal. A control signal for controlling on / off is supplied to the control terminal (gate) of the P-channel MOSFET.
外部回路に電圧を供給する場合、制御信号がローレベルとなり、PチャンネルMOSFETがフルオンし、出力端子を介して外部回路に電源電圧が供給される。 When supplying a voltage to the external circuit, the control signal becomes low level, the P-channel MOSFET is fully turned on, and the power supply voltage is supplied to the external circuit via the output terminal.
いま、出力端子がハイサイドスイッチ以外の経路を介して電源電圧に短絡する天絡(単に短絡ともいう)状態について検討する。ハイサイドスイッチがフルオンした状態では、出力端子の電位は、電源電圧と等しくなるため、出力端子の電位を監視しても、天絡の有無を判定することができない。 Now, let us consider a power fault (also simply referred to as a short circuit) in which the output terminal is short-circuited to the power supply voltage via a path other than the high-side switch. When the high-side switch is fully turned on, the potential of the output terminal becomes equal to the power supply voltage. Therefore, even if the potential of the output terminal is monitored, the presence or absence of a power fault cannot be determined.
こうした問題は、ハイサイドスイッチのゲート電圧を調節し、出力電圧を安定化するレギュレータ回路においても発生しうる。 Such a problem may also occur in a regulator circuit that regulates the gate voltage of the high-side switch and stabilizes the output voltage.
本発明は、係る状況に鑑みてなされたものであり、その目的は、天絡状態を検出可能なハイサイドスイッチ、レギュレータ回路の提供にある。 The present invention has been made in view of such a situation, and an object thereof is to provide a high-side switch and a regulator circuit capable of detecting a power fault state.
本発明のある態様のハイサイドスイッチは、外部電圧が印加される入力端子と、外部電圧を供給すべき外部回路および電圧安定化用の出力キャパシタが接続される出力端子と、入力端子と出力端子の間に設けられた出力トランジスタと、出力トランジスタのオン、オフ状態を制御する制御回路と、出力トランジスタがオフした状態にて出力端子に接続された出力キャパシタを放電する放電回路と、放電回路による放電開始から所定時間経過後のタイミングにて、出力端子の電位を所定の第1しきい値電圧と比較する短絡検出コンパレータと、を備える。 A high-side switch according to an aspect of the present invention includes an input terminal to which an external voltage is applied, an output terminal to which an external circuit to which the external voltage is to be supplied and an output capacitor for voltage stabilization are connected, and an input terminal and an output terminal An output transistor provided between the output transistor, a control circuit for controlling the on / off state of the output transistor, a discharge circuit for discharging an output capacitor connected to the output terminal in a state in which the output transistor is off, and a discharge circuit A short-circuit detection comparator that compares the potential of the output terminal with a predetermined first threshold voltage at a timing after the elapse of a predetermined time from the start of discharge.
出力端子が天絡していない状態では、放電回路を動作させることにより出力キャパシタの電位は低下するが、天絡した状態では、放電回路を動作させても出力キャパシタの電位は外部電圧付近を維持したままとなる。そこで、ある期間にわたって出力キャパシタを放電した後に、その電位を第1しきい値電圧と比較することにより、天絡の有無を判定することができる。 When the output terminal is not in a power fault, the potential of the output capacitor is lowered by operating the discharge circuit. However, in the power fault condition, the potential of the output capacitor is maintained near the external voltage even when the discharge circuit is operated. Will remain. Therefore, after discharging the output capacitor for a certain period, the potential can be determined by comparing the potential with the first threshold voltage.
ある態様のハイサイドスイッチは、時間を計測し、所定時間の経過前に第1レベル、経過後に第2レベルとなるタイミング信号を出力するタイマ回路をさらに備えてもよい。放電回路は、タイミング信号が第1レベルのとき出力キャパシタを放電し、短絡検出コンパレータは、タイミング信号が第2レベルとなると、電圧比較の結果をラッチしてもよい。 The high-side switch according to an aspect may further include a timer circuit that measures time and outputs a timing signal that becomes a first level before a predetermined time elapses and a second level after the elapse of a predetermined time. The discharge circuit may discharge the output capacitor when the timing signal is at the first level, and the short circuit detection comparator may latch the result of the voltage comparison when the timing signal is at the second level.
タイマ回路は、時定数キャパシタに電流を供給して充電する電流源と、時定数キャパシタの電位を初期化するスイッチと、時定数キャパシタの電位を所定時間に対応した第2しきい値電圧と比較するタイマ用コンパレータと、を含み、出力キャパシタの容量値に応じて、時定数キャパシタの容量値、第2しきい値電圧、電流源により供給される電流値の少なくとも一つが調節可能に構成されてもよい。
出力キャパシタの容量が変化すると、非天絡時に放電によって出力キャパシタの電位が低下するのに要する時間(時定数)が変化する。そこでタイマ回路の時定数を調節可能とすることにより、出力キャパシタの容量の変化に柔軟に対応することができる。
The timer circuit supplies a current to the time constant capacitor for charging, a switch for initializing the potential of the time constant capacitor, and compares the potential of the time constant capacitor with a second threshold voltage corresponding to a predetermined time. And a timer comparator for adjusting at least one of the capacitance value of the time constant capacitor, the second threshold voltage, and the current value supplied by the current source according to the capacitance value of the output capacitor. Also good.
When the capacitance of the output capacitor changes, the time (time constant) required for the potential of the output capacitor to drop due to discharge during a non-sky fault changes. Therefore, by making it possible to adjust the time constant of the timer circuit, it is possible to flexibly cope with changes in the capacitance of the output capacitor.
出力トランジスタは、短絡検出コンパレータによる電圧比較の結果、出力端子の電位が第1しきい値電圧より低いとき、オン可能な状態に設定されてもよい。
非天絡状態であることを確認した後に出力トランジスタをオン可能な状態にすることにより、回路を好適に保護できる。
The output transistor may be set in a state that can be turned on when the potential of the output terminal is lower than the first threshold voltage as a result of voltage comparison by the short-circuit detection comparator.
The circuit can be suitably protected by making the output transistor in a state in which the output transistor can be turned on after confirming that it is in the non-power fault state.
ある態様のハイサイドスイッチは、短絡検出コンパレータによる電圧比較の結果、出力端子の電位が第1しきい値電圧より高いとき、回路の少なくとも一部をシャットダウンしてもよい。 The high-side switch according to an aspect may shut down at least a part of the circuit when the potential of the output terminal is higher than the first threshold voltage as a result of the voltage comparison by the short-circuit detection comparator.
制御回路は、出力トランジスタのオン、オフを切りかえるドライバを含んでもよい。 The control circuit may include a driver that switches the output transistor on and off.
制御回路は、出力端子の電位が所定の目標値に近づくように、帰還により出力トランジスタの制御端子の電圧を調節する誤差増幅器を含んでもよい。 The control circuit may include an error amplifier that adjusts the voltage of the control terminal of the output transistor by feedback so that the potential of the output terminal approaches a predetermined target value.
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。 Note that any combination of the above-described constituent elements and the constituent elements and expressions of the present invention replaced with each other among methods, apparatuses, systems, etc. are also effective as an aspect of the present invention.
本発明に係るハイサイドスイッチによれば、天絡を好適に検出できる。 According to the high-side switch according to the present invention, it is possible to detect a power fault suitably.
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。 The present invention will be described below based on preferred embodiments with reference to the drawings. The same or equivalent components, members, and processes shown in the drawings are denoted by the same reference numerals, and repeated descriptions are omitted as appropriate. The embodiments do not limit the invention but are exemplifications, and all features and combinations thereof described in the embodiments are not necessarily essential to the invention.
本明細書において、「部材Aが部材Bに接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
In this specification, “the state in which the member A is connected to the member B” means that the member A and the member B are physically directly connected, or the member A and the member B are in an electrically connected state. Including the case of being indirectly connected through other members that do not affect the above.
Similarly, “the state in which the member C is provided between the member A and the member B” refers to the case where the member A and the member C or the member B and the member C are directly connected, as well as an electrical condition. It includes the case of being indirectly connected through another member that does not affect the connection state.
図1は、実施の形態に係るハイサイドスイッチ100の構成を示す回路図である。ハイサイドスイッチ100は入力端子102、出力端子104、短絡検出端子106を備える。入力端子102には、図示しない電池あるいは電源回路から、外部電圧(以下、電源電圧Vddという)が入力される。
FIG. 1 is a circuit diagram showing a configuration of a high-
出力端子104は、電源電圧Vddを供給すべき外部回路(不図示)が接続されるとともに、電圧を安定化するための出力キャパシタCo1が接続される。
The
図1のハイサイドスイッチ100は、オン状態において外部からの電源電圧Vddを、出力端子104を介して外部回路(不図示)へと出力し、オフ状態において電源供給を停止する。ハイサイドスイッチ100のオン、オフは外部からの制御信号Scntにもとづいて制御される。さらに、図1のハイサイドスイッチ100は、出力端子104の天絡(電源端子200への短絡)を検出し、短絡の有無を示す短絡検出信号SHRTDETを出力する。短絡検出信号SHRTDETは、短絡状態において第1レベル(ローレベル)を、非短絡状態において第2レベル(ハイレベル)となる。短絡検出端子106は図示しないプルアップ抵抗によりプルアップされている。したがって、短絡検出信号SHRTDETはノーマリハイである。
The high-
たとえばハイサイドスイッチ100は、車載用のオーディオ装置やカーナビゲーションシステムに搭載される。これらの機器は、バッテリからの電源電圧Vddを受け、機器から離れた箇所に設置されるアンテナやそのブースタ回路、あるいはスピーカを駆動するパワーアンプに対して電源を供給する機能を有している。ハイサイドスイッチ100は、離れて設置される回路に電源を供給するか、遮断するかを切りかえるために使用される。ただしハイサイドスイッチ100の用途はこれらに限定されない。
For example, the
ハイサイドスイッチ100は、出力トランジスタ10、制御回路12、放電回路20、短絡検出コンパレータ30、タイマ回路40を備える。
The
出力トランジスタ10は、入力端子102と出力端子104の間に設けられる。出力トランジスタ10はたとえばPチャンネルMOSFETであり、ソースが入力端子102に、ドレインが出力端子104に接続される。
The
制御回路12は出力トランジスタ10のオン、オフ状態を制御する。具体的には、制御回路12は出力トランジスタ10のゲート電圧Vgをハイレベル、ローレベルの2値で制御するドライバを含む。制御回路12は、制御信号Scntが出力トランジスタ10のオンを指示するとき、出力トランジスタ10のゲート電圧Vgを接地電圧とし、オフを指示するとき、ゲート電圧Vgを電源電圧Vddとする。
The
放電回路20は、出力トランジスタ10がオフした状態において、出力端子104に接続された出力キャパシタCo1を放電する。
The
短絡検出コンパレータ30は、放電回路20による放電開始から所定時間τ経過後のタイミングにて、出力端子104の電位Vxを所定の第1しきい値電圧Vth1と比較する。
The short-
タイマ回路40は、時間を計測し、所定時間の経過前に第1レベル(ローレベル)、経過後に第2レベル(ハイレベル)となるタイミング信号TSを出力する。
タイマ回路40は、タイマ用コンパレータ42、電流源44、スイッチ46を含む。電流源44はキャパシタ端子108に外付けされる時定数キャパシタCtに電流Ic2を供給して充電する。スイッチ46は、オンのとき時定数キャパシタCtの電位Vyを初期化する。タイマ用コンパレータ42は、時定数キャパシタCtの電位Vyを所定時間τに対応した第2しきい値電圧Vth2と比較する。
The
The
たとえばスイッチ46は、スタンバイ信号STBによって指示される短絡検出動作の開始タイミングにおいてオフに設定される。開始タイミングはハイサイドスイッチ100を含む電子機器の電源投入を契機としてもよい。
For example, the
スイッチ46がオフすると定電流Ic2によって時定数キャパシタCtの電位Vyが上昇していき、所定時間τ経過後に、第2しきい値電圧Vth2に達する。言い換えれば、第2しきい値電圧Vth2は、
Vth2=Ic2×τ/Ct
を満たすように設定される。
When the
Vth2 = Ic2 × τ / Ct
It is set to satisfy.
タイマ回路40は、出力キャパシタCo1の容量値に応じて、時定数キャパシタCtの容量値、第2しきい値電圧Vth2、電流源44により供給される電流値Ic2の少なくとも一つが調節可能に構成される。この場合、所定時間τを調節できる。
The
放電回路20は、タイミング信号TSが第1レベル(ローレベル)のとき出力キャパシタCo1を放電する。短絡検出コンパレータ30は、タイミング信号TSが第2レベル(ハイレベル)となると、上述の電圧比較を行い、比較結果をラッチする。
The
放電回路20は、インバータ22、スイッチ24、電流源26を含む。インバータ22は、タイミング信号TSを反転する。スイッチ24は、インバータ22により反転されたタイミング信号*TSがハイレベルのとき、つまり所定時間τの経過前にオンとなる。スイッチ24がオンすると、出力キャパシタCo1が電流源26により生成される定電流Ic1によって放電される。所定時間τが経過すると、スイッチ24がオフして放電が停止する。
The
出力トランジスタ10は、短絡検出コンパレータ30による電圧比較の結果、出力端子104の電位Vxが第1しきい値電圧Vth1より低いとき、オン可能な状態に設定される。このために、短絡検出コンパレータ30から出力される短絡検出信号SHRTDETが制御回路12へと供給される。制御回路12は、短絡検出信号SHRTDETが短絡状態を示すローレベルのとき非アクティブとなり、非短絡状態を示すハイレベルのときアクティブに設定される。
The
ハイサイドスイッチ100は、短絡検出コンパレータ30による電圧比較の結果、出力端子104の電位Vxが第1しきい値電圧Vth1より高いとき、回路の少なくとも一部をシャットダウンする。これにより消費電力を低減できる。
The high-
以上がハイサイドスイッチ100の構成である。次に、ハイサイドスイッチ100の動作を説明する。図2(a)、(b)は、図1のハイサイドスイッチ100の動作を示すタイムチャートである。
The above is the configuration of the high-
図2(a)は通常時(非短絡時)の、図2(b)は短絡時の動作を示す。
はじめに通常時の動作を説明する。時刻t0にスタンバイ信号STBがハイレベルとなると、タイマ回路40が始動し、所定時間τ経過後の時刻t1にタイミング信号TSがハイレベルとなる。時刻t0〜t1の間、放電回路20が出力キャパシタCo1を放電し、電圧Vxが低下する。時刻t1において、Vx<Vth1であるため、短絡検出コンパレータ30による比較結果を示す短絡検出信号SHRTDETはハイレベルとなり、その値がラッチされる。そしてハイサイドスイッチ100の外部に対して、短絡が生じていないことを示すハイレベルの短絡検出信号SHRTDETが出力される。
FIG. 2A shows the operation at the normal time (when not short-circuited), and FIG. 2B shows the operation at the time of short-circuit.
First, the normal operation will be described. When the standby signal STB becomes high level at time t0, the
また、ハイレベルの短絡検出信号SHRTDETを受けて、制御回路12は出力トランジスタ10をオンする。その結果、出力キャパシタCo1の電位Vxが電源電圧Vddとなり、外部回路に供給される。
In response to the high-level short-circuit detection signal SHRTDET, the
次に短絡時の動作を説明する。時刻t0にスタンバイ信号STBがハイレベルとなり、所定時間τ経過後の時刻t1にタイミング信号TSがハイレベルとなる。時刻t0〜t1の間、放電回路20が出力キャパシタCo1を放電するが、出力キャパシタCo1は電源端子200と接続されているため、電圧Vxは電源電圧Vdd付近に固定される。時刻t1において、Vx>Vth1であるため、短絡検出コンパレータ30による比較結果を示す短絡検出信号SHRTDETはローレベルとなり、その値がラッチされる。そしてハイサイドスイッチ100の外部に対して、短絡状態を示すローレベルの短絡検出信号SHRTDETが出力される。
Next, the operation at the time of short circuit will be described. The standby signal STB becomes high level at time t0, and the timing signal TS becomes high level at time t1 after a predetermined time τ has elapsed. During time t0 to t1, the
また、ローレベルの短絡検出信号SHRTDETを受けて、制御回路12は出力トランジスタ10をオフし続ける。ただし、出力トランジスタ10をオフしても、出力端子104が天絡しているため、電圧Vxは電源電圧Vddに固定され続ける。その後、時刻t2にスタンバイ信号STBがローレベルに設定され、回路がリセットされる。
In response to the low-level short-circuit detection signal SHRTDET, the
以上がハイサイドスイッチ100の動作である。
本実施の形態に係るハイサイドスイッチ100によれば、電源端子に対する短絡(天絡)を好適に検出することができる。
The above is the operation of the high-
According to the
たとえば、ハイサイドスイッチ100を車載用の機器に使用すれば、天絡が発生していることをユーザに知らせることができる。複数の経路に電源電圧Vddが分配される場合に、経路ごとに図1のハイサイドスイッチ100を設ければ、いずれの経路に天絡が発生しているかを特定することが容易となり、車両の整備が容易となる。バッテリの消耗を防止することができる。
For example, if the high-
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。 The present invention has been described based on the embodiments. This embodiment is an exemplification, and it will be understood by those skilled in the art that various modifications can be made to combinations of the respective constituent elements and processing processes, and such modifications are also within the scope of the present invention. is there. Hereinafter, such modifications will be described.
実施の形態では、出力トランジスタ10をオン、オフの2段階でスイッチとして利用する場合を説明したが、本発明はこれに限定されない。ハイサイドスイッチ100はレギュレータ回路を構成してもよい。この場合、制御回路12は、出力端子104の電位Vxが所定の目標値に近づくように、帰還により出力トランジスタ10の制御端子の電圧(ゲート電圧Vg)を調節する誤差増幅器を含んでもよい。ハイサイドスイッチ100がレギュレータである場合にも、天絡を好適に検出できる。
In the embodiment, the case where the
実施の形態で説明した回路の、論理信号のハイレベル、ローレベルの設定は一例であり、適宜反転してもよい。また、MOSFETとバイポーラトランジスタの置換、NチャンネルとPチャンネルの置換も、本発明の範囲に含まれる。 The setting of the high level and low level of the logic signal in the circuit described in the embodiment is merely an example, and may be reversed as appropriate. Further, replacement of MOSFET and bipolar transistor, replacement of N channel and P channel are also included in the scope of the present invention.
実施の形態にもとづき、特定の語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能である。 Although the present invention has been described using specific words and phrases based on the embodiments, the embodiments are merely illustrative of the principles and applications of the present invention, and the embodiments are defined in the claims. Many modifications and arrangements can be made without departing from the spirit of the present invention.
100…ハイサイドスイッチ、102…入力端子、104…出力端子、106…短絡検出端子、108…キャパシタ端子、10…出力トランジスタ、12…制御回路、20…放電回路、22…インバータ、24…スイッチ、26…電流源、30…短絡検出コンパレータ、40…タイマ回路、42…タイマ用コンパレータ、44…電流源、46…スイッチ、Co1…出力キャパシタ、Scnt…制御信号、TS…タイミング信号、SHRTDET…短絡検出信号、Vth1…第1しきい値電圧、Vth2…第2しきい値電圧。
DESCRIPTION OF
Claims (7)
前記外部電圧を供給すべき外部回路および電圧安定化用の出力キャパシタが接続される出力端子と、
前記入力端子と前記出力端子の間に設けられた出力トランジスタと、
前記出力トランジスタのオン、オフ状態を制御する制御回路と、
前記出力トランジスタがオフした状態にて前記出力端子に接続された前記出力キャパシタを放電する放電回路と、
前記放電回路による放電開始から所定時間経過後のタイミングにて、前記出力端子の電位を所定の第1しきい値電圧と比較する短絡検出コンパレータと、
を備えることを特徴とするハイサイドスイッチ。 An input terminal to which an external voltage is applied;
An output terminal to which the external circuit to be supplied with the external voltage and an output capacitor for voltage stabilization are connected;
An output transistor provided between the input terminal and the output terminal;
A control circuit for controlling the on / off state of the output transistor;
A discharge circuit for discharging the output capacitor connected to the output terminal in a state where the output transistor is off;
A short-circuit detection comparator that compares the potential of the output terminal with a predetermined first threshold voltage at a timing after a predetermined time has elapsed from the start of discharge by the discharge circuit;
A high-side switch characterized by comprising:
前記放電回路は、前記タイミング信号が前記第1レベルのとき前記出力キャパシタを放電し、
前記短絡検出コンパレータは、前記タイミング信号が前記第2レベルとなると、電圧比較の結果をラッチすることを特徴とする請求項1に記載のハイサイドスイッチ。 A timer circuit for measuring a time and outputting a timing signal that becomes a first level before the predetermined time elapses and a second level after elapses;
The discharge circuit discharges the output capacitor when the timing signal is at the first level;
The high-side switch according to claim 1, wherein the short-circuit detection comparator latches a result of voltage comparison when the timing signal becomes the second level.
時定数キャパシタに電流を供給して充電する電流源と、
前記時定数キャパシタの電位を初期化するスイッチと、
前記時定数キャパシタの電位を前記所定時間に対応した第2しきい値電圧と比較するタイマ用コンパレータと、
を含み、前記出力キャパシタの容量値に応じて、前記時定数キャパシタの容量値、前記第2しきい値電圧、前記電流源により供給される電流値の少なくとも一つが調節可能に構成されることを特徴とする請求項2に記載のハイサイドスイッチ。 The timer circuit is
A current source for supplying and charging a current to the time constant capacitor;
A switch for initializing the potential of the time constant capacitor;
A timer comparator for comparing the potential of the time constant capacitor with a second threshold voltage corresponding to the predetermined time;
And at least one of the capacitance value of the time constant capacitor, the second threshold voltage, and the current value supplied by the current source can be adjusted according to the capacitance value of the output capacitor. The high-side switch according to claim 2, wherein the switch is a high-side switch.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007308321A JP5014965B2 (en) | 2007-11-29 | 2007-11-29 | High side switch |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007308321A JP5014965B2 (en) | 2007-11-29 | 2007-11-29 | High side switch |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009134387A true JP2009134387A (en) | 2009-06-18 |
JP5014965B2 JP5014965B2 (en) | 2012-08-29 |
Family
ID=40866229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007308321A Active JP5014965B2 (en) | 2007-11-29 | 2007-11-29 | High side switch |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5014965B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016103140A (en) * | 2014-11-28 | 2016-06-02 | ミツミ電機株式会社 | Semiconductor integrated circuit for regulator |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62296608A (en) * | 1986-06-17 | 1987-12-23 | Matsushita Electric Ind Co Ltd | Push-pull amplifier |
JPH11176948A (en) * | 1997-12-08 | 1999-07-02 | Nec Ic Microcomput Syst Ltd | Semiconductor integrated circuit |
JP2000066742A (en) * | 1998-08-21 | 2000-03-03 | Toko Inc | Serial control type regulator |
JP2003044150A (en) * | 2001-07-30 | 2003-02-14 | Sharp Corp | Series regulator |
JP2007148599A (en) * | 2005-11-25 | 2007-06-14 | Sharp Corp | Dc stabilizing power supply device |
-
2007
- 2007-11-29 JP JP2007308321A patent/JP5014965B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62296608A (en) * | 1986-06-17 | 1987-12-23 | Matsushita Electric Ind Co Ltd | Push-pull amplifier |
JPH11176948A (en) * | 1997-12-08 | 1999-07-02 | Nec Ic Microcomput Syst Ltd | Semiconductor integrated circuit |
JP2000066742A (en) * | 1998-08-21 | 2000-03-03 | Toko Inc | Serial control type regulator |
JP2003044150A (en) * | 2001-07-30 | 2003-02-14 | Sharp Corp | Series regulator |
JP2007148599A (en) * | 2005-11-25 | 2007-06-14 | Sharp Corp | Dc stabilizing power supply device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016103140A (en) * | 2014-11-28 | 2016-06-02 | ミツミ電機株式会社 | Semiconductor integrated circuit for regulator |
Also Published As
Publication number | Publication date |
---|---|
JP5014965B2 (en) | 2012-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4540610B2 (en) | Semiconductor integrated circuit device and power supply voltage monitoring system using the same | |
JP5608544B2 (en) | Output circuit | |
JP6468150B2 (en) | Load drive device | |
JP2009010477A (en) | Semiconductor device | |
JP2010068637A (en) | Charge controlling semiconductor integrated circuit | |
JP2001245437A (en) | Discharge-control circuit | |
JP2008172940A (en) | Power semiconductor device | |
CN110098597B (en) | Drive circuit with overcurrent protection function | |
JP5770979B2 (en) | Battery state monitoring circuit and battery device | |
US20110110008A1 (en) | Over current protection circuit | |
JP2010279188A (en) | Overcurrent protection circuit | |
US20100004936A1 (en) | Audio output apparatus capable of suppressing pop noise | |
JP2010148234A (en) | Residual electric charge discharging circuit, and semiconductor device for power source | |
CN114646897A (en) | Gate driver, circuit and method for detecting short circuit | |
KR101025535B1 (en) | Switch control circuit for short circuit fault protection | |
US9917573B2 (en) | Voltage detection circuit | |
KR20140079008A (en) | Power on reset(POR) circuit | |
CN110829386A (en) | Battery protection circuit and charging power switch control signal generation circuit thereof | |
JP5014965B2 (en) | High side switch | |
JP2007028897A (en) | Output circuit device | |
JP2008148378A (en) | Semiconductor integrated circuit and power supply | |
US9705315B2 (en) | Protection circuit for preventing an over-current from an output stage | |
KR101035408B1 (en) | Semiconductor device | |
JP2015056857A (en) | Control system | |
JP2012161184A (en) | Semiconductor circuit, semiconductor device and cell monitoring system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120508 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120606 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5014965 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |