[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2009105445A - Method of manufacturing semiconductor thin film and method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor thin film and method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2009105445A
JP2009105445A JP2009025704A JP2009025704A JP2009105445A JP 2009105445 A JP2009105445 A JP 2009105445A JP 2009025704 A JP2009025704 A JP 2009025704A JP 2009025704 A JP2009025704 A JP 2009025704A JP 2009105445 A JP2009105445 A JP 2009105445A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor thin
substrate
connection support
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009025704A
Other languages
Japanese (ja)
Other versions
JP4819139B2 (en
Inventor
Mitsuhiko Ogiwara
光彦 荻原
Hiroyuki Fujiwara
博之 藤原
Masaaki Sakuta
昌明 佐久田
Ichimatsu Abiko
一松 安孫子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Oki Digital Imaging Corp
Original Assignee
Oki Data Corp
Oki Digital Imaging Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Data Corp, Oki Digital Imaging Corp filed Critical Oki Data Corp
Priority to JP2009025704A priority Critical patent/JP4819139B2/en
Publication of JP2009105445A publication Critical patent/JP2009105445A/en
Application granted granted Critical
Publication of JP4819139B2 publication Critical patent/JP4819139B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Weting (AREA)
  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of peeling a semiconductor thin film formed on a substrate by which etching speed uniformity is enhanced by an etching liquid with high penetration speed, thereby obtaining a good semiconductor thin film in a short time. <P>SOLUTION: When a semiconductor thin film (20) is on a substrate (11), a connection support (90) is provided to connect a plurality of semiconductor thin films (20) with each other and support them. The connection support (90) includes a sheet-like part (91) and a spacer (92) to form a gap between the sheet-like part (91) and the semiconductor thin film (20). The gap (20) passes through an etching liquid in the direction parallel to the plane of the substrate (11). <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体薄膜の製造方法及び半導体装置の製造方法に関し、特に基板上に形成した半導体薄膜を上記基板から剥離して半導体薄膜を得る半導体薄膜の製造方法、及びこのようにして得られた半導体薄膜を第2の基板へ固定する工程を含む半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor thin film and a method for manufacturing a semiconductor device, and in particular, a method for manufacturing a semiconductor thin film by peeling a semiconductor thin film formed on a substrate from the substrate to obtain a semiconductor thin film, and thus obtained. The present invention relates to a method for manufacturing a semiconductor device including a step of fixing a semiconductor thin film to a second substrate.

従来のこの種の製造方法として、下記の非特許文献1に開示されるものがある。   A conventional manufacturing method of this type is disclosed in Non-Patent Document 1 below.

図32は非特許文献1に開示されている製造方法の概略を示している。この方法は、第1の基板上に形成した半導体薄膜を化学的なリフトオフ法によって第1の基板から剥離する工程を含む。   FIG. 32 shows an outline of the manufacturing method disclosed in Non-Patent Document 1. This method includes a step of peeling a semiconductor thin film formed on a first substrate from the first substrate by a chemical lift-off method.

具体的には、図32(a)に示すように、GaAs基板201上に犠牲層(Al0.7Ga0.3As)202を設ける。この基板(GaAs/Al0.7Ga0.3As/GaAs基板)を弗酸(HF)に浸漬し、上部GaAs薄膜を得る(図32(b))。 Specifically, a sacrificial layer (Al 0.7 Ga 0.3 As) 202 is provided on the GaAs substrate 201 as shown in FIG. This substrate (GaAs / Al 0.7 Ga 0.3 As / GaAs substrate) is immersed in hydrofluoric acid (HF) to obtain an upper GaAs thin film (FIG. 32B).

コナガイ他、「膜剥離技術による高効率GaAs薄膜光電池(HIGH EFFICIENCY GaAs THIN FILM SOLAR CELLS BY PEELED FILM TECHNOLOGY)」ジャーナル・オブ・クリスタル・グロウス(Journal of Crystal Growth),45(1978),227,280Konagai et al., “High-efficiency GaAs thin-film photovoltaic cells by peel-off technology (JOURNAL of Crystal Growth), 45 (1978), 227, 280

上記の方法で大面積の半導体薄膜を剥離する場合には薬液の浸透速度が遅いため半導体薄膜の剥離に長い時間が必要であった。剥離の時間を短時間におさえるために、例えば、半導体基板上に形成されている半導体薄膜を適当な大きさに分割して剥離することが考えられる。パターン化された複数の半導体薄膜を剥離する場合、例えば、複数の半導体薄膜にまたがるシート状の支持体、例えば粘着シートのごとき支持体を設け複数の半導体薄膜を剥離することが考えられる。しかるに、この場合には、シート状の支持体と半導体薄膜を設けた基板の間の、薬液が浸透するスペースが狭いため、量産で使用するような大面積基板に適用する場合にはやはり薬液の浸透速度が十分でない問題が内在していると考えられる。また、エッチング速度が基板上の位置によって一定でないという問題もあった。   When peeling a semiconductor thin film having a large area by the above method, a long time is required for peeling the semiconductor thin film because the penetration rate of the chemical solution is slow. In order to keep the peeling time short, for example, it can be considered that the semiconductor thin film formed on the semiconductor substrate is divided into an appropriate size and peeled off. In the case of peeling a plurality of patterned semiconductor thin films, for example, it is conceivable to provide a sheet-like support across the plurality of semiconductor thin films, for example, a support such as an adhesive sheet, and peel the plurality of semiconductor thin films. However, in this case, since the space where the chemical solution permeates between the sheet-like support and the substrate provided with the semiconductor thin film is narrow, the chemical solution is still used when applied to a large-area substrate used in mass production. It is considered that there is an inherent problem of insufficient penetration rate. Another problem is that the etching rate is not constant depending on the position on the substrate.

そこで、例えば、この支持体として多孔性材料を使用することが考えられるが、どのような形態の多孔性材料によって半導体薄膜を良好に支持することができるかについては不明であった。   Thus, for example, it is conceivable to use a porous material as the support, but it has been unclear what type of porous material can favorably support the semiconductor thin film.

本発明は、所定のパターン形状を持つ半導体薄膜を半導体基板から化学的エッチングによって剥離する工程において、剥離のためのエッチング液の浸透速度が高く、エッチング速度の均一性を高め、短時間で良好な半導体薄膜を得ることのできる方法を提供することを目的とする。   In the process of peeling a semiconductor thin film having a predetermined pattern shape from a semiconductor substrate by chemical etching, the present invention has a high etchant penetration rate for peeling, improves the uniformity of the etching rate, and is good in a short time. An object is to provide a method capable of obtaining a semiconductor thin film.

本発明に係る半導体薄膜の製造方法は、
基板上に形成した複数の半導体薄膜をエッチング液を用いる化学的エッチングによって上記基板から剥離して半導体薄膜を得る半導体薄膜の製造方法であって、
上記半導体薄膜が上記基板上にあるときに、上記半導体薄膜上に、上記複数の半導体薄膜を互いに連結して支持するための連結支持体を設ける工程を有し、
上記連結支持体が、シート状部分と、上記シート状部分と半導体薄膜との間に空隙を設けるためのスペーサ部とを備えており、上記隙間が、上記エッチング液を少なくとも上記基板の面に平行な方向に通過させることを特徴とする。
本発明に係る半導体薄膜の製造方法は、また、
基板上に形成した複数の半導体薄膜をエッチング液を用いる化学的エッチングによって上記基板から剥離して半導体薄膜を得る半導体薄膜の製造方法であって、
上記半導体薄膜が上記基板上にあるときに、上記半導体薄膜上に、上記複数の半導体薄膜を互いに連結して支持するための、感光性のシート状部分を有する連結支持体を設ける工程と、
上記連結支持体の上記シート状部分を上記半導体薄膜の上に設けた後、上記シート状部分に貫通孔を形成する工程とを有し、
上記貫通孔が、上記エッチング液を少なくとも上記基板の面に垂直な方向に通過させることを特徴とする。
A method for producing a semiconductor thin film according to the present invention includes:
A method for producing a semiconductor thin film, wherein a plurality of semiconductor thin films formed on a substrate are separated from the substrate by chemical etching using an etchant to obtain a semiconductor thin film,
Providing a connection support for connecting and supporting the plurality of semiconductor thin films on the semiconductor thin film when the semiconductor thin film is on the substrate;
The connection support includes a sheet-like portion and a spacer portion for providing a gap between the sheet-like portion and the semiconductor thin film, and the gap is parallel to at least the surface of the substrate. It is characterized by passing in any direction.
The method for producing a semiconductor thin film according to the present invention also includes:
A method for producing a semiconductor thin film, wherein a plurality of semiconductor thin films formed on a substrate are separated from the substrate by chemical etching using an etchant to obtain a semiconductor thin film,
Providing a coupling support having a photosensitive sheet-like portion for coupling and supporting the plurality of semiconductor thin films on the semiconductor thin film when the semiconductor thin film is on the substrate;
A step of forming a through-hole in the sheet-like portion after providing the sheet-like portion of the connection support on the semiconductor thin film;
The through hole allows the etchant to pass at least in a direction perpendicular to the surface of the substrate.

本発明の製造方法によれば、剥離のためのエッチング液の浸透速度が高く、エッチング速度の均一性を高め、短時間で良好な半導体薄膜を得ることができる。   According to the production method of the present invention, the penetration rate of the etching solution for peeling is high, the uniformity of the etching rate is improved, and a good semiconductor thin film can be obtained in a short time.

本発明の第1の実施の形態の製造方法において、半導体薄膜の積層構造を形成した状態を示す概略部分断面図である。It is a schematic fragmentary sectional view which shows the state in which the laminated structure of the semiconductor thin film was formed in the manufacturing method of the 1st Embodiment of this invention. 本発明の第1の実施の形態の製造方法において、個別支持体を形成した状態を示す概略部分断面図である。It is a schematic fragmentary sectional view which shows the state in which the separate support body was formed in the manufacturing method of the 1st Embodiment of this invention. 本発明の第1の実施の形態の製造方法において、溝を形成した状態を示す概略部分断面図である。It is a schematic fragmentary sectional view which shows the state which formed the groove | channel in the manufacturing method of the 1st Embodiment of this invention. 本発明の第1の実施の形態の製造方法において、連結支持体を形成した状態を示す概略部分断面図である。In the manufacturing method of the 1st Embodiment of this invention, it is a schematic fragmentary sectional view which shows the state in which the connection support body was formed. 本発明の第1の実施の形態の製造方法において、連結支持体のメッシュ構造をマスクとして、その下にあるドライフィルム・レジストを部分的に除去した状態を示す概略部分断面図である。In the manufacturing method of the 1st Embodiment of this invention, it is a general | schematic fragmentary sectional view which shows the state which removed the dry film resist under it using the mesh structure of the connection support body as a mask. 本発明の第1の実施の形態の製造方法において、連結支持体を形成した状態を示す概略部分斜視図である。In the manufacturing method of the 1st Embodiment of this invention, it is a general | schematic fragmentary perspective view which shows the state which formed the connection support body. 本発明の第1の実施の形態の製造方法において、剥離層を除去した状態を示す概略部分断面図である。It is a schematic fragmentary sectional view which shows the state which removed the peeling layer in the manufacturing method of the 1st Embodiment of this invention. 本発明の第1の実施の形態の製造方法において、基板から分離された半導体薄膜を示す概略部分断面図である。It is a schematic fragmentary sectional view which shows the semiconductor thin film isolate | separated from the board | substrate in the manufacturing method of the 1st Embodiment of this invention. 本発明の第1の実施の形態の製造方法において、基板から分離された半導体薄膜を別の基板にボンディングした状態を示す概略部分断面図である。It is a schematic fragmentary sectional view which shows the state which bonded the semiconductor thin film isolate | separated from the board | substrate to another board | substrate in the manufacturing method of the 1st Embodiment of this invention. 本発明の第1の実施の形態の製造方法において、半導体薄膜を別の基板にボンディングした後、連結支持体及び個別支持体を除去した状態を示す概略部分断面図である。In the manufacturing method of the 1st Embodiment of this invention, after bonding a semiconductor thin film to another board | substrate, it is a schematic fragmentary sectional view which shows the state which removed the connection support body and the individual support body. 本発明の第2の実施の形態の製造方法において、連結支持体を形成した状態を示す概略部分斜視図である。It is a general | schematic fragmentary perspective view which shows the state in which the connection support body was formed in the manufacturing method of the 2nd Embodiment of this invention. 本発明の第2の実施の形態の製造方法において、連結支持体を形成した状態を示す概略部分断面図である。In the manufacturing method of the 2nd Embodiment of this invention, it is a schematic fragmentary sectional view which shows the state in which the connection support body was formed. 本発明の第2の実施の形態の製造方法において、連結支持体に貫通孔を形成する前の状態を示す概略部分断面図である。In the manufacturing method of the 2nd Embodiment of this invention, it is a schematic fragmentary sectional view which shows the state before forming a through-hole in a connection support body. 本発明の第3の実施の形態の製造方法において、連結支持体を形成した状態を示す概略部分斜視図である。It is a general | schematic fragmentary perspective view which shows the state in which the connection support body was formed in the manufacturing method of the 3rd Embodiment of this invention. 図14のC−C線の位置における概略部分断面図である。It is a general | schematic fragmentary sectional view in the position of CC line of FIG. 図14のD−D線の位置における概略部分断面図である。It is a general | schematic fragmentary sectional view in the position of the DD line | wire of FIG. 本発明の第3の実施の形態で用いられる連結支持体の平面図である。It is a top view of the connection support body used in the 3rd Embodiment of this invention. 本発明の第3の実施の形態の変形例で用いられる連結支持体の平面図である。It is a top view of the connection support body used in the modification of the 3rd Embodiment of this invention. 本発明の第3の実施の形態の他の変形例で用いられる連結支持体の平面図である。It is a top view of the connection support body used by the other modification of the 3rd Embodiment of this invention. 本発明の第4の実施の形態の製造方法において、連結支持体を形成した状態を示す概略部分斜視図である。It is a general | schematic fragmentary perspective view which shows the state in which the connection support body was formed in the manufacturing method of the 4th Embodiment of this invention. 図20のE−E線の位置における概略部分断面図である。It is a general | schematic fragmentary sectional view in the position of the EE line | wire of FIG. 図20のF−F線の位置における概略部分断面図である。It is a general | schematic fragmentary sectional view in the position of the FF line | wire of FIG. 本発明の第4の実施の形態で用いられる連結支持体の概略部分底面図である。It is a general | schematic partial bottom view of the connection support body used in the 4th Embodiment of this invention. 本発明の第4の実施の形態において、感光性ポリマーシート41を貼り付けた状態、及びその露光、現像を示す概略部分断面図である。In the 4th Embodiment of this invention, it is a schematic fragmentary sectional view which shows the state which affixed the photosensitive polymer sheet 41, its exposure, and image development. 本発明の第4の実施の形態の変形例において、接着層を形成した状態を示す概略部分断面図である。In the modification of the 4th Embodiment of this invention, it is a schematic fragmentary sectional view which shows the state in which the contact bonding layer was formed. 本発明の第4の実施の形態の変形例において、接着層を形成した連結支持体を個別支持体に接着した状態を示す概略部分断面図である。In the modification of the 4th Embodiment of this invention, it is a general | schematic fragmentary sectional view which shows the state which adhere | attached the connection support body in which the contact bonding layer was formed to the separate support body. 本発明の第4の実施の形態の変形例で用いられる連結支持体の概略部分斜視図である。It is a general | schematic fragmentary perspective view of the connection support body used in the modification of the 4th Embodiment of this invention. 図27の連結支持体の概略部分底面図である。It is a general | schematic partial bottom view of the connection support body of FIG. 本発明の第5の実施の形態における剥離工程を示す概略図である。It is the schematic which shows the peeling process in the 5th Embodiment of this invention. 本発明の第5の実施の形態における剥離工程を示す概略図である。It is the schematic which shows the peeling process in the 5th Embodiment of this invention. 本発明の第5の実施の形態における剥離工程を示す概略図である。It is the schematic which shows the peeling process in the 5th Embodiment of this invention. 従来の半導体装置の製造方法を示す概略部分断面図である。It is a general | schematic fragmentary sectional view which shows the manufacturing method of the conventional semiconductor device.

以下、主として半導体薄膜がLEDアレイとして用いられるものについて説明するが、本発明はこのような応用に限定されない。   Hereinafter, a semiconductor thin film that is mainly used as an LED array will be described, but the present invention is not limited to such an application.

第1の実施の形態
最初に図1に示すように、基板、例えばn型GaAs基板11上に、例えばGaAsバッファー層12、例えばAlAs剥離層13、例えばp型GaAs下側コンタクト層14、例えばp型AlGa1−xAs下側クラッド層15、例えばp型AlGa1−yAs活性層16、例えばn型AlGa1−zAs上側クラッド層17、例えばn型GaAs上側コンタクト層18を形成する。
これらの層は順にエピタキシャル成長させることにより得られる。
これらの層のうち、下側コンタクト層14、下側クラッド層15、活性層16、上側クラッド層17、及び上側コンタクト層18で半導体薄膜層20aが形成されている。また、半導体薄膜層20aと、バッファー層12、剥離層13をまとめて半導体エピタキシャル層25aと呼ぶ。
First Embodiment First, as shown in FIG. 1, on a substrate, for example, an n-type GaAs substrate 11, for example, a GaAs buffer layer 12, for example, an AlAs release layer 13, for example, a p-type GaAs lower contact layer 14, for example, p Type Al x Ga 1-x As lower cladding layer 15, for example, p-type Al y Ga 1-y As active layer 16, for example, n-type Al z Ga 1-z As upper cladding layer 17, for example, n-type GaAs upper contact layer 18 is formed.
These layers are obtained by epitaxial growth in order.
Of these layers, the lower contact layer 14, the lower clad layer 15, the active layer 16, the upper clad layer 17, and the upper contact layer 18 form a semiconductor thin film layer 20 a. The semiconductor thin film layer 20a, the buffer layer 12, and the release layer 13 are collectively referred to as a semiconductor epitaxial layer 25a.

図1に示す積層構造物の半導体薄膜層20a内において素子分離(例えば発光領域以外の部分の活性層までをエッチング除去する)などを行うことにより、半導体素子を形成する。半導体薄膜層20aは、以下に詳述するように、溝23の形成により複数の半導体薄膜片に分割されるものであり、半導体素子は、各半導体薄膜片形成予定領域内に形成される。本実施の形態では、各半導体薄膜がLEDアレイを構成する場合を想定しており、各半導体薄膜片内に複数のLED素子から成るLEDアレイが形成される。   In the semiconductor thin film layer 20a of the stacked structure shown in FIG. 1, a semiconductor element is formed by performing element isolation (for example, etching away to the active layer other than the light emitting region). As will be described in detail below, the semiconductor thin film layer 20a is divided into a plurality of semiconductor thin film pieces by the formation of the grooves 23, and the semiconductor element is formed in each semiconductor thin film piece formation scheduled region. In this embodiment, it is assumed that each semiconductor thin film constitutes an LED array, and an LED array composed of a plurality of LED elements is formed in each semiconductor thin film piece.

バッファー層12は、欠陥が少ない良好な半導体エピタキシャル層を形成するにあたり、良好な状態の表面を用意するとともに、基板11とAlGaAs層(14、15、17)との格子定数のミスマッチを緩和するとともに、基板11とAlGaAs層(14、15、17)の熱膨張率の差を緩和するためのものである。   The buffer layer 12 prepares a good surface when forming a good semiconductor epitaxial layer with few defects, and relaxes the mismatch of the lattice constant between the substrate 11 and the AlGaAs layers (14, 15, 17). This is to alleviate the difference in coefficient of thermal expansion between the substrate 11 and the AlGaAs layers (14, 15, 17).

剥離層13は、半導体薄膜層20a(を後述のように分割することにより形成される半導体薄膜20)を基板11から化学的エッチングによって剥離するためのもので、半導体薄膜層20aの各層に対しエッチング性の低いエッチング液により高速にエッチングされる材料で形成されている。   The peeling layer 13 is for peeling the semiconductor thin film layer 20a (the semiconductor thin film 20 formed by dividing the semiconductor thin film layer 20 as will be described later) from the substrate 11 by chemical etching. Etching is performed on each layer of the semiconductor thin film layer 20a. It is made of a material that can be etched at a high speed by an etching solution having low properties.

活性層16は、組成AlGa1−yAsにおいて、発光波長が760nmの場合には、y=0.15程度、発光波長が740nmの場合には、y=0.2程度とされる。
下側クラッド層15及び上側クラッド層17は、ポテンシャル障壁によりダブルへテロ構造を形成するために設けられるものであり、例えば組成を表すAlGa1−xAs及びAlGa1−zAsにおいて、x=0.6、z=0.6とされる。
コンタクト層18は、n型GaAs(5×1017〜3×1018cm−3)であり、n側のオーミックコンタクトを取るために高い不純物濃度を有する。
The active layer 16 has a composition of Al y Ga 1-y As, and when the emission wavelength is 760 nm, y = 0.15, and when the emission wavelength is 740 nm, y = 0.2.
The lower clad layer 15 and the upper clad layer 17 are provided to form a double heterostructure by a potential barrier. For example, in Al x Ga 1-x As and Al z Ga 1-z As representing the composition, , X = 0.6 and z = 0.6.
The contact layer 18 is n-type GaAs (5 × 10 17 to 3 × 10 18 cm −3 ), and has a high impurity concentration in order to obtain an n-side ohmic contact.

なお、活性層を上下2つの層に分け、下側の活性層をp型とし、上側の活性層をn型とすることとしても良い。
さらに、下側コンタクト層15及び下側クラッド層16をn型とし、上側のクラッド層18及び上側コンタクト層をp型としても良い。この場合において、活性層を上下2つの層に分ける場合には、下側をn型とし、上側をp型とする。
The active layer may be divided into two upper and lower layers, the lower active layer may be p-type, and the upper active layer may be n-type.
Furthermore, the lower contact layer 15 and the lower cladding layer 16 may be n-type, and the upper cladding layer 18 and the upper contact layer may be p-type. In this case, when the active layer is divided into two upper and lower layers, the lower side is n-type and the upper side is p-type.

なおまた、上記のようなヘテロ接合型のLEDとする代わりに、ホモ接合型のLEDを構成することもできる。この場合、各層をエピタキシャル成長させた後、最上層の表面から固相拡散法により不純物拡散を行って活性層内にpn接合を形成する。このように不純物拡散を行ってpn接合を形成する場合には、上記にように発光領域以外の部分のエッチング除去の代わりに、この不純物拡散が素子形成の工程を構成する。また同一の半導体材料でエピタキシャル層を形成し、拡散またはエピタキシャル成長によりp型層及びn型層を形成するなどして、pn接合を形成しても良い。   In addition, instead of the heterojunction type LED as described above, a homojunction type LED can also be configured. In this case, after each layer is epitaxially grown, impurity diffusion is performed by the solid phase diffusion method from the surface of the uppermost layer to form a pn junction in the active layer. When impurity diffusion is performed in this way to form a pn junction, this impurity diffusion constitutes an element formation step instead of etching away portions other than the light emitting region as described above. Alternatively, an pn junction may be formed by forming an epitaxial layer of the same semiconductor material and forming a p-type layer and an n-type layer by diffusion or epitaxial growth.

上記のように、素子分離などを行って素子を形成した後、上記の半導体エピタキシャル層25a上に、個別支持体となる層30aを形成する。個別支持体となる層25aは、例えばフォトレジスト材料で形成され、半導体エピタキシャル層25aの全面に塗布、又は貼付することにより、半導体エピタキシャル層25aに固定される。   As described above, after element isolation is performed to form an element, a layer 30a serving as an individual support is formed on the semiconductor epitaxial layer 25a. The layer 25a serving as an individual support is formed of, for example, a photoresist material, and is fixed to the semiconductor epitaxial layer 25a by applying or pasting the entire surface of the semiconductor epitaxial layer 25a.

その後、図示しないフォトマスクを用いて層30aを選択的に露光し、現像することにより、パターニングし、個別支持体30を形成する(図2)。   Thereafter, the layer 30a is selectively exposed using a photomask (not shown) and developed to be patterned to form the individual support 30 (FIG. 2).

次に、個別支持体30をマスクとしてエッチングを行なうことにより、半導体薄膜層20aをエッチング溝23により分割し、パターニングして複数の半導体薄膜20を形成する(図3)。図3には、複数の半導体薄膜のうち二つのみが図示されている。   Next, by etching using the individual support 30 as a mask, the semiconductor thin film layer 20a is divided by the etching grooves 23 and patterned to form a plurality of semiconductor thin films 20 (FIG. 3). FIG. 3 shows only two of the plurality of semiconductor thin films.

このエッチングは、少なくとも剥離層13の一部が露出するまで、例えば剥離層13がエッチング溝により分割されるまで行なわれる。図示の例では、エッチング溝が剥離層13のみならず、その下に位置するバッファー層12をも貫通し、基板11の表面まで達している。その結果、エピタキシャル層25aも複数のエピタキシャル膜25に分割されている。   This etching is performed until at least a part of the release layer 13 is exposed, for example, until the release layer 13 is divided by the etching groove. In the example shown in the drawing, the etching groove penetrates not only the peeling layer 13 but also the buffer layer 12 located thereunder and reaches the surface of the substrate 11. As a result, the epitaxial layer 25 a is also divided into a plurality of epitaxial films 25.

例えば、AlGaAsで形成された層15、16、17やGaAsで形成された層14、18のエッチングには、エッチング液として、硫酸過水(硫酸、過酸化水素及び水の混合液/HSO:H:HO=16:1:1)、又は燐酸過水(燐酸、過酸化水素及び水の混合液)、又はクエン酸系エッチャントを用いることができる。 For example, for etching the layers 15, 16, and 17 formed of AlGaAs and the layers 14 and 18 formed of GaAs, sulfuric acid / persulfate (mixed solution of sulfuric acid, hydrogen peroxide and water / H 2 SO) is used as an etchant. 4 : H 2 O 2 : H 2 O = 16: 1: 1), or phosphoric acid perwater (a mixed solution of phosphoric acid, hydrogen peroxide, and water), or a citric acid-based etchant.

半導体薄膜20の各々(「薄膜片」或いは「チップ」と呼ぶこともある)の大きさは、半導体薄膜20でLEDアレイを形成する場合、例えば、10μm乃至200μmであり、その他の応用の場合も約5mm以下の範囲にある。   The size of each semiconductor thin film 20 (sometimes referred to as a “thin film piece” or “chip”) is, for example, 10 μm to 200 μm when an LED array is formed of the semiconductor thin film 20, and may be used for other applications. It is in the range of about 5 mm or less.

次に図4に示すように、例えばポジ型のドライフィルム・レジスト41aを個別支持体30の上面に貼り付け、次にドライフィルム・レジスト41a上にメッシュ状の連結支持体40を加熱圧着する。   Next, as shown in FIG. 4, for example, a positive dry film resist 41 a is attached to the upper surface of the individual support 30, and then a mesh-like connection support 40 is thermocompression bonded onto the dry film resist 41 a.

ドライフィルム・レジスト41aは、加熱圧着によりメッシュ状の連結支持体40の下面及び個別支持体30の上面に接着し、これにより連結支持体40を個別支持体30に接着する。
例えばポジ型ドライフィルム・レジスト41aはまた、一般的に知られているフォトリソグラフィ工程(レジストの露光、現像を含む工程)により、露光領域の選択的除去が可能である。
The dry film resist 41a is adhered to the lower surface of the mesh-like connection support 40 and the upper surface of the individual support 30 by thermocompression bonding, and thereby the connection support 40 is bonded to the individual support 30.
For example, the positive dry film resist 41a can also selectively remove an exposed region by a generally known photolithography process (a process including resist exposure and development).

連結支持体40は、後述の剥離層13のエッチングの際、エッチング液が容易に通過できるように、メッシュ状に形成され、隣接する線状部材相互間に開口45を有するものである。メッシュ状の連結部材は、例えば、縦方向の線状部材43の群と横方向の線状部材44の群を編むことにより形勢されている。メッシュを構成する線状部材は、例えば、使用されるエッチング液に対して耐酸性を有するメタルワイヤで形成されている。代りに、それ自体は耐酸性を持たない芯線を耐酸性のポリマー、例えば、ポリイミドでコーティングしたものを使用することができる。   The connecting support 40 is formed in a mesh shape so that an etching solution can easily pass when the peeling layer 13 described later is etched, and has an opening 45 between adjacent linear members. The mesh-shaped connecting member is formed, for example, by weaving a group of vertical linear members 43 and a group of horizontal linear members 44. The linear member which comprises a mesh is formed with the metal wire which has acid resistance with respect to the etching liquid used, for example. Alternatively, it is possible to use a core wire which itself does not have acid resistance and is coated with an acid resistant polymer such as polyimide.

上記のように、ドライフィルム・レジスト41aの上に連結支持体40が設けられた構造を得た後、連結支持体40のメッシュを形成する線状部材43、44をフォトマスクとしてドライフィルム・レジストの露光、現像を行なう。これにより、ドライフィルム・レジスト41aのうち、メッシュの線状部材43、44に整列した部分は残って接着層41となり、メッシュの線状部材に整列しない部分、即ちメッシュの開口45に整列した部分のレジスト材料41aは除去される(図5及び図6)。   As described above, after obtaining the structure in which the connecting support 40 is provided on the dry film resist 41a, the dry film resist is formed using the linear members 43 and 44 forming the mesh of the connecting support 40 as a photomask. Exposure and development. As a result, the portion of the dry film resist 41a aligned with the mesh linear members 43 and 44 remains and becomes the adhesive layer 41, and the portion not aligned with the mesh linear member, that is, the portion aligned with the mesh opening 45. The resist material 41a is removed (FIGS. 5 and 6).

なお、図6では、接着層41が省略され、半導体エピタキシャル層25は、その詳細が省略されている。
また、図4及び図5は、図6のA‐A線の位置における概略部分断面図である。後述の図7、図8、図9、図10も同様の位置における概略部分断面図である。
In FIG. 6, the adhesive layer 41 is omitted, and details of the semiconductor epitaxial layer 25 are omitted.
4 and 5 are schematic partial cross-sectional views taken along the line AA in FIG. FIG. 7, FIG. 8, FIG. 9, and FIG.

個別支持体30は、それぞれ半導体薄膜20に対応して設けられ、対応する半導体薄膜20を支持する。
連結支持体40は、複数の個別支持体30に共通で、これらを互いに連結して支持する。
上記のように、個別支持体30をマスクとして半導体薄膜層20aをエッチングすることにより半導体薄膜20を形成しているので、半導体薄膜20は個別支持体30に自己整合的に形成されている。
The individual supports 30 are respectively provided corresponding to the semiconductor thin films 20 and support the corresponding semiconductor thin films 20.
The connection support body 40 is common to the plurality of individual support bodies 30 and supports them by connecting them to each other.
As described above, since the semiconductor thin film 20 is formed by etching the semiconductor thin film layer 20a using the individual support 30 as a mask, the semiconductor thin film 20 is formed on the individual support 30 in a self-aligning manner.

次に、図5及び図6に示す、連結支持体40及び個別支持体30を設けた半導体エピタキシャル基板(即ち、基板11と複数のエピタキシャル膜25の組合せ)を、図7に示すように、剥離のためのエッチング液に浸漬し、剥離層13を溶解乃至分解させて、基板11(及びバッファー層12)から半導体薄膜20を剥離する。
剥離のためのエッチング液としては、剥離層13のエッチング速度が高く、半導体薄膜20の各層(14、15、16、17、18)のエッチング速度が低いもの、例えば、10%の弗酸(HF)が用いられる。
この剥離に際し、エッチング液が、連結支持体40のメッシュの開口45を通り、さらにエピタキシャル膜25相互間のエッチング溝23を通って、剥離層13に達する。
Next, as shown in FIG. 7, the semiconductor epitaxial substrate (that is, the combination of the substrate 11 and the plurality of epitaxial films 25) provided with the connection support 40 and the individual support 30 shown in FIGS. The semiconductor thin film 20 is peeled from the substrate 11 (and the buffer layer 12) by immersing in an etching solution for the purpose, dissolving or decomposing the peeling layer 13.
As an etching solution for peeling, the etching rate of the peeling layer 13 is high, and the etching rate of each layer (14, 15, 16, 17, 18) of the semiconductor thin film 20 is low, for example, 10% hydrofluoric acid (HF ) Is used.
At the time of peeling, the etching solution passes through the mesh opening 45 of the connection support 40 and further passes through the etching groove 23 between the epitaxial films 25 to reach the peeling layer 13.

エッチング液がメッシュ状の連結支持体40の開口を通過することができ、半導体ウエハ全面にわたり、均一な剥離速度を得ることができるため、均一な半導体薄膜の剥離を行なうことができる。   Since the etching solution can pass through the openings of the mesh-like connection support 40 and a uniform peeling rate can be obtained over the entire surface of the semiconductor wafer, the semiconductor thin film can be peeled uniformly.

メッシュ状の連結支持体40のメッシュの目の大きさが細かすぎると、表面張力などにより、エッチング液が通りにくくなるため、例えば開口46の大きさが、0.5mm以上の目の粗いものを使用するとよい。表面は親水化処理したものが望ましい。   If the mesh size of the mesh-like connection support 40 is too small, the etching solution is difficult to pass due to surface tension or the like. For example, the size of the opening 46 is 0.5 mm or larger. It is good to use. The surface is desirably hydrophilized.

一方メッシュの目は、少なくとも一つの方向において、支持すべき薄膜片(チップ)の寸法よりも小さいことが必要である。メッシュの目がいずれの方向においても薄膜辺よりも大きいと支持できない場合があるためである。
図示の例では、メッシュの開口45は略正方形であり、半導体薄膜20が長方形であるので、メッシュの開口45を構成する正方形の辺の長さが、半導体薄膜20の長辺の長さよりも小さくしてある。
On the other hand, the mesh eye needs to be smaller than the dimension of the thin film piece (chip) to be supported in at least one direction. This is because if the mesh eye is larger than the thin film side in any direction, it may not be supported.
In the illustrated example, the mesh opening 45 is substantially square and the semiconductor thin film 20 is rectangular. Therefore, the length of the square side constituting the mesh opening 45 is smaller than the length of the long side of the semiconductor thin film 20. It is.

次に図8に示すごとく、連結支持体40を(例えば、連結支持体40の周縁に設けた枠(図示しない)を)図示しない治具で保持しながら、搬送することで、複数の半導体薄膜20を一括して移動し、次に図9に示すごとく、異種基板、例えばSi基板51上の所定の領域に固定する。この際、例えば、半導体薄膜20の下側コンタクト層14が、Si基板51上の導通層(メタル層)52にボンディングされるようにする。
このボンディング工程においては、所望のボンディング強度を得るために適当な圧力で加圧することができる。また、適宜加熱してもよい。
Next, as shown in FIG. 8, a plurality of semiconductor thin films are transported while holding the connection support 40 (for example, a frame (not shown) provided on the periphery of the connection support 40) while holding it with a jig (not shown). Next, 20 is moved in a lump, and then fixed to a predetermined region on a heterogeneous substrate, for example, a Si substrate 51, as shown in FIG. At this time, for example, the lower contact layer 14 of the semiconductor thin film 20 is bonded to the conductive layer (metal layer) 52 on the Si substrate 51.
In this bonding step, pressurization can be performed with an appropriate pressure in order to obtain a desired bonding strength. Moreover, you may heat suitably.

次に、ボンディングされた基板51、半導体薄膜20、支持体30、及び支持体40を含む構造物を、個別支持体30を分解または溶解させる溶剤に浸漬させるなど処理により、連結支持体40と個別支持体30を除去し、基板51と半導体薄膜20の組合せを得る(図10)。   Next, the structure including the bonded substrate 51, the semiconductor thin film 20, the support 30, and the support 40 is individually separated from the connection support 40 by a treatment such as immersing in a solvent that decomposes or dissolves the individual support 30. The support 30 is removed, and a combination of the substrate 51 and the semiconductor thin film 20 is obtained (FIG. 10).

上記説明した実施の形態については、種々の変形が可能である。例えば、Si基板51上の導通層52は除いてもよい。
また、Si基板51の代りに、他の材料の基板、例えば、ガラス基板、金属基板、セラミック基板、あるいはSiO膜のような絶縁膜をコーティングした基板を用いても良い。
また、GaAs基板11や半導体薄膜を構成するAlGaAs層(15、16、17)の代りに、他の材料の基板や層を用いられる場合にも本発明を適用することができる。
Various modifications can be made to the embodiment described above. For example, the conductive layer 52 on the Si substrate 51 may be omitted.
Instead of the Si substrate 51, a substrate made of another material, for example, a glass substrate, a metal substrate, a ceramic substrate, or a substrate coated with an insulating film such as a SiO 2 film may be used.
The present invention can also be applied to the case where a substrate or a layer of another material is used instead of the GaAs substrate 11 or the AlGaAs layer (15, 16, 17) constituting the semiconductor thin film.

本発明の第1の実施の形態では、半導体薄膜を化学的にエッチングして基板から剥離する工程において、エッチング液がメッシュ状の連結支持体40の開口(メッシュの目)を通過することができ、半導体ウエハ全面にわたり、均一な剥離速度を得ることができ、均一な半導体薄膜の剥離を行なうことができる。   In the first embodiment of the present invention, the etching solution can pass through the openings (mesh eyes) of the mesh-like connection support 40 in the step of chemically etching the semiconductor thin film and peeling it from the substrate. A uniform peeling rate can be obtained over the entire surface of the semiconductor wafer, and a uniform semiconductor thin film can be peeled off.

第2の実施の形態
上記の第1の実施の形態では、連結支持体としてメッシュ状の連結支持体40を用いたが、代りに図11及び図12に示すような連結支持体60を用いることとしても良い。図12は、図11のB−B線の位置における概略部分断面図である。
Second Embodiment In the first embodiment described above, the mesh-like connection support 40 is used as the connection support, but a connection support 60 as shown in FIGS. 11 and 12 is used instead. It is also good. FIG. 12 is a schematic partial cross-sectional view taken along the line BB in FIG.

図11及び図12に示される連結支持体60は、第1の実施の形態の連結支持体40と同じく、複数の個別支持体30を連結して支持するためのものであるが、例えば円形の貫通孔61を有し、また例えば、感光性のポリマーシートで形成されている点で異なる。   The connection support body 60 shown in FIGS. 11 and 12 is for connecting and supporting a plurality of individual support bodies 30 like the connection support body 40 of the first embodiment. It differs in that it has a through hole 61 and is formed of, for example, a photosensitive polymer sheet.

感光性ポリマーシートは、それ自体接着性を有する。感光性ポリマーシートとしては、例えば、ドライフィルム・レジストを用いるのが望ましい。
ドライフィルム・レジストは、それをラミネートするときには、加熱、圧着により、例えば個別支持体30の上面に接着される。また、露光、現像により選択的除去が可能である。さらに、ポストベークされたあとは、個別支持体30との密着性を保持する一方、他の面、例えば上面には接着性がなくなる。
本実施の形態では、感光性ポリマーシートとして、上記のようなドライフィルム・レジストを用い、それ自体の接着性で、個別支持体30に接着させる。従って、第1の実施の形態で用いた別個の接着層41は不要である。
The photosensitive polymer sheet itself has adhesiveness. As the photosensitive polymer sheet, for example, it is desirable to use a dry film resist.
When the dry film resist is laminated, it is bonded to, for example, the upper surface of the individual support 30 by heating and pressure bonding. Further, it can be selectively removed by exposure and development. Further, after post-baking, the adhesiveness to the individual support 30 is maintained, while the other surface, for example, the upper surface has no adhesiveness.
In the present embodiment, the dry film resist as described above is used as the photosensitive polymer sheet, and is adhered to the individual support 30 with its own adhesiveness. Therefore, the separate adhesive layer 41 used in the first embodiment is not necessary.

上記のような連結支持体60を備えた構造は以下のようにして得られる。
例えば、図3に引き続き、図13に示すように、連結支持体60となるドライフィルム・レジスト60aを個別支持体30の上に貼り付ける(ラミネートする)。この際、例えば、適当な加圧、加熱下で該感光性ポリマーを、それ自体の接着性により、個別支持体30上に固定することができる。
The structure provided with the connection support body 60 as described above is obtained as follows.
For example, following FIG. 3, as shown in FIG. 13, a dry film resist 60 a to be the connection support body 60 is pasted (laminated) on the individual support body 30. At this time, for example, the photosensitive polymer can be fixed on the individual support 30 by its own adhesiveness under appropriate pressure and heating.

次に、ドライフィルム・レジスト60aに、フォトリソ工程(露光、現像)により、複数の、所定の配置の、貫通孔61を形成して、連結支持体60を得る(図12、図11)。露光工程においては、貫通孔61のパターンに対応したフォトマスクを用いる。   Next, a plurality of through holes 61 having a predetermined arrangement are formed in the dry film resist 60a by a photolithography process (exposure, development) to obtain the connection support 60 (FIGS. 12 and 11). In the exposure process, a photomask corresponding to the pattern of the through holes 61 is used.

貫通孔61は、剥離工程で剥離層13のエッチングに用いられるエッチング液の通過を良好にするため、例えば、孔径を0.5mm以上とすることが望ましい。また、連結支持体60の表面は親水化処理したものが望ましい。
一方、貫通孔61の径は、少なくとも一つの方向において、薄膜片(チップ)の寸法よりも小さくする必要がある。貫通孔の径がいずれの方向においても薄膜片の寸法よりも大きいと、連結支持体60により薄膜片の支持ができない場合があるためである。
The through hole 61 desirably has a hole diameter of, for example, 0.5 mm or more in order to improve the passage of the etching solution used for etching the peeling layer 13 in the peeling process. Further, the surface of the connection support 60 is preferably subjected to a hydrophilic treatment.
On the other hand, the diameter of the through hole 61 needs to be smaller than the dimension of the thin film piece (chip) in at least one direction. This is because if the diameter of the through hole is larger than the dimension of the thin film piece in any direction, the connection support 60 may not support the thin film piece.

貫通孔61を形成した後、適宜ポストベークを施して、後の工程で使用される薬液に対する、連結支持体60の耐薬品性を向上させる。   After the through hole 61 is formed, post-baking is appropriately performed to improve the chemical resistance of the connection support 60 with respect to the chemical used in the subsequent process.

以降、第1の実施の形態について説明した、図7乃至図10と同様の工程により、半導体薄膜の剥離、異種基板へのボンディング、及び支持体の除去を行なう。   Thereafter, the semiconductor thin film is peeled off, bonded to a different substrate, and the support is removed by the same steps as those in FIGS. 7 to 10 described for the first embodiment.

剥離の際、連結支持体60の貫通孔61を通して、エッチング液が通過するので、第1の実施の形態について説明したのと同様、半導体ウエハ全面にわたり、均一な剥離速度を得ることができ、均一な半導体薄膜の剥離を行なうことができる。   Since the etching solution passes through the through-hole 61 of the connection support 60 at the time of peeling, a uniform peeling speed can be obtained over the entire surface of the semiconductor wafer, as described in the first embodiment. The semiconductor thin film can be peeled off.

また、貫通孔61の大きさや形状は、半導体薄膜20のサイズおよび使用するエッチング液の特性に合わせて、自由に調整することができる。   Further, the size and shape of the through hole 61 can be freely adjusted according to the size of the semiconductor thin film 20 and the characteristics of the etching solution used.

なお、図11乃至図13を参照して説明した例では、感光性ポリマーシートで連結支持体を形成しているが、感光性のポリイミドをドライフィルムのごとく、あらかじめシート状態に形成した感光性を備えた感光性ポリイミドシートを用いても良い。感光性ポリイミドシートは、例えば、以下のように作製することができる。まず、ポリエチレンテレフタレートなどのフィルム上に液状の感光性ポリイミド(正確には、感光性ポリアミド)を所望の厚さに塗布し、溶剤を乾燥させ、その上にポリエチレンなどのカバーフィルムを設ける。
ここで、感光性ポリイミドについて、以下概略を説明する。
通常のポリイミド(非感光性ポリイミド)は、その前駆体であるポリアミック酸(芳香族無水物とジアミンを反応させて得られるもの)を約350℃で加熱してポリアミック酸から水分子を外し、イミド環を形成してポイミドが形成される。これに対し、ポリイミドに感光性を持たせたものが、感光性ポリイミドである。芳香族無水物に二重結合を持ったアルコール(例えばメタクリル酸ヒドロキシエチル)を反応させジカルボン酸を形成し、これにジアミンを反応させて、側鎖に二重結合をもったポリアミドを形成する。これはポリアミック酸のカルボキシル基を重合性の二重結合を持った構造に置換した構造に相当する。このポリマーを光開始剤や増感剤、接着助剤と一緒にNMP(n−メチルピロリドン)のような極性溶媒に溶かしたものが、感光性ポリイミドである。
次にこの感光性ポリイミド(ネガ型)を使ったパターン形成について説明する。まず感光性ポリイミドをスピンコートで適当な厚さ(例えば10μm)塗布し、溶剤を乾燥させる。次に所定のフォトマスクを使って露光する。この露光によって光開始剤から発生したラジカルによってポリアミド(出発ポリマー)の側鎖の二重結合同士の重合反応が起こり架橋構造となる。出発ポリマーを有機溶剤で溶解(現像)し、約350乃至400℃で熱処理することにより架橋鎖の部分がはずれ(熱分解して揮散して)、露光された領域にポリイミド構造が形成される。
In the example described with reference to FIG. 11 to FIG. 13, the connection support is formed of a photosensitive polymer sheet. However, the photosensitive polyimide formed in advance in a sheet state like a dry film is used. The provided photosensitive polyimide sheet may be used. The photosensitive polyimide sheet can be produced, for example, as follows. First, liquid photosensitive polyimide (exactly photosensitive polyamide) is applied to a desired thickness on a film such as polyethylene terephthalate, the solvent is dried, and a cover film such as polyethylene is provided thereon.
Here, an outline of the photosensitive polyimide will be described below.
Normal polyimide (non-photosensitive polyimide) is prepared by heating the precursor polyamic acid (obtained by reacting aromatic anhydride and diamine) at about 350 ° C. to remove water molecules from the polyamic acid. A ring is formed to form a poimide. In contrast, photosensitive polyimide is a photosensitive polyimide. An aromatic anhydride (eg, hydroxyethyl methacrylate) is reacted with an aromatic anhydride to form a dicarboxylic acid, which is reacted with a diamine to form a polyamide having a double bond in the side chain. This corresponds to a structure in which the carboxyl group of the polyamic acid is replaced with a structure having a polymerizable double bond. A photosensitive polyimide is obtained by dissolving this polymer in a polar solvent such as NMP (n-methylpyrrolidone) together with a photoinitiator, a sensitizer, and an adhesion assistant.
Next, pattern formation using this photosensitive polyimide (negative type) will be described. First, photosensitive polyimide is applied by spin coating to an appropriate thickness (for example, 10 μm), and the solvent is dried. Next, exposure is performed using a predetermined photomask. The radical generated from the photoinitiator by this exposure causes a polymerization reaction between the double bonds of the side chains of the polyamide (starting polymer) to form a crosslinked structure. The starting polymer is dissolved (developed) with an organic solvent and heat-treated at about 350 to 400 ° C., whereby the cross-linked chain portion is detached (thermally decomposed and volatilized), and a polyimide structure is formed in the exposed region.

第3の実施の形態
第2の実施の形態では、感光性ポリマーシートで連結支持体60を形成しているが、代りに、図14、図15、図16及び図17に示すように、ポリマーシート基材83に粘着層84を貼り合わせてなるポリマーシート80を連結支持体として用いることができる。図15は、図14のC−C線の位置における概略部分断面図、図16は図14のD−D線の位置における概略部分断面図である。図17は、連結支持体80の平面図である。図示の連結支持体80は、例えばスリット状の貫通孔81を有する。
Third Embodiment In the second embodiment, the coupling support 60 is formed of a photosensitive polymer sheet. Instead, as shown in FIGS. 14, 15, 16, and 17, a polymer is used. A polymer sheet 80 obtained by bonding an adhesive layer 84 to a sheet base 83 can be used as a connection support. 15 is a schematic partial cross-sectional view at the position of line CC in FIG. 14, and FIG. 16 is a schematic partial cross-sectional view at the position of line DD in FIG. FIG. 17 is a plan view of the connection support 80. The illustrated connection support 80 has, for example, a slit-shaped through hole 81.

上記のような支持体80を備えた構造は以下のようにして得られる。
図3に示す構造物の作成とは別に、貫通孔81を設けた連結支持体80を用意する。
そして、図3に示す構造物に、上記のように予め貫通孔81を設けた、連結支持体80を、個別支持体30の上に貼り付ける(ラミネートする)。この際、個別支持体30と連結支持体80の固定は、連結支持体80の粘着層84によってなされる。
The structure provided with the support 80 as described above is obtained as follows.
Apart from the construction of the structure shown in FIG. 3, a connection support 80 provided with a through hole 81 is prepared.
And the connection support body 80 which provided the through-hole 81 previously as mentioned above to the structure shown in FIG. 3 is affixed on the individual support body 30 (laminate). At this time, the individual support 30 and the connection support 80 are fixed by the adhesive layer 84 of the connection support 80.

貫通孔81は、剥離工程で剥離層13のエッチングに用いられるエッチング液の通過を良好にするため、例えば、幅を0.5mm以上とすることが望ましい。また連結支持体80の表面は親水化処理したものが望ましい。   The through-hole 81 desirably has a width of, for example, 0.5 mm or more in order to improve the passage of the etching solution used for etching the peeling layer 13 in the peeling process. The surface of the connecting support 80 is preferably subjected to a hydrophilic treatment.

一方、貫通孔81の幅は、薄膜片(チップ)のサイズ(貫通孔81の幅と同じ方向の寸法)よりも小さくすべきである。貫通孔81がいずれの方向においても薄膜片の寸法よりも大きいと、連結支持体80による薄膜片の支持ができない場合があるためである。   On the other hand, the width of the through hole 81 should be smaller than the size of the thin film piece (chip) (the dimension in the same direction as the width of the through hole 81). This is because if the through hole 81 is larger than the size of the thin film piece in any direction, the thin film piece may not be supported by the connection support 80.

以降、第1の実施の形態について説明した、図7乃至図10と同様の工程により、半導体薄膜の剥離、異種基板へのボンディング、及び支持体の除去を行なう。
剥離の際、連結支持体80の貫通孔81を通して、エッチング液が通過するので、第1の実施の形態について説明したのと同様、半導体ウエハ全面にわたり、均一な剥離速度を得ることができ、均一な半導体薄膜の剥離を行なうことができる。
Thereafter, the semiconductor thin film is peeled off, bonded to a different substrate, and the support is removed by the same steps as those in FIGS. 7 to 10 described for the first embodiment.
Since the etching solution passes through the through-hole 81 of the connection support 80 at the time of peeling, a uniform peeling speed can be obtained over the entire surface of the semiconductor wafer, as described in the first embodiment. The semiconductor thin film can be peeled off.

また、貫通孔の大きさや形状は、半導体薄膜20のサイズおよび使用するエッチング液の特性に合わせて、自由に調整することができる。   The size and shape of the through hole can be freely adjusted according to the size of the semiconductor thin film 20 and the characteristics of the etching solution used.

第3の実施の形態の変形例
貫通孔81が上記の例のように、スリット状である場合、GaAs基板(ウエハ)の全領域にわたる連続したスリットであってもよく、また断続的なスリット(不連続であって、間に適当な間隔が設けられたもの)であってもよい。
また、貫通孔は、スリット状以外の形状、例えば図18に示すように、正方形状であっても良い。
Modified Example of Third Embodiment When the through hole 81 has a slit shape as in the above example, it may be a continuous slit over the entire area of the GaAs substrate (wafer), or may be an intermittent slit ( It may be discontinuous and provided with an appropriate interval between them.
The through hole may have a shape other than the slit shape, for example, a square shape as shown in FIG.

また、連結支持体80としては、図19に示すように、その周縁部に堅固な(剛性の)フレーム85を備え、これにより固定されたものを用いても良い。   Moreover, as the connection support body 80, as shown in FIG. 19, you may use the thing provided with the rigid (rigid) flame | frame 85 in the peripheral part, and being fixed by this.

本発明の第3の実施の形態によれば、第1の実施の形態および第2の実施の形態で得られる効果の他に、連結支持体80と個別支持体30の接着のためにあらたに別の層を設ける必要がないため、工程を省略することができると言う効果もある。   According to the third embodiment of the present invention, in addition to the effects obtained in the first and second embodiments, the connection support 80 and the individual support 30 are newly bonded. Since there is no need to provide another layer, there is an effect that the process can be omitted.

第4の実施の形態
連結支持体としては、第1乃至第3の実施の形態で説明したものの代りに、図20乃至図23に示す連結支持体90を用いることができる。なお、図20は連結支持体90を薄膜上に固定した状態の概略部分斜視図、図21は図20のE−E線の位置における概略部分断面図、図22は図20のF‐F線の位置における概略部分断面図、図23は連結支持体の概略部分底面図である。
Fourth Embodiment As a connection support, a connection support 90 shown in FIGS. 20 to 23 can be used instead of the one described in the first to third embodiments. 20 is a schematic partial perspective view of the connection support 90 fixed on the thin film, FIG. 21 is a schematic partial cross-sectional view taken along line EE in FIG. 20, and FIG. 22 is a line FF in FIG. FIG. 23 is a schematic partial sectional view of the connection support.

図20乃至図23に示される連結支持体は、第1の実施の形態で説明された連結支持体40と同じく、複数の個別支持体30を連結して支持するためのものである。
この連結支持体90は、シート状部分91と、シート状部分91と個別支持体30の間にスペースを設け、よりエッチング液の通過を可能にするため、橋桁状のスペーサ部92とを有する。
このような連結支持体90は、予め(薄膜上に載置する前に)、精密機械加工によって形成される。
The connection support body shown in FIGS. 20 to 23 is for connecting and supporting a plurality of individual support bodies 30 in the same manner as the connection support body 40 described in the first embodiment.
The connection support 90 includes a sheet-like portion 91 and a bridge-girder-shaped spacer portion 92 in order to provide a space between the sheet-like portion 91 and the individual support 30 and to allow more etching solution to pass therethrough.
Such a connecting support 90 is formed in advance by precision machining (before being placed on the thin film).

連結支持体90と個別支持体30の接着領域にはタック性のある材料、すなわち粘着性や接着性を備えた材料、例えば感光性ポリマー材料が設けられる。ここで、感光性ポリマー材料としては、例えば、液状レジストやドライフィルム・レジストが接着層41として設けられる。   A tacky material, that is, a material having tackiness or adhesiveness, for example, a photosensitive polymer material is provided in an adhesion region between the connection support 90 and the individual support 30. Here, as the photosensitive polymer material, for example, a liquid resist or a dry film resist is provided as the adhesive layer 41.

本実施の形態の連結支持体90は、例えば、石英、サファイヤ、アクリルなどの透明材料、ポリイミドなどでコーティングされた金属材料、セラミック材料、ポリテトラフルオロエチレン(テフロン(登録商標))材料、ポリエチレン材料、Siのような半導体材料などで形成することが望ましい。   The connection support 90 of the present embodiment includes, for example, a transparent material such as quartz, sapphire, and acrylic, a metal material coated with polyimide, a ceramic material, a polytetrafluoroethylene (Teflon (registered trademark) material, and a polyethylene material. It is desirable to form with a semiconductor material such as Si.

以下、透明材料で連結支持体90を形成する場合について、半導体薄膜の製造方法の例を説明する。   Hereinafter, the example of the manufacturing method of a semiconductor thin film is demonstrated about the case where the connection support body 90 is formed with a transparent material.

まず、上記のような連結支持体90を備えた構造を以下のようにして得る。
図3に示す構造物の作成とは連結支持体90を、精密機械加工によって別途作成する。
First, a structure including the connection support 90 as described above is obtained as follows.
In the creation of the structure shown in FIG. 3, the connection support 90 is separately created by precision machining.

そして、図3に示す構造物を作成した後、ドライフィルム・レジスト41aを個別支持体30の表面に張り付け(ラミネートし)、さらに連結支持体90を、そのスペーサ部92が個別支持体30上の感光性ポリマーシート41aに接するように載せて、貼り付け、加熱、圧接して、個別支持体30に固定する(図24(a))。   Then, after the structure shown in FIG. 3 is created, the dry film resist 41a is pasted (laminated) on the surface of the individual support 30, and the connection support 90 is further spaced by the spacer 92 on the individual support 30. It is placed so as to be in contact with the photosensitive polymer sheet 41a, attached, heated, and pressed, and fixed to the individual support 30 (FIG. 24A).

次に連結支持体90のスペーサ部92以外のドライフィルム・レジスト41aを除去し、接着層41を形成する(図22)。
例えば、ドライフィルム・レジスト41aに対し、一般的に知られている露光及び現像を行うことで、スペーサ部92以外のドライフィルム・レジスト41aを除去することができる。この露光、現像プロセスでは、連結支持体90の上にフォトマスクを位置合わせして露光することができる。図24(b)にこの工程の概略例を示した。ここでは、ネガタイプのドライフィルム(41a)を想定した場合の構成を示した。図24(b)に示したように、連結支持体90の上に、開口部96を持ったフォトマスク95を、スペーサ92の位置に合わせて設置する。次にこのフォトマスクを通してレジスト41aを露光する。光が当たった領域41eではレジストが重合し架橋構造を作る。現像液で未露光領域を除去することによって、露光領域(スペーサ領域の下のレジスト)41eが残留する。レジスト41aは現像前にすでに個別支持体と連結支持体のスペーサと接着されているので、連結支持体が個別支持体に固定される。ここで、フォトマスク面とレジスト面が離れており、フォトマスクの開口部96の幅よりも光が広がるが、ここではスペーサと個別支持体の接着が主目的であって、露光領域41eの幅の広がり、したがって残留するレジストの幅の広がり(パターン形成精度)はここでは問題とならない。
Next, the dry film resist 41a other than the spacer portion 92 of the connection support 90 is removed to form the adhesive layer 41 (FIG. 22).
For example, the dry film resist 41a other than the spacer portion 92 can be removed by performing generally known exposure and development on the dry film resist 41a. In this exposure and development process, a photomask can be positioned on the connection support 90 and exposed. FIG. 24B shows a schematic example of this process. Here, the structure when a negative type dry film (41a) is assumed is shown. As shown in FIG. 24B, a photomask 95 having an opening 96 is placed on the connection support 90 in accordance with the position of the spacer 92. Next, the resist 41a is exposed through this photomask. The resist is polymerized in the region 41e where the light hits to form a crosslinked structure. By removing the unexposed area with the developer, the exposed area (resist under the spacer area) 41e remains. Since the resist 41a is already bonded to the spacers of the individual support and the connection support before development, the connection support is fixed to the individual support. Here, the photomask surface and the resist surface are separated from each other, and light spreads wider than the width of the opening portion 96 of the photomask. Here, the main purpose is adhesion between the spacer and the individual support, and the width of the exposure region 41e. The spread of the resist, and hence the spread of the remaining resist width (pattern formation accuracy) is not a problem here.

なお、上記のように、ドライフィルム・レジストなどの感光性ポリマーで接着層41を形成する代わりに、粘着剤で接着層41bを形成することもできる。この場合の工程は以下のとおりである。   As described above, instead of forming the adhesive layer 41 with a photosensitive polymer such as a dry film / resist, the adhesive layer 41b can be formed with an adhesive. The steps in this case are as follows.

連結支持体90のスペーサ部92の下面に、液状の粘着剤ないし接着剤を塗布し、しかる後、溶剤成分を揮発させ、適度な固さおよび接着剤を有する接着層41bを形成する(図25)。
その後、連結支持体90を、そのスペーサ部92が、図3に示される構造物の個別支持体30のパターンに整列させ、接着層41bを個別支持体30の表面に圧接して、接着する(図26)。
A liquid pressure-sensitive adhesive or adhesive is applied to the lower surface of the spacer portion 92 of the connection support 90, and then the solvent component is volatilized to form an adhesive layer 41b having an appropriate hardness and adhesive (FIG. 25). ).
After that, the spacer 90 is aligned with the pattern of the individual support 30 of the structure shown in FIG. 3 and the bonding layer 41b is pressed against the surface of the individual support 30 to adhere the connection support 90 (see FIG. 3). FIG. 26).

スペーサ部92の下面に塗布する接着剤(41b)は、光硬化性であっても熱硬化性であっても良く、また、それらの性質を有していない材料であってもよい。
また、スペーサ部92の下面に塗布する接着剤(41b)は、半導体薄膜20を基板11から剥離するためのエッチング液で浸漬した際に、該エッチング液によって溶解ないし分解しないことが必要である。
The adhesive (41b) applied to the lower surface of the spacer portion 92 may be photocurable or thermosetting, or may be a material that does not have these properties.
Further, the adhesive (41b) applied to the lower surface of the spacer portion 92 needs not to be dissolved or decomposed by the etching solution when the semiconductor thin film 20 is immersed in the etching solution for peeling the semiconductor thin film 20 from the substrate 11.

上記のようにして連結支持体90を形成し、図20乃至図22に示される構造物又は図25に示される構造物を得た後、第1の実施の形態について説明した、図7乃至図10と同様の工程により、半導体薄膜の剥離、異種基板へのボンディング、及び支持体の除去を行なう。   The connection support 90 is formed as described above, and after obtaining the structure shown in FIG. 20 to FIG. 22 or the structure shown in FIG. 25, the first embodiment has been described. The semiconductor thin film is peeled off, bonded to a different substrate, and the support is removed by the same process as 10.

剥離の際、連結支持体90のスペーサ部92によって、シート状部分91と個別支持体30の上面との間に形成されたスペース93(図20)を、エッチング液が通過する(図20に矢印94で示す)ので、第1の実施の形態について説明したのと同様、半導体ウエハ全面にわたり、均一な剥離速度を得ることができ、均一な半導体薄膜の剥離を行なうことができる。   At the time of peeling, the etching solution passes through the space 93 (FIG. 20) formed between the sheet-like portion 91 and the upper surface of the individual support 30 by the spacer portion 92 of the connection support 90 (the arrow in FIG. 20). 94), a uniform peeling rate can be obtained over the entire surface of the semiconductor wafer, and a uniform semiconductor thin film can be peeled off, as described in the first embodiment.

第4の実施の形態の変形例
図20乃至図22に示した連結支持体90の代りに、図27及び図28に示す連結支持体100を用いることもできる。図27は連結支持体100を薄膜上に固定した状態の概略部分斜視図、図28は連結支持体100の概略部分底面図である。この連結支持体100は、図20乃至図22に示すものと同様に、シート状部分101とスペーサ部102とを有するが、さらに、シート状部分101に貫通孔103を有する点で異なる。
Modification of Fourth Embodiment Instead of the connection support 90 shown in FIGS. 20 to 22, the connection support 100 shown in FIGS. 27 and 28 can be used. FIG. 27 is a schematic partial perspective view of the connection support 100 fixed on the thin film, and FIG. 28 is a schematic partial bottom view of the connection support 100. This connection support body 100 has a sheet-like portion 101 and a spacer portion 102 similarly to those shown in FIGS. 20 to 22, but is different in that the sheet-like portion 101 further has a through hole 103.

このように貫通孔103を設ければ、エッチング液の流入経路が増加し、エッチングの速度が一層高くなり、かつエッチング速度の均一性がさらに向上する。   Providing the through hole 103 in this way increases the inflow path of the etching solution, further increases the etching rate, and further improves the uniformity of the etching rate.

図27及び図28に示す連結支持体100の薄膜への固定方法などは、図20乃至図22の例について説明したのと同様である。   The method of fixing the connection support 100 shown in FIGS. 27 and 28 to the thin film is the same as that described in the examples of FIGS.

第5の実施の形態
上記の第1乃至第4の実施の形態の剥離工程は、図29乃至図31に示すようにして行なうことができる。図29乃至図31に示す剥離工程は、剥離のためのエッチング液を支持体と半導体薄膜のスペースに導く方法に特徴がある。図29乃至図31には、第4の実施の形態で説明した連結支持体90を用いるものとして、図示している。
Fifth Embodiment The peeling process of the first to fourth embodiments can be performed as shown in FIGS. The peeling process shown in FIGS. 29 to 31 is characterized by a method of introducing an etching solution for peeling into the space between the support and the semiconductor thin film. In FIG. 29 thru | or FIG. 31, it has illustrated as a thing using the connection support body 90 demonstrated in 4th Embodiment.

図20を参照して説明したように連結支持体90を固定した構造物(薄膜剥離前基板)110と、エッチング液槽111とを、真空層112内に設置する。
次に、真空槽112内を減圧する。ここで真空度は低真空で十分であって、例えば0.1Torr程度とする。
As described with reference to FIG. 20, the structure (substrate before thin film peeling) 110 to which the connection support 90 is fixed and the etching solution tank 111 are installed in the vacuum layer 112.
Next, the inside of the vacuum chamber 112 is depressurized. Here, a low degree of vacuum is sufficient, for example, about 0.1 Torr.

次に図30に示すように減圧状態を保持し、薄膜剥離前基板110をエッチング液槽111内に浸漬し、例えば1分乃至1時間程度浸漬した状態に保つ。ここで、薄膜剥離前基板110内の全ての空隙は減圧されているため、エッチング液槽111内に浸漬することによって、速やかに半導体薄膜剥離前基板110内の空隙へエッチング液が浸透し、半導体薄膜剥離前基板110内の空隙がエッチング液によって満たされる。   Next, as shown in FIG. 30, a reduced pressure state is maintained, and the substrate 110 before thin film peeling is immersed in the etching solution tank 111, for example, maintained for about 1 minute to 1 hour. Here, since all the voids in the substrate 110 before thin film peeling are reduced in pressure, the immersion of the etching solution into the voids in the substrate 110 before peeling the semiconductor thin film by immersing in the etching solution tank 111 causes the semiconductor to The voids in the substrate 110 before thin film peeling are filled with the etching solution.

次に、図31に示すように、真空槽112を大気圧に開放し、例えば1時間乃至100時間程度エッチング液に浸漬した状態で放置する。   Next, as shown in FIG. 31, the vacuum chamber 112 is opened to atmospheric pressure and left in a state of being immersed in an etching solution for about 1 hour to 100 hours, for example.

このようにして剥離が終わったら、図9及び図10と同様の工程により、異種基板51へのボンディング、及び支持体の除去を行なう。   When peeling is completed in this manner, bonding to the different substrate 51 and removal of the support are performed by the same steps as in FIGS.

第5の実施の形態によれば、真空槽内でエッチング液への浸漬を行うので、速やかにエッチング液が隙間に浸透し、均一なエッチングを実行できる。本第5の実施の形態のごとく、真空槽を用いれば、例えば第1の実施の形態のメッシュ連結支持体40のメッシュ開口部の大きさや第2の実施の形態で説明した連結支持体60に形成する孔の径を0.5mm以下、例えば50μm乃至500μmとしても良い。   According to the fifth embodiment, since the immersion in the etching solution is performed in the vacuum chamber, the etching solution quickly penetrates into the gap, and uniform etching can be performed. If a vacuum chamber is used as in the fifth embodiment, for example, the size of the mesh opening of the mesh connection support body 40 of the first embodiment or the connection support body 60 described in the second embodiment. The diameter of the hole to be formed may be 0.5 mm or less, for example, 50 μm to 500 μm.

上記の各実施の形態において、個別支持体30を省くこともできる。
例えば、図20の例において、個別支持体30を省き、上側コンタクト層18の上に直接連結支持体90を接着する。
この接着は、半導体薄膜20の剥離、及び別の基板(51)へのボンディング後に、加熱、光照射、剥離液への浸漬、有機溶剤への浸漬、真空(真空中におくこと)、磁気的作用など適当な手段によって、速やかに、連結支持体90と半導体薄膜表面との接着を解除できる形態の接着とするのが望ましい。
In each of the above embodiments, the individual support 30 can be omitted.
For example, in the example of FIG. 20, the individual support 30 is omitted, and the connection support 90 is bonded directly on the upper contact layer 18.
This adhesion is performed after peeling of the semiconductor thin film 20 and bonding to another substrate (51), followed by heating, light irradiation, immersion in a stripping solution, immersion in an organic solvent, vacuum (keep in a vacuum), magnetic It is desirable that the adhesion between the connection support 90 and the semiconductor thin film surface be promptly released by an appropriate means such as an action.

また、半導体薄膜20などの材料については例示した材料に限定する必要がなく、例えば、他の化合物半導体材料、例えば、AlGaInP系、InGaAsP系、GaN系、AlGaN系、InAlGaN系などであってもよいし、Si系であってもよい。   Further, the material such as the semiconductor thin film 20 is not necessarily limited to the exemplified materials, and may be other compound semiconductor materials such as AlGaInP-based, InGaAsP-based, GaN-based, AlGaN-based, InAlGaN-based, and the like. However, it may be Si-based.

また、支持体の材料についても種々の変形が可能であるし、本発明で説明した形態を適宜組み合わせることも可能である。   Various modifications can be made to the material of the support, and the modes described in the present invention can be combined as appropriate.

さらに本発明では、基板11のすべての半導体薄膜20を一括して剥離し、一括してボンディングする例を説明したが、例えば、半導体基板11上の複数の半導体薄膜20の群を複数の群に分割し、群毎に剥離し、ボンディングするなどの変形が可能である。
その他、本実施の形態で説明した半導体薄膜20の支持の形態を利用して、種々の剥離工程を実行することができる。
Furthermore, in the present invention, an example in which all the semiconductor thin films 20 on the substrate 11 are peeled off at once and bonded together is described. For example, a group of a plurality of semiconductor thin films 20 on the semiconductor substrate 11 is divided into a plurality of groups. It is possible to deform such as dividing, peeling for each group, and bonding.
In addition, various peeling processes can be performed using the form of supporting the semiconductor thin film 20 described in the present embodiment.

メッシュの目の大きさや貫通孔の大きさ(円形の貫通孔の径や、長方形の貫通孔の幅)が小さい場合には、表面張力によって薬液の通過が阻害されるので、それぞれ十分な大きさを有する必要がある。例えば、0.5mm以上とすべきである。一方、メッシュの目の大きさや貫通孔の大きさ(円形の貫通孔の径や、スリット状の貫通孔の幅)がいずれの方向においても薄膜片(チップ)のサイズ(同じ方向の寸法)よりも大きいと、連結支持体による薄膜片の支持ができない場合が生じるので、メッシュの目の大きさや貫通孔の幅は、少なくとも一つの方向において薄膜片の対応する寸法よりも小さくすべきである。支持体と半導体薄膜の間の空隙を真空排気した後に薬液に浸漬するようにして、メッシュや貫通孔の大きさを、例えば50μm乃至500μmのような小さい孔とすることもできる。   If the mesh size or the size of the through hole (the diameter of the circular through hole or the width of the rectangular through hole) is small, the passage of the chemical solution is hindered by the surface tension. It is necessary to have. For example, it should be 0.5 mm or more. On the other hand, the mesh size and the size of the through-hole (the diameter of the circular through-hole and the width of the slit-shaped through-hole) are smaller than the size of the thin film piece (chip) (the size in the same direction) in any direction. If it is too large, the thin film pieces may not be supported by the connecting support, so the mesh size and the through hole width should be smaller than the corresponding dimensions of the thin film pieces in at least one direction. The gap between the support and the semiconductor thin film is evacuated and then immersed in a chemical solution, so that the size of the mesh or the through hole can be made small, for example, 50 μm to 500 μm.

また、連結支持体として用いられるメッシュやシートの表面は、エッチング液が進入しやすいように、親水化処理したものを使用することが望ましい。
さらに、個別支持体を同様に親水化処理することとしても良い。また、エッチング液に表面張力を低減する界面活性剤を配合しても良い。
Moreover, it is desirable to use the surface of the mesh or sheet used as the connection support so as to make the etching solution easy to enter.
Further, the individual support may be similarly subjected to a hydrophilic treatment. Moreover, you may mix | blend the surfactant which reduces surface tension in etching liquid.

11 基板、 12 バッファー層、 13 剥離層、 14 下側コンタクト層、 15 下側クラッド層、 16 活性層、 17 上側クラッド層、 18 上側コンタクト層、 20 半導体薄膜、 23 溝、 25 エピタキシャル膜、 30 個別支持体、 40 連結支持体、 41 接着層、 41a ドライフィルム・レジスト、 41b 接着層、 43 縦方向の線状部材、 44 横方向の線状部材、 45 開口、 51 基板、 52 導通層、 60 連結支持体、 61 貫通孔、 80 連結支持体、 81 貫通孔、 90 連結支持体、 91 シート状部分、 92 スペーサ部、 93 スペース、 100 連結支持体、 101 シート状部分、 102 スペーサ部、 103 貫通孔、 111 エッチング液槽、 112 真空槽。   11 Substrate, 12 Buffer layer, 13 Release layer, 14 Lower contact layer, 15 Lower cladding layer, 16 Active layer, 17 Upper cladding layer, 18 Upper contact layer, 20 Semiconductor thin film, 23 Groove, 25 Epitaxial film, 30 Individual Support, 40 Linked support, 41 Adhesive layer, 41a Dry film resist, 41b Adhesive layer, 43 Vertical linear member, 44 Horizontal linear member, 45 Opening, 51 Substrate, 52 Conductive layer, 60 Connected Support, 61 through-hole, 80 connection support, 81 through-hole, 90 connection support, 91 sheet-like part, 92 spacer part, 93 space, 100 connection support, 101 sheet-like part, 102 spacer part, 103 through-hole 111 etchant tank, 112 vacuum tank.

Claims (12)

基板上に形成した複数の半導体薄膜をエッチング液を用いる化学的エッチングによって上記基板から剥離して半導体薄膜を得る半導体薄膜の製造方法であって、
上記半導体薄膜が上記基板上にあるときに、上記半導体薄膜上に、上記複数の半導体薄膜を互いに連結して支持するための連結支持体を設ける工程を有し、
上記連結支持体が、シート状部分と、上記シート状部分と半導体薄膜との間に空隙を設けるためのスペーサ部とを備えており、上記隙間が、上記エッチング液を少なくとも上記基板の面に平行な方向に通過させることを特徴とする半導体薄膜の製造方法。
A method for producing a semiconductor thin film, wherein a plurality of semiconductor thin films formed on a substrate are separated from the substrate by chemical etching using an etchant to obtain a semiconductor thin film,
Providing a connection support for connecting and supporting the plurality of semiconductor thin films on the semiconductor thin film when the semiconductor thin film is on the substrate;
The connection support includes a sheet-like portion and a spacer portion for providing a gap between the sheet-like portion and the semiconductor thin film, and the gap is parallel to at least the surface of the substrate. A method for producing a semiconductor thin film, characterized by passing in any direction.
上記連結支持体のシート状部分には貫通孔が設けられていることを特徴とする請求項1に記載の半導体薄膜の製造方法。 2. The method for producing a semiconductor thin film according to claim 1, wherein a through-hole is provided in the sheet-like portion of the connection support. 上記スペーサ部の高さが約0.5mm以上であることを特徴とする請求項1又は2に記載の半導体薄膜の製造方法。 3. The method of manufacturing a semiconductor thin film according to claim 1, wherein the spacer portion has a height of about 0.5 mm or more. 基板上に形成した複数の半導体薄膜をエッチング液を用いる化学的エッチングによって上記基板から剥離して半導体薄膜を得る半導体薄膜の製造方法であって、
上記半導体薄膜が上記基板上にあるときに、上記半導体薄膜上に、上記複数の半導体薄膜を互いに連結して支持するための、感光性のシート状部分を有する連結支持体を設ける工程と、
上記連結支持体の上記シート状部分を上記半導体薄膜の上に設けた後、上記シート状部分に貫通孔を形成する工程とを有し、
上記貫通孔が、上記エッチング液を少なくとも上記基板の面に垂直な方向に通過させることを特徴とする半導体薄膜の製造方法。
A method for producing a semiconductor thin film, wherein a plurality of semiconductor thin films formed on a substrate are separated from the substrate by chemical etching using an etchant to obtain a semiconductor thin film,
Providing a coupling support having a photosensitive sheet-like portion for coupling and supporting the plurality of semiconductor thin films on the semiconductor thin film when the semiconductor thin film is on the substrate;
A step of forming a through-hole in the sheet-like portion after providing the sheet-like portion of the connection support on the semiconductor thin film;
The method for producing a semiconductor thin film, wherein the through hole allows the etching solution to pass in a direction perpendicular to at least the surface of the substrate.
上記感光性のシート状部分が、感光性のエッチングレジスト材料で形成されていることを特徴とする請求項4に記載の半導体薄膜の製造方法。 5. The method for producing a semiconductor thin film according to claim 4, wherein the photosensitive sheet-like portion is formed of a photosensitive etching resist material. 上記感光性のシート状部分が、感光性のポリイミドで形成されていることを特徴とする請求項4に記載の半導体薄膜の製造方法。 The method for producing a semiconductor thin film according to claim 4, wherein the photosensitive sheet-like portion is formed of photosensitive polyimide. 上記感光性のシート状部分が、感光性のポリマー材料で形成されていることを特徴とする請求項4に記載の半導体薄膜の製造方法。 The method for producing a semiconductor thin film according to claim 4, wherein the photosensitive sheet-like portion is formed of a photosensitive polymer material. 貫通孔の大きさが0.5mm以上であることを特徴とする請求項2又は4に記載の半導体薄膜の製造方法。 The method for producing a semiconductor thin film according to claim 2 or 4, wherein the size of the through hole is 0.5 mm or more. 上記複数の半導体薄膜の上にそれぞれ対応する個別支持体を設ける工程をさらに備え、
上記連結支持体を設ける工程は、上記複数の個別支持体を連結するように上記連結支持体を設ける
ことを特徴とする請求項1乃至8のいずれかに記載の半導体薄膜の製造方法。
Further comprising providing a corresponding individual support on each of the plurality of semiconductor thin films,
The method of manufacturing a semiconductor thin film according to claim 1, wherein the step of providing the connection support includes providing the connection support so as to connect the plurality of individual supports.
上記連結支持体を親水化処理する工程をさらに含むことを特徴とする請求項1乃至9のいずれかに記載の半導体薄膜の製造方法。 The method for producing a semiconductor thin film according to claim 1, further comprising a step of hydrophilizing the connection support. 上記個別支持体を親水化処理する工程をさらに含むことを特徴とする請求項9に記載の半導体薄膜の製造方法。 The method for producing a semiconductor thin film according to claim 9, further comprising a step of hydrophilizing the individual support. 請求項1乃至11のいずれかに記載の方法で製造された半導体薄膜を、第2の基板に固定することを含む半導体装置の製造方法。 A method for manufacturing a semiconductor device, comprising: fixing a semiconductor thin film manufactured by the method according to claim 1 to a second substrate.
JP2009025704A 2009-02-06 2009-02-06 Semiconductor thin film manufacturing method and semiconductor device manufacturing method Expired - Fee Related JP4819139B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009025704A JP4819139B2 (en) 2009-02-06 2009-02-06 Semiconductor thin film manufacturing method and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009025704A JP4819139B2 (en) 2009-02-06 2009-02-06 Semiconductor thin film manufacturing method and semiconductor device manufacturing method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003175715A Division JP4315742B2 (en) 2003-06-20 2003-06-20 Semiconductor thin film manufacturing method and semiconductor device manufacturing method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011113602A Division JP5225429B2 (en) 2011-05-20 2011-05-20 Semiconductor thin film manufacturing method and semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JP2009105445A true JP2009105445A (en) 2009-05-14
JP4819139B2 JP4819139B2 (en) 2011-11-24

Family

ID=40706768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009025704A Expired - Fee Related JP4819139B2 (en) 2009-02-06 2009-02-06 Semiconductor thin film manufacturing method and semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP4819139B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151720A (en) * 1992-11-12 1994-05-31 Nippon Telegr & Teleph Corp <Ntt> Constructing method monolithic integrated circuit
JP2002134440A (en) * 2000-10-27 2002-05-10 Tokuyama Corp Substrate treating method and tray used therefor
JP2002519847A (en) * 1998-06-22 2002-07-02 フラウンホファー ゲセルシャフトツール フェールデルンク ダー アンゲヴァンテン フォルシュンク エー.ファオ. Manufacturing method of thin base layer
JP2002353235A (en) * 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd Active matrix substrate, display using the same, and its manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151720A (en) * 1992-11-12 1994-05-31 Nippon Telegr & Teleph Corp <Ntt> Constructing method monolithic integrated circuit
JP2002519847A (en) * 1998-06-22 2002-07-02 フラウンホファー ゲセルシャフトツール フェールデルンク ダー アンゲヴァンテン フォルシュンク エー.ファオ. Manufacturing method of thin base layer
JP2002134440A (en) * 2000-10-27 2002-05-10 Tokuyama Corp Substrate treating method and tray used therefor
JP2002353235A (en) * 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd Active matrix substrate, display using the same, and its manufacturing method

Also Published As

Publication number Publication date
JP4819139B2 (en) 2011-11-24

Similar Documents

Publication Publication Date Title
JP4315742B2 (en) Semiconductor thin film manufacturing method and semiconductor device manufacturing method
US6913985B2 (en) Method of manufacturing a semiconductor device
Lee et al. Non‐destructive wafer recycling for low‐cost thin‐film flexible optoelectronics
KR101382354B1 (en) Electronic device, method of producing the same, light-emitting diode display unit, and method of producing the same
US9472535B2 (en) Strain tunable light emitting diodes with germanium P-I-N heterojunctions
JP2011006265A (en) Method for releasing graphene layer, method for producing graphene wafer, graphene wafer and method for producing graphene element
JP2010504649A5 (en)
JP2013211443A (en) Light-emitting device manufacturing method
US20110303281A1 (en) Method for manufacturing thin film compound solar cell
JP6035468B2 (en) Semiconductor-on-diamond wafer handle and manufacturing method
US8330036B1 (en) Method of fabrication and structure for multi-junction solar cell formed upon separable substrate
JP2003347524A (en) Transferring method of element, arraying method of element, and manufacturing method of image display
JP5225429B2 (en) Semiconductor thin film manufacturing method and semiconductor device manufacturing method
JP5394091B2 (en) Manufacturing method of semiconductor device
JP2005051117A (en) Manufacturing method of semiconductor device
JP2012054388A (en) Method of manufacturing thin film compound solar cell
JP4819139B2 (en) Semiconductor thin film manufacturing method and semiconductor device manufacturing method
JP2009212357A (en) Nitride-based semiconductor light-emitting element and method for manufacturing the same
TW201238886A (en) A method for making a substrate with micro-structure
WO2021192938A1 (en) Method for manufacturing bonded wafer and bonded wafer
JP6155745B2 (en) Semiconductor device manufacturing method and semiconductor substrate manufacturing method
JP2013062267A (en) Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device
JP5324821B2 (en) Manufacturing method of semiconductor device
JP2009081318A (en) Semiconductor wafer
WO2014002824A1 (en) Thin film solar cell and method for producing same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110831

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees