JP2009105221A - 半導体集積回路装置 - Google Patents

Abstract

【課題】従来の半導体集積回路装置では、消費電流の変動に伴う電源ノイズの増大を効率的に抑制することができない問題があった。
【解決手段】本発明にかかる半導体集積回路装置は、内部回路に電源を供給する第１及び第２の電源配線と、第１の電源配線と前記第２の電源配線とを接続する電源スイッチ１６と、内部回路におけるノイズを測定する電源ノイズ測定回路１２ａ、１２ｂ、１７と、電源ノイズ測定回路１２ａ、１２ｂ、１７の測定結果に基づいて電源スイッチ１６の導通状態を制御する制御回路１４と、を有する半導体集積回路装置である。
【選択図】図１

Description

本発明にかかる半導体集積回路装置は、特に電源スイッチによる電源制御が行なわれる半導体集積回路装置に関する。

近年、半導体集積回路装置では、消費電力を低減するために、使用状態に応じて内部回路の全部又は一部の動作の切り替え（例えば、内部回路における動作状態と停止状態を切り替える）が行なわれる。また、内部回路を構成するトランジスタの小型化及び消費電力の低減を目的として動作電源電圧の定電圧化が進んでいる。このような半導体集積回路装置においては、内部回路の動作の切り替えに応じて消費電流が変動する。このような消費電流の変動が生じた場合、半導体集積回路装置のパッケージあるいは内部回路に寄生する抵抗成分、コンデンサ成分、インダクタンス成分に起因して電源電圧にノイズが発生する。近年の動作電源電圧が低電圧化された半導体集積回路装置では、このノイズによる電源電圧変動によって回路に誤動作が生じる問題が顕著になってきている。

ここで、電源電圧の変動を抑制する技術として、電源電圧等の電圧を出力するレギュレータにおいて出力電圧のノイズを抑制する技術が特許文献１（以下、従来例１と称す）に開示されている。従来例１において開示されている出力レギュレータ１００のブロック図を図１５に示す。また、出力レギュレータ１００の出力電圧Ｖｏｕｔの変動を示すグラフを図１６に示す。出力レギュレータ１００は、出力電圧Ｖｏｕｔが一定となるように負荷に電流を流す。このとき、出力レギュレータ１００では、出力電圧Ｖｏｕｔが出力センサ１０４を介してデジタルコントローラ１０１にフィードバックされる。そして、デジタルコントローラ１０１が出力電圧Ｖｏｕｔの変動に応じて電力段１０２を制御する。また、電力段１０２の出力は出力フィルタ１０３を介して出力電圧Ｖｏｕｔとなる。

出力レギュレータ１００では、デジタルコントローラ１０１に複数の電圧範囲(図１６中のＶＬ１−ＶＨ１、ＶＬ２−ＶＨ２、ＶＬ３−ＶＨ３)が予め設定されている。そして、デジタルコントローラ１０１は、出力電圧Ｖｏｕｔが、最終的に最も狭い範囲となるＶＬ１−ＶＨ１の範囲内にある電圧値Ｖ０に収束するように電力段１０２を制御する（図１６参照）。これによって、出力レギュレータ１０１は、出力電圧Ｖｏｕｔの変動を抑制している。この動作は一般的なレギュレータ動作に相当する。

また、消費電流の変動に起因するノイズ及びノイズの低減方法が非特許文献１（以下、従来例２と称す）に開示されている。従来例２では、内部回路（ロジック回路）に動作電流を供給するパワーゲートスイッチの導通状態を動作電流の変動に応じて制御することで、電源ノイズを抑制している。
特表２００５−５３３４７１号公報 "Understanding and Minimizing Ground Bounce During Mode Transition of Power Gating Structures", S.Kim, S.Kosonochy, and D.Knebel, in Int. Symp. Low Power Electronics and Design, Aug. 2003, pp.22-25 "Measurement Results of On-chip IR-drop", K.Kobayashi et al., CUSTOM INTEGRATED CIRCUITS CONFERENCE, 2002, Proceedings of the IEEE 2002, volume, issue, 2002 pp.521-524

しかしながら、従来例１は、出力レギュレータ１００の出力電圧の変動を抑制するものである。そのため、従来例１は、内部回路が停止状態から動作状態に切り替わったときに他の領域で発生した電圧変動を抑制することができない問題がある。

また、従来例２では、パワーゲートスイッチの導通状態を予め定められた順序に従って制御しているため、例えば、パッケージの寄生成分のばらつきにより、電源電圧に予め設定した変動とは異なる変動が発生した場合、その変動に対応できない問題がある。

本発明の一態様は、内部回路に電源を供給する第１及び第２の電源配線と、前記第１の電源配線と前記第２の電源配線とを接続する電源スイッチと、前記内部回路の電源ノイズを測定する電源ノイズ測定回路と、前記電源ノイズ測定回路の測定結果に基づいて前記電源スイッチの導通状態を制御する制御回路と、を有する半導体集積回路装置である。

本発明にかかる半導体集積回路装置は、電源ノイズ測定回路によって測定される電源ノイズの大きさに基づき電源スイッチの導通状態を制御する。これにより、本発明にかかる半導体集積回路装置は、パッケージ等の寄生成分のばらつきに関わらず、実際に発生した電源ノイズの大きさによって電源スイッチの導通状態を制御することが可能となる。

本発明にかかる半導体集積回路装置によれば、パッケージ等の寄生成分のばらつきに関わらず、消費電流の変動に起因する電源ノイズを低減することができる。

実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。本実施の形態にかかる半導体集積回路装置１のブロック図を図１に示す。図１に示すように、半導体集積回路装置１は、パッケージ１０とパッケージ１０に納められる回路形成領域１１を有する。回路形成領域１１は、回路形成領域Ａと回路形成領域Ｂとを有している。回路形成領域Ａには内部回路として用いられる論理回路（不図示）、電源ノイズ測定回路１２ａ、１２ｂ、判定回路１３、制御回路１４、メモリ１５が形成される。回路形成領域Ｂは、回路形成領域Ａの一部に形成される領域であり、周囲に電源スイッチ１６が形成される。また、回路形成領域Ｂには、内部回路として用いられる論理回路（不図示）と電源ノイズ測定回路１７が形成される。なお、以下の説明では、半導体集積回路装置１は、外部から供給される電源電圧及び接地電圧に基づき動作するものとする。また、図示しない内部回路は、半導体集積回路装置１における機能ブロックとして設けられる回路であるものとする。

電源ノイズ測定回路１２ａ、１２ｂは、回路形成領域Ａにおける電源ノイズ及び電源電圧レベルを測定する。電源ノイズ測定回路１２ａは、例えば、図面上において回路形成領域Ｂの上側に配置され、電源ノイズ測定回路１２ｂは、回路形成領域Ｂの下側に配置される。つまり、電源ノイズ測定回路１２ａ、１２ｂは、回路形成領域Ａの異なる部分における電源電圧値及び電源ノイズを測定する。電源ノイズ測定回路１７は、回路形成領域Ｂにおける電源ノイズ及び電源電圧レベルを測定する。

電源ノイズ測定回路１２ａ、１２ｂ、１７として用いられる回路に特に限定はないが、例えば、"Measurement Results of On-chip IR-drop", K.Kobayashi et al., CUSTOM INTEGRATED CIRCUITS CONFERENCE, 2002, Proceedings of the IEEE 2002, volume, issue, 2002 pp.521-524（以下、非特許文献２と称す）において示されるような測定回路回路が用いられる。非特許文献２に開示される測定回路は、レベルシフタとフリップフロップ回路を有する。そして、レベルシフタで電源電圧が基準電圧以下となったことを検出し、フリップフロップで電源電圧が基準電圧以下となっている時間を測定する。つまり。非特許文献２に開示されている測定回路では、電源電圧の低下を測定することで電源ノイズの大きさを測定する。

メモリ１５は、予め設定される判定電圧値及び基準電圧値を格納する。判定回路１３は、判定電圧値及び基準電圧値と電源ノイズ測定回路１２ａ、１２ｂ、１７が出力する測定結果とを比較して、電源電圧の電圧レベル及び電源ノイズが所定の範囲内にあるか否かを判定する。そして判定の結果に基づき、制御信号及び終了信号を出力する。判定回路においける電圧値及び電圧レベルの判定方法についての詳細は後述する。

制御回路１４は、判定回路１３が出力する制御信号に基づき電源スイッチ１６の導通状態を制御する。電源スイッチ１６は、回路形成領域Ｂの周囲に形成される。ここで、電源スイッチ１６の詳細な構成を図２に示す。図２に示すように、回路形成領域Ａには、第１の電源配線ＶＤＤ＿Ａがメッシュ状に形成される。また、回路形成領域Ｂは、第１の電源配線ＶＤＤ＿Ａによって構成されるメッシュの一区画の中に形成される。そして、回路形成領域Ｂの周囲には第２の電源配線ＶＤＤ＿Ｂが形成される。電源スイッチ１６は、第１の電源配線ＶＤＤ＿Ａと第２の電源配線ＶＤＤ＿Ｂの間に形成され、２つの電源配線の接続を切り替える。

電源スイッチ１６は、複数のパワーゲートスイッチＳＴｒを有する。図２に示す例では、回路形成領域Ｂの各辺にそれぞれ３つのパワーゲートスイッチＳＴｒが形成される。また、図２に示す例では、複数のパワーゲートスイッチＳＴｒのゲートが共通の配線によって制御回路１４に接続される。図２に示す例は、制御回路１４は、スイッチ制御信号として連続した電圧値（以下、アナログ電圧値と称す）によってパワーゲートスイッチＳＴｒの導通状態を制御する。パワーゲートスイッチＳＴｒは、例えば、ＮＭＯＳトランジスタであって、ゲートに供給される電圧値によってドレイン・ソース間の抵抗値を変化させる。つまり、パワーゲートスイッチＳＴｒは、ゲートに供給される電圧値に応じてドレイン・ソース間に流すことができる電流値が変化する。

ＮＭＯＳトランジスタにおける、ゲート・ソース間電圧と、ドレイン・ソース間電流との関係を図３に示す。図３に示すように、ＮＭＯＳトランジスタは、ゲート・ソース間電圧に応じて線形領域動作と飽和領域動作とを有する。線形領域動作では、ゲート・ソース間電圧が増加し、閾値電圧を超えるとドレイン・ソース間に電流が流れ始め、ゲート・ソース間電圧の大きさに応じてドレイン・ソース間の電流値が大きく変化する。一方、線形領域動作では、ゲート・ソース間電圧が増加した場合であっても、線形領域動作ほどドレイン・ソース間の電流値は変化しない。本実施の形態では、パワーゲートスイッチＳＴｒに与えるアナログ電圧値を線形動作範囲で変動させることで回路形成領域Ｂに流れ込む電流を制御する。

また、電源スイッチ１６の別の例を図４に示す。図４に示す例では、パワーゲートスイッチＳＴｒが第１の電源配線ＶＤＤ＿Ａ及び第２の電源配線ＶＤＤ＿Ｂに接続される構成は、図２に示す例と同じである。しかし、図４に示す例では、制御回路１４は、複数のスイッチ制御信号を出力している。図４に示す例では、回路形成領域Ｂの各辺にそれぞれ３つのパワーゲートスイッチＳＴｒが接続されるが、一つのスイッチ制御信号によって１２個のパワーゲートスイッチＳＴｒのうち４つが制御される。また、図４に示す例では、スイッチ制御信号はデジタル信号であり、スイッチ制御信号がロウレベルであれば、パワーゲートスイッチＳＴｒは遮断状態となり、スイッチ制御信号がハイレベルであれば、パワーゲートスイッチＳＴｒは導通状態（飽和領域の動作）となる。

ここで、半導体集積回路装置１における電源ノイズにいて説明する。電源ノイズを説明するための半導体集積回路装置１のブロック図を図５に示す。図５に示す例では、パッケージ１０の中に回路形成領域１１が格納されており、回路形成領域１１が回路形成領域Ａと回路形成領域Ｂとを有している。回路形成領域Ａは、電源ノイズの測定箇所である。また、回路形成領域Ｂの周囲には電源スイッチ１６が形成されている。図５に示す半導体集積回路装置１の等価回路図を図６に示す。

図６に示すように、図５に示す半導体集積回路装置１は、パッケージモデルとオンチップモデルを有する等価回路によってあらわすことができる。パッケージモデルは、電源ＶＤＣ、コイルＬ１、Ｌ２、容量Ｃ１、抵抗Ｒ１、Ｒ２を有している。電源ＶＤＣは、−端子が接地配線に接続されており、＋端子に電源配線が接続される。電源配線には、コイルＬ１と抵抗Ｒ１が直列に接続されている。そして、電源配線は、コイルＬ１と抵抗Ｒ１を介してオンチップモデル側に電源電圧を伝達する。接地配線には、コイルＬ２と抵抗Ｒ２が直列に接続されている。そして、接地配線は、コイルＬ２と抵抗Ｒ２を介してオンチップモデル側に接地電圧を伝達する。また、容量Ｃ１は、接地配線と電源配線との間に接続される。

オンチップモデルは、抵抗Ｒ３〜Ｒ６、容量Ｃ２、Ｃ３、インバータＩＮＶを有している。抵抗Ｒ３は電源配線に直列に挿入され、抵抗Ｒ４は接地配線に直列に挿入される。抵抗Ｒ３、Ｒ４のパッケージモデル側の端子の間には容量Ｃ２が接続される。なお、容量Ｃ２の両端は、後述するシミュレーションにおける電源電圧ＮＶＤＤ及び接地電圧ＮＧＮＤの測定箇所となる。抵抗Ｒ３、Ｒ４のパッケージモデル側とは反対の端子にはインバータＩＮＶが接続される。インバータＩＮＶの出力端子は抵抗Ｒ５を介して容量Ｃ３の一端に接続される。容量Ｃ３の他端は、抵抗Ｒ６を介して接地配線に接続される。ここで、インバータＩＮＶは、入力信号Ｖｉｎが入力され、入力信号Ｖｉｎを反転した出力電圧Ｖｏｕｔを出力する。また、インバータＩＮＶを介して電源配線から容量Ｃ３に流れ込む電流をｉｏｕｔと称す。

なお、抵抗Ｒ３は回路形成領域Ａにおける電源配線の等価抵抗であり、抵抗Ｒ４は回路形成領域Ａにおける接地配線の等価抵抗である。容量Ｃ２は回路形成領域Ａに形成される回路の等価容量であり、容量Ｃ３は回路形成領域Ｂに形成される回路の等価容量である。抵抗Ｒ５、Ｒ６は、電源スイッチ１６の等価抵抗である。

ここで、図６に示す等価回路のシミュレーション結果を示す。このシミュレーションでは、抵抗Ｒ１〜Ｒ６の抵抗値を１ｍΩとし、容量Ｃ１の容量値を５ｐＦ、容量Ｃ２、Ｃ３の容量値を１０ｐＦとし、コイルＬ１、Ｌ２のインダクタンスを５０ｎＨとした。また、電源スイッチ１６のオン・オフの切り替わりは、入力信号Ｖｉｎによって再現している。シミュレーション結果の波形を図７に示す。

図７に示すように、入力信号Ｖｉｎが立ち下がり、それに応じて出力信号Ｖｏｕｔが立ち上がると、容量Ｃ３に流れ込む電流ｉｏｕｔが急激に増加する。そして、電流ｉｏｕｔは振幅を減衰させながら所定の電流値に収束する。また、電流ｉｏｕｔの急激な変化によって、容量Ｃ２の両端で観測される電源電圧ＮＶＤＤ及び接地電圧ＮＧＮＤには、電源ノイズが発生する。この電源ノイズは、パッケージモデルにおける抵抗Ｒ１、Ｒ２、コイルＬ１、Ｌ２、容量Ｃ１によって引き起こされるものである。また、電源電圧ＮＶＤＤと接地電圧ＮＧＮＤとの電圧差に着目した波形の拡大図を図８に示す。図８に示すように、電流ｉｏｕｔが急激な増加をすることで、電源電圧ＮＶＤＤと接地電圧ＮＧＮＤとの電圧差は大きく変動する。本実施の形態では、この電源電圧ＮＶＤＤと接地電圧ＮＧＮＤとの電圧差を測定し、測定結果に応じて電源スイッチを制御することで、この電圧差の変動を抑制する。

以下で、半導体集積回路装置１の動作について説明する。半導体集積回路装置１の動作を示すフローチャートを図９に示す。図９では、電源スイッチとして図４に示した回路を用いるものとする。また、図９に示す例は、回路形成領域Ａの電源はすでに投入されている状態で、電源スイッチ１６を導通状態とすることで、回路形成領域Ｂの回路を起動する場合を示すものである。

図９に示すように、まず、制御回路１４が電源スイッチ１６のパワーゲートスイッチＳＴｒを全てオンにする（ステップＳ１）。これによって、回路形成領域Ｂの回路の動作が開始される。次に、電源ノイズ測定回路１７によって回路形成領域Ｂの電源電圧レベルを測定する（ステップＳ２）。そして、判定回路１３によって電源ノイズ測定回路１７が測定した電源電圧レベルと判定電圧値とを比較して電源電圧レベルが判定電圧値を超えたか否かを判定する（ステップＳ３）。

ステップＳ３における判定では、回路形成領域Ｂが停止状態から起動状態に移行する段階であるか、起動状態から停止状態に移行する段階であるかで、用いる判定電圧値が異なる。例えば、停止状態から起動状態に移行する段階においては上側判定電圧値ＤＨを用い、起動状態から停止状態に移行する段階においては下側判定電圧値ＤＬを用いる。判定電圧値と電源電圧との関係を図１０、１１に示す。

図１０は、上側判定電圧値ＤＨと電源電圧との関係を示すものである。図１０に示すように、上側判定電圧値ＤＨは、本来到達すべき理想電源電圧よりも若干低い電圧値が設定される。そして、回路形成領域Ｂの回路に対する起動動作が開始され、電源電圧が上昇し、上側判定電圧を超えるまでの期間に半導体集積回路装置１は、後述するステップＳ３に続く制御を行なう。一方、図１１は、下側判定電圧値ＤＬと電源電圧との関係を示すものである。図１１に示すように、下側判定電圧値ＤＬは、本来到達すべき接地電圧よりも若干高い電圧値が設定される。そして、回路形成領域Ｂの回路に対する停止動作が開始され、電源電圧が低下し、下側判定電圧を超えるまでの期間に半導体集積回路装置１は、後述するステップＳ３に続く制御を行なう。

なお、電源電圧の電圧レベルが判定電圧を超えた場合、半導体集積回路装置１は、判定回路１３から終了信号を出力する（ステップＳ８）。また、終了処理において、制御回路１４による電源スイッチ１６の制御を停止する（ステップＳ９）。

続いて、ステップＳ３において電源電圧の電圧レベルが判定電圧に未だ達していない場合の制御について説明する。ステップＳ３に続くステップＳ４では、回路形成領域Ａの電源ノイズを電源ノイズ測定回路１２ａ、１２ｂによって測定する。そして、判定回路１３によって電源ノイズ測定回路１２ａ、１２ｂが測定した電源ノイズの大きさと基準電圧値とを比較して電源ノイズが判定電圧値よりも大きいか否かを判定する（ステップＳ５）。ここで、本実施の形態では、判定電圧値は所定の範囲を示すものであって、上側基準電圧値ＲＨと下側基準電圧値ＲＬとを含む。この上側基準電圧値ＲＨ及び下側基準電圧値ＲＬは、本来の電源電圧レベルを中心にして所定の範囲を設定するものである。つまり、ステップＳ５において用いる判定電圧値は、上側基準電圧値ＲＨ及び下側基準電圧値ＲＬの２つの値が入力される。

ステップＳ５において、判定電圧値により定められる所定の範囲よりも電源ノイズの大きさが大きかった場合、制御回路１４は、電源ノイズの大きさに応じてオフさせるパワーゲートスイッチＳＴｒを選択する（ステップＳ６）。そして、制御回路１４は、パワーゲートスイッチＳＴｒをオフさせる（ステップＳ７）。これにより、電源スイッチ１６における抵抗値が高くなるため、回路形成領域Ｂに流れ込む電流が減少し、回路形成領域Ａにおける電流の変動が抑制されるため、回路形成領域Ａにおける電源ノイズが低減される。そして、ステップＳ７の動作が終了した後、再度ステップＳ２に戻り、回路形成領域Ｂにおける電源レベルの測定を行なう。

一方、ステップＳ５において、判定電圧値により定められる所定の範囲よりも電源ノイズの大きさが小さかった場合、ステップＳ１に戻り、制御回路１４は、全てのパワーゲートスイッチＳＴｒをオンさせる。

ここで、図９に示すフローチャートに従って電源スイッチ１６を制御した場合における電源ノイズの変化を図１２に示す。図１２では、上段のグラフに電源ノイズの波形を示し、下段のグラフに制御によってオン状態となるパワーゲートスイッチＳＴｒの個数を示した。図１２に示すように、回路形成領域Ｂの回路の動作が開始された状態では、パワーゲートスイッチＳＴｒは全てオン状態である。

そして、電源ノイズが大きくなり電源電圧が下側基準電圧値ＲＬを下回った場合、オンさせるパワーゲートスイッチＳＴｒの個数を減らす（タイミングＴ１）。これにより、電源スイッチ１６にかかる抵抗値を増加させ、回路形成領域Ｂに流れ込む電流を抑制することで、電源ノイズの増大を防止する。図１２に示すように、本実施の形態における電源ノイズの増加は電源スイッチ１６を制御しない場合に比べて小さくなる。

一方、電源ノイズが大きくなり電源電圧が上側基準電圧値ＲＨを上回った場合も、オンさせるパワーゲートスイッチＳＴｒの個数を減らす（タイミングＴ２）。これにより、電源スイッチ１６にかかる抵抗値を増加させ、回路形成領域Ｂに流れ込む電流を抑制することで、電源ノイズの増大を防止する。図１２に示すように、本実施の形態における電源ノイズの増加は電源スイッチ１６を制御しない場合に比べて小さくなる。

上記説明より、本実施の形態にかかる半導体集積回路装置１では、電源スイッチ１６を介して電源が供給される回路形成領域Ｂの回路が動作する場合に、回路形成領域Ａの電源ノイズの大きさを測定し、その測定結果に応じて電源スイッチ１６の導通状態を制御する。このように、電源ノイズの測定結果に基づき電源スイッチを制御することで、パッケージの寄生成分のばらつきに関わらず、電源ノイズを抑制することができる。

また、本実施の形態では、回路形成領域Ｂにおける電源電圧の電圧レベルが判定電圧を上回った場合に判定回路が終了信号を出力する。この終了信号は、図示しない論理回路等に送信される。半導体集積回路装置１では、動作状態を回路形成領域Ａに形成される回路が、この終了信号に基づき回路形成領域Ｂに形成される回路の動作状態を把握することができる。この終了信号を用いることで、例えば、回路形成領域Ａの回路は、回路形成領域Ｂの回路の動作可能か否かを判断することができる。なお、終了信号を電源ノイズの大きさが所定の範囲に収束した場合に出力しても良い。

さらに、本実施の形態では、測定回路による測定結果に応じて終了信号を出力できるため、終了信号が出力されるタイミングを早めることができる。終了信号が出力されるタイミングについて、測定回路を用いた場合と用いない場合との比較例を図１３に示す。図１３に示す例では、上段に予め設定された順序に応じて電源スイッチ１６を制御した場合における終了信号の出力タイミングを示し、下段に測定回路の測定結果に応じて電源スイッチ１６を制御した場合における終了信号の出力タイミングを示した。

図１３に示すように、予め設定された順序に応じて電源スイッチ１６を制御した場合、実際には制御開始から時刻ｔｅ０が経過したときに電源ノイズが収束している場合であっても、パッケージの寄生成分のばらつきを考慮して所定のマージンを設ける必要がある。従って、終了信号は、実際に電源ノイズが収束する時刻ｔｅ０よりも長い時刻ｔｅ１が経過した後に出力されることになる。一方、測定回路の測定結果に応じて電源スイッチ１６を制御した場合（本実施の形態の場合）、上記のようなマージンは必要なく、電源ノイズの収束と同時に終了信号を出力することができる。つまり、本実施の形態における半導体集積回路装置１は、図１３の上段に示す例よりも終了信号を早いタイミング（時刻ｔｅ２）で出力することができる。図１３では、電源ノイズの大きさに対する終了信号の出力タイミングについて説明したが、電源電圧の大きさに対して終了信号を出力する場合においても電源ノイズの場合と同様に、終了信号を出力するタイミングを早めることができる。

実施の形態２
実施の形態２にかかる半導体集積回路装置２は、半導体集積回路装置１を拡張するものである。半導体集積回路装置２のブロック図を図１４に示す。図１４に示すように、半導体集積回路装置２は、半導体集積回路装置１に対して電源ノイズ測定回路２１、２２、２４、電源スイッチ２３、回路形成領域Ｃが追加されている。ここで、電源ノイズ測定回路２４は、回路形成領域Ｃの内部に形成されているものであり、電源スイッチ２３は、回路形成領域Ｃの周囲に形成される。電源ノイズ測定回路２１、２２は、電源ノイズ測定回路１２ａ、１２ｂと同じものであり、電源スイッチ２３は電源スイッチ１６と同じものであり、電源ノイズ測定回路２４は電源ノイズ測定回路１７と同じものである。

つまり、実施の形態２にかかる半導体集積回路装置２は、半導体集積回路装置１に対して電源スイッチにより電源が供給される回路形成領域を増やし、かつ、回路形成領域Ａにおける電源ノイズの観測点を増やしたものである。つまり、本発明は、電源スイッチによって電源が供給される回路形成領域の数に関わらず適用可能である。また、回路形成領域Ａにおける観測点を増やすことで、回路形成領域全体の亘って均等に電源ノイズを低減することが可能となる。

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、測定回路については半導体集積回路装置の使用に応じて適宜変更することが可能である。

実施の形態１にかかる半導体集積回路装置のブロック図である。 実施の形態１にかかる電源スイッチの回路図である。 実施の形態１にかかるパワーゲートスイッチの電流電圧特性を示す図である。 実施の形態１にかかる電源スイッチの別の例を示す回路図である。 実施の形態１における半導体集積回路装置の模式図である。 図５に示した半導体集積回路装置の等価回路図である。 図６に示した半導体集積回路装置の等価回路図におけるシミュレーション結果を示すグラフである。 図７に示したグラフの一部を拡大した図である。 実施の形態１にかかる半導体集積回路装置のフローチャートである。 実施の形態１にかかる半導体集積回路装置における電源電圧と上側判定電圧の関係を示す図である。 実施の形態１にかかる半導体集積回路装置における電源電圧と下側判定電圧の関係を示す図である。 図１０に示したフローチャートに従って制御を行なった場合の電源ノイズとオンしているパワーゲートスイッチの個数の関係を示す図である。 実施の形態１にかかる半導体集積回路装置において測定回路の測定結果に応じて電源スイッチを制御した場合の効果を示す図である。 実施の形態２にかかる半導体集積回路装置のブロック図である。 従来例１にかかる出力レギュレータのブロック図である。 従来例１にかかる出力レギュレータにおける出力電圧の変動を示した図である。

符号の説明

１、２ 半導体集積回路装置
１０ パッケージ
１１ 回路形成領域
１２ａ、１２ｂ、１７、２１、２２、２４ 電源ノイズ測定回路
１３ 判定回路
１４ 制御回路
１５ メモリ
１６、２３ 電源スイッチ
ＳＴｒ パワーゲートスイッチ
ＶＤＤ＿Ａ、ＶＤＤ＿Ｂ 電源配線
Ａ、Ｂ、Ｃ 回路形成領域
Ｌ１、Ｌ２ コイル
Ｃ１〜Ｃ３ 容量
Ｒ１〜Ｒ６ 抵抗
ＩＮＶ インバータ
ＤＨ 上側判定電圧値
ＤＬ 下側判定電圧値
ＲＨ 上側判定電圧値
ＲＬ 下側判定電圧値
Ｖｉｎ 入力信号
Ｖｏｕｔ 出力信号
ｉｏｕｔ 電流
ＮＧＮＤ 接地電圧
ＮＶＤＤ 電源電圧

Claims (8)

1. 内部回路に電源を供給する第１及び第２の電源配線と、
   前記第１の電源配線と前記第２の電源配線とを接続する電源スイッチと、
   前記内部回路の電源ノイズを測定する電源ノイズ測定回路と、
   前記電源ノイズ測定回路の測定結果に基づいて前記電源スイッチの導通状態を制御する制御回路と、
   を有する半導体集積回路装置。
2. 前記半導体集積回路装置は、前記電源ノイズ測定回路と前記制御回路との間に接続される判定回路を有し、前記判定回路は、前記内部回路における電源ノイズの大きさと基準電圧により定められる所定の範囲とを比較し、前記電源ノイズの大きさが前記所定の範囲を超えた場合に、前記制御回路に対して電源スイッチにかかる抵抗値を増加させる制御信号を出力する請求項１に記載の半導体集積回路装置。
3. 前記半導体集積回路装置は、前記基準電圧を格納するメモリを有する請求項２に記載の半導体集積回路装置。
4. 前記電源ノイズ測定回路は、さらに前記電源の電源電圧を測定し、前記判定回路は、前記電源電圧が判定電圧により定められる基準を満たした場合に終了信号を出力する請求項２に記載の半導体集積回路装置。
5. 前記判定回路は、前記終了信号を出力するとともに、前記制御回路による前記電源スイッチの制御を停止する請求項４に記載の半導体集積回路装置。
6. 前記半導体集積回路装置は、前記判定電圧を格納するメモリを有する請求項４又は５に記載の半導体集積回路装置。
7. 前記電源スイッチは、複数のパワーゲートスイッチを有し、前記制御回路は、連続する電圧値によって前記複数のパワーゲートスイッチを制御する請求項１乃至６のいずれか１項に記載の半導体集積回路装置。
8. 前記電源スイッチは、複数のパワーゲートスイッチを有し、前記制御回路は、前記複数のパワーゲートスイッチのうちオンさせるパワーゲートスイッチの個数を制御する請求項１乃至６のいずれか１項に記載の半導体集積回路装置。

Images