JP2009186911A

JP2009186911A - ソースドライバ

Info

Publication number: JP2009186911A
Application number: JP2008029108A
Authority: JP
Inventors: Takeshi Hashimoto; 健橋本
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2008-02-08
Filing date: 2008-02-08
Publication date: 2009-08-20
Also published as: US20090262146A1

Abstract

【課題】反転駆動とガンマ特性の調節が可能なソースドライバを提供する。
【解決手段】ソースドライバ１００は、液晶パネルの複数のデータ線を反転駆動する。差動インタフェース１０は、タイミングコントローラから画素ごとの輝度データＤ０〜Ｄ２を差動信号として受信する。Ｄ／Ａコンバータ３０は、反転駆動の極性に応じた所定のガンマ補正カーブにもとづいて、輝度データを画素ごとの駆動電圧に変換する。出力バッファ４０は、画素ごとの駆動電圧をデータ線に供給する。
【選択図】図２

Description

本発明は、液晶パネルの駆動技術に関し、特にデータ線を駆動するソースドライバに関する。

液晶パネルは、複数のデータ線と、データ線と直交するように配置される複数の走査線と、データ線および走査線の交点にマトリクス状に配置された複数のＴＦＴ（Thin Film Transistor）を備える。液晶パネルを駆動するために、複数の走査線を順に選択するゲートドライバと、各データ線に輝度に応じた電圧を印加するソースドライバが設けられる。

特開平８−３２０６７４号公報特開２００７−２８６５２６号公報特開昭５６−１５１７６３号公報特開昭６０−０７８５３１号公報特開昭６０−１８９９０５号公報

データ線に直流の駆動電圧を連続的に印加すると液晶パネルが劣化するという問題がある。この問題を解決するために、近年では各データ線に対して極性が異なる電圧を交流的に交互に印加する方式（反転駆動方式）が主流となっている。
また、ある階調に対応する駆動電圧は、駆動対象の液晶パネルのガンマ特性に応じて調節する必要がある。

本発明はかかる状況に鑑みてなされたものであり、その目的は、反転駆動とガンマ特性の調節が可能なソースドライバの提供にある。

本発明のある態様は、液晶パネルの複数のデータ線を反転駆動するソースドライバに関する。このソースドライバは、タイミングコントローラから画素ごとの輝度データを差動信号として受信するインタフェース回路と、反転駆動の極性に応じた所定のガンマ補正カーブにもとづいて、画素ごとの輝度データを駆動電圧に変換するデジタルアナログ変換部と、データ線ごとに設けられ、画素ごとの前記駆動電圧を対応するデータ線に供給するバッファと、を備える。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明によれば、反転駆動と、ガンマ特性の調整が可能となる。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図１は、実施の形態に係るソースドライバ１００を備えた液晶ディスプレイ２００の構成を示すブロック図である。液晶ディスプレイ２００はたとえば、液晶テレビ、コンピュータや携帯電話端末をはじめとする電子機器に搭載される。

液晶ディスプレイ２００は、液晶パネル１２０、複数（ｍ個）のゲートドライバ１１０＿１〜１１０＿ｍ（必要に応じてゲートドライバ１１０と総称する）、複数（ｎ個）のソースドライバ１００＿１〜１００＿ｎ（必要に応じてソースドライバ１００と総称する）、タイミングコントローラ１３０、ガンマ補正用電源回路１４０、電圧源１５０を備える。

液晶パネル１２０は、複数のデータ線と複数の走査線を備え、データ線と走査線の交点にはマトリクス状に配置された画素回路が設けられる。ゲートドライバ１１０は、タイミングコントローラ１３０からのデータを受け、複数の走査線に順に電圧を与えて選択していく。ソースドライバ１００は、タイミングコントローラ１３０から出力される各画素の輝度を示す輝度データＤ０〜Ｄ２を、輝度データＤ０〜Ｄ２と同期したクロックＣＫとともに受信し、液晶パネル１２０の複数のデータ線を駆動する。輝度データＤ０、Ｄ１、Ｄ２はそれぞれ、ＲＧＢの３原色に対応する。

ソースドライバ１００＿１〜１００＿ｎは、液晶パネル１２０の一辺に沿って配置される。ソースドライバ１００の個数ｍは液晶パネル１２０の解像度に応じて決定される。ソースドライバ１００は、一つの半導体基板上に一体集積化された機能ＩＣである。ソースドライバ１００の複数の出力端子はそれぞれ、対応するデータ線と接続される。また、ソースドライバ１００のデータ入力端子には、タイミングコントローラ１３０から画素ごとの輝度データＤ０〜Ｄ２が入力される。

電圧源１５０は、液晶パネル１２０のデータ線および走査線を駆動するための高電圧を生成する回路であり、チャージポンプ回路やスイッチングレギュレータで構成される。電圧源１５０により生成された高電圧は、ゲートドライバ１１０およびソースドライバ１００に供給される。

ガンマ補正用電源回路１４０は、後述のガンマ補正を行うために利用される複数の基準電圧Ｖ１〜Ｖ１３を生成し、ソースドライバ１００＿１〜１００＿ｎへと出力する。

以上が液晶ディスプレイ２００の全体構成である。図２は、実施の形態に係るソースドライバ１００の構成を示すブロック図である。ソースドライバ１００は、液晶パネル１２０の複数（６８４本）のデータ線に接続される出力端子Ｙ１〜Ｙ６８４を備える。ソースドライバ１００は、差動インタフェース１０、双方向シフトレジスタ２０、データレジスタ２２、データラッチ回路２４、レベルシフタ２６、Ｄ／Ａコンバータ３０、出力バッファ４０を備え、一つの半導体基板上に集積化された機能ＩＣである。

差動インタフェース１０は、タイミングコントローラ１３０から出力される差動信号の輝度データＤ０Ｐ／Ｎ〜Ｄ２Ｐ／Ｎを、差動クロック信号ＣＬＫＰ／Ｎとともに受ける。Ｐ／Ｎは差動対を示しており、以下の説明では適宜省略する。さらに差動インタフェース１０には、輝度データの取り込みタイミングを示すスタートパルスＳＦＴが入力される。差動インタフェース１０は受信回路１２およびラッチ回路１４を含む。

輝度データＤ０〜Ｄ２はそれぞれ、３対の差動線路を介して伝送される。つまり輝度データＤ０は輝度データＤ００、Ｄ０１、Ｄ０２の３ビットのパラレルデータであり、同様に輝度データＤ１は輝度データＤ１０、Ｄ１１、Ｄ１２を含むパラレルデータであり、輝度データＤ２は輝度データＤ２０、Ｄ２１、Ｄ２２を含むパラレルデータである。

各輝度データＤ００〜Ｄ０２、Ｄ１０〜Ｄ１２、Ｄ２０〜Ｄ２２は、差動クロック信号ＣＬＫのポジティブエッジとネガティブエッジの両方のタイミングに１ビットづつのデータを有する。つまりデータラインごとに、１クロックにつき２ビットのデータが伝送される。本実施の形態では、ＲＧＢそれぞれについて６ビットの６４階調で画像が表示され、したがって差動クロックの１周期で、一つの画素のデータが伝送される。

図３は、差動インタフェース１０における輝度データの受信動作を示すタイムチャートである。差動クロックＣＬＫＰ／Ｎは、差動対の一方のみを示している。スタートパルスＳＦＴがハイレベルとなると、その２クロック後のタイミングから、輝度データＤ０、Ｄ１、Ｄ２の取り込みが開始される。図３のタイムチャートには、セットアップタイムｔｈと、ホールドタイムｔｈｄが示される。

ラベルＤＬ１が付されたデータ群は出力端子Ｙ１を介してデータ線へと出力される駆動電圧の階調を示す。同様にラベルＤＬ２、ＤＬ３…が付されたデータ群は、出力端子Ｙ２、Ｙ３、…を介してデータ線へと出力される駆動電圧の階調を示す。ラッチ回路１４は、差動クロック信号ＣＬＫＰ／Ｎのポジティブエッジ、ネガティブエッジのタイミングで、各データの値をラッチする。

なお、スタートパルスＳＦＴが２回ハイレベルとなった場合、後にハイレベルに遷移したタイミングから２クロック後のタイミングから、輝度データＤ０〜Ｄ２の取り込みが開始される。

実施の形態に係るソースドライバ１００は、輝度データが全部１のときにホワイトを出力するかブラックを出力するかを切り替え可能に構成される。ソースドライバ１００は、差動インタフェース１０に入力されるデータ反転信号ＩＮＶの値にもとづいて、ノーマリホワイト、ノーマリブラックのいずれかの駆動方法を切り替える。つまり、データ反転信号ＩＮＶの値に応じて、輝度データの全ビットを反転させる。

図２に戻る。ラッチ回路１４によりラッチされた輝度データＤＬ１〜ＤＬ６８４は、データレジスタ２２へと転送される。上述のように、ＲＧＢの３つのデータは、差動クロック信号ＣＬＫＰ／Ｎの１周期で伝送される。したがって、６８４画素分のデータＤＬ１〜ＤＬ６８４は、６８４／３＝２２８クロックの時間で伝送されることになる。

双方向シフトレジスタ２０は、２つの端子ＳＦＴＲ、ＳＦＴＬの間に２２８段のレジスタを備え、スタートパルスＳＦＴを１クロックごとに１段づつシフトさせていく。スタートパルスＳＦＴの伝搬方向はシフト方向設定データＲ／Ｌに応じて切り替え可能である。具体的には、シフト方向設定データＲ／Ｌ＝Ｈのとき、端子ＳＦＴＲから端子ＳＦＴＬに向かって伝搬し、Ｒ／Ｌ＝Ｌのとき、端子ＳＦＴＬから端子ＳＦＴＲに向かって伝搬する。

図１に示すように、複数のソースドライバ１００＿１〜１００＿ｎは隣接して配置される。Ｒ／Ｌ＝Ｈのとき、あるソースドライバ１００の端子ＳＦＴＬから出力されたスタートパルスＳＦＴは、隣接するソースドライバ１００の端子ＳＦＴＲへと入力される。反対にＲ／Ｌ＝Ｌのとき、あるソースドライバ１００の端子ＳＦＴＲから出力されたスタートパルスＳＦＴは、隣接するソースドライバ１００の端子ＳＦＴＬへと入力される。このようにして、差動クロック信号と同期して、スタートパルスＳＦＴが複数のソースドライバ１００を順番に伝搬していく。

双方向シフトレジスタ２０を設けてシフト方向設定データＲ／Ｌに応じて伝搬方向を切り替え可能とすることにより、液晶パネル１２０に対するソースドライバ１００の実装方向を柔軟に設計することができる。

データレジスタ２２とデータラッチ回路２４は、それぞれが６８４画素×６ビットのメモリ空間を有している。スタートパルスＳＦＴが双方向シフトレジスタ２０のｉ番目（ｉ＝１〜２２８）のステージに位置するとき、輝度データＤ０〜Ｄ２がそれぞれ、データレジスタ２２の（ｉ×３−２）、（ｉ×３−１）、（ｉ×３）番目のデータ線に対応するアドレスへと書き込まれる。スタートパルスＳＦＴの位置がシフトするにつれて、差動インタフェース１０に入力される輝度データが、順にデータレジスタ２２へと書き込まれる。２２８クロックカウントされると、１走査線上のすべての輝度データがデータレジスタ２２に書き込まれる。そしてデータラッチ回路２４に入力されるストローブ信号がハイレベルとなると、データレジスタ２２に書き込まれたデータがデータラッチ回路２４へと転送される。

ソースドライバ１００において、レベルシフタ２６より上流の回路ブロック、つまり差動インタフェース１０、双方向シフトレジスタ２０、データレジスタ２２、データラッチ回路２４は、電源電圧ＤＶＤＤ、ＤＶＳＳにもとづいて動作する。たとえばこれらの回路は３Ｖ系で構成される。電源電圧ＤＶＤＤは２．３〜３．６Ｖの範囲が定格である。ＤＶＤＤ＝２．７〜３．６Ｖで使用する場合、電源電圧選択信号ＤＶＤＤＳＥＬをハイレベルとし、ＤＶＤＤ＝２．３〜３Ｖで使用する場合、電源電圧選択信号ＤＶＤＤＳＥＬをローレベルとする。

一方、レベルシフタ２６よりも下流の回路ブロック、つまりＤ／Ａコンバータ３０、出力バッファ４０は１５Ｖ系で構成される。電源電圧ＡＶＤＤは、定格で１０〜１６．５Ｖである。

レベルシフタ２６は異なる電源電圧系で動作する２つの回路ブロック間で、電圧振幅のレベル変換を行う。

Ｄ／Ａコンバータ３０は、反転駆動の極性に応じた所定のガンマ補正カーブにもとづいて、画素ごと（データ線ごと）の輝度データＤＬ１〜ＤＬ６８４を、駆動電圧に変換する。Ｄ／Ａコンバータ３０には極性を示す極性指示データＰＯＬと、ガンマ補正用の基準電圧Ｖ０〜Ｖ１３が入力される。

図４は、輝度データが示す階調（レベル）と、階調電圧の関係を示す図である。実線は第１の極性の場合の階調電圧Ｖｐ０〜Ｖｐ６３を、破線は第２の極性の場合の階調電圧Ｖｎ０〜Ｖｎ６３を示す。図４の曲線は液晶パネル１２０のガンマ特性に応じて設定される。つまりＤ／Ａコンバータ３０の内部に設けられた階調電圧生成回路３２は、図４の曲線に沿うように、複数の階調電圧Ｖｐ０〜Ｖｐ６３およびＶｎ０〜Ｖｎ６３を生成する。

階調電圧生成回路３２の構成を説明する前に、階調電圧生成回路３２による階調電圧Ｖｐ０〜Ｖｐ６３、Ｖｎ０〜Ｖｎ６３の生成方法について図４を参照して説明する。階調電圧生成回路３２は、代表的な複数の階調値（以下、代表階調値という）を設定する。たとえば、全階調０〜６３のうち、離散的に選択された７つを代表階調値Ｘ０〜Ｘ６に設定する。そして、それぞれの代表階調値Ｘ０〜Ｘ６に対応する階調電圧Ｖｐ０〜Ｖｐ６３（Ｖｎ０〜Ｖｎ６３）を、基準階調電圧Ｖ０〜Ｖ６（Ｖ７〜Ｖ１３）として設定する。代表階調値Ｘ０〜Ｘ６は、第１、第２の極性のそれぞれに対して共通に設定される。

代表階調値Ｘ０〜Ｘ６の中間の階調に対応する階調電圧は、基準階調電圧Ｖ０〜Ｖ６（またはＶ７〜Ｖ１３）を補間することにより生成される。好ましくは線形補間が利用される。

この方法によれば、代表階調値を設定し、それらに対応する基準階調電圧を調節することにより、液晶パネル１２０の特性にあわせたガンマ曲線を実現できる。

Ｄ／Ａコンバータ３０は、複数の輝度データＤＬ１〜ＤＬ６８４それぞれに対して、反転駆動の極性および輝度データの値に応じた階調電圧Ｖｐ０〜Ｖｐ６３、Ｖｎ０〜Ｖｎ６３を選択し、駆動電圧Ｖｄ１〜Ｖｄ６８４として後段の出力バッファ４０に出力する。出力バッファ４０は、その内部にデータ線ごとに設けられたバッファＢＵＦ１〜ＢＵＦ６８４を備える。各バッファＢＵＦは、入力された駆動電圧Ｖｄを対応するデータ線へと供給する。

図５は、Ｄ／Ａコンバータ３０および出力バッファ４０の構成を詳細に示す回路図である。Ｄ／Ａコンバータ３０は、階調電圧生成回路３２およびセレクタ回路３４を含む。
階調電圧生成回路３２は、第１の極性の階調電圧Ｖｐ０〜Ｖｐ６３を生成する第１階調電圧生成回路３２ａと、第２の極性の階調電圧Ｖｎ０〜Ｖｎ６３を生成する第２階調電圧生成回路３２ｂを含む。第１階調電圧生成回路３２ａは、基準電圧Ｖ０〜Ｖ６を受ける。隣接する基準電圧ＶｉとＶｉ＋１の間には、抵抗ストリングＲｉが設けられる。抵抗ストリングＲｉは、直列に接続されたサブ抵抗Ｒｓを備える。サブ抵抗Ｒｓの抵抗値はすべて等しい。隣接するサブ抵抗Ｒｓの間に設けられた複数のタップには、基準電圧ＶｉとＶｉ＋１を分圧した電圧が発生する。各タップに発生する電圧は、第１の極性の階調電圧Ｖｐ０〜Ｖｐ６３として出力される。つまり階調電圧は基準電圧Ｖ０〜Ｖ６を線形補間して生成される。同様に第２階調電圧生成回路３２ｂは、第２の極性の階調電圧Ｖｎ０〜Ｖｎ６３を生成する。

セレクタ回路３４は、データ線ごとに設けられた複数のセレクタＳＥＬ１〜ＳＥＬ６８４を含む。ｉ番目のセレクタＳＥＬｉには、極性指示データＰＯＬ、ｉ番目の輝度データＤＬｉ階調電圧Ｖｐ０〜Ｖｐ６３、Ｖｎ０〜Ｖｎ６３が入力される。極性指示データＰＯＬが１のとき、偶数番目のセレクタＳＥＬｉは、第１極性の階調電圧Ｖｐ０〜Ｖｐ６３のうちから、輝度データＤＬｉの値に応じたいずれかを選択し、奇数番目のセレクタＳＥＬｉは第２極性の階調電圧Ｖｎ０〜Ｖｎ６３のうちから、輝度データＤＬｉの値に応じたいずれかを選択する。反対に極性指示データＰＯＬが０のとき、偶数番目のセレクタＳＥＬｉは、第２極性の階調電圧Ｖｎ０〜Ｖｎ６３のうちから、輝度データＤＬｉの値に応じたいずれかを選択し、奇数番目のセレクタＳＥＬｉは第１極性の階調電圧Ｖｐ０〜Ｖｐ６３のうちから、輝度データＤＬｉの値に応じたいずれかを選択する。

出力バッファ４０は、データ線ごとに設けられた複数のバッファＢＵＦ１〜ＢＵＦ６８４を備える。各バッファＢＵＦ１〜ＢＵＦ６８４は演算増幅器を用いたボルテージフォロアである。ｉ番目のバッファＢＵＦｉは、ｉ番目のセレクタＳＥＬｉからアナログの階調電圧を受け、出力端子Ｙｉからデータ線に対して出力する。

バッファを構成する演算増幅器にオフセットが生ずると、バッファの入力電圧とバッファの出力電圧に誤差が生じ、輝度が所望の値からずれるという問題がある。この問題を解決するために、各バッファの演算増幅器の反転入力端子と非反転入力端子は、入れ換え可能に構成されている。そしてフレームごとにレベルが変化するオフセットキャンセル信号ＦＳの値に応じて、演算増幅器の反転入力端子と非反転入力端子を切り替えながら、データ線に階調電圧を供給するよう構成される。この機能によって、プロセスばらつきによって演算増幅器にオフセットが生じた場合に、その影響を低減することができる。

次にチャージシェア機能について説明する。液晶パネル１２０の複数のデータ線はそれぞれ寄生容量を有する。液晶パネル１２０を反転駆動する場合、駆動の極性を切り替える度に、データ線の電位がコモン電圧を中心に大きく変動するため、データ線の容量に蓄えられた電荷が捨てられることになる。これは消費電力の観点から好ましくないため、実施の形態に係るソースドライバ１００にはチャージシェア機能が実装される。チャージシェア機能とは、複数のデータ線の間を結合することにより電荷を共有し、消費電流を低減する技術である。

チャージシェア機能は、隣接する出力端子Ｙの間に設けられた複数のスイッチＳＷ１〜ＳＷ６８３によって実現される。チャージシェア機能は以下の３つのモードのいずれかで機能する。チャージシェアのモードは、制御データＣＳＲ０、ＣＳＲ１の値に応じて設定される

１．第１モード（ＣＳＲ０＝Ｌ、ＣＳＲ０＝Ｌ）
極性指示データＰＯＬを参照し、隣接するフレーム間で駆動極性が変化したときにのみ、スイッチＳＷ１〜ＳＷ６８３をオンしてチャージシェアを行う。

２．第２モード（ＣＳＲ０＝Ｌ、ＣＳＲ０＝Ｈ）
極性の変化に関係なく、毎フレームごとにスイッチＳＷ１〜ＳＷ６８３をオンしてチャージシェアを行う。

３．無効化モード（ＣＳＲ０＝Ｈ）
スイッチＳＷ１〜ＳＷ６８３を常時オフとし、チャージシェアを行わない。

図６（ａ）〜（ｃ）は、各モードにおけるチャージシェアの様子を示すタイムチャートである。図６（ａ）は第１モード、同図（ｂ）は第２モード、同図（ｃ）は無効モードを示す。

図５に戻る。出力バッファ４０は、バッファＢＵＦ１〜ＢＵＦ６８４に加えて、リペア用のバッファＢＵＦＲＥＰ１、ＢＵＦＲＥＰ２を有する。通常、２つのリペア用バッファＢＵＦＲＥＰ１、ＢＵＦＲＥＰ２の入力端子ＩＲＥＰと出力端子ＯＲＥＰはノンコネクション（ＮＣ）とされ、オープン状態で使用される。

いま液晶パネル１２０のｉ番目のデータ線に欠陥が存在し、途中で遮断されている場合、そのデータ線に接続される画素のうち、出力バッファ４０の出力端子Ｙｉから遮断箇所までの画素は動作するが、切断箇所から先の画素には駆動電圧が供給されないという問題が発生する。そこで、ｉ番目のデータ線に断線が生じた場合、リペア用バッファＢＵＦＲＥＰの入力端子ＩＲＥＰをｉ番目の出力端子Ｙｉに接続し、リペア用バッファＢＵＦＲＥＰの出力端子ＯＲＥＰをｉ番目のデータ線の他端（出力端子Ｙｉと反対側）に接続する。この処理によって、切断箇所から先の画素にも駆動電圧が供給され、輝度を制御することができる。２つのリペア用バッファＢＵＦＲＥＰ１、ＢＵＦＲＥＰ２を設けることにより、２本のデータ線の故障まで対応することができる。

出力バッファ４０には、リペア用バッファＢＵＦＲＥＰ１、ＢＵＦＲＥＰ２の動作の有無を指示するイネーブル信号ＥＮＲＥＰ１、ＥＮＲＥＰ２が入力される。リペア用バッファＢＵＦＲＥＰ１、ＢＵＦＲＥＰ２はそれぞれ、対応するイネーブル信号ＥＮＲＥＰがハイレベルのときのみ動作し、ローレベルのときは消費電力低減のために完全にシャットダウンする。

出力バッファ４０内の各バッファＢＵＦ１〜ＢＵＦ６８４、ＢＵＦＲＥＰ１、ＢＵＦＲＥＰ２は、バイアス電流を４段階で切り替え可能に構成される。これによって負荷に応じてスルーレートを制御可能となっている。バッファのバイアス電流は、２ビットの低消費電力制御信号ＬＰＣ０、ＬＰＣ１の値に応じて設定される。この機能によって、消費電力を優先させるのか、バッファのスルーレート（つまり液晶の表示速度）を優先させるのかをセットの設計者が切り替えることができ、設計の自由度が高まる。

図７は、実施の形態に係るソースドライバ１００のピン配置図であり、チップ上面から見た配置を示す。一方の辺には、出力端子Ｙ１〜Ｙ６８４が配置され、他方の辺にはその他のピンが配置される。他方の辺の両端には、リペア用バッファの入出力ピンおよびイネーブルピン（ＩＲＥＰ２、ＯＲＥＰ２、ＥＮＲＥＰ２、ＩＲＥＰ１、ＯＲＥＰ１、ＥＮＲＥＰ１）等が配置される。これらを両端に配置することにより、パネルとの接続が容易となる。

そのほか、輝度データの入力ピン（Ｄ００〜Ｄ０２、Ｄ１０〜Ｄ１２、Ｄ２０〜Ｄ２２）、ガンマ補正用電圧の入力ピン（Ｖ１〜Ｖ１３）クロック用入力ピン（ＣＬＫＰ／Ｎ）、電源ピン（ＡＶＤＤ、ＡＶＳＳ、ＤＶＤＤ、ＤＶＳＳ）、スタート信号の入出力端子（ＳＦＴＲ、ＳＦＴＬ）、その他の制御信号用のピンが設けられる。

以上、実施の形態に係るソースドライバ１００の構成および動作について説明した。ソースドライバ１００によれば、反転駆動とガンマ特性の調節が実現できる。

以上、実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能であることはいうまでもない。

実施の形態に係るソースドライバを備えた液晶ディスプレイの構成を示すブロック図である。実施の形態に係るソースドライバの構成を示すブロック図である。差動インタフェースにおける輝度データの受信動作を示すタイムチャートである。輝度データが示す階調と階調電圧の関係を示す図である。Ｄ／Ａコンバータおよび出力バッファの構成を詳細に示す回路図である。図６（ａ）〜（ｃ）は、各モードにおけるチャージシェアの様子を示すタイムチャートである。ソースドライバのピン配置図である。

符号の説明

１００…ソースドライバ、１１０…ゲートドライバ、１２０…液晶パネル、１３０…タイミングコントローラ、１４０…ガンマ補正用電源回路、１５０…電圧源、２００…液晶ディスプレイ、１０…差動インタフェース、１２…受信回路、１４…ラッチ回路、２０…双方向シフトレジスタ、２２…データレジスタ、２４…データラッチ回路、２６…レベルシフタ、３０…Ｄ／Ａコンバータ、３２…階調電圧生成回路、３４…セレクタ回路、４０…出力バッファ。

Claims

液晶パネルの複数のデータ線を反転駆動するソースドライバであって、
タイミングコントローラから画素ごとの輝度データを差動信号として受信するインタフェース回路と、
反転駆動の極性に応じた所定のガンマ補正カーブにもとづいて、前記画素ごとの輝度データを駆動電圧に変換するデジタルアナログ変換部と、
前記データ線ごとに設けられ、画素ごとの前記駆動電圧を対応するデータ線に供給するバッファと、
を備えることを特徴とするソースドライバ。