JP2009175198A - Ｅｌ表示パネル及び電子機器 - Google Patents

Abstract

【課題】内部散乱光の影響による閾値電圧変動を抑制するパネル構造を提案する。
【解決手段】アクティブマトリクス駆動方式に対応した画素構造を有するＥＬ表示パネルに、内部散乱光を遮光する構造を採用する。すなわち、画素回路を構成する薄膜トランジスタのチャネル層よりも上層に位置する金属配線材料の一部パターンを、薄膜トランジスタのチャネル領域を塞ぐようにレイアウトする。
【選択図】図１３

Description

この明細書で説明する発明は、アクティブマトリクス駆動方式で駆動制御されるＥＬ表示パネルに関する。なお、この明細書で提案する発明は、ＥＬ表示パネルを搭載する各種の電子機器としての側面も有する。

図１に、アクティブマトリクス駆動型の有機ＥＬパネルに用いられる回路ブロックの構成例を示す。図１に示す有機ＥＬパネル１は、画素アレイ部３と、その駆動回路である書込制御スキャナ５、電源線スキャナ７及び水平セレクタ９とで構成される。

画素アレイ部３は、信号線ＤＴＬと書込制御線ＷＳＬの各交点にサブ画素１１を配置したマトリクス構造を有している。サブ画素１１は、１画素を構成する画素構造の最小単位である。例えばホワイトユニットとしての１画素は、有機ＥＬ材料の異なる３つのサブ画素（Ｒ（赤）画素、Ｇ（緑）画素、Ｂ（青）画素）の集合体として構成される。

この明細書で説明するサブ画素１１は、アクティブ駆動方式に対応する。従って、サブ画素１１は、発光領域（有機ＥＬ素子）と画素回路とで形成されている。なお、発光領域を構成する有機ＥＬ素子は電流発光素子である。従って、有機ＥＬパネルの輝度階調は、各画素に対応する有機ＥＬ素子に流れる電流量により制御される。この電流の供給を一定期間継続するのが画素回路の機能である。

参考までに、アクティブマトリクス駆動方式を採用する有機ＥＬパネルディスプレイに関する文献を例示する。
特開２００３−２５５８５６号公報 特開２００３−２７１０９５号公報 特開２００４−１３３２４０号公報 特開２００４−０２９７９１号公報 特開２００４−０９３６８２号公報

図２に、サブ画素１１を構成する最も単純な画素回路の一つを示す。図２に示す画素回路は、薄膜トランジスタＴ１、Ｔ２及び保持容量Ｃｓで構成される。以下、薄膜トランジスタＴ１を「サンプリングトランジスタＴ１」といい、薄膜トランジスタＴ２を「駆動トランジスタＴ２」という。

サンプリングトランジスタＴ１は、対応画素の階調に対応する信号電位Ｖsig の保持容量Ｃｓへの書き込みを制御するＮチャネル型の薄膜トランジスタである。また、駆動トランジスタＴ２は、保持容量Ｃｓに保持された信号電位Ｖsig に応じて定まるゲート・ソース間電圧Ｖgsに基づいて駆動電流Ｉdsを有機ＥＬ素子ＯＬＥＤに供給するＮチャネル型の薄膜トランジスタである。

書込制御スキャナ５は、サンプリングトランジスタＴ１のオン・オフ動作を制御する回路デバイスである。また、電源線スキャナ７は、電源線ＤＳＬを高電位Ｖccと低電位Ｖssで駆動する回路デバイスである。水平セレクタ９は、信号線ＤＴＬを画素データＤinに対応する信号電位Ｖsig と閾値補正用の基準電位Ｖofs で駆動する回路デバイスである。

なお、発光期間中の電源線ＤＳＬは高電位Ｖccで駆動され、当該電源線ＤＳＬから駆動トランジスタＴ２を通じて有機ＥＬ素子ＯＬＥＤに駆動電流Ｉdsが供給される。因みに、発光期間中の駆動トランジスタＴ２は、常に飽和領域で動作している。すなわち、駆動トランジスタＴ２は、信号電位Ｖsig に応じた大きさの駆動電流Ｉdsを有機ＥＬ素子ＯＬＥＤに供給する定電流源として動作する。

この駆動電流Ｉdsは、次式で与えられる。
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）² （式１）
因みに、μは、駆動トランジスタＴ２の多数キャリアの移動度である。また、Ｖthは、駆動トランジスタＴ２の閾値電圧である。また、ｋは、（Ｗ／Ｌ）・Ｃox／２で与えられる係数である。ここで、Ｗはチャネル幅、Ｌはチャネル長、Ｃoxは単位面積当たりのゲート容量である。

ところで、画素回路１１の形成には、高温ポリシリコンプロセスだけでなく、低温ポリシリコンプロセスやアモルファスシリコンプロセスの適用も可能である。ただし、低温ポリシリコンプロセスやアモルファスシリコンプロセスを用いて形成した薄膜トランジスタには、閾値電圧Ｖthや移動度μに特性バラツキが現れ易くなる。

特に駆動トランジスタＴ２の特性バラツキは、駆動電流Ｉdsの大きさに直接影響する。すなわち、信号電位Ｖsig は同じでも、有機ＥＬ素子の輝度階調に違いが現れる。この輝度差が一定以上大きくなると、画面上でも輝度差が視認される。
そこで、この種の画素回路では、閾値電圧Ｖthや移動度μの補正技術が従来より提案されている。

図３に、出願人によって提案されている特性補正機能付きの駆動動作例を示す。なお図３は、画素アレイ部３を構成する垂直解像度数分の水平ラインのうちのある１つの水平ラインの駆動動作例である。１フレーム期間は非発光期間と発光期間で構成され、非発光期間に前述した特性補正動作が実行される。

なお図３（Ａ）はある信号線ＤＴＬの波形図を示し、図３（Ｂ）は書込制御線ＷＳＬの波形図を示し、図３（Ｃ）は電源線ＤＳＬの波形図を示している。また図３（Ｄ）は駆動トランジスタＴ２のゲート電位Ｖｇの波形図を示し、図３（Ｅ）は駆動トランジスタＴ２のソース電位Ｖｓの波形図を示す。

図３に示す駆動動作の内容を簡単に説明する。図３に示す駆動動作では、非発光期間の開始タイミングで電源線ＤＳＬの電位が低電位Ｖssに切り替え制御される。これに伴い、駆動トランジスタＴ２のソース電位Ｖs は、低電位Ｖssに達するように低下する。なお、カソード電位Ｖcat に有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖthelを加算した電位Ｖcat ＋Ｖthelよりもソース電位Ｖｓが低下した時点で、有機ＥＬ素子ＯＬＥＤは自動的に消灯する。

また、この動作の際、駆動トランジスタＴ２のゲート電極はオープン状態にあるので、ソース電位Ｖｓの電位低下に連動してゲート電位Ｖｇも低下する。
次に、駆動トランジスタＴ２の閾値補正動作を説明する。駆動トランジスタＴ２の閾値補正動作は、電源線ＤＳＬが再び高電位Ｖccに制御されることで開始される。なお、ここでの高電位Ｖccは、次回の発光期間の終了時点まで継続される。

なお、サンプリングトランジスタＴ１は、電源線ＤＳＬが高電位Ｖccに立ち上がる前にオン状態に制御され、駆動トランジスタＴ２のゲート電位Ｖｇがオフセット電位Ｖofs に固定される。これにより、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsは、その閾値電圧Ｖthより広い電圧Ｖofs −Ｖssにプリセットされる。
このプリセット状態において、電源線ＤＳＬが高電位Ｖccに切り換えられると、駆動トランジスタＴ２に電流が流れ、図４に示すように、ソース電位Ｖｓが上昇する。

この電流は、保持容量Ｃｓと有機ＥＬ素子ＯＬＥＤに寄生する容量を充電するように流れる。寄生容量の充電に伴い、駆動トランジスタＴ２のソース電位Ｖｓは上昇する。そして、ソース電位ＶｓがＶofs −Ｖthに達した時点で駆動トランジスタＴ２は自動的にカットオフ動作する。これにより、閾値補正が完了する。なお、Ｖofs −Ｖthは、Ｖcat ＋Ｖthelより小さい条件を満たすので、この時点で有機ＥＬ素子ＯＬＥＤが発光することはない。

この後、サンプリングトランジスタＴ１は、一度オフ制御される。この後、信号線ＤＴＬに信号電位Ｖsig が印加されたタイミングで、サンプリングトランジスタＴ１は再びオン制御される。これにより、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsは再び閾値電圧Ｖthより大きくなり、信号電位Ｖsig に応じた大きさの電流が流れ始める。これが書込兼移動度補正動作である。

この場合も、電流は、保持容量Ｃｓと有機ＥＬ素子ＯＬＥＤの寄生容量を充電するように流れる。なお、駆動トランジスタＴ２に流れる電流は移動度μの大きさに依存し、移動度μの大きい駆動トランジスタＴ２には大きな電流が流れ、移動度μの小さい駆動トランジスタＴ２には小さい電流が流れる。

結果的に、移動度μの大きい駆動トランジスタＴ２のソース電位Ｖｓの上昇は、移動度μの小さい駆動トランジスタＴ２のソース電位Ｖｓの上昇よりも大きくなる。図５に、移動度μの大きさの違いによる駆動トランジスタＴ２のソース電位Ｖｓの変化の違いを示す。
この移動度補正動作が終了すると、サンプリングトランジスタＴ１はオフ制御され、駆動トランジスタＴ２の駆動電流Ｉds’は有機ＥＬ素子ＯＬＥＤへと流れ始める。これにより、有機ＥＬ素子ＯＬＥＤの新たな発光期間が開始される。

ところで、前述した駆動動作で実行される補正動作は、駆動トランジスタＴ２の特性バラツキの補正を目的とする。すなわち、サンプリングトランジスタＴ１の特性バラツキの補正動作は用意されていない。これは、サンプリングトランジスタＴ１がスイッチング駆動され、特性バラツキの影響が小さいことが一因である。

ただし、サンプリングトランジスタＴ１の閾値電圧Ｖthの変動は（すなわち、オン期間の変動は）、駆動トランジスタＴ２の移動度補正の動作点の変動を発生させ、移動度補正の精度に影響する。すなわち、輝度レベルを変動させる原因になる。

閾値電圧Ｖthを変動させる原因の一つに、発光期間中の逆（負）バイアスがある。図６に、発光期間中の電位状態を示す。図６は、信号電位Ｖsig が白階調時の電位状態である。因みに、有機ＥＬ素子ＯＬＥＤのアノード電位Ｖel（駆動トランジスタＴ２のソース電位Ｖｓ）は５Ｖであり、駆動トランジスタＴ２のゲート電位Ｖｇは１０Ｖである。

一方、サンプリングトランジスタＴ１のゲート電位Ｖｇは−３Ｖであり、サンプリングトランジスタＴ１が継続的に逆（負）バイアスに制御される。このバイアス状態は、サンプリングトランジスタＴ１の閾値電圧Ｖthを低下させる方向に作用する。しかも、この閾値電圧Ｖthの変化は、パネル内の散乱光がサンプリングトランジスタＴ１に入射することで増幅される。

図７に、トップエミッション構造を有する有機ＥＬパネルの断面構造例を示す。なお、トップエミッション構造とは、封止基板側から光が射出されるタイプのパネル構造をいうものとする。図中、封止基板は、ガラス基板２１が相当する。もっとも、封止基板には、プラスチックフィルムその他の透過性材料も使用することができる。

封止基板２１の下層には透過性の高い封止材料２３が塗布される。封止材料２３の下層には、有機ＥＬ素子ＯＬＥＤを形成するカソード電極２５、有機層２７、アノード電極２９が順番に形成される。なお、カソード電極２５は光透過性材料で形成されている。一方、アノード電極２９は金属材料で形成される。

また図７の場合、アノード電極２９とアノード電極２９との隙間部分に補助配線３１が配置される。補助配線３１は、カソード電極２５にカソード電位を供給する配線であり、アノード電極２９と同じ金属材料で形成される。この補助配線３１は、パネルサイズが大きい場合に用いられることが多く、パネルサイズが小さい場合には用いられないことも多い。有機ＥＬ素子ＯＬＥＤの下部には、画素回路が形成される。図７は、ボトムゲート型の薄膜トランジスタの例である。

図７の場合、ソース電極３３、ドレイン電極３５、層間膜３７、ポリシリコン層（チャネル層）３９、ゲート酸化膜４１、ゲート電極４３が画素回路を構成する構造である。これら画素回路は、駆動素子が形成される基板（いわゆる回路基板）としてのガラス基板４５の表面に形成される。なお、ガラス基板４５と有機ＥＬ素子ＯＬＥＤの下層電極層であるアノード電極２９との間には層間膜４７が形成されている。

さて、矢印付きの太線で示した内部散乱光の説明に戻る。本来、有機ＥＬ素子ＯＬＥＤで発生された光は、パネル内部から封止基板の外側へと射出される。
しかし、散乱光の一部はパネル内部で反射を繰り返し、図中の矢印で示すように、隣接画素を構成するサンプリングトランジスタＴ１のチャネル領域に入射する可能性がある。

図８に、内部散乱光の入射と逆（負）バイアスの印加状態が継続する場合の閾値電圧Ｖthの特性変動を測定した結果の一例を示す。
図８に示すように、ストレス時間が長いほど閾値電圧Ｖthは徐々に低下し、1000秒を越える当たりから閾値電圧Ｖthの低下量が増加する。

なお、発明者らの実験では、発光色の違いによらず、同様の閾値電圧Ｖthの低下効果を確認することができた。なお、閾値電圧Ｖthの低下効果は、波長が短ほど大きいことが確認された。すなわち、青色に対応するサブ画素１１から発生した内部散乱光の影響が最も大きかった。

さて、サンプリングトランジスタＴ１の閾値電圧Ｖthが下がると、図９に示すように、サンプリングトランジスタＴ１のオン期間は長くなる。
図９では、トランジェント特定を強調して表している。サンプリングトランジスタＴ１におけるオン期間の長期化は、移動度補正時間の増加として現れる。すなわち、移動度補正の動作点の変動として現れる。

移動度補正動作中は、駆動トランジスタＴ２のソース電位Ｖｓの上昇を伴うので、補正時間が長くなるとその分、ゲート・ソース間電圧Ｖgsを小さくするように作用する。
この移動度補正後の駆動電流Ｉdsの大きさは、次式で表すことができる。
Ｉds＝k・μ・{(Vsig−Vofs)／〔1+(Vsig−Vofs) ・k・μ・t/C〕}² (式２)
式２からも分かるように、補正時間ｔが長いほど駆動電流Ｉdsの大きさが小さくなる。

すなわち、サンプリングトランジスタＴ１の閾値電圧Ｖthの変動が大きいと、結果的に本来の大きさよりも駆動電流Ｉdsが小さくなってしまう。従って、閾値電圧Ｖthの変動を加速させる内部散乱光のサンプリングトランジスタＴ１への入射を抑制する技術が必要であると発明者らは考える。

なお、式２に現れる“Ｃ”は、サブ画素１１内の各容量成分の総和で与えられる。すなわち、“Ｃ”は、図１０に示すように、保持容量Ｃｓと、有機ＥＬ素子ＯＬＥＤ自体の容量成分Ｃoledと、有機ＥＬ素子ＯＬＥＤと並列に接続される容量成分Ｃsub との総和として与えられる。もっとも、サブ画素１１によっては、薄膜トランジスタ構造の容量成分Ｃsub が存在しない場合もある。
また、式２に現れる“ｔ”は、次式で与えられる。
ｔ＝Ｃ／（ｋ・μ・Ｖsig ） （式３）

発明者らは、アクティブマトリクス駆動方式に対応した画素構造を有するＥＬ表示パネルに、内部散乱光の遮光構造を追加することを提案する。
すなわち、画素回路を構成する薄膜トランジスタのチャネル層よりも上層に位置する金属配線材料の一部パターンを、薄膜トランジスタのチャネル領域を塞ぐようにレイアウトする構造を提案する。この構造の採用により、内部散乱光の薄膜トランジスタへの入射を防ぐことができる。

なお、前述した金属配線材料による一部パターンは、薄膜トランジスタの主電極との間に印加される最大電圧がカットオフ電圧以下に設定された固定電位線に接続されることが望ましい。もっとも、前述した金属配線材料による一部パターンは、薄膜トランジスタの主電極との間に印加される最大電圧がカットオフ電圧以下に設定されたパルス信号線に接続されていても良いし、薄膜トランジスタのゲート電極の制御線に接続されていても良い。

ところで、内部散乱光の遮光は必ずしも金属配線材料に限る必要はない。すなわち、遮光性能を有するパターン（遮光パターン）であれば、少なくとも内部散乱光の薄膜トランジスタへの入射量を低減することができる。

例えば前述した遮光パターンは、金属原子を注入した半導体材料でも良い。また例えば前述した遮光パターンは、ブラックフィルタその他の有機材料でも良い。金属配線材料以外の遮光パターンの場合、金属配線材料に比べて遮光性能が劣るが内部散乱光の入射光量は確実に低下するので閾値電圧Ｖthの低下速度を小さくできる。

また、発明者らは、前述した構造を有するＥＬ表示パネルを搭載した電子機器を提案する。
ここで、電子機器は、ＥＬ表示パネルと、システム全体の動作を制御するシステム制御部と、システム制御部に対する操作入力を受け付ける操作入力部とで構成する。

発明者らの提案する発明では、薄膜トランジスタの閾値電圧Ｖthの低下を加速させる原因であった内部散乱光のチャネル領域への到達を防ぐ又は到達する光量を小さくすることができる。この結果、移動度補正時の動作点変動（補正時間長の増加）を最小化できる。

以下、発明を、アクティブマトリクス駆動型の有機ＥＬパネルに適用する場合について説明する。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。

（Ａ）外観構成
なお、この明細書では、画素アレイ部と駆動回路（例えば書込制御スキャナ及び電源線スキャナ）とを同じ半導体プロセスを用いて同じ基板上に形成した表示パネルだけでなく、例えば特定用途向けＩＣとして製造された駆動回路を画素アレイ部の形成された基板上に実装したものも有機ＥＬパネルと呼ぶ。

図１１に、有機ＥＬパネルの外観構成例を示す。有機ＥＬパネル５１は、支持基板５３のうち画素アレイ部の形成領域に対向基板５５を貼り合わせた構造を有している。

支持基板５３は、ガラス、プラスチックその他の基材で構成される。トップエミッション構造の場合、支持基板５３の表面には画素回路が形成される。すなわち、支持基板５３が回路基板に相当する。一方、ボトムエミッション構造の場合、支持基板５３の表面には有機ＥＬ素子が形成される。すなわち、支持基板５３が封止基板に相当する。

対向基板５５も、ガラス、プラスチックその他の透明部材を基材とする。対向基板５５は、封止材料を挟んで支持基板５３の表面を封止する部材である。なお、トップエミッション構造の場合、対向基板５５が封止基板に相当する。また、ボトムエミッション構造の場合、対向基板５５が回路基板に相当する。

なお、有機ＥＬパネル５１には、外部信号や駆動電源を入力するためのＦＰＣ（フレキシブルプリントサーキット）５７が配置される。

（Ｂ）形態例１
（Ｂ−１）システム構成
図１２に、有機ＥＬパネル６１のシステム構成例を示す。なお図１２には、図１との対応部分に同一符号を付して示す。
図１２に示す有機ＥＬパネル６１は、画素アレイ部６３と、その駆動回路である書込制御スキャナ６５、電源線スキャナ７及び水平セレクタ９とで構成される。

（１）画素アレイ部の構成
画素アレイ部６３の画素構造は、図１に示す画素構造と同じである。すなわち、画素アレイ部６３は、信号線ＤＴＬと書込制御線ＷＳＬの各交点にサブ画素１１を配置したマトリクス構造を有している。構造上の違いは、サンプリングトランジスタＴ１のチャネル層の全体を覆うように、チャネル層の上層に遮光パターン６７がレイアウトされる点である。

ここでの遮光パターン６７が、特許請求の範囲における「一部パターン」又は「遮光パターン」に対応する。
図１３に、遮光パターン６７とサンプリングトランジスタＴ１のチャネル層との位置関係を示す。図１３に示すように、遮光パターン６７は、サンプリングトランジスタＴ１のチャネル層よりも上層に、チャネル層の全体を覆うようにレイアウトされる。因みに、遮光パターン６７は、周辺パターンから独立又は分離したパターンとして形成される。

なお、遮光パターン６７は、信号線ＤＴＬと同じ金属材料（例えばアルミニウム、モリブデン等）で形成される。
従って、アノード電極２９で反射されてパネル内部に戻ってきた内部散乱光は、遮光パターン６７の表面で再び入射方向に反射される。このため、内部散乱光がチャネル層に入射されることはない。

ここでの遮光パターン６７は、金属配線層（ソース電極３３及びドレイン電極３５）の形成時に同時に形成することができる。このため、プロセスの追加は無く、製造コストの増加はない。ただし、遮光パターン６７と主電極との隙間が小さすぎると、ショートサーキットが形成されるおそれがある。従って、遮光パターン６７と主電極との間には十分な隙間を確保するものとする。

なお、遮光パターン６７は、サンプリングトランジスタＴ１だけでなく、駆動トランジスタＴ２のチャネル層の全体を覆うようにレイアウトすることが望ましい。もっとも、駆動トランジスタＴ２については、閾値補正機能が用意されている。従って、この形態例のように、サンプリングトランジスタＴ１についてのみ、そのチャネル層の全体を覆う構成を採用しても良い。

また、この形態例の場合、遮光パターン６７は、サンプリングトランジスタＴ１の主電極（ソース電極３３、ドレイン電極３５）の形成時に同時に形成することができる。従って、遮光パターン６７を追加しても製造コストが上昇することはない。
ところで、遮光パターン６７は、固定電源線ＣＶＬを通じて固定電位Ｖcnstに制御する。なお、固定電位Ｖcnstの電源はパネル上のいずれかの位置に配置される。

ここでの固定電位Ｖcnstは、書込制御線ＷＳＬによるオン制御期間以外においてサンプリングトランジスタＴ１をオン動作させないような電位（すなわち、カットオフ電圧）以下に設定しておくものとする。すなわち、固定電位Ｖcnstは、書込制御線ＷＳＬによるオン制御期間以外においてサンプリングトランジスタＴ１の主電極に印加される可能性のある全ての電位よりも閾値電圧以上高くならないように設定される。

勿論、固定電位Ｖcnstの設定には、サンプリングトランジスタＴ１の閾値電圧Ｖthの経時変化も考慮する。すなわち、変動分を考慮して予め十分なマージンを用意する。これにより、予期せぬタイミングでサンプリングトランジスタＴ１がオン動作し、保持容量Ｃｓの保持電位が変化するのを防ぐことができる。

（２）書込制御スキャナの構成
図１４に、画素回路１１と各駆動回路との接続関係を示す。図１４に示すように、画素回路１１と各駆動回路との接続関係は、図２に示す接続関係と同じである。すなわち、書込制御スキャナ６５によって駆動制御される書込制御線ＷＳＬは、サンプリングトランジスタＴ１のゲート電極と接続され、電源線スキャナ７によって駆動制御される電源線ＤＳＬは、駆動トランジスタＴ２の一方の主電極と接続される。

この形態例に特徴的な部分は、書込制御スキャナ６５である。この書込制御スキャナ６５に新たな機能は、階調輝度の違いによる移動度補正時間の最適化技術である。
図１５に、階調輝度と対応する最適な移動度補正時間との関係を示す。なお図１５の横軸は移動度補正時間であり、図１５の縦軸は階調輝度（信号電位Ｖsig ）である。

図１５に示すように、高輝度（ホワイト階調）の場合、移動度μが大きい駆動トランジスタＴ２の輝度レベルと移動度μが小さい駆動トランジスタＴ２の輝度レベルは、移動度補正時間がｔ１の時点で同じになる。すなわち、高輝度画素の移動度補正時間はｔ１であることが望まれる。

一方、低輝度（グレー階調）の場合、移動度μが大きい駆動トランジスタＴ２の輝度レベルと移動度μが小さい駆動トランジスタＴ２の輝度レベルは、移動度補正時間がｔ２の時点で同じになる。すなわち、低輝度画素の移動度補正時間はｔ２であることが望まれる。

従って、移動度補正時間を固定する駆動方式を採用すると、特定の輝度レベル以外の画素回路では移動度補正時間に過不足が発生してしまう。この過不足は、最悪の場合、輝度ムラやスジとして視認されてしまう。
そこで、書込制御スキャナ６５には、各画素の輝度レベルに応じて各画素回路の移動度補正時間を自動調整する機能を搭載する。

すなわち、高輝度レベルに対応する画素回路では移動度補正時間が自動的に短くなり、低輝度レベルに対応する画素回路では移動度補正時間が自動的に長くなるように調整される駆動機能を採用する。
なお、移動度補正時間は、サンプリングトランジスタＴ１のオン動作時間として与えられる。

そこで、この形態例の場合には、移動度補正期間に対応するサンプリングトランジスタＴ１の書込制御信号を図１６に示す波形に制御できる機能を搭載する書込制御スキャナ６５を提案する。図１６に示す書込制御信号は、急峻に電位が低下する波形領域と緩やかに電位が低下する波形領域を有している。

この書込制御信号の採用により、高輝度画素では、サンプリングトランジスタＴ１のゲート・ソース間電圧Ｖgsが、波形が急峻に変化する領域で閾値電圧Ｖthより小さくなる（自動的にカットオフする）。一方、低輝度画素では、サンプリングトランジスタＴ１のゲート・ソース間電圧Ｖgsが、波形が緩やかに変化する領域で閾値電圧Ｖthより小さくなる（自動的にカットオフする）。

このことは、信号電位Ｖsig の大きさに応じて各画素の移動度補正時間が自動的に調整され、信号電位Ｖsig が異なっても最適な移動度補正動作が確保されることを意味する。
図１７に、前述した書込制御信号を発生する書込制御スキャナ６５の部分構成例を示す。なお、図１７に示す構成は、１つの水平ラインに対応する構成である。従って、画面内の垂直方向には、図１７に示す構成の回路が垂直解像度数分だけ配置される。

以下では、この部分回路も書込制御スキャナ６５と呼ぶ。書込制御スキャナ６５は、シフトレジスタ７１、２段のインバータ回路７３、７５で構成されるバッファ回路、レベルシフタ７７及び１段のインバータ回路７９で構成される出力バッファ回路で構成される。
この構成自体は一般的である。特徴的な構成は、インバータ回路７９に供給される電源電圧パルスＷＳＰの波形レベルが図１６に示す特性で低下する点である。

勿論、この波形レベルの低下が出現するタイミングは、図１８に示すように、各水平ラインの移動度補正期間に位相同期して実行される必要がある。
図１９に、書込制御スキャナ６５に供給される電源電圧パルスＷＳＰを発生する回路デバイスの構成を示す。

電源電圧パルスＷＳＰは、タイミングジェネレータ８１と駆動電源発生部８３により生成される。タイミングジェネレータ８１は、書込制御スキャナ６５だけでなく、電源線スキャナ７及び水平スキャナ９に駆動パルス（矩形波）を供給する回路デバイスである。なお、駆動パルスの立ち下がりタイミングは、移動度補正の開始タイミングに対して所定時間だけ遅れたタイミングに設定される。

駆動電源発生部８３は、矩形波状の駆動パルスに基づいて、立ち下がり時の波形が２段階に折れ曲がる駆動電圧パルスＷＳＰ（図１８）を発生する回路デバイスである。
図２０に、駆動電源発生部８３の回路例を示す。図２０に示す駆動電源発生部８３は、２個のトランジスタと、１個の容量と、３個の固定抵抗と、２個の可変抵抗により構成される。

駆動電源発生部８３は、駆動パルスをアナログ処理し、立ち下がり時の波形が２段階に折れ曲がる電源電圧パルスＷＳＰを発生する。すなわち、１段目の立ち下がり波形の傾斜角度が大きく、２段目の立ち下がり波形の傾斜が小さい電源電圧パルスＷＳＰを発生する。

（Ｂ−２）駆動動作及び効果
この形態例の場合、移動度補正期間の動作以外は、前述した図３の駆動動作と同じである。なお、各サブ画素１１からパネル表面に射出される光束の一部は、内部散乱光としてガラス基板２１の内側に残留する。

しかし、この形態例の場合には、サンプリングトランジスタＴ１のチャネル層の上面に配置した遮光パターン６７により、チャネル層への内部散乱光の入射が遮光される。
かくして、サンプリングトランジスタＴ１の閾値電圧Ｖthの変動は抑制され、移動度補正時間の最適状態が維持される。

しかも、この内部散乱光の遮光は、この形態例で提案する移動度補正動作時の駆動方式との組み合わせにおいてより高い効果が期待できる。
前述したように、この形態例の場合には、信号電位Ｖsig の大きさに応じて移動度補正時間が自動的に最適化されるように、移動度補正の開始から一定時間後に電源電圧パルスＷＳＰが２段階に低下する波形を採用する。

このため、図２１（Ａ）に示すように、閾値電圧Ｖthの変動が大きくなると、移動度補正時間が大きく変化してしまう。特に、電源電圧パルスＷＳＰが急峻に低下する領域が最適な移動度補正時間である信号電位Ｖsig の場合、閾値電圧Ｖthが低下すると、サンプリングトランジスタＴ１のオン時間が大きく変化してしまう。このことは、移動度補正時間の電源電圧パルスＷＳＰの波形を２段階に鈍らせて低下させる駆動方式に固有の問題である。

しかし、この形態例の場合には、内部散乱光の遮光により閾値電圧Ｖthの変化を最小化できるので、図２１（Ｂ）に示すように、実際の移動度補正時間が各信号電位Ｖsig について最適化された移動度補正時間から大きく変化することを防ぐことができる。
このように、内部散乱光の遮光はそれ自体でも移動度補正時間の動作点の安定に寄与できるだけでなく、移動度補正時間長の最適化技術と組み合わせることにより、より高い効果を実現することができる。

（Ｃ）他の形態例
（Ｃ−１）遮光パターンへの他の給電例
前述した形態例の場合には、遮光パターン６７に固定電位Ｖcnstを給電する場合について説明した。しかし、遮光パターン６７をパルス電源で駆動しても良い。なお、パネルの断面構造は図１３に示す構造と同じであるものとする。

図２２に有機ＥＬパネルの構造例を示し、図２３に画素回路内の接続例を示す。図２２及び図２３に示す有機ＥＬパネル９１の場合、遮光パターン６７は、可変電源線ＶＳＬを通じてパルス電圧源９３に接続される。なお図２２では、パルス電圧源９３が全ての画素回路１１に接続されているように描いているが、パルス電圧源９３は水平ライン単位で用意されていても良い。画素回路１１の動作タイミングは水平ライン単位で制御されるためである。

勿論、パルス電圧源９３が発生する電位は、書込制御線ＷＳＬによるオン制御期間以外においてサンプリングトランジスタＴ１をオン動作させないような電位（すなわち、カットオフ電圧）以下に設定しておくものとする。この条件を満たす限り、駆動パルスの切り替えタイミングは任意である。勿論この場合も、パルス電圧源９３が発生する電位は、サンプリングトランジスタＴ１の閾値電圧Ｖthの経時変化を考慮する。

図２４に有機ＥＬパネルの構造例を示し、図２５に画素回路内の接続例を示す。図２４及び図２５に示す有機ＥＬパネル１０１の場合、遮光パターン６７は書込制御線ＷＳＬに接続される。すなわち、サンプリングトランジスタＴ１はダブルゲート構造の薄膜トランジスタを構成する。この接続例は、図２２及び図２３に示した給電例の一例に当たる。

（Ｃ−２）遮光パターンの材料
前述した形態例の場合には、遮光パターン６７が薄膜トランジスタＴ２の電極配線と同じ金属材料である場合について説明した。すなわち、遮光パターン６７が内部散乱光の全てを入射方向に反射できる材料を想定した。しかし、遮光パターン６７は、電極配線とは異なる金属材料で形成されていても良い。

なお、遮光パターン６７は内部散乱光の全てを入射方向に反射することができなくても良い。透過する光量を減少することができれば閾値電圧の変動効果を低減することができば、一定の効果を期待できるからである。例えば、遮光パターン６７は、金属原子を注入した半導体材料でも良い。また例えば、遮光パターン６７は、ブラックフィルタその他の濃色系の有機材料でも良い。

（Ｃ−３）他の画素回路例
前述した形態例では、画素回路１１が２個の薄膜トランジスタＴ１、Ｔ２と１個の保持容量Ｃｓとで構成される場合について説明した。
しかし、本発明は、画素回路１１の構造とは無関係である。従って、画素回路１１の構成やその駆動方法は任意である。
また、形態例の場合には、薄膜トランジスタＴ１がボトムゲート構造の場合について説明した。しかし、薄膜トランジスタＴ１はトップゲート構造でも良い。

（Ｃ−４）他のパネル構造
前述した形態例の場合には、ＥＬ表示パネルがトップエミッション構造の場合について説明した。
しかし、ＥＬ表示パネルはボトムエミッション構造でも良い。ここで、ボトムエミッション構造とは、回路基板側から光が射出されるタイプのパネル構造をいうものとする。

（Ｃ−５）製品例
（ａ）電子機器
前述の説明では、有機ＥＬパネルを例に発明を説明した。しかし、前述した有機ＥＬパネルは、各種の電子機器に実装した商品形態でも流通される。以下、他の電子機器への実装例を示す。

図２６に、電子機器１１１の概念構成例を示す。電子機器１１１は、前述した有機ＥＬパネル１１３、システム制御部１１５及び操作入力部１１７で構成される。システム制御部１１５で実行される処理内容は、電子機器１１１の商品形態により異なる。また、操作入力部１１７は、システム制御部１１５に対する操作入力を受け付けるデバイスである。操作入力部１１７には、例えばスイッチ、ボタンその他の機械式インターフェース、グラフィックインターフェース等が用いられる。

なお、電子機器１１１は、機器内で生成される又は外部から入力される画像や映像を表示する機能を搭載していれば、特定の分野の機器には限定されない。
図２７に、その他の電子機器がテレビジョン受像機の場合の外観例を示す。テレビジョン受像機１２１の筐体正面には、フロントパネル１２３及びフィルターガラス１２５等で構成される表示画面１２７が配置される。表示画面１２７の部分が、形態例で説明した有機ＥＬパネルに対応する。

また、この種の電子機器１１１には、例えばデジタルカメラが想定される。図２８に、デジタルカメラ１３１の外観例を示す。図２８（Ａ）が正面側（被写体側）の外観例であり、図２８（Ｂ）が背面側（撮影者側）の外観例である。

デジタルカメラ１３１は、保護カバー１３３、撮像レンズ部１３５、表示画面１３７、コントロールスイッチ１３９及びシャッターボタン１４１で構成される。このうち、表示画面１３７の部分が、形態例で説明した有機ＥＬパネルに対応する

また、この種の電子機器１１１には、例えばビデオカメラが想定される。図２９に、ビデオカメラ１５１の外観例を示す。
ビデオカメラ１５１は、本体１５３の前方に被写体を撮像する撮像レンズ１５５、撮影のスタート／ストップスイッチ１５７及び表示画面１５９で構成される。このうち、表示画面１５９の部分が、形態例で説明した有機ＥＬパネルに対応する。

また、この種の電子機器１１１には、例えば携帯端末装置が想定される。図３０に、携帯端末装置としての携帯電話機１６１の外観例を示す。図３０に示す携帯電話機１６１は折りたたみ式であり、図３０（Ａ）が筐体を開いた状態の外観例であり、図３０（Ｂ）が筐体を折りたたんだ状態の外観例である。

携帯電話機１６１は、上側筐体１６３、下側筐体１６５、連結部（この例ではヒンジ部）１６７、表示画面１６９、補助表示画面１７１、ピクチャーライト１７３及び撮像レンズ１７５で構成される。このうち、表示画面１６９及び補助表示画面１７１の部分が、形態例で説明した有機ＥＬパネルに対応する。

また、この種の電子機器１１１には、例えばコンピュータが想定される。図３１に、ノート型コンピュータ１８１の外観例を示す。
ノート型コンピュータ１８１は、下型筐体１８３、上側筐体１８５、キーボード１８７及び表示画面１８９で構成される。このうち、表示画面１８９の部分が、形態例で説明した有機ＥＬパネルに対応する。

これらの他、電子機器１１１には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。

（Ｃ−６）他の表示デバイス例
前述の形態例においては、発明を有機ＥＬパネルに適用する場合について説明した。
しかし、前述した駆動技術は、その他のＥＬ表示装置に対しても適用することができる。例えばＬＥＤを配列する表示装置その他のダイオード構造を有する発光素子を画面上に配列した表示装置に対しても適用できる。例えば無機ＥＬパネルにも適用できる。

（Ｃ−７）その他
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。

有機ＥＬパネルの機能ブロック構成を説明する図である。 画素回路と駆動回路との接続関係を説明する図である。 図２に示す画素回路の駆動動作例を示す図である。 閾値補正動作時における駆動トランジスタのソース電位の変化を説明する図である。 移動度補正動作時における駆動トランジスタのソース電位の変化を説明する図である。 発光期間中における画素回路内の電位関係を説明する図である。 内部散乱光の伝搬経路を説明する図である。 サンプリングトランジスタの閾値電圧変動を説明する図である。 閾値電圧の変動と移動度補正時間の関係を説明する図である。 駆動電流に作用する容量成分を説明する図である。 有機ＥＬパネルの外観構成例を示す図である。 画素回路と駆動回路との接続関係を説明する図である。 遮光パターンを使用する場合の内部散乱光の伝搬経路を説明する図である。 形態例１に係る画素回路の構成例を示す図である。 階調輝度と最適な移動度補正時間との関係を説明する図である。 階調輝度に応じた移動度補正時間の最適化に使用する書込制御信号の信号波形を説明する図である。 形態例において提案する書込制御スキャナの回路構成を説明する図である。 形態例において提案する電源電圧パルスの波形例を説明する図である。 電源電圧パルスの発生回路系を説明する図である。 駆動電源発生部の内部構成例を説明する図である。 遮光パターンと図１６に示す書込制御信号を組み合わせる場合の技術的な効果を説明する図である。 他の給電形態を説明する図である。 画素回路内の接続形態を説明する図である。 他の給電形態を説明する図である。 画素回路内の接続形態を説明する図である。 電子機器の概念構成例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。

符号の説明

３１ 補助配線
６１ 有機ＥＬパネル
６３ 画素アレイ部
６５ 書込制御スキャナ
６７ 遮光パターン
８１ タイミングジェネレータ
８３ 駆動電源発生部

Claims (10)

1. アクティブマトリクス駆動方式に対応した画素回路を有するＥＬ表示パネルにおいて、
   前記画素回路を構成する薄膜トランジスタのチャネル層よりも上層に位置する金属配線材料の一部パターンを、前記薄膜トランジスタのチャネル領域を塞ぐようにレイアウトする
   ことを特徴とするＥＬ表示パネル。
2. 請求項１に記載のＥＬ表示パネルにおいて、
   前記一部パターンは、前記薄膜トランジスタの主電極との間に印加される最大電圧がカットオフ電圧以下に設定された固定電位線に接続される
   ことを特徴とするＥＬ表示パネル。
3. 請求項１に記載のＥＬ表示パネルにおいて、
   前記一部パターンは、前記薄膜トランジスタの主電極との間に印加される最大電圧がカットオフ電圧以下に設定されたパルス信号線に接続される
   ことを特徴とするＥＬ表示パネル。
4. 請求項１に記載のＥＬ表示パネルにおいて、
   前記一部パターンは、前記薄膜トランジスタのゲート電極の制御線に接続される
   ことを特徴とするＥＬ表示パネル。
5. 請求項１〜４のいずれか１つに記載のＥＬ表示パネルにおいて、
   前記一部パターンは、前記薄膜トランジスタの主電極を構成する金属配線材料で形成される
   ことを特徴とするＥＬ表示パネル。
6. アクティブマトリクス駆動方式に対応した画素回路を有するＥＬ表示パネルにおいて、
   前記画素回路を構成する薄膜トランジスタのチャネル層の上層を塞ぐように、遮光パターンをレイアウトした
   ことを特徴とするＥＬ表示パネル。
7. 請求項６に記載のＥＬ表示パネルにおいて、
   前記遮光パターンは、金属原子を注入した半導体材料で形成される
   ことを特徴とするＥＬ表示パネル。
8. 請求項６に記載のＥＬ表示パネルにおいて、
   前記遮光パターンは、有機材料で形成される
   ことを特徴とするＥＬ表示パネル。
9. アクティブマトリクス駆動方式に対応した画素回路と、前記画素回路を構成する薄膜トランジスタのチャネル層よりも上層に位置する金属配線材料の一部パターンを、前記薄膜トランジスタのチャネル領域を塞ぐようにレイアウトした構造とを有するＥＬ表示パネルと、
   システム全体の動作を制御するシステム制御部と、
   前記システム制御部に対する操作入力を受け付ける操作入力部と
   を有することを特徴とする電子機器。
10. アクティブマトリクス駆動方式に対応した画素回路と、前記画素回路を構成する薄膜トランジスタのチャネル層の上層を塞ぐようにレイアウトされる遮光パターンとを有するＥＬ表示パネルと、
    システム全体の動作を制御するシステム制御部と、
    前記システム制御部に対する操作入力を受け付ける操作入力部と
    を有することを特徴とする電子機器。