JP2009153316A - 電力変換装置 - Google Patents

Abstract

【課題】電力変換装置の小型化及び低損失化が可能となる対策にて効果的にサージを抑え半導体スイッチング素子の破壊を防止する電力変換装置を得る。
【解決手段】半導体スイッチング素子を備えた２つのアームを前記直流ライン間に直列接続し、出力極性が正から負、又は負から正に切り替わるときにスイッチングする出力極性固定アームと、半導体スイッチング素子を備えた２つのアームを前記直流ライン間に直列接続し、ＰＷＭスイッチングし出力値を調整するＰＷＭスイッチングアームとを備え、前記各直列接続点を交流端子として直流と交流間で電力変換する電力変換装置において、前記出力極性固定アームの前記各半導体スイッチング素子のドレイン端子とソース端子間にはそれぞれコンデンサを接続したものである
【選択図】図１

Description

本発明は、MOSFETなどのような半導体スイッチング素子を用いた電力変換装置に関するものである。

半導体素子を用いて構成される電力変換装置では、半導体素子のスイッチングの際にサージ電圧が発生する。スイッチングする際に電流が変化率di/dtで増減する場合、配線自身が持つ浮遊インダクタンスLに対して誘導電圧（L・di/dt）がスパイク状に発生する。
近年の技術の進歩により半導体スイッチング素子のスイッチング速度の高速化が進んでいるが、これにより電流変化率が高くなるため、発生するサージ電圧が高くなり破壊に至るケースがある。このため、上記サージ電圧抑制のために、スナバ技術、インダクタンス低減技術が考案されている（例えば、特許文献１参照）。

特開平８−２５１９０８号公報

従来のこの種の電力変換装置は、インバータ出力の正負が切り替わるときのみスイッチングする出力極性固定アームと常時ＰＷＭスイッチングし出力を調整しているＰＷＭスイッチングアームで構成され、その電力変換部のインバータを形成している。このＰＷＭスイッチングアームが高速にスイッチングした場合、回路内に存在するインダクタンスにより過大なサージ電圧が発生し、その際直流母線のＰＮライン間の電圧変動が同期して起こるため、出力極性固定アームのオフしている素子にもサージ電圧が重畳され、このオフしていた素子が破壊に至るケースがあった。特に還流ダイオードにより発生するリカバリーによるサージ電圧は非常に高い電圧変化率(dV/dt)、電圧ピーク値となること多い。この高い電圧変化率、電圧ピーク値を抑制するために、回路内にて特許文献1に用いられているようなＣＲスナバを用いた場合は電力変換装置の大型化、高コスト化に繋がるという問題点があった。

本発明は、前記のような問題点を解消するためになされたもので、電力変換装置の小型化及び低損失化が可能となる対策にて効果的にサージを抑え半導体スイッチング素子の破壊を防止する電力変換装置を得ることを目的とする。

本発明に係る電力変換装置は、直流ライン間に接続した入力コンデンサと、半導体スイッチング素子を備えた２つのアームを前記直流ライン間に直列接続し、前記各半導体スイッチング素子にはそれぞれ逆並列にダイオードを接続し、出力極性が正から負、又は負から正に切り替わるときにスイッチングする出力極性固定アームと、半導体スイッチング素子を備えた２つのアームを前記直流ライン間に直列接続し、前記各半導体スイッチング素子にはそれぞれ逆並列にダイオードを接続し、ＰＷＭスイッチングし出力値を調整するＰＷＭスイッチングアームとを備え、前記各直列接続点を交流端子として直流と交流間で電力変換する電力変換装置において、前記出力極性固定アームの前記各半導体スイッチング素子のドレイン端子とソース端子間にはそれぞれコンデンサを接続したものである。

また、本発明に係る電力変換装置は、直流ライン間に接続した入力コンデンサと、半導体スイッチング素子を備えた２つのアームを前記直流ライン間に直列接続し、前記各半導体スイッチング素子にはそれぞれ逆並列にダイオードを接続し、出力極性が正から負、又は負から正に切り替わるときにスイッチングする出力極性固定アームと、半導体スイッチング素子を備えた２つのアームを前記直流ライン間に直列接続し、前記各半導体スイッチング素子にはそれぞれ逆並列にダイオードを接続し、ＰＷＭスイッチングし出力値を調整するＰＷＭスイッチングアームとを備え、前記各直列接続点を交流端子として直流と交流間で電力変換する単相インバータである電力変換装置において、前記出力極性固定アームの前記各半導体スイッチング素子のドレイン端子とソース端子間にはそれぞれコンデンサを接続し、前記ＰＷＭスイッチングアームの前記各半導体スイッチング素子のドレイン端子とソース端子間には、前記出力極性固定アームの前記半導体スイッチング素子に接続した前記コンデンサの静電容量よりも小さい静電容量のコンデンサをそれぞれ接続したものである。

本発明の電力変換装置によれば、電力変換回路内に存在する浮遊インダクタンスにより発生するサージ電圧を、出力極性固定アーム側の各半導体スイッチング素子の両端にそれぞれコンデンサを接続することにより、半導体スイッチング素子に対してサージ電圧を効果的に抑制し半導体スイッチング素子の破壊を防止することができる。またＰＷＭスイッチングアーム側よりスイッチング回数の少ない出力極性固定アームの各半導体スイッチング素子にそれぞれコンデンサを接続しているので、コンデンサの充放電損失も少ない。そのため、電力変換装置の小型化及び低損失化が可能となる。

また、本発明の電力変換装置によれば、電力変換回路内に存在する浮遊インダクタンスにより発生するサージ電圧を、半導体スイッチング素子の両端に取り付けたコンデンサにより抑制しており、スイッチング回数の少ない出力極性固定アーム側に取り付けるコンデンサの静電容量を大きくし、スイッチング回数の多いＰＷＭスイッチングアーム側に取り付けるコンデンサの静電容量を小さくすることで、破壊しやすい半導体スイッチング素子に対してサージ電圧抑制効果を高め、且つコンデンサの充放電に伴う損失を低減できる。そのため電力変換装置の小型化及び低損失化が可能となる。

実施の形態１．
図１は、本発明の実施の形態１による電力変換装置の構成を示す回路図である。電力変換装置は、直流ライン間に半導体スイッチング素子Ｑａ，Ｑｂを直列接続して構成する出力極性固定アーム５、及び直流ライン間に半導体スイッチング素子Ｑｃ,Ｑｄを直列接続して構成するＰＷＭスイッチングアーム６をスイッチング制御し、（直流ＰラインとＮライン間の）直流電源１から得られる直流電力（電圧Ｖdd）を交流電力（電圧Ｖac）に変換し、出力フィルタ１１を通して電力系統に代表される交流負荷１２に供給する単相のフルブリッジインバータである。また実施の形態１では各半導体スイッチング素子は自己消弧形MOSFETであり、そのMOSFETにはそれぞれ逆並列にダイオードが接続されている。半導体スイッチング素子はゲート信号発生回路（図示せず）で制御される。図６は半導体スイッチング素子MOSFETを示し、ドレイン端子Ｄ、ソース端子Ｓ、ゲート端子Ｇを有し、ダイオード１３が半導体スイッチング素子に逆並列に接続されている。

またインバータ回路内には、図1のように配線によって、直流母線の入力コンデンサからMOSFETに代表される半導体スイッチング素子のドレイン端子とソース端子までに浮遊インダクタンス３,４が存在している。実際は他の配線部にもインダクタンスが存在するが浮遊インダクタンス３,４より十分小さいため説明を省略する。半導体スイッチング素子Ｑａのドレイン・ソース端子間にはコンデンサ（Ｃａ）７が、半導体スイッチング素子Ｑｂのドレイン・ソース端子間にはコンデンサ（Ｃｂ）８が取り付けられている。そして外部にて出力フィルタ１１（のＵ相とＶ相）,直流電源１,及び入力コンデンサ（Ｃin）２と接続される。入力コンデンサ（Ｃin）２は直流ライン間に接続されている。

図１の電力変換装置は次のように動作する。インバータが負荷１２に対して正極性の交流を出力する場合、出力極性固定アーム５のＱｂをオンさせ、半導体スイッチング素子ＱｃとＱｄをＰＷＭにてスイッチングし所定の電圧を出力する。同様に負電圧を出力する場合半導体スイッチング素子Ｑａをオンさせ、ＱｃとＱｄをＰＷＭにてスイッチングし所定の電圧を出力する。この動作にて上記インバータは直流電力を交流電力に変換している。

次にスイッチングにより半導体スイッチング素子に発生するサージ電圧について説明する。正極性の交流を出力する場合、半導体スイッチング素子Ｑｃがオフしている間は、半導体スイッチング素子Ｑｄ又はこの半導体スイッチング素子Ｑｄに逆並列に接続されているフリーホイールダイオード（以下FWD）とオン状態である半導体スイッチング素子Ｑｂを通り還流モードで電流が流れる。ブリッジされているアームの２個の半導体スイッチング素子Ｑｃ,Ｑｄ間にはスイッチングの際、短絡が生じないようデッドタイムと呼ばれる短絡防止期間が設けられており、そのアームの両素子は共にオフしているため、半導体スイッチング素子Ｑｃがオンする前には必ずＱｄのFWDを電流が流れている。よって半導体スイッチング素子ＱｄのFWDにはダイオードリカバリーが発生し、そのリカバリー電流は直流母線を半導体スイッチング素子ＱｃとＱｄのダイオードで短絡する経路で流れる短絡電流となる。

半導体スイッチング素子Ｑｄのドレイン・ソース端子間には、図２に示されるようなサージ電圧Ｖsg1が発生し、このサージ電圧は非常に高い電圧変化率（dV/dt）及びピーク値であることが多い。なお、Ｖ_DSは半導体スイッチング素子のドレイン・ソース間電圧である。半導体スイッチング素子Ｑｃでは、図３のような自己のスイッチング速度により発生するターンオフサージＶsg2が発生する。

同様にインバータが負極性の交流を出力する場合、半導体スイッチング素子Ｑｄがオフしている間は半導体スイッチング素子Ｑｃ又はこの半導体スイッチング素子Ｑｃに逆並列に接続されているFWDと半導体スイッチング素子Ｑａを通り還流モードで電流が流れる。よって半導体スイッチング素子Ｑｃには、図２のようなダイオードリカバリーによるサージ電圧が、半導体スイッチング素子Ｑｄには、図３のような自己のスイッチング速度により発生するターンオフサージが発生する。

図２に示されたダイオードリカバリーにより発生するサージ電圧Ｖsg1は次の式で求められる。
Ｖsg1＝L・d(irr)/dt
但し、irrはリカバリー電流である。
図３に示されたターンオフサージ電圧Ｖsg2は次の式で求められる。
Ｖsg2＝L・−d(ioff)/dt
但し、ioffはターンオフ電流である。
上式中のLはインバータ回路内部の浮遊インダクタンス３と４の総和となるインダクタンス値である。

上述のサージ電圧の発生はそのまま直流母線ＰＮライン間の電圧変動として現れる。よってＰＷＭスイッチングアーム６にて発生するサージ電圧は、出力極性固定アーム５のオフしている側の半導体スイッチング素子のドレイン・ソース間電圧に重畳する形で現れる。図４はＰＷＭスイッチングアーム６にてダイオードリカバリーによるサージ電圧が発生した場合の出力極性固定アーム５のオフしている半導体スイッチング素子のドレイン・ソース間電圧Ｖ_DSとリカバリーしているFWDに流れている電流Ｉを示している。リカバリー電流は母線であるＰＮライン間を短絡する経路であるため、その電流は大きくＰＮライン間電圧は低下しＶsg3も低下する。そしてリカバリーしているFWDの両端にサージ電圧が発生するとそのサージ電圧に同期してＶsg3が跳ね上がる。

浮遊のインダクタンス３と４が非常に大きく、発生するサージ電圧がその母線電圧Ｖddに対して無視できない大きさとなるような場合、そのサージ電圧は素子定格を超え破壊に至る結果となる。特にMOSFETの場合、そのMOSFETがアバランシェ耐量保証品であっても、通常スイッチングにより自己に発生するサージに関してはアバランシェ耐量保証されているが、オフ状態のままで起こるドレイン・ソース間の電圧変動に対しては、アバランシェ耐量による保証は難しく、破壊が起こり易いため、出力極性固定アーム５の半導体スイッチング素子ＱａとＱｂには特にサージの抑制が必要であった。

そこで実施の形態1では図１に示すように、出力極性固定アーム５の半導体スイッチング素子ＱａとＱｂのドレイン・ソース端子間にのみセラミックコンデンサに代表される高周波数特性の良い小型のコンデンサ７と８を挿入する。出力極性固定アーム５の半導体スイッチング素子ＱａとＱｂは、電力変換装置が運転中であるとき、どちらかがオンしているので、そのドレインとソース間に接続されたコンデンサは見かけ上、直流母線のＰＮライン間に接続されていることとなる。

半導体スイッチング素子ＱａとＱｂに関しては、ドレインとソースの直近にコンデンサ７と８を取り付けできることから、直流母線のＰＮライン間に接続するよりもインダクタンス低減効果は高く、サージ発生による半導体スイッチング素子のドレイン端子とソース端子間の電圧変動の電圧変化率（dV/dt）及び電圧ピーク値を抑えることができる。そしてＰＷＭスイッチングアーム６の半導体スイッチング素子に対してもＰＮライン間のコンデンサとなるため浮遊インダクタンスが低減されサージが抑制可能であるため、ＰＷＭスイッチングアーム６の半導体スイッチング素子Ｑｃ,Ｑｄへのコンデンサ又はスナバ回路の挿入は省略できる。

またコンデンサをドレイン・ソース端子間に挿入した場合、その素子がターンオンするごとにコンデンサに溜まった電荷が全て放電されエネルギー損失となるため、高周波数でスイッチングしているＰＷＭスイッチングアーム６ではなく、スイッチング回数の少ない（通常の正弦波を出力する場合は1周期にターンオン、ターンオフそれぞれ1回ずつ）出力極性固定アーム５側の半導体スイッチング素子のドレイン・ソース端子間に挿入（接続）したことによりエネルギー損失の増加を抑えることが可能である。

コンデンサ７と８の静電容量については、実際に観測されるサージ電圧の電圧変化率（dV/dt）により決定する。MOSFETに代表されるような半導体スイッチング素子には、電圧変化率（dV/dt）による破壊特性が存在しており、ある電圧変化率（dV/dt）を超えて高くなると急激に破壊が起こりやすくなる。このときの電圧変化率（dV/dt）をdV/dt破壊耐量閾値と呼ぶことにする。特に実施の形態１で取り上げているダイオードリカバリー時に発生するサージ電圧は非常に高い電圧変化率（dV/dt）で発生することが多い。よって実施の形態１にてサージ抑制のために取り付けるコンデンサには、使用する半導体スイッチング素子が持つdV/dt破壊耐量閾値未満にサージ電圧の電圧変化率（dV/dt）を低下させる効果のある静電容量以上の大きさとなるコンデンサを使用する。

実施の形態1では、高周波特性の良い、小型のセラミックコンデンサ２個のみでサージ電圧による半導体スイッチング素子の破壊防止を可能にしている。実施の形態１では、特許文献1に記載されているＣＲスナバを代表としたスナバ回路を用いる必要も無く、回路の小型化、低価格化及び電力変換装置としての低損失化を達成できる。
また、実施の形態1では、直流母線であるＰＮライン間にコンデンサを挿入するよりも、半導体スイッチング素子の各端子とコンデンサまで配線が短くなり、出力極性固定アームの各半導体スイッチング素子のドレイン・ソース端子間電圧を安定化させる効果は大きく、発生するサージ電圧のピーク値及び電圧変化率(dV/dt)を抑制可能である。

また、実施の形態１では、電力変換装置のＰＷＭスイッチングアームの半導体スイッチング素子がスイッチングした場合に、出力極性固定アームの半導体スイッチング素子に印加されるサージ電圧が直流母線電圧に対して無視できない大きさとなり、半導体スイッチング素子のドレイン端子とソース端子間の電圧がその素子の静耐圧を超えるような浮遊インダクタンスを直流母線の入力コンデンサからMOSFETに代表される半導体スイッチング素子のドレイン端子及びソース端子までに持つ場合に、出力極性固定アームを構成する半導体スイッチング素子のドレイン端子とソース端子間にコンデンサを挿入したものである。

そのため、インバータ回路内に存在する浮遊インダクタンスが、素子を破壊させるレベルのサージ電圧を発生する場合に、出力極性固定アーム側の半導体スイッチング素子の両端にコンデンサを取り付けるのみで、破壊しやすい特定の素子に対してサージ電圧を効果的に抑制し破壊を防ぎ、またＰＷＭスイッチングアーム側のサージ電圧も抑制できるため、ＰＷＭスイッチングアーム側への対策は省略できる。またスイッチング回数の少ない素子にコンデンサを挿入しているので、コンデンサの充放電損失も少ない。

実施の形態２．
図５は、実施の形態２による電力変換装置の構成を示す回路図である。各図において、同一符号は同一または相当部分を示し、説明を省略する。全ての半導体スイッチング素子Ｑａ,Ｑｂ,Ｑｃ,Ｑｄのドレイン・ソース間にはそれぞれセラミックコンデンサ（Ｃａ）７,（Ｃｂ）８，（Ｃｃ）９及び（Ｃｄ）１０が取り付けられている。

実施の形態１では、半導体スイッチング素子のスイッチングにより発生するサージの抑制に対して、出力極性固定アーム５の半導体スイッチング素子にコンデンサを挿入した。実施の形態２では、出力極性固定アーム５の半導体スイッチング素子と、ＰＷＭスイッチングアーム６の半導体スイッチング素子にそれぞれコンデンサを挿入した。ＰＷＭスイッチングアーム側にもドレイン・ソース間に直近でコンデンサを挿入したことにより、スイッチングした素子自体のサージ抑制効果が大きくなり、また出力極性固定アーム５のオフしている半導体スイッチング素子のドレイン・ソース端子間の電圧変動も抑えることができる。よって実施の形態1よりも高いサージ抑制効果を得ることができる。

但し、ＰＷＭスイッチングアーム６は高い周波数でスイッチング動作するため、スイッチング回数に比例して増加するコンデンサの充放電に伴う損失がコンデンサ９とコンデンサ１０では非常に多くなるため、ＰＷＭスイッチングアーム６の半導体スイッチング素子のドレイン・ソース端子間に付けるコンデンサ９とコンデンサ１０には、出力極性固定アーム５の半導体スイッチング素子に付けるコンデンサ７とコンデンサ８の静電容量よりも小さな静電容量のコンデンサを選定する。また充放電損失を十分少なくするために、５分の１以下となる静電容量のコンデンサを選択し、損失の増加を抑制する。

すべての実施の形態において、半導体スイッチング素子としてＳｉ（シリコン）のMOSFETを用いてもよいが、Ｓｉ（シリコン）のMOSFETよりもオン抵抗の小さいＳｉＣ（炭化珪素）のMOSFETを用いてもよい。ＳｉＣのMOSFETを半導体スイッチング素子として用いることにより，通電損失も低減されるため、低損失化と回路の小型化を実現することが可能となる。

本発明の実施の形態１による電力変換装置の構成を示す回路図である。 ダイオードのリカバリー時に発生するサージ電圧とリカバリー電流を示す図である。 半導体スイッチング素子のターンオフ時の電圧と電流を示す図である。 ＰＷＭスイッチングアームでリカバリーサージが発生したときの出力極性固定アームのオフしている半導体スイッチング素子のドレイン・ソース間電圧と半導体スイッチング素子に流れている電流を示す図である。 実施の形態２による電力変換装置の構成を示す回路図である。 半導体スイッチング素子MOSFETの端子説明図である。

符号の説明

１ 直流電源 ２ 入力コンデンサ
３ 浮遊インダクタンス ４ 浮遊インダクタンス
５ 出力極性固定アーム ６ ＰＷＭスイッチングアーム
７ コンデンサ ８ コンデンサ
９ コンデンサ １０ コンデンサ
１１ 出力フィルタ １２ 交流負荷
１３ ダイオード

Claims (6)

1. 直流ライン間に接続した入力コンデンサと、
   半導体スイッチング素子を備えた２つのアームを前記直流ライン間に直列接続し、前記各半導体スイッチング素子にはそれぞれ逆並列にダイオードを接続し、出力極性が正から負、又は負から正に切り替わるときにスイッチングする出力極性固定アームと、
   半導体スイッチング素子を備えた２つのアームを前記直流ライン間に直列接続し、前記各半導体スイッチング素子にはそれぞれ逆並列にダイオードを接続し、ＰＷＭスイッチングし出力値を調整するＰＷＭスイッチングアームとを備え、
   前記各直列接続点を交流端子として直流と交流間で電力変換する電力変換装置において、前記出力極性固定アームの前記各半導体スイッチング素子のドレイン端子とソース端子間にはそれぞれコンデンサを接続したことを特徴とする電力変換装置。
2. 前記出力極性固定アームの前記半導体スイッチング素子に接続する前記コンデンサの静電容量は、前記コンデンサを接続した場合に、前記出力極性固定アームの前記半導体スイッチング素子に印加されるサージ電圧の電圧変化率（dV/dt）を、前記出力極性固定アー
   ムの前記半導体スイッチング素子の持つ電圧変化率（dV/dt）による破壊特性に対して、
   その破壊耐量の閾値未満にサージ電圧を抑制可能とする大きさ以上の静電容量である請求項１記載の電力変換装置。
3. 前記出力極性固定アームの前記半導体スイッチング素子に接続する前記コンデンサは、セラミックコンデンサである請求項１記載の電力変換装置。
4. 直流ライン間に接続した入力コンデンサと、
   半導体スイッチング素子を備えた２つのアームを前記直流ライン間に直列接続し、前記各半導体スイッチング素子にはそれぞれ逆並列にダイオードを接続し、出力極性が正から負、又は負から正に切り替わるときにスイッチングする出力極性固定アームと、
   半導体スイッチング素子を備えた２つのアームを前記直流ライン間に直列接続し、前記各半導体スイッチング素子にはそれぞれ逆並列にダイオードを接続し、ＰＷＭスイッチングし出力値を調整するＰＷＭスイッチングアームとを備え、
   前記各直列接続点を交流端子として直流と交流間で電力変換する単相インバータである電力変換装置において、
   前記出力極性固定アームの前記各半導体スイッチング素子のドレイン端子とソース端子間にはそれぞれコンデンサを接続し、
   前記ＰＷＭスイッチングアームの前記各半導体スイッチング素子のドレイン端子とソース端子間には、前記出力極性固定アームの前記半導体スイッチング素子に接続した前記コンデンサの静電容量よりも小さい静電容量のコンデンサをそれぞれ接続したことを特徴とする電力変換装置。
5. 前記ＰＷＭスイッチングアームの前記半導体スイッチング素子に接続するコンデンサの静電容量は、前記出力極性固定アームの前記半導体スイッチング素子に接続するコンデンサの静電容量の５分の１以下である請求項４記載の電力変換装置。
6. 前記出力極性固定アームの前記半導体スイッチング素子に接続するコンデンサ、及び
   前記ＰＷＭスイッチングアームの前記半導体スイッチング素子に接続するコンデンサは、それぞれセラミックコンデンサである請求項４記載の電力変換装置。
   

Images