[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2009027200A - 絶縁ゲイト型半導体装置及びその作製方法 - Google Patents

絶縁ゲイト型半導体装置及びその作製方法 Download PDF

Info

Publication number
JP2009027200A
JP2009027200A JP2008282975A JP2008282975A JP2009027200A JP 2009027200 A JP2009027200 A JP 2009027200A JP 2008282975 A JP2008282975 A JP 2008282975A JP 2008282975 A JP2008282975 A JP 2008282975A JP 2009027200 A JP2009027200 A JP 2009027200A
Authority
JP
Japan
Prior art keywords
silicon nitride
silicon oxide
oxide film
film
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008282975A
Other languages
English (en)
Other versions
JP4503671B2 (ja
Inventor
Hongyong Zhang
宏勇 張
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008282975A priority Critical patent/JP4503671B2/ja
Publication of JP2009027200A publication Critical patent/JP2009027200A/ja
Application granted granted Critical
Publication of JP4503671B2 publication Critical patent/JP4503671B2/ja
Expired - Lifetime legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

【課題】チャネルへの可動イオンの侵入を防止するために適した薄膜トランジスタを提供することを目的とする。
【解決手段】基板上に形成された第1の窒化珪素膜と、第1の窒化珪素膜上に形成された第1の酸化珪素膜と、第1の酸化珪素膜上に形成され水素が添加された半導体層と、半導体層を覆って形成された第2の酸化珪素膜と、第2の酸化珪素膜上に形成された第2の窒化珪素膜と、第2の窒化珪素膜上に形成されたゲイト電極と、を有し、第2の窒化珪素膜は、チャネル形成領域と重なり、ソース領域及びドレイン領域とは重なっていない構造とする。
【選択図】図1

Description

本発明は、絶縁ゲイト型半導体装置、特に薄膜状の絶縁ゲイト型電界効果トランジスタ
(TFT)の構造およびその作製方法に関するものである。
近年、薄膜状絶縁ゲイト型電界効果トランジスタ(TFT)が盛んに研究されている。
例えば、本発明人等の発明である特願平4−30220や同4−38637には、ゲイト
電極として、アルミニウムやチタン、クロム、タンタル、シリコンを使用し、その周囲を
陽極酸化法によって形成した酸化アルミニウムで覆い、よって、ソース/ドレインとゲイ
ト電極の重なりを無くし、むしろオフセット状態とし、また、ソース/ドレイン領域をレ
ーザーアニールによって再結晶化せしめる作製方法およびTFTが記述されている。
このようなTFTは、従来のオフセットを有しないシリコンゲイトTFTやタンタルや
クロムのような高融点金属をゲイト電極とし、熱アニールによって活性化したTFTに比
較して優れた特性を示した。しかしながら、その特性を再現性よく得ることは困難であっ
た。
原因の1つは、外部からのナトリウム等の可動イオンの侵入によるものであった。特に
アルミニウム等の金属材料からなるゲイト電極の形成(スパッタ法や電子ビーム蒸着法が
使用される)やその後の陽極酸化の際に、外部からナトリウムが侵入する危険があったた
めである。特にスパッタ法では、ナトリウムの汚染が大きかった。しかしながら、スパッ
タ法は電子ビーム蒸着法よりも量産性に優れた方法であるので、コスト削減のためにはぜ
ひとも使用することが望まれた方法であった。
ナトリウムは、リンガラス等によってブロッキングされ、また、ゲッタリングされるこ
とが知られていた。したがって、ゲイト絶縁膜をリンガラスで形成することが一般にはお
こなわれていた。しかしながら、リンガラスを上記の特許の目的とする低温で作製するこ
とは困難であった。また、リンガラスをこのような低温で作製しようとすれば、酸化珪素
のゲイト絶縁膜に、例えばイオンドーピング法によって注入すると、ゲイト絶縁膜中に多
くの欠陥が生じ、かえって、TFTの特性を劣化させてしまうことがあった。
さらに、陽極酸化は100〜300Vもの高電圧を必要とし、ゲイト絶縁膜の破壊が懸
念される。すなわち、上記特許に示された技術範囲では、半導体被膜の上にゲイト絶縁膜
が形成され、その上にゲイト電極が存在するのであるが、陽極酸化時には、正に帯電した
ゲイト電極と浮遊状態の半導体被膜の間に電圧が生じ、ゲイト電極上の陽極酸化膜が厚く
なって、ゲイト電極と電解溶液間の抵抗が大きくなるにつれ、ゲイト電極からゲイト絶縁
膜、半導体被膜を介して電解溶液に流れる電流が増加する。そして、この電流のためにゲ
イト絶縁膜が破壊されてしまうことがある。
本発明は、このような現状を鑑みてなされたものである。すなわち、本発明は外部から
の可動イオンの侵入を防ぎ、さらに、ゲイト絶縁膜の破壊を防止して、信頼性を向上させ
ることを課題とする。
本発明の絶縁ゲイト型半導体装置は、絶縁基板上に少なくとも半導体層、絶縁膜層およ
びアルミニウム、クロム、チタン、タンタル、シリコンのいずれか、あるいはそれらの合
金またはそれらの多層からなるゲイト電極を有し、絶縁膜層は、酸化アルミニウム単層、
酸化珪素単層、窒化珪素単層、窒化アルミニウム単層、酸化アルミニウム層と窒化珪素層
の2層、酸化アルミニウム層と酸化珪素層の2層、窒化珪素層と酸化珪素層の2層、また
は酸化アルミニウム層と酸化珪素層と窒化珪素層の3層からなる。例えば、アルミニウム
ゲイト電極とゲイト絶縁膜の間に窒化珪素膜を介在させるものである。窒化珪素の組成は
シリコンを1としたとき、窒素の比率は1から4/3、より好ましくは1.2から4/3
の間が望ましい。もちろん、窒素とシリコン以外に水素や酸素が添加されていてもよい。
この窒化珪素被膜は、ナトリウム等の可動イオンをブロッキングする効果があるので、
ゲイト電極その他からチャネル領域に可動イオンが侵入することを防止する効果を有する
だけでなく、通常のゲイト絶縁膜である酸化珪素に比べて、導電性がよいのでゲイト電極
と、その下の半導体領域(チャネル領域)との間に過剰な電圧がかからず、ゲイト絶縁膜
の破壊が防げるという特徴をも有する。
したがって、半導体領域とゲイト絶縁膜を形成し、その後に、前記窒化珪素膜を形成し
、しかる後にゲイト電極を形成するためのアルミニウム電極を形成する。アルミニウム電
極を陽極酸化している間には、この窒化珪素膜は、基板全面にわたって、一体として存在
していると、基板全面にわたって、陽極電位がほぼ一定に保たれるので望ましい。
また、本発明の絶縁ゲイト型半導体装置の作製方法は、絶縁基板上に半導体領域を形成
する工程と、前記半導体領域上に、酸化アルミニウム単層、酸化珪素単層、窒化珪素単層
、窒化アルミニウム単層、酸化アルミニウム層と窒化珪素層の2層、酸化アルミニウム層
と酸化珪素層の2層、窒化珪素層と酸化珪素層の2層、または酸化アルミニウム層と酸化
珪素層と窒化珪素層の3層からなる絶縁膜層を形成する工程と、前記絶縁膜層上にアルミ
ニウム、クロム、チタン、タンタル、シリコンのいずれか、あるいはそれらの合金または
それらの多層を主体とする金属被膜を形成する工程と、前記金属被膜に、電解溶液中で電
流を通じて、その表面に酸化物層を形成する工程とを有することを特徴とする。
本発明の絶縁ゲイト型半導体装置およびその作製方法において、前記ゲイト電極(前記
金属被膜)が珪素とアルミニウムの合金からなるときは、前記ゲイト電極(前記金属被膜
)は珪素が0.5〜3%添加されたアルミニウム層からなる。
以上のように、ゲイト電極と半導体層(チャネル領域)の間に窒化珪素膜、酸化珪素膜
、酸化アルミニウム膜、窒化アルミニウム膜、またはそれらの多層膜を形成することによ
って、可動イオンの侵入を防止し、また、ゲイト電極の陽極酸化時のゲイト絶縁膜の破壊
を防止することができた。
以下に実施例を示し、より詳細に本発明を説明する。
図1には本実施例の作製工程断面図を示す。なお、本実施例の詳細な条件は、本発明人
らの出願した特願平4−30220、あるいは同4−38637とほとんど同じであるの
で、特別には詳述しない。まず、基板101として日本電気硝子社製のN−0ガラスを使
用した。このガラスは歪温度が高いけれども、リチウムが多く含まれ、また、ナトリウム
もかなりの量が存在する。そこで、基板からのこれら可動イオンの侵入を阻止する目的で
、プラズマCVD法もしくは減圧CVD法で窒化珪素膜102を厚さ10〜50nmだけ
形成する。さらに、下地の酸化珪素皮膜103を厚さ100〜800nmだけ、スパッタ
法によって形成した。その上にアモルファスシリコン被膜をプラズマCVD法によって2
0〜100nmだけ形成し、600℃で12〜72時間、窒素雰囲気中でアニールし、結
晶化させた。さらに、これをフォトリソグラフィー法と反応性イオンエッチング(RIE
)法によってパターニングして、図1(A)に示すように島状の半導体領域104(Nチ
ャネルTFT用)と105(PチャネルTFT用)とを形成した。
さらに、酸化珪素をターゲットとする酸素雰囲気中でのスパッタ法によって、ゲイト酸
化膜106を厚さ50〜200nmだけ堆積した。さらに、窒化珪素膜107をプラズマ
CVD法もしくは減圧CVD法によって、厚さ2〜20nm、好ましくは8〜11nmだ
け堆積した。
次に、スパッタリング法もしくは電子ビーム蒸着法によってアルミニウム被膜を形成し
て、これを混酸(5%の硝酸を添加した燐酸溶液)によってパターニングし、ゲイト電極
・配線108〜111を形成した。このようにして、TFTの外形を整えた。
さらに、電解溶液中でゲイト電極・配線108〜111に電流を通じ、陽極酸化法によ
って、酸化アルミニウム膜112〜115を形成した。陽極酸化の条件としては、本発明
人等の発明である特願平4−30220に記述された方法を採用した。ここまでの様子を
図1(B)に示す。
次に、公知のイオン注入法によって、半導体領域104にはN型の不純物を、半導体領
域105にはP型の不純物を注入し、N型不純物領域(ソース、ドレイン)116とP型
不純物領域117を形成した。この工程は公知のCMOS技術を使用した。さらに、反応
性イオンエッチング法によってゲイト電極・配線部の下に存在するもの以外の窒化珪素1
07を除去した。この工程はウェットエッチングによっても代用できる。その際には、陽
極酸化膜である酸化アルミニウムと窒化珪素のエッチングレイトの違いを利用して、酸化
アルミニウムをマスクとしてセルフアライン的にエッチングできる。
このようにして、図1(D)に示されるような構造が得られた。なお、当然のことなが
ら、先のイオン注入によって不純物の注入された部分の結晶性は著しく劣化し、実質的に
非結晶状態(アモルファス状態、あるいはそれに近い多結晶状態)になっている。そこで
、レーザーアニールによって結晶性を回復させた。この工程は、600〜850℃の熱ア
ニールによってもよい。レーザーアニールの条件は、例えば、特願平4−30220に記
述されたものを使用した。レーザーアニール後は、250〜450℃の水素雰囲気(1〜
700torr、このましくは500〜700torr)で30分〜3時間、アニールを
おこない、半導体領域に水素を添加し、格子欠陥(ダングリングボンド等)を減らした。
このようにして、素子の形状を整えた。その後は、通常のように、酸化珪素のスパッタ
成膜によって層間絶縁物118を形成し、公知のフォトリソグラフィー技術によって電極
用孔を形成して、半導体領域あるいはゲイト電極・配線の表面を露出させ、最後に、第2
の金属被膜(アルミニウムあるいはクロム)を選択的に形成して、これを電極・配線11
9〜121とした。ここで、第1の金属配線108、111上を第2の金属配線119、
121が横断する。以上のようにして、NTFT122とPTFT123を形成できた。
図2には本実施例の作製工程断面図を示す。なお、本実施例の詳細な条件は、本発明人
らの出願した特願平4−30220とほとんど同じであるので、特別には詳述しない。ま
ず、基板201として日本電気硝子社製のN−0ガラスを使用し、プラズマCVD法もし
くは減圧CVD法で窒化珪素膜202を厚さ10〜50nmだけ形成した。さらに、下地
の酸化珪素皮膜203を厚さ100〜800nmだけ、スパッタ法によって形成した。そ
の上にアモルファスシリコン被膜をプラズマCVD法によって20〜100nmだけ形成
し、600℃で12〜72時間、窒素雰囲気中でアニールし、結晶化させた。さらに、こ
れをパターニングして、図2(A)に示すように島状の半導体領域204(NチャネルT
FT用)と205(PチャネルTFT用)とを形成した。
さらに、スパッタ法によって、ゲイト酸化膜206を厚さ50〜200nmだけ堆積し
た。さらに、窒化珪素膜207をプラズマCVD法もしくは減圧CVD法によって、厚さ
2〜20nm、好ましくは8〜11nmだけ堆積した。
次に、スパッタリング法もしくは電子ビーム蒸着法によってアルミニウム被膜を形成し
て、これをパターニングし、ゲイト電極・配線208〜211を形成した。このようにし
て、図2(A)のようにTFTの外形を整えた。
さらに、電解溶液中でゲイト電極・配線208〜211に電流を通じ、陽極酸化法によ
って、酸化アルミニウム膜212〜215を形成した。陽極酸化の条件としては、本発明
人等の発明である特願平3−30220に記述された方法を採用した。ここまでの様子を
図2(B)に示す。
次に、図2(C)に示すように、反応性イオンエッチング法によってゲイト電極・配線
部の下に存在するもの以外の窒化珪素207および酸化珪素206を除去し、半導体領域
204、205を露出させた。この工程はウェットエッチングによっても代用できる。そ
の際には、陽極酸化膜である酸化アルミニウムと窒化珪素、酸化珪素のエッチングレイト
の違いを利用して、酸化アルミニウムをマスクとしてセルフアライン的にエッチングでき
る。さらに、本発明人等の発明であるレーザードーピング技術(特願平3−283981
)によって、半導体領域204にはN型の不純物を、半導体領域205にはP型の不純物
をドーピングし、N型不純物領域(ソース、ドレイン)216とP型不純物領域217を
形成した。この工程は特願平3−283981に記述されるようなCMOS技術を使用し
た。
このようにして、図2(D)に示されるような構造が得られた。なお、レーザードーピ
ング法では、不純物の注入とアニールが同時におこなわれるため、実施例1のようなレー
ザーアニールや熱アニールの工程は不要である。レーザードーピング後は、250〜45
0℃の水素雰囲気(1〜700torr、このましくは500〜700torr)で30
分〜3時間、アニールをおこない、半導体領域に水素を添加し、格子欠陥(ダングリング
ボンド等)を減らした。
このようにして、素子の形状を整えた。その後は、通常のように、酸化珪素のスパッタ
成膜によって層間絶縁物218を形成し、公知のフォトリソグラフィー技術によって電極
用孔を形成して、半導体領域あるいはゲイト電極・配線の表面を露出させ、最後に、第2
の金属被膜(アルミニウムあるいはクロム)を選択的に形成して、これを電極・配線21
9〜221とした。以上のようにして、NTFT222とPTFT223を形成できた。
図3には本実施例の作製工程断面図を示す。なお、本実施例の詳細な条件は、本発明人
らの出願した特願平4−30220とほとんど同じであるので、特別には詳述しない。ま
ず、基板301として日本電気硝子社製のN−0ガラスを使用し、プラズマCVD法もし
くは減圧CVD法で窒化珪素膜302を厚さ10〜50nmだけ形成した。さらに、下地
の酸化珪素皮膜303を厚さ100〜800nmだけ、スパッタ法によって形成した。そ
の上にアモルファスシリコン被膜をプラズマCVD法によって20〜100nmだけ形成
し、600℃で12〜72時間、窒素雰囲気中でアニールし、結晶化させた。さらに、こ
れをパターニングして、図3(A)に示すように島状の半導体領域304(NチャネルT
FT用)と305(PチャネルTFT用)とを形成した。
さらに、スパッタ法によって、ゲイト酸化膜306を厚さ50〜200nmだけ堆積し
た。さらに、窒化珪素膜307をプラズマCVD法もしくは減圧CVD法によって、厚さ
2〜20nm、好ましくは8〜11nmだけ堆積した。
次に、スパッタリング法もしくは電子ビーム蒸着法によってアルミニウム被膜を形成し
て、これをパターニングし、ゲイト電極・配線308〜311を形成した。このようにし
て、図3(A)のようにTFTの外形を整えた。
さらに、電解溶液中でゲイト電極・配線308〜311に電流を通じ、陽極酸化法によ
って、酸化アルミニウム膜312〜315を形成した。陽極酸化の条件としては、本発明
人等の発明である特願平4−30220に記述された方法を採用した。ここまでの様子を
図3(B)に示す。
次に、公知のプラズマイオンドーピング法によって、半導体領域304にはN型の不純
物を、半導体領域305にはP型の不純物を注入し、N型不純物領域(ソース、ドレイン
)316とP型不純物領域317を形成した。この工程は公知のCMOS技術を使用した
。プラズマからは、不純物元素以外に、ガスソースの希釈剤として用いられている水素も
イオン化し、半導体領域中に注入された。この工程は公知のイオン注入法によってもおこ
なえるが、後で示す理由から水素イオンも別に注入することが求められる。
このようにして、図3(D)に示されるような構造が得られた。なお、当然のことなが
ら、先のイオン注入によって不純物の注入された部分の結晶性は著しく劣化し、実質的に
非結晶状態(アモルファス状態、あるいはそれに近い多結晶状態)になっている。そこで
、レーザーアニールによって結晶性を回復させた。この工程は、600〜850℃の熱ア
ニールによってもよい。レーザーアニールの条件は、例えば、特願平4−30220に記
述されたものを使用した。ただし、窒化珪素膜307は、波長250nm以下の短波長紫
外線を透過しないので、XeClレーザー(波長308nm)やXeFレーザー(波長3
51nm)を使用した。
レーザーアニール後は、250〜450℃の水素雰囲気(1〜700torr、このま
しくは500〜700torr)で30分〜3時間、アニールをおこない、半導体中の格
子欠陥(ダングリングボンド等)を減らした。実際には、窒化珪素膜307が存在する為
に、半導体領域の内と外では水素のやりとりはほとんどない。したがって、例えば、プラ
ズマドーピング法では、水素原子も多量に半導体領域中に注入されるけれども、イオン注
入法では、別に水素イオン注入の工程を必要とする。また、プラズマドーピング法でも、
水素の量が不十分であれば、別に水素をドーピングしなければならない。
このようにして、素子の形状を整えた。その後は、通常のように、酸化珪素のスパッタ
成膜によって層間絶縁物318を形成し、公知のフォトリソグラフィー技術によって電極
用孔を形成して、半導体領域あるいはゲイト電極・配線の表面を露出させ、最後に、第2
の金属被膜(アルミニウムあるいはクロム)を選択的に形成して、これを電極・配線31
9〜321とした。以上のようにして、NTFT322とPTFT323を形成できた。
本発明人らの発明であり、平成4年2月25日出願の『薄膜状絶縁ゲイト型半導体装置
およびその作製方法』(出願人、株式会社半導体エネルギー研究所、整理番号P0020
42−01乃至P002044−03、以上3件)に記述される2層のチャネルを有する
TFTに関して、本発明を適用した例を図2に示す。
すなわち、図4、図5、図6において、401、501、601はNチャネルTFT、
402、402、402はPチャネルTFTであり、その各図においてチャネル領域の第
1の層408、410、508、510、508、510はいずれも実質的にアモルファ
スシリコンからなっている。その厚さは20〜200nmであった。
また、407、409、507、509、607、609は実質的に多結晶もしくはセ
ミアモルファス状態のシリコンで、その厚さは20〜200nmである。さらに、404
、406、504、506、604、606は酸化珪素からできたゲイト絶縁膜であり、
厚さは50〜300nmである。そして、403、405、503、505、603、6
05は実施例1〜3と同じように形成された厚さ2〜20nmの窒化珪素膜である。これ
らの構造については、上記の特許出願あるいは実施例1の記述に基づいて作製された。
本発明による半導体装置の作製工程図(断面)を示す。 本発明による半導体装置の作製工程図(断面)を示す。 本発明による半導体装置の作製工程図(断面)を示す。 従来例による半導体装置の構造例を示す。 従来例による半導体装置の構造例を示す。 従来例による半導体装置の構造例を示す。
符号の説明
101 絶縁基板
102 ブロッキング層(窒化珪素)
103 ブロッキング層(酸化珪素)
104 半導体領域(NチャネルTFT用)
105 半導体領域(PチャネルTFT用)
106 ゲイト絶縁膜
107 窒化珪素膜
108〜111 ゲイト電極・配線(アルミニウム)
112〜115 陽極酸化物層
116 N型不純物領域
117 P型不純物領域
118 層間絶縁物
119〜121 第2層金属配線
122 NTFT
123 PTFT

Claims (5)

  1. 基板上に形成された第1の窒化珪素膜と、
    前記第1の窒化珪素膜上に形成された第1の酸化珪素膜と、
    前記第1の酸化珪素膜上に形成され水素が添加された半導体層と、
    前記半導体層を覆って形成された第2の酸化珪素膜と、
    前記第2の酸化珪素膜上に形成された第2の窒化珪素膜と、
    前記第2の窒化珪素膜上に形成されたゲイト電極と、を有し、
    前記第2の窒化珪素膜は、前記半導体層のチャネル形成領域と重なっており、且つ、前記半導体層のソース領域及びドレイン領域とは重なっていないことを特徴とする絶縁ゲイト型半導体装置。
  2. 基板上に形成された第1の窒化珪素膜と、
    前記第1の窒化珪素膜上に形成された第1の酸化珪素膜と、
    前記第1の酸化珪素膜上に形成され水素が添加された半導体層と、
    前記半導体層を覆って形成された第2の酸化珪素膜と、
    前記第2の酸化珪素膜上に形成された第2の窒化珪素膜と、
    前記第2の窒化珪素膜上に形成されたゲイト電極と、
    前記半導体層と、前記第2の酸化珪素膜と、前記第2の窒化珪素膜と、前記ゲイト電極と、を覆って形成された層間絶縁膜と、
    前記層間絶縁膜と、前記第2の酸化珪素膜と、に形成されたコンタクトホールを介して前記半導体層に電気的に接続されている配線と、を有し、
    前記第2の窒化珪素膜は、前記半導体層のチャネル形成領域と重なっており、且つ、前記半導体層のソース領域及びドレイン領域とは重なっていないことを特徴とする絶縁ゲイト型半導体装置。
  3. 請求項2において、
    前記層間絶縁膜は、酸化珪素膜であることを特徴とする絶縁ゲイト型半導体装置。
  4. 基板上に第1の窒化珪素膜を形成する工程と、
    前記第1の窒化珪素膜上に第1の酸化珪素膜を形成する工程と、
    前記第1の酸化珪素膜上に島状の半導体層を形成する工程と、
    前記半導体層を覆って第2の酸化珪素膜を形成する工程と、
    前記第2の酸化珪素膜上に第2の窒化珪素膜を形成する工程と、
    前記第2の窒化珪素膜上にゲイト電極を形成する工程と、
    前記半導体層のソース領域及びドレイン領域となる領域上の前記第2の窒化珪素膜を除去して前記第2の酸化珪素膜を露出させる工程と、
    前記半導体層に水素を添加する工程と、
    を有することを特徴とする絶縁ゲイト型半導体装置の作製方法。
  5. 基板上に第1の窒化珪素膜を形成する工程と、
    前記第1の窒化珪素膜上に第1の酸化珪素膜を形成する工程と、
    前記第1の酸化珪素膜上に島状の半導体層を形成する工程と、
    前記半導体層を覆って第2の酸化珪素膜を形成する工程と、
    前記第2の酸化珪素膜上に第2の窒化珪素膜を形成する工程と、
    前記第2の窒化珪素膜上にゲイト電極を形成する工程と、
    前記半導体層のソース領域及びドレイン領域となる領域上の前記第2の窒化珪素膜を除去して前記第2の酸化珪素膜を露出させる工程と、
    前記第2の酸化珪素膜を介して前記半導体層に水素を添加する工程と、
    を有することを特徴とする絶縁ゲイト型半導体装置の作製方法。
JP2008282975A 1992-04-06 2008-11-04 半導体装置の作製方法 Expired - Lifetime JP4503671B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008282975A JP4503671B2 (ja) 1992-04-06 2008-11-04 半導体装置の作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11302792 1992-04-06
JP2008282975A JP4503671B2 (ja) 1992-04-06 2008-11-04 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004218918A Division JP4247165B2 (ja) 1992-04-06 2004-07-27 絶縁ゲイト型半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2009027200A true JP2009027200A (ja) 2009-02-05
JP4503671B2 JP4503671B2 (ja) 2010-07-14

Family

ID=14601615

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000191238A Withdrawn JP2001028447A (ja) 1992-04-06 2000-06-26 絶縁ゲイト型半導体装置
JP2008282975A Expired - Lifetime JP4503671B2 (ja) 1992-04-06 2008-11-04 半導体装置の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2000191238A Withdrawn JP2001028447A (ja) 1992-04-06 2000-06-26 絶縁ゲイト型半導体装置

Country Status (1)

Country Link
JP (2) JP2001028447A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010089988A1 (ja) * 2009-02-06 2010-08-12 シャープ株式会社 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123174A (ja) * 2005-10-31 2007-05-17 Canon Inc 有機エレクトロルミネッセンス素子

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58118154A (ja) * 1982-01-07 1983-07-14 Seiko Epson Corp 半導体集積回路装置
JPS6114762A (ja) * 1984-06-29 1986-01-22 Toshiba Corp 薄膜電界効果トランジスタの製造方法
JPS6148979A (ja) * 1984-08-17 1986-03-10 Seiko Epson Corp 多結晶シリコン薄膜トランジスタの製造方法
JPS63194326A (ja) * 1987-02-06 1988-08-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS6423575A (en) * 1987-07-17 1989-01-26 Sharp Kk Thin film transistor
JPH01265568A (ja) * 1988-04-15 1989-10-23 Seiko Epson Corp 半導体装置の製造方法
JPH0320046A (ja) * 1989-06-16 1991-01-29 Matsushita Electron Corp 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58118154A (ja) * 1982-01-07 1983-07-14 Seiko Epson Corp 半導体集積回路装置
JPS6114762A (ja) * 1984-06-29 1986-01-22 Toshiba Corp 薄膜電界効果トランジスタの製造方法
JPS6148979A (ja) * 1984-08-17 1986-03-10 Seiko Epson Corp 多結晶シリコン薄膜トランジスタの製造方法
JPS63194326A (ja) * 1987-02-06 1988-08-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS6423575A (en) * 1987-07-17 1989-01-26 Sharp Kk Thin film transistor
JPH01265568A (ja) * 1988-04-15 1989-10-23 Seiko Epson Corp 半導体装置の製造方法
JPH0320046A (ja) * 1989-06-16 1991-01-29 Matsushita Electron Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010089988A1 (ja) * 2009-02-06 2010-08-12 シャープ株式会社 半導体装置

Also Published As

Publication number Publication date
JP4503671B2 (ja) 2010-07-14
JP2001028447A (ja) 2001-01-30

Similar Documents

Publication Publication Date Title
JP3277895B2 (ja) 薄膜トランジスタの製造方法
US5891766A (en) MIS semiconductor device and method of fabricating the same
US5308998A (en) Insulated gate field effect semiconductor devices having a LDD region and an anodic oxide film of a gate electrode
JP3335757B2 (ja) 陽極酸化方法
JP2014150274A (ja) 半導体装置
KR20010006941A (ko) 반도체장치의 제조방법
JP4503671B2 (ja) 半導体装置の作製方法
JP3556241B2 (ja) 絶縁ゲイト型半導体装置の作製方法
JP2805590B2 (ja) 半導体装置の作製方法
JP4247165B2 (ja) 絶縁ゲイト型半導体装置の作製方法
KR101737034B1 (ko) 박막트랜지스터 제조 방법 및 박막트랜지스터
JP3141979B2 (ja) 半導体装置およびその作製方法
JP3501977B2 (ja) 半導体装置
JP3071939B2 (ja) 絶縁ゲイト型半導体装置の作製方法
JP3071940B2 (ja) 絶縁ゲイト型半導体装置の作製方法
JP4197270B2 (ja) 半導体集積回路の作製方法
JP3291069B2 (ja) 半導体装置とその作製方法
KR0139322B1 (ko) 절연게이트형 박막트랜지스터
JP3393834B2 (ja) 半導体装置の作製方法
JPH07321337A (ja) 半導体集積回路およびその作製方法
JP3315190B2 (ja) 薄膜トランジスタの作製方法
JP4090084B2 (ja) 半導体装置の作製方法
JP3360057B2 (ja) 半導体装置
JPH09107104A (ja) コプラナ型薄膜トランジスタ及びその製造方法
JPH10313119A (ja) 絶縁ゲイト型電界効果半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20081126

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091109

A02 Decision of refusal

Effective date: 20091215

Free format text: JAPANESE INTERMEDIATE CODE: A02

A521 Written amendment

Effective date: 20100308

Free format text: JAPANESE INTERMEDIATE CODE: A523

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Effective date: 20100331

Free format text: JAPANESE INTERMEDIATE CODE: A911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100421

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

EXPY Cancellation because of completion of term