JP2009026946A - Surface mounted electronic circuit unit - Google Patents
Surface mounted electronic circuit unit Download PDFInfo
- Publication number
- JP2009026946A JP2009026946A JP2007188385A JP2007188385A JP2009026946A JP 2009026946 A JP2009026946 A JP 2009026946A JP 2007188385 A JP2007188385 A JP 2007188385A JP 2007188385 A JP2007188385 A JP 2007188385A JP 2009026946 A JP2009026946 A JP 2009026946A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- circuit unit
- land
- electronic circuit
- pedestal member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims abstract description 60
- 229910000679 solder Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 18
- 238000004080 punching Methods 0.000 claims abstract description 16
- 238000003825 pressing Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 3
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 230000002093 peripheral effect Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 239000010410 layer Substances 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007665 sagging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
Description
本発明は、配線パターンやランドが設けられた回路基板に電子部品を搭載してモジュール化した電子回路ユニットに係り、特に、回路基板の下面側に半田ボールを配設してマザー基板の上面に実装されるようにした面実装型電子回路ユニットに関する。 The present invention relates to an electronic circuit unit in which electronic components are mounted on a circuit board provided with wiring patterns and lands, and in particular, a solder ball is disposed on the lower surface side of the circuit board to provide an upper surface of the mother board. The present invention relates to a surface-mounting electronic circuit unit that is to be mounted.
この種の電子回路ユニットは、回路基板に搭載された電子部品が半田ボールを介してマザー基板と導通されるようになっており、例えば近距離無線装置等の電子機器に広く採用されている。かかる電子回路ユニットの回路基板には少なくとも上面に配線パターンが形成されており、回路基板に搭載された電子部品は該配線パターンに接続されている。また、回路基板の下面にはスルーホール導体等を介して該配線パターンに接続されたランド群が形成されており、これらランド群にそれぞれ半田ボールが付設されている。そして、マザー基板の上面に形成されている外部回路のランド群に電子回路ユニットの半田ボール群を位置合わせしてリフロー半田を行うことにより、溶融後に固化した半田ボール群を介して電子回路ユニットの電子部品が外部回路のランドと導通されるようになっている。 This type of electronic circuit unit is configured so that an electronic component mounted on a circuit board is electrically connected to a mother board via a solder ball, and is widely used in electronic devices such as short-range wireless devices. A wiring pattern is formed on at least the upper surface of the circuit board of the electronic circuit unit, and electronic components mounted on the circuit board are connected to the wiring pattern. In addition, land groups connected to the wiring pattern through through-hole conductors or the like are formed on the lower surface of the circuit board, and solder balls are attached to the land groups, respectively. Then, by reflow soldering by aligning the solder ball group of the electronic circuit unit to the land group of the external circuit formed on the upper surface of the mother substrate, the electronic circuit unit of the electronic circuit unit is passed through the solder ball group solidified after melting. The electronic component is connected to the land of the external circuit.
ところで、この種の電子回路ユニットをマザー基板上に載置してリフロー半田を行うと半田ボールが溶融するため、電子回路ユニットの回路基板の下面側にはリフロー半田時に溶融しない金属製の台座部材を配設しておくことが望まれる。すなわち、所定の高さ寸法に設定された台座部材を予め回路基板の下面側の複数箇所に配設しておき、これら台座部材によって電子回路ユニットがマザー基板上で安定した姿勢に保持されるようにしておくことにより、リフロー半田時にも回路基板の下面とマザー基板の上面との間隔が精度よく保たれるため、実装不良を回避できて半田ボール群の高密度化も図りやすくなる。 By the way, when this type of electronic circuit unit is placed on the mother board and reflow soldering is performed, the solder balls are melted. Therefore, on the lower surface side of the circuit board of the electronic circuit unit, a metal base member that does not melt during reflow soldering It is desirable to arrange. That is, pedestal members set to a predetermined height are arranged in advance at a plurality of locations on the lower surface side of the circuit board so that the electronic circuit unit is held in a stable posture on the mother board by these pedestal members. By doing so, the distance between the lower surface of the circuit board and the upper surface of the mother substrate can be maintained with high accuracy even during reflow soldering, so that mounting defects can be avoided and the density of the solder balls can be easily increased.
かかる台座部材として金属球体を用いたものも知られているが、剥離強度を高めるという観点から、表面に半田膜が形成された金属板を打ち抜いて台座部材となし、この台座部材を回路基板の下面の所定のランドに半田接合するという構成の電子回路ユニットが従来提案されている(例えば、特許文献1参照)。このように板状の台座部材を用いると、その上面と下面が平坦面となるため、回路基板のランドと台座部材との間や、マザー基板と台座部材との間に、多くの半田を介在させて台座部材の剥離強度を高めることができる。
しかしながら、前述したように金属板から打ち抜かれた台座部材を用いている従来の電子回路ユニットは、回路基板のランドと対向する台座部材の上面側に打ち抜き加工時のダレが存しているか否かに応じて、該ランドと台座部材との間隔が異なってしまうため、マザー基板上で回路基板に傾きが生じやすいという問題があった。すなわち、電子回路ユニットの製造過程において、金属板から打ち抜かれた台座部材には、片面の周縁にダレが形成されて他面の周縁にバリが形成されてしまい、且つ、台座部材は天地を区別されることなく自動供給機により一括して回路基板へ供給されるので、回路基板のランドに半田接合される台座部材の対向面がダレ面の場合もあればバリ面の場合もある。そして、図6に示すように台座部材30のダレ面30aが回路基板31のランド32と対向している場合には、ダレによって面取りされた部分(上面周縁部)に半田33が流れ込むため、台座部材30の上面とランド32との間に介在する半田層が薄くなり、よって台座部材30とランド32との間隔が若干狭くなる。しかるに、図7に示すように台座部材30のバリ面30bが回路基板31のランド32と対向している場合には、上面周縁部への半田33の流れ込みがないため、台座部材30の上面とランド32との間に介在する半田層が厚くなり、よって台座部材30とランド32との間隔が若干広くなる。したがって、回路基板31の下面側に配設されている複数の台座部材30の下面の高さ位置にばらつきが生じやすく、それゆえマザー基板上で回路基板31に傾きが生じて実装不良を引き起こす虞があった。
However, as described above, the conventional electronic circuit unit using the pedestal member punched from the metal plate has a sag at the time of punching on the upper surface side of the pedestal member facing the land of the circuit board. Accordingly, since the distance between the land and the pedestal member is different, there is a problem that the circuit board tends to be inclined on the mother board. That is, in the manufacturing process of the electronic circuit unit, the pedestal member punched from the metal plate has a sag formed on the peripheral edge of one surface and a burr formed on the peripheral edge of the other surface, and the pedestal member distinguishes the top and bottom. Since they are supplied to the circuit board all at once by the automatic feeder, the opposing surface of the pedestal member soldered to the land of the circuit board may be a sagging surface or a burr surface. As shown in FIG. 6, when the
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、台座部材が半田接合される回路基板の傾きに起因する実装不良を防止できる電子回路ユニットを提供することにある。 The present invention has been made in view of the actual situation of the prior art, and an object of the present invention is to provide an electronic circuit unit capable of preventing a mounting failure due to an inclination of a circuit board to which a base member is soldered. is there.
上記の目的を達成するために、本発明は、少なくとも上面に配線パターンが形成されて下面に第1のランド群および第2のランド群が形成され、且つ前記第2のランド群が前記配線パターンに導通されている回路基板と、この回路基板に搭載されて前記配線パターンに接続された電子部品と、金属板を打ち抜いて形成され前記第1のランド群に半田接合された複数の台座部材と、前記第2のランド群に付設された複数の半田ボールとを備え、前記回路基板の下面とマザー基板の上面との間隔を前記台座部材によって規定しつつ、前記半田ボールを前記マザー基板上の所定部位に接続して実装される電子回路ユニットにおいて、前記台座部材が、その上面および下面の周縁にそれぞれ面取り形状部を有していると共に、これら一対の面取り形状部によって面取りされた上面周縁部の空間と下面周縁部の空間の体積が略同等となるように設定した。 In order to achieve the above object, according to the present invention, a wiring pattern is formed on at least an upper surface, a first land group and a second land group are formed on a lower surface, and the second land group is the wiring pattern. A circuit board electrically connected to the circuit board, electronic components mounted on the circuit board and connected to the wiring pattern, and a plurality of pedestal members formed by punching a metal plate and soldered to the first land group, A plurality of solder balls attached to the second land group, and the space between the lower surface of the circuit board and the upper surface of the mother board is defined by the pedestal member, and the solder balls are placed on the mother board. In the electronic circuit unit that is mounted by being connected to a predetermined portion, the pedestal member has chamfered portions at the periphery of the upper surface and the lower surface, and the pair of chamfered shapes The volume of the space of the space and the lower surface peripheral portion of the top rim portion which is chamfered is set to be substantially equal by.
このように板状の台座部材の天地両端面に面取り量が略同等な面取り形状部が設けられていると、回路基板の第1のランドに台座部材の一方の端面を半田接合した場合と他方の端面を半田接合した場合との比較において、面取り形状部に流れ込む半田の量が略同等となるので、第1のランドと該端面との間に介在する半田層の厚みも略同等となる。したがって、台座部材の天地いずれの端面が第1のランドに半田接合されても、台座部材と第1のランドとの間隔がばらつくことはない。それゆえ、かかる台座部材を回路基板の下面側に複数配設して構成される電子回路ユニットは、これら台座部材の下面の高さ位置がばらつかなくなり、マザー基板上での回路基板の傾きを防止することができる。 In this way, when the chamfered shape portions having substantially the same chamfering amount are provided on both end surfaces of the plate-like base member, the case where one end surface of the base member is soldered to the first land of the circuit board and the other In comparison with the case where the end surfaces of the first and second end surfaces are soldered together, the amount of solder flowing into the chamfered shape portion is substantially equal, so the thickness of the solder layer interposed between the first land and the end surface is also substantially equal. Therefore, even if any of the top and bottom end surfaces of the pedestal member is soldered to the first land, the distance between the pedestal member and the first land does not vary. Therefore, in an electronic circuit unit configured by arranging a plurality of such pedestal members on the lower surface side of the circuit board, the height position of the lower surface of these pedestal members does not vary, and the inclination of the circuit board on the mother board is prevented. Can be prevented.
なお、金属板から打ち抜かれた段階で台座部材には片面の周縁にダレが形成されて他面の周縁にバリが形成されているので、このダレを一方の面取り形状部として利用し、且つバリ面にはプレス加工により傾斜面を形成して他方の面取り形状部となせば、プレス工程を追加するだけで所望形状の台座部材を容易に作製できるため好ましい。 Since the pedestal member is formed with a sag at the periphery of one side and a burr is formed at the periphery of the other surface when it is punched from the metal plate, this sag is used as one chamfered shape portion and It is preferable to form an inclined surface on the surface by pressing so as to form the other chamfered shape portion, because a pedestal member having a desired shape can be easily produced simply by adding a pressing step.
上記の構成において、台座部材の全体形状は特に限定されるものではないが、台座部材の上面および下面が円形な平坦面であって、面取り形状部が円環状に形成されていると、実装後の電子回路ユニットに衝撃等の大きな外力が作用したときに、台座部材の特定部位に応力が集中しにくくなるため好ましい。 In the above configuration, the overall shape of the pedestal member is not particularly limited, but when the upper surface and the lower surface of the pedestal member are circular flat surfaces and the chamfered shape portion is formed in an annular shape, When a large external force such as an impact acts on the electronic circuit unit, stress is less likely to concentrate on a specific portion of the base member, which is preferable.
本発明の電子回路ユニットによれば、金属板を打ち抜いて形成された台座部材の天地両端面に面取り量が略同等な面取り形状部を設けてあるので、この台座部材の天地いずれの端面が回路基板の第1のランドに半田接合されても、台座部材と第1のランドとの間隔がばらつくことはない。それゆえ、かかる台座部材を回路基板の下面側に複数配設して構成される電子回路ユニットは、これら台座部材の下面の高さ位置がばらつかなくなり、マザー基板上での回路基板の傾きを防止でき、そのため回路基板の傾きに起因する実装不良が発生しなくなる。 According to the electronic circuit unit of the present invention, since the chamfered shape portions having substantially the same chamfering amount are provided on both top and bottom surfaces of the pedestal member formed by punching the metal plate, any one of the top and bottom end surfaces of the pedestal member is a circuit. Even if solder-bonded to the first land of the substrate, the distance between the base member and the first land does not vary. Therefore, in an electronic circuit unit configured by arranging a plurality of such pedestal members on the lower surface side of the circuit board, the height position of the lower surface of these pedestal members does not vary, and the inclination of the circuit board on the mother board is prevented. Therefore, mounting defects due to the inclination of the circuit board do not occur.
発明の実施の形態について図面を参照して説明すると、図1は本発明の実施形態例に係る電子回路ユニットを面実装した状態を示す要部断面図、図2は該電子回路ユニットで用いられる回路基板の下面図、図3は該電子回路ユニットの図1とは異なる部位を示す要部断面図、図4は該電子回路ユニットで用いられる台座部材の作製手順を示す説明図、図5は該台座部材の斜視図である。 An embodiment of the invention will be described with reference to the drawings. FIG. 1 is a cross-sectional view of a principal part showing a state where an electronic circuit unit according to an embodiment of the invention is surface-mounted, and FIG. 2 is used in the electronic circuit unit. 3 is a bottom view of the circuit board, FIG. 3 is a cross-sectional view of the main part showing a portion different from FIG. 1 of the electronic circuit unit, FIG. 4 is an explanatory view showing a procedure for producing a base member used in the electronic circuit unit, It is a perspective view of this base member.
図1に示す電子回路ユニット1は、方形状の回路基板2(図2参照)の上面と下面に各種の電子部品3を搭載してモジュール化したものであり、マザー基板20上に面実装して使用されるようになっている。積層基板である回路基板2の上下両面と内層には配線パターン4が形成されており、これら配線パターン4に電子部品3群が接続されている。図2に示すように、回路基板2の下面には、その四隅に第1のランド5が形成されていると共に、四辺に沿って多数の第2のランド6が形成されている。ただし、第1のランド5は第2のランド6よりも面積が数倍大きく形成されている。第1のランド5は図示せぬスルーホール導体等を介して配線パターン4のアース領域に接続されており、第2のランド6はスルーホール導体7等を介して配線パターン4のホット領域に接続されている。第1のランド5群にはそれぞれ円板状の台座部材8が半田接合されており、第2のランド6群にはそれぞれ半田ボール9が付設されている。後述するように、台座部材8は表面に半田膜が形成された金属板15に打ち抜き加工やプレス加工を施して作製したものであり、この台座部材8の下面側がマザー基板20の上面に形成されているアース回路のランド21に半田接合されるようになっている。一方、半田ボール9は、マザー基板20の上面に形成されている所定のランド22に接続されるようになっている。また、回路基板2上に搭載された複数の電子部品3は金属板からなるシールドカバー10によって覆われており、このシールドカバー10は配線パターン4のアース領域に接続された状態で回路基板2に取り付けられている。なお、回路基板2の上面と下面には、ランド形成部を除くほぼ全面に半田レジスト膜11が形成されている。
An electronic circuit unit 1 shown in FIG. 1 is a module in which various
このように構成された電子回路ユニット1は、マザー基板20上の所定位置に載置されて台座部材8と半田ボール9をそれぞれランド21,22に位置合わせした状態で、リフロー半田を行うことによってマザー基板20上に面実装される。このとき、回路基板2は四隅が台座部材8に支えられているため、半田ボール9が溶融しても回路基板2の下面とマザー基板20の上面との間隔は台座部材8によって一定に保たれる。つまり、マザー基板20上に載置される回路基板2の高さ位置が台座部材8を基準として規定されるようになっている。そして、台座部材8と第1のランド5やランド21との間に介在する半田12,13が溶融して固化することにより、この台座部材8が上下のランド5,21に半田接合されると共に、半田ボール9が溶融して固化することにより、第2のランド6が外部回路のランド22と接続されるようになっている。なお、マザー基板20の上面には、ランド形成部を除くほぼ全面に半田レジスト膜23が形成されている。
The electronic circuit unit 1 configured in this manner is placed at a predetermined position on the
前記電子回路ユニット1に用いられている台座部材8について詳しく説明すると、図1と図5に示すように、この台座部材8は上面および下面の周縁にそれぞれ面取り形状部8a,8bを有している。一方の面取り形状部8aは打ち抜き加工後のプレス加工によって円環状の傾斜面として形成したものであるが、他方の面取り形状部8bは打ち抜き加工時のダレとして形成されたものであり、これら一対の面取り形状部8a,8bによって面取りされた上面周縁部の空間と下面周縁部の空間の体積が略同等となるように設定されている。ただし、台座部材8の上面と下面は予め決定されているわけではなく、図1に示すように上面側に面取り形状部8a(傾斜面)が存して下面側に面取り形状部8b(ダレ)が存する状態で台座部材8が回路基板2に半田接合される場合もあれば、図3に示すように上面側に面取り形状部8bが存して下面側に面取り形状部8aが存する状態で台座部材8が回路基板2に半田接合される場合もある。
The
次に、台座部材8の作製手順を図4を参照して説明する。台座部材8の母材は表面に半田膜が形成された帯状の金属板15であり、この金属板15をポンチ16で円形に打ち抜いて円板部材80を形成した後、この円板部材80を金属板15の抜き孔15aへ戻してから図示せぬプレス機へ送り、このプレス機によって円板部材80の片面を加圧成形することにより、図5に示すような台座部材8が作製される。打ち抜き加工によって得られる円板部材80は、片面がバリ面80aで他面がダレ面80bとなっているが、その後のプレス加工によりバリ面80aの周縁に円環状の傾斜面が形成されて面取り形状部8aとなり、ダレ面80bのダレはそのまま残されて面取り形状部8bとなる。円板部材80のダレの形状や大きさは常にほぼ一定なので、プレス加工時に、面取り形状部8aによる面取り量が面取り形状部8bによる面取り量と略同等となるように設定することは容易である。
Next, the manufacturing procedure of the
こうして作製された台座部材8は、天地を区別されることなく自動供給機により一括して回路基板2へ供給されるため、回路基板2の第1のランド5に半田接合される台座部材8の対向面に面取り形状部8aが存する場合(図1参照)もあれば、面取り形状部8bが存する場合(図3参照)もある。しかしながら、台座部材8のどちらの端面が第1のランド5に半田接合されても、リフロー半田時に第1のランド5と対向する面取り形状部8a,8bに流れ込む半田12の量は略同等となるので、第1のランド5と該端面との間に介在する半田層の厚みも略同等となる。それゆえ、台座部材8の天地いずれの端面が第1のランド5に半田接合されても、台座部材8と第1のランド5との間隔がばらつくことはない。
Since the
以上説明したように、本実施形態例に係る電子回路ユニット1は、金属板15を打ち抜いて形成された台座部材8の天地両端面に面取り量が略同等な面取り形状部8a,8bが設けられており、この台座部材8の天地いずれの端面が回路基板2の第1のランド5に半田接合されても、台座部材8と第1のランド5との間隔がばらつくことがない。それゆえ、かかる台座部材8を回路基板2の下面側の四隅に配設して構成される電子回路ユニット1は、これら台座部材8の下面の高さ位置がばらつかなくなってマザー基板20上での回路基板2の傾きを防止でき、よって回路基板2の傾きに起因する実装不良が発生しなくなる。
As described above, in the electronic circuit unit 1 according to this embodiment, the
また、本実施形態例では、金属板15から打ち抜かれた段階で台座部材8の片面に形成されるダレを一方の面取り形状部8bとして利用し、他方の面取り形状部8aを打ち抜き加工後のプレス加工によって形成しているため、プレス工程を追加するだけで所望形状の台座部材8を容易に作製することができる。
Further, in the present embodiment example, a sag formed on one surface of the
また、本実施形態例のように台座部材8の上面と下面が平坦面であれば、その平坦面に多くの半田を付着させて台座部材8の剥離強度を高めることが容易となる。しかも、本実施形態例では、台座部材8の上面と下面が円形で面取り形状部8a,8bが円環状に形成されているため、実装後の電子回路ユニット1に衝撃等の大きな外力が作用したときに、台座部材8の特定部位に応力が集中しにくくなって剥離強度が一層高められている。ただし、台座部材が円板状でない場合にも、その天地両端面に面取り量が略同等な面取り形状部を設けておくことによって、本実施形態例とほぼ同様の効果が期待できる。
Further, if the upper surface and the lower surface of the
なお、上記実施形態例では、回路基板2の四隅に台座部材8を配設しているが、台座部材8の個数や配置は回路基板2の形状や大きさ等に応じて適宜選択可能である。また、回路基板2は単層基板であってもよく、回路基板2の下面に電子部品3が搭載されていなくてもよい。
In the embodiment described above, the
1 電子回路ユニット
2 回路基板
3 電子部品
4 配線パターン
5 第1のランド
6 第2のランド
8 台座部材
8a,8b 面取り形状部
9 半田ボール
12 半田
15 金属板
20 マザー基板
80 円板部材
80a バリ面
80b ダレ面
DESCRIPTION OF SYMBOLS 1
Claims (3)
前記台座部材が、その上面および下面の周縁にそれぞれ面取り形状部を有していると共に、これら一対の面取り形状部によって面取りされた上面周縁部の空間と下面周縁部の空間の体積が略同等となるように設定されていることを特徴とする面実装型電子回路ユニット。 A circuit board in which a wiring pattern is formed on at least the upper surface, a first land group and a second land group are formed on the lower surface, and the second land group is electrically connected to the wiring pattern; and An electronic component mounted and connected to the wiring pattern; a plurality of pedestal members formed by punching a metal plate and soldered to the first land group; and a plurality of base members attached to the second land group An electronic circuit unit that includes a solder ball and is mounted by connecting the solder ball to a predetermined portion on the mother board while defining a distance between the lower surface of the circuit board and the upper surface of the mother board by the base member There,
The pedestal member has chamfered portions on the periphery of the upper surface and the lower surface, and the volume of the space of the upper surface periphery and the space of the lower surface periphery chamfered by the pair of chamfered portions is substantially equal. A surface-mounting electronic circuit unit characterized by being set to be
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007188385A JP2009026946A (en) | 2007-07-19 | 2007-07-19 | Surface mounted electronic circuit unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007188385A JP2009026946A (en) | 2007-07-19 | 2007-07-19 | Surface mounted electronic circuit unit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009026946A true JP2009026946A (en) | 2009-02-05 |
Family
ID=40398487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007188385A Withdrawn JP2009026946A (en) | 2007-07-19 | 2007-07-19 | Surface mounted electronic circuit unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009026946A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2221820A2 (en) | 2009-02-09 | 2010-08-25 | Funai Electric Co., Ltd. | Disc apparatus |
-
2007
- 2007-07-19 JP JP2007188385A patent/JP2009026946A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2221820A2 (en) | 2009-02-09 | 2010-08-25 | Funai Electric Co., Ltd. | Disc apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4113679B2 (en) | Manufacturing method of three-dimensional mounting package | |
JP6113585B2 (en) | Electronic component module, substrate, and electronic component module manufacturing method | |
JPH06334298A (en) | Mounting structure of surface mount part | |
JP6342626B2 (en) | Laminated board | |
JP4401241B2 (en) | Standoff / mask structure for electrical interconnection | |
JP2006210852A (en) | Circuit board with surface-mounting circuit component, and its manufacture | |
JP2007234749A (en) | Manufacturing method of chip-shape solid electrolytic capacitor | |
JP2009026946A (en) | Surface mounted electronic circuit unit | |
JP2010103295A (en) | Method for manufacturing end surface through-hole wiring substrate | |
JP2008186962A (en) | Multilayer interconnection board | |
JP3093800U (en) | Electronic unit | |
JP2008041848A (en) | Soldering structure | |
JP2009147162A (en) | Multi-sided substrate and printed wiring board manufacturing method | |
JP2007012690A (en) | Mounting structure of ball grid array package | |
JP2008205101A (en) | Manufacturing method of electronic component mounted substrate and electronic component mounted substrate | |
JP2005123569A (en) | Method of mounting wafer on printed wiring substrate | |
JP2016163020A (en) | Board connection structure | |
JP6622239B2 (en) | Manufacturing method of semiconductor device | |
WO2011158456A1 (en) | Semiconductor device and process for production thereof, and mounting body equipped with the semiconductor device | |
JP2011114158A (en) | Printed-wiring board laminate and method of manufacturing the same | |
JP2009152331A (en) | Wiring board processing method and semiconductor device | |
JP2008078565A (en) | Aggregate substrate, and circuit substrate | |
JP4677382B2 (en) | Manufacturing method of ceramic substrate | |
JP2005251857A (en) | Printed circuit board and printed circuit board manufacturing method | |
JP2007027341A (en) | Printed wiring board and electronic-components mounting structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20101005 |