JP2009021668A - Circuit board - Google Patents
Circuit board Download PDFInfo
- Publication number
- JP2009021668A JP2009021668A JP2007180875A JP2007180875A JP2009021668A JP 2009021668 A JP2009021668 A JP 2009021668A JP 2007180875 A JP2007180875 A JP 2007180875A JP 2007180875 A JP2007180875 A JP 2007180875A JP 2009021668 A JP2009021668 A JP 2009021668A
- Authority
- JP
- Japan
- Prior art keywords
- slot line
- pattern
- layer
- linear slot
- linear
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、回路基板に係り、特に、具備されたスロットラインの周波数特性を調整可能な回路基板に係る発明である。 The present invention relates to a circuit board, and more particularly to a circuit board capable of adjusting the frequency characteristics of a slot line provided.
多層回路基板では、1つの回路が複数の層に分離された構成になり得る。したがって、回路に部品が実装される上で、回路基板面積が節約され得る。この利点が着目されて、マイクロ波通信システムの技術分野では、その応用分野の1つとして、多層回路基板上に構成されたスロットライン型シングルバランスミキサが用いられている。 In the multilayer circuit board, one circuit may be separated into a plurality of layers. Therefore, the circuit board area can be saved when components are mounted on the circuit. In view of this advantage, in the technical field of the microwave communication system, a slot line type single balance mixer configured on a multilayer circuit board is used as one of its application fields.
まず、従来のスロットライン型シングルバランスミキサ回路について説明する。
図1(a)と(b)はそれぞれ、2層プリント基板で構成されたスロットライン型シングルバランスミキサ回路の、平面透視図および断面図である。図1(b)で示されるように、第1の導体層(以下「第1層」)と第2の導体層(以下「第2層」)とが1枚の誘電体基板の表裏に形成されている。なお、2層プリント基板においては表裏の第1層も第2層も外層である。
First, a conventional slot line type single balance mixer circuit will be described.
FIGS. 1A and 1B are a perspective plan view and a cross-sectional view, respectively, of a slot line type single balance mixer circuit constituted by a two-layer printed circuit board. As shown in FIG. 1B, a first conductor layer (hereinafter referred to as “first layer”) and a second conductor layer (hereinafter referred to as “second layer”) are formed on the front and back of one dielectric substrate. Has been. In the two-layer printed circuit board, the first and second layers on the front and back sides are outer layers.
図1(a)の平面透視図において、実線で描かれているのは、手前側の第1層である。また、破線で描かれているのは、誘電体層の裏側に位置する第2層である。 In the plan perspective view of FIG. 1A, the first layer on the near side is drawn with a solid line. Moreover, what is drawn with a broken line is the second layer located on the back side of the dielectric layer.
第1層には3つのマイクロストリップライン回路10、11、12が形成されている。すなわち、RF(Radio Frequency:高周波)信号を入力するためのRFパターン10と、LO(Local Oscillator:局部発信)信号を供給するためのLOパターン11と、IF(Intermediate Frequency:中間周波)信号を出力するためのIFパターン12とである。 Three microstrip line circuits 10, 11, and 12 are formed in the first layer. That is, an RF pattern 10 for inputting an RF (Radio Frequency) signal, an LO pattern 11 for supplying an LO (Local Oscillator) signal, and an IF (Intermediate Frequency) signal are output. And an IF pattern 12 for
第2層には、スロットライン13が形成されている。スロットライン13は、全面が導体である第2層において、一部導体が抜き取られている部分である。スロットライン13は、長方形の枠の一辺の中央において、一本の線が直角に繋がっている形状をしている。そこで、便宜上、スロットライン13を2つの部分に分けて捉え、以下「枠状スロットライン13b」および「線状スロットライン13a」と呼ぶことにする。なお、枠状スロットライン13bの内側の領域は、枠状スロットライン13bによってその外側から電気的に絶縁されていることになる。 Slot lines 13 are formed in the second layer. The slot line 13 is a part from which a part of the conductor is extracted in the second layer whose entire surface is a conductor. The slot line 13 has a shape in which one line is connected at a right angle at the center of one side of the rectangular frame. Therefore, for convenience, the slot line 13 is divided into two parts and hereinafter referred to as “frame-like slot line 13b” and “linear slot line 13a”. In addition, the area | region inside the frame-shaped slot line 13b is electrically insulated from the outer side by the frame-shaped slot line 13b.
RFパターン10と、LOパターン11と、IFパターン12と、スロットライン13とが、複数のスルーホール14によって接続されて、さらに2つのダイオード15が接続されることで、スロットライン型シングルバランスミキサ回路が形成されている。 The RF pattern 10, LO pattern 11, IF pattern 12, and slot line 13 are connected by a plurality of through holes 14, and further two diodes 15 are connected, so that a slot line type single balance mixer circuit is provided. Is formed.
一般的に、スロットライン型シングルバランスミキサ回路では、まずRFパターン10からRF信号が、LOパターン11からLO信号が、それぞれ入力される。次に、RF信号とLO信号はスロットライン13と2つのダイオード15を介してミキシングされて、その結果IF信号がIFパターン12から出力される。ここで、線状スロットライン13aの長さは、RF信号の1/4波長であることが望ましいとされている。以下、RF信号の波長を「λ」と表記することにする。 In general, in a slot line type single balance mixer circuit, first, an RF signal is input from the RF pattern 10 and an LO signal is input from the LO pattern 11. Next, the RF signal and the LO signal are mixed through the slot line 13 and the two diodes 15, and as a result, the IF signal is output from the IF pattern 12. Here, the length of the linear slot line 13a is preferably a quarter wavelength of the RF signal. Hereinafter, the wavelength of the RF signal is expressed as “λ”.
スロットライン型シングルバランスミキサ回路で用いられるRF信号の波長λが事前に確定していれば、線状スロットライン13aの長さが最適となるように設計可能な筈である。しかし、実際には、他の回路などが接続されるなどの外的要因によって影響などを受けることがある。その結果、例えばアイソレーションなどの、ミキサ回路としての特性がうまく確保出来ない場合がある。このような場合において、線状スロットライン13aの長さを調整して、その周波数特性を調整する必要が生じる。 If the wavelength λ of the RF signal used in the slot line type single balance mixer circuit is determined in advance, the length of the linear slot line 13a should be designed to be optimum. However, in reality, it may be affected by external factors such as connection of other circuits. As a result, the characteristics as a mixer circuit, such as isolation, may not be ensured well. In such a case, it is necessary to adjust the frequency characteristic by adjusting the length of the linear slot line 13a.
次に、従来のスロットライン型シングルバランスミキサ回路が多層基板上に形成された場合について説明する。
図2(a)と(b)はそれぞれ、4層プリント基板で構成されたスロットライン型シングルバランスミキサ回路の、平面透視図および断面図である。図2(b)に示されるように、4層基板のスロットライン型シングルバランスミキサ回路は、図1の2層基板のものに、2枚目の誘電体層と第3層と3枚目の誘電体層と第4層とを積層的に加えたものに等しい。なお、第1層および第2層については、図1で示された2層プリント基板の場合と全く同じなので、説明を省略する。
Next, a case where a conventional slot line type single balance mixer circuit is formed on a multilayer substrate will be described.
FIGS. 2A and 2B are a plan perspective view and a cross-sectional view, respectively, of a slot line type single balance mixer circuit constituted by a four-layer printed board. As shown in FIG. 2B, the slot line type single balance mixer circuit of the four-layer board is the same as that of the two-layer board of FIG. 1, but the second dielectric layer, the third layer, and the third board. Equivalent to the addition of a dielectric layer and a fourth layer in a stacked manner. Since the first layer and the second layer are exactly the same as in the case of the two-layer printed board shown in FIG.
第3層と第4層には、マイクロストリップパターンやスロットラインを設けて任意の回路パターンを形成することが可能である。また、表層である第4層には、任意の電子部品を接続したり、他の回路基板などを接続したりしても構わない。 Arbitrary circuit patterns can be formed by providing microstrip patterns and slot lines in the third and fourth layers. Further, an arbitrary electronic component or another circuit board or the like may be connected to the fourth layer which is the surface layer.
なお、各種スルーホール14、24による接続は、基板の全層を貫くので、第1層〜第4層の全てが接続される。したがって、第3層と第4層とに形成された回路は、シングルバランスミキサ回路の任意の場所に信号を入出力可能である。 In addition, since the connection by various through-holes 14 and 24 penetrates all the layers of a board | substrate, all the 1st-4th layers are connected. Therefore, the circuits formed in the third layer and the fourth layer can input and output signals to any place of the single balance mixer circuit.
このように、多層基板への実装上の効率化の観点から、スロットライン型のミキサ回路が多層基板の内層に形成される場合も少なくない。ただし、この場合、基板外層に形成されるRFパターン10、20、LOパターン11、21、IFパターン12,22などの調整は可能だが、基板内層のスロットライン23の調整は困難である。
As described above, from the viewpoint of efficiency in mounting on a multilayer board, a slot line type mixer circuit is often formed in the inner layer of the multilayer board. However, in this case, the RF patterns 10 and 20, the LO patterns 11 and 21, and the
線状スロットライン23aの長さを調整するためには、次のような方法が一般的である。例えば、既に出来上がった線状スロットライン23aの先端を導体で短絡させることで、線状スロットライン23aの長さは短縮可能である。また、線状スロットライン23aの先端の先の導体を取り除くことで、線状スロットライン23aの長さを延長出来る。ただし、これは回路パターンが基板外層に形成されている場合には有効だが、基板内層に形成された回路パターンにはそのまま適用出来ない。その場合は、基板製作の際にスロットライン23上部の基板を抜き、スロットライン23を剥き出しにしておく手法がある。しかし、このような特殊加工を用いると、基板の製作コストが高くなってしまう。 The following method is generally used to adjust the length of the linear slot line 23a. For example, the length of the linear slot line 23a can be shortened by short-circuiting the end of the already completed linear slot line 23a with a conductor. Further, the length of the linear slot line 23a can be extended by removing the conductor at the tip of the linear slot line 23a. However, this is effective when the circuit pattern is formed on the outer layer of the substrate, but cannot be applied as it is to the circuit pattern formed on the inner layer of the substrate. In that case, there is a method in which the substrate above the slot line 23 is removed and the slot line 23 is exposed when the substrate is manufactured. However, if such special processing is used, the manufacturing cost of the substrate becomes high.
上記に関連して、特許文献1(実開昭61−113404号公報)には、マイクロ波集積回路に係る発明が開示されている。特許文献1発明のマイクロ波集積回路は、スロットラインまたはフインラインを使用する。スロットラインまたはフインラインは、第1の誘電体板の一方の面に設けられる接地導体に溝を設けられて構成される。第2の誘電体板の1個あるいは複数個を、第1の誘電体板上に固定している。第2の誘電体板は、設置導体に設けた溝と直交する所定の長さの1個あるいは複数個のスリット導体を一方の面に有する。
In relation to the above, Patent Document 1 (Japanese Utility Model Publication No. 61-113404) discloses an invention relating to a microwave integrated circuit. The microwave integrated circuit of the invention of
また、特許文献2(特開平5−29818号公報)には、TEMモード共振器に係る発明が開示されている。特許文献2発明のTEMモード共振器は、グランド電位を持つ外導体面と、グランド導体から離れてかつ平行に位置した浮遊線路導体とを持つ。線路導体に定在波電流が流れTEMあるいは準TEMモードの電磁界が線路導体を中心に存在する。外導体面上で、線路導体と最も近い位置に線路に直角に両先端短絡のスロット線路が設けられている。スロット線路の長さが変えられることで共振周波数を変えられる。 Patent Document 2 (Japanese Patent Laid-Open No. 5-29818) discloses an invention relating to a TEM mode resonator. The TEM mode resonator according to the invention of Patent Document 2 has an outer conductor surface having a ground potential and a floating line conductor located away from and parallel to the ground conductor. A standing wave current flows through the line conductor, and a TEM or quasi-TEM mode electromagnetic field exists around the line conductor. On the outer conductor surface, a slot line with both ends short-circuited at right angles to the line is provided at a position closest to the line conductor. The resonance frequency can be changed by changing the length of the slot line.
また、特許文献3(特開平8−162853号公報)には、スロットライン型シングルバランスミキサに係る発明が開示されている。特許文献3発明のスロットライン型シングルバランスミキサは、第一GND(GrouND:グラウンド)パターンと、第二GNDパターンとを備えている。ここで、第一GNDパターンは、複数の内層のうち一つの内層のほぼ全面に形成されている。第二GNDパターンは、この第一GNDパターンと別の内層に形成されている。GND変換用スルーホールから外側の長さlは、l<λ/8を満たしている。ただし、λ=ミキサが取り扱う周波数の実効波長である。多層プリント基板の最上層と最下層にミキサ回路が形成されている。複数の内層にこれらミキサ回路をシールドするGNDパターンが形成されている。これらGNDパターンがGND変換用スルーホールによって接続されて、GND変換が行なれる。 Patent Document 3 (Japanese Patent Laid-Open No. 8-162853) discloses an invention relating to a slot line type single balance mixer. The slot line type single balance mixer of the invention of Patent Document 3 includes a first GND (Ground ND) pattern and a second GND pattern. Here, the first GND pattern is formed on almost the entire surface of one of the plurality of inner layers. The second GND pattern is formed in an inner layer different from the first GND pattern. The length l outside the GND conversion through hole satisfies l <λ / 8. Where λ = the effective wavelength of the frequency handled by the mixer. Mixer circuits are formed on the uppermost layer and the lowermost layer of the multilayer printed board. A GND pattern for shielding these mixer circuits is formed on a plurality of inner layers. These GND patterns are connected by a GND conversion through hole to perform GND conversion.
また、特許文献4(特開平10−294620号公報)には、スロットライン型シングルバランスミキサーに係る発明が開示されている。特許文献4発明のスロットライン型シングルバランスミキサーは、ミキサー回路のグランドパターンを多層基板の内層に他のストリップラインのグランドパターンと統一化して形成している。ここで、スロットライン型シングルバランスミキサーにおいて、多層基板の最上層にミキサー回路が形成されている。また、多層基板の内層及び最下層にはグランドパターンが形成されている。さらに、各層のグランドパターンがグランド変換用のスルーホールによって接続されている。 Patent Document 4 (Japanese Patent Laid-Open No. 10-294620) discloses an invention relating to a slot line type single balance mixer. The slot line type single balance mixer of the invention of Patent Document 4 is formed by unifying the ground pattern of the mixer circuit on the inner layer of the multilayer substrate with the ground pattern of other strip lines. Here, in the slot line type single balance mixer, a mixer circuit is formed on the uppermost layer of the multilayer substrate. A ground pattern is formed on the inner layer and the lowermost layer of the multilayer substrate. Furthermore, the ground pattern of each layer is connected by a through hole for ground conversion.
本発明の目的は、多層基板の内層に形成されながら、製造後における調整が安価で容易に可能な、スロットラインを含む回路基板を提供することである。
本発明の他の目的は、このような多層基板の内層に形成されたスロットラインの調整方法を提供することである。
An object of the present invention is to provide a circuit board including a slot line, which is formed in an inner layer of a multilayer board and can be adjusted easily after manufacture at a low cost.
Another object of the present invention is to provide a method for adjusting a slot line formed in the inner layer of such a multilayer substrate.
以下に、(発明を実施するための最良の形態)で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、(特許請求の範囲)の記載と(発明を実施するための最良の形態)との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、(特許請求の範囲)に記載されている発明の技術的範囲の解釈に用いてはならない。 Hereinafter, means for solving the problem will be described using the numbers used in (Best Mode for Carrying Out the Invention). These numbers are added to clarify the correspondence between the description of (Claims) and (Best Mode for Carrying Out the Invention). However, these numbers should not be used to interpret the technical scope of the invention described in (Claims).
本発明による回路基板は、誘電体基板と、複数のスルーホール(36)とを具備する。誘電体基板は、表裏両面にそれぞれ形成された第1の導体層と第2の導体層とを有する。第1の導体層にはグラウンドパターンが形成されている。第2の導体層には線状スロットラインが形成されている。複数のスルーホール(36)は、誘電体基板を貫通してグラウンドパターン(37)と線状スロットライン(33a)とを導通する。
グラウンドパターン(37)は、パターン解放部を具備する。ここで、パターン解放部は、誘電体基板を線状スロットライン(33a)に沿って露出して、線状スロットライン(33a)よりも幅が広い。
複数のスルーホール(36)は、パターン解放部の両側に形成されている。
The circuit board according to the present invention includes a dielectric substrate and a plurality of through holes (36). The dielectric substrate has a first conductor layer and a second conductor layer formed on both the front and back surfaces. A ground pattern is formed on the first conductor layer. A linear slot line is formed in the second conductor layer. The plurality of through holes (36) penetrate the dielectric substrate and conduct the ground pattern (37) and the linear slot line (33a).
The ground pattern (37) includes a pattern release section. Here, the pattern release portion exposes the dielectric substrate along the linear slot line (33a) and is wider than the linear slot line (33a).
The plurality of through holes (36) are formed on both sides of the pattern release portion.
本発明の回路基板は、誘電体基板の第2の導体層側に積層された、他の回路基板をさらに具備する。 The circuit board of the present invention further includes another circuit board laminated on the second conductor layer side of the dielectric substrate.
本発明のスロットライン型シングルバランスミキサ回路は、本発明の回路基板が、ミキサ回路表層部(30、31、32、35)と、枠状スロットライン(33b)と、複数の信号用スルーホール(34)とをさらに具備したものである。ここで、ミキサ回路表層部(30、31、32、35)は、誘電体基板の第1の面に形成されている。枠状スロットライン(33b)は、誘電体基板の第2の面にさらに形成されて、線状スロットライン(33a)に接続されている。複数の信号用スルーホール(34)は、誘導体基板を貫通して、ミキサ回路表層部(30、31、32、35)と誘電体基板の第2の面の導体層とを導通させる。
ミキサ回路表層部(30、31、32、35)は、RFパターン(30)と、LOパターン(31)と、IFパターン(32)と、2つのダイオード(35)とを具備する。ここで、RFパターン(30)は、RF信号を入力または出力されるためのものである。LOパターン(31)は、LO信号を供給されるためのものである。IFパターン(32)は、IF信号を出力または入力されるためのである。
In the slot line type single balance mixer circuit of the present invention, the circuit board of the present invention includes a mixer circuit surface layer portion (30, 31, 32, 35), a frame-shaped slot line (33b), and a plurality of signal through holes ( 34). Here, the mixer circuit surface layer portions (30, 31, 32, 35) are formed on the first surface of the dielectric substrate. The frame-like slot line (33b) is further formed on the second surface of the dielectric substrate and is connected to the linear slot line (33a). The plurality of signal through-holes (34) penetrate the dielectric substrate and connect the mixer circuit surface layer portions (30, 31, 32, 35) and the conductor layer on the second surface of the dielectric substrate.
The mixer circuit surface layer (30, 31, 32, 35) includes an RF pattern (30), an LO pattern (31), an IF pattern (32), and two diodes (35). Here, the RF pattern (30) is for inputting or outputting an RF signal. The LO pattern (31) is for receiving an LO signal. The IF pattern (32) is for outputting or inputting an IF signal.
本発明のスロットライン型シングルバランスミキサ回路において、グラウンドパターン(37)は、線状スロットライン(33a)の先端部分に対応する部分の誘電体基板を覆っている。 In the slot line type single balance mixer circuit of the present invention, the ground pattern (37) covers a portion of the dielectric substrate corresponding to the tip of the linear slot line (33a).
本発明のスロットライン型シングルバランスミキサ回路において、パターン解放部は、線状スロットライン(33a)の先端部分に対応する部分の誘電体基板を露出している。
本発明のスロットライン型シングルバランスミキサ回路は、スルーホール(36)をさらに具備する。ここで、スルーホール(36)は、第2の導体層と、グラウンドパターン(37)とを、それぞれ線状スロットライン(33a)の先端の先と、パターン解放部の先端の先とにおいて、誘電体基板を貫通して導通する。
In the slot line type single balance mixer circuit of the present invention, the pattern release portion exposes a portion of the dielectric substrate corresponding to the tip portion of the linear slot line (33a).
The slot line type single balance mixer circuit of the present invention further includes a through hole (36). Here, the through hole (36) allows the second conductor layer and the ground pattern (37) to be dielectrically formed at the tip of the linear slot line (33a) and the tip of the pattern release portion, respectively. Conducts through the body substrate.
本発明のスロットライン調整方法は、(a)多層回路基板において、連続した2枚の誘電体層の間に挟まれた導体層に形成された線状スロットライン(33a)の長さが、多層回路基板の表面に形成されて導体層に導通されたグラウンドパターン(37)が調整されることによって、間接的に調整されることと、(b)グラウンドパターン(37)において、線状スロットライン(33a)に沿って誘電体層が露出した部分であるパターン解放部の形状が、変更されることと、(c)線形スロットライン(33a)の長さが変更された場合と同様な効果が得られることとを具備する。 In the slot line adjustment method of the present invention, (a) in the multilayer circuit board, the length of the linear slot line (33a) formed in the conductor layer sandwiched between two continuous dielectric layers is Indirect adjustment by adjusting the ground pattern (37) formed on the surface of the circuit board and conducted to the conductor layer; and (b) In the ground pattern (37), a linear slot line ( The same effect as that obtained by changing the shape of the pattern release portion, which is a portion where the dielectric layer is exposed along 33a), and (c) the length of the linear slot line (33a) is obtained. To be provided.
本発明のスロットライン調整方法において、ステップ(b)は、(b−1)グラウンドパターン(37)が具備する導体層の、パターン解放部の先端に隣接する部分が取り除かれることと、(b−2)グラウンドパターン(37)の一部が取り除かれることによって、誘電体層の、線状スロットライン(33a)に対応する部分が、露出されることとを具備する。
また、ステップ(c)は、(c−1)線状スロットライン(33a)の長さが延長された場合と同様に、線状スロットライン(33a)の周波数特性が変化することを具備する。
In the slot line adjustment method of the present invention, the step (b) includes (b-1) removing a portion of the conductor layer included in the ground pattern (37) adjacent to the tip of the pattern release portion, and (b- 2) A part of the dielectric layer corresponding to the linear slot line (33a) is exposed by removing a part of the ground pattern (37).
Further, the step (c) includes changing the frequency characteristic of the linear slot line (33a) as in the case where the length of the (c-1) linear slot line (33a) is extended.
本発明のスロットライン調整方法において、ステップ(b)は、(b−3)パターン解放部の先端部分に、調整用導体板(39)が貼り付けられることと、(b−4)調整用導体板(39)が貼り付けられることによって、誘電体層の、線状スロットライン(33a)に対応する部分が、導体によって覆われることとを具備する。
また、ステップ(c)は、(c−2)線状スロットライン(33a)の長さが短縮された場合と同様に、線状スロットライン(33a)の周波数特性が変化することを具備する。
In the slot line adjustment method of the present invention, step (b) includes (b-3) attaching the adjustment conductor plate (39) to the tip of the pattern release portion, and (b-4) adjusting conductor. By attaching the plate (39), the portion corresponding to the linear slot line (33a) of the dielectric layer is covered with the conductor.
Further, the step (c) includes that the frequency characteristic of the linear slot line (33a) is changed as in the case where the length of the linear slot line (33a) is shortened (c-2).
本発明の回路基板によると、多層基板の内層に形成されたスロットラインは複数の調整用スルーホールを介して表層のGND(GrouND:グラウンド)パターンに接続されている。このGNDパターンには、スロットラインに良く似た形状のパターン解放部が設けられている。このパターン解放部の形状を変更することによって、スロットラインの形状を変更するのに近い効果が得られる。
本発明のスロットラインの調整方法によると、多層基板の内層に形成されたスロットラインを直接調整する代わりに、多層基板の表層に形成されたパターン解放部の形状を調整すれば良い。多層基板の表層に対する調整処理は、安価で容易である。したがって、多層基板の再設計や再製作の手間が省かれる。
According to the circuit board of the present invention, the slot line formed in the inner layer of the multilayer board is connected to a surface GND (Ground: Ground) pattern through a plurality of adjustment through holes. This GND pattern is provided with a pattern release portion having a shape very similar to the slot line. By changing the shape of the pattern release portion, an effect close to changing the shape of the slot line can be obtained.
According to the slot line adjustment method of the present invention, instead of directly adjusting the slot line formed in the inner layer of the multilayer substrate, the shape of the pattern release portion formed in the surface layer of the multilayer substrate may be adjusted. Adjustment processing for the surface layer of the multilayer substrate is inexpensive and easy. Therefore, the trouble of redesigning and remanufacturing the multilayer substrate can be saved.
添付図面を参照して、本発明による回路基板を実施するための最良の形態を以下に説明する。 The best mode for carrying out a circuit board according to the present invention will be described below with reference to the accompanying drawings.
(第1の実施例)
図3は、本発明の第1の実施例によるスロットライン型シングルバランスミキサ回路の4層構造を説明するための透視俯瞰図である。
本実施例のシングルバランスミキサ回路は、4層基板上に構成されている。すなわち、4枚の導体基板と、これらそれぞれの間に位置する3枚の誘電体基板とを具備する。なお、本実施例の回路基板は4層構造だが、2層構造以上であれば本発明は適用可能である。ただし、本発明の真価が発揮されるのは、スロットラインが2枚の誘電体層の間に形成されている場合であって、これはすなわち回路基板が3層構造以上であることが前提となる。
(First embodiment)
FIG. 3 is a perspective view for explaining the four-layer structure of the slot line type single balance mixer circuit according to the first embodiment of the present invention.
The single balance mixer circuit of this embodiment is configured on a four-layer substrate. That is, it includes four conductive substrates and three dielectric substrates positioned between them. Although the circuit board of this embodiment has a four-layer structure, the present invention is applicable as long as it has a two-layer structure or more. However, the true value of the present invention is exhibited when the slot line is formed between two dielectric layers, which is based on the premise that the circuit board has a three-layer structure or more. Become.
本実施例の回路基板において、4枚の導体基板を、便宜上、上から順に第1層〜第4層と呼ぶ。第1層と第2層とに、スロットライン型シングルバランスミキサ回路が形成されている。 In the circuit board of this embodiment, the four conductive boards are referred to as the first to fourth layers in order from the top for convenience. Slot line type single balance mixer circuits are formed in the first layer and the second layer.
図4(a)は、本実施例によるシングルバランスミキサ回路の透視平面図である。手前側の第1層が実線で、誘電体の向こう側の第2層が破線で、それぞれ描かれている。なお、第3層と第4層の図示は省略されている。 FIG. 4A is a perspective plan view of the single balance mixer circuit according to this embodiment. The first layer on the near side is drawn with a solid line, and the second layer on the other side of the dielectric is drawn with a broken line. The third layer and the fourth layer are not shown.
第1層には、RFパターン30と、LOパターン31と、IFパターン32とが形成され、また、2つのダイオード35が具備されている。第1層には、さらに、GNDパターン37も形成されている。
In the first layer, an
第2層には、スロットライン33が位置している。そのうち、線状スロットラインの先端は、第2層の端に向って伸びているが、その端にまでは届いていない。つまり、洗浄スロットラインの先端と、第2層の端との間には、後述する調整用スルーホール36が設けられるに十分な距離がある。
A slot line 33 is located in the second layer. Among them, the end of the linear slot line extends toward the end of the second layer, but does not reach the end. In other words, there is a sufficient distance between the tip of the cleaning slot line and the end of the second layer so that an adjustment through
なお、RFパターン30と、LOパターン31と、IFパターン32と、スロットライン33の形状は、図3や図4に示されたものに限定されない。例えば、他の設計上の理由に応じて、パターンの形状を曲げたりしても構わない。
Note that the shapes of the
第1層のGNDパターン37の形状は、おおよそ長方形であるが、パターンの一部が抜かれており、誘電体が露出している。これを以下「パターン解放部」と呼ぶことにする。パターン解放部は、第1層の導体が第2層のスロットライン33の電磁気的特性に与える影響を防ぐために設けられている。第1層と第2層との間に位置する誘電体基板を透視した場合に、スロットライン33と重ならないよう、さらに多少の余裕を持って設計されている。したがって、パターン解放部の幅は、スロットライン33の幅よりも多少大きいことが望ましい。以下、パターン解放部の長さを「L」と記すことにする。
The shape of the
第3層と第4層については、本発明として制限は特に無い。すなわち、第3層と第4層には、どんなパターンや回路が形成されていても構わない。また、回路基板の裏面に相当する第4層には、いかなる電子部品が設けられていても構わない。 The third layer and the fourth layer are not particularly limited as the present invention. That is, any pattern or circuit may be formed on the third layer and the fourth layer. Further, any electronic component may be provided on the fourth layer corresponding to the back surface of the circuit board.
回路基板には、その全ての導体基板と全ての誘電体層とを貫通する複数のスルーホール34、36が形成されている。これらのスルーホール34、36は、その位置において全ての導体基板を導通、すなわち電気的に接続するものである。
The circuit board is formed with a plurality of through
これらのスルーホール34、36は、その目的に応じて、信号用スルーホール34と、調整用スルーホール36とに分けられる。信号用スルーホール34の主目的は、スロットライン型シングルバランスミキサ回路の各部品を接続することである。信号用スルーホール36の主目的は、スロットライン33をGNDパターン37に接続することである。
These through
スロットライン型シングルバランスミキサ回路の各部品の接続について説明する。
第1層のRFパターン30は、第1の信号用スルーホール34を介して第2層に導通されている。この第1の信号用スルーホール34は、枠状スロットライン33bの外側、かつ、線状スロットライン33aの脇に位置している。
The connection of each component of the slot line type single balance mixer circuit will be described.
The
この信号用スルーホール34の隣りには、やはり枠状スロットライン33aの外側、かつ、線状スロットラインの脇に位置しているのだが、第2の信号用スルーホール34が用いられている。第2の信号用スルーホール34は、第2層のスロットライン33と、第1層の第1のダイオード35のカソードとを接続している。
Next to the signal through
第1のダイオード35のアノードは、第3の信号用スルーホール34と、第2のダイオード35のカソードとに接続されている。
The anode of the
第3の信号用スルーホール34は、第2層の枠状スロットライン33bの内側に位置している。ここで、第3の信号用スルーホール34は、線状スロットライン33aと枠状スロットライン33bとの接続部の付近に位置している。
The third signal through
第2のダイオード35のアノードは、第4の信号用スルーホール34に接続されている。
The anode of the
第4の信号用スルーホール34は、第2層の枠状スロットライン33bの外側、かつ、線状スロットライン33aの脇に位置している。ここで、第4の信号用スルーホール34は、線状スロットラインを挟んで、第1または第2の信号用スルーホール34とは反対側に位置している。
The fourth signal through-
第2層の枠状スロットライン33bの内側には、第5の信号用スルーホール34も接続されている。ここで、第5の信号用スルーホール34は、第3の信号用スルーホール34とは対極の位置、すなわち、線状スロットライン33aと枠状スロットライン33bとの接続部から最も離れた場所に位置している。
A fifth signal through
第5の信号用スルーホール34は、LOパターン31に接続されている。
The fifth signal through
LOパターン31は、IFパターン32に接続されている。
The
複数の調整用スルーホール36は、第1層のGNDパターン37と、第2層のスロットライン33とを接続している。複数の調整用スルーホール36は、GNDパターン37のパターン解放部の両脇と、先端の先とを、線状スロットライン33aの両脇と、先端との先とを、それぞれ接続している。ここで、全ての調整用スルーホール36は、第2層において、線状スロットライン33aからRF周波数の1/4λ以内の距離に位置している。
The plurality of adjustment through
第1層に形成されたRFパターン30と、LOパターン31と、IFパターン32と、2つのダイオード35と、第2層に形成されたスロットライン33とが、複数の信号用スルーホール34によって接続されている。この部分はスロットライン型シングルバランスミキサ回路として動作する。なお、シングルバランスミキサ回路そのものは、従来技術なので、その基本的な動作の説明は省略する。
The
図5は、本実施例によるスロットライン型シングルバランスミキサ回路の、スロットライン33が理想的に調整された場合の、透視平面図である。1つには、枠状スロットライン33bの内側において、第3の信号用スルーホール34と第5の信号用スルーホール34との間での距離をこの枠に沿って計った時に、RF周波数の1/4λであることが望ましい。もう1つには、線状スロットライン33aの長さが、RF周波数の1/4λであることが望ましい。
FIG. 5 is a perspective plan view of the slot line type single balance mixer circuit according to this embodiment when the slot line 33 is ideally adjusted. For example, when the distance between the third signal through
しかし、本実施形態においては、スロットライン33は2枚の誘電体層の間に形成されているので、線状スロットライン33aの長さを直接調整できない。そこで、本発明ではその代わりに、線状スロットライン33aに複数の調整用スルーホール36を介して接続されたGNDパターン37のパターン解放部の形状を調整する。これによって、線状スロットライン33aの長さを調整するのと同様に、線状スロットライン33aの周波数特性が調整可能となる。
However, in this embodiment, since the slot line 33 is formed between the two dielectric layers, the length of the
図4(b)は、調整後のスロットライン型シングルバランスミキサ回路の平面図である。図4(a)と比べて、調整用導体板38が追加されている。 FIG. 4B is a plan view of the slot line type single balance mixer circuit after adjustment. Compared to FIG. 4A, an adjustment conductor plate 38 is added.
図4(c)は、図4(b)を線C−C’で切った場合の断面図である。調整用導体板38は、第1層のGNDパターン37の上に形成されている。調整用導体板38とGNDパターン37は導通している。したがって、調整用導体板38が追加されることは、GNDパターン37のパターン解放部が短縮されることと等価である。パターン解放部の長さをL、パターン解放部のうち調整用導体板38と重なる領域の長さをL’とすると、パターン解放部の長さはL−L’に短縮されている。
FIG. 4C is a cross-sectional view of FIG. 4B taken along line C-C ′. The adjustment conductor plate 38 is formed on the first
この時、線状ロットライン33aが約L’の長さだけ短くなったのと同様に、線状スロットライン33aの周波数特性が調整される。このようにして、線状スロットライン33aの長さがRF周波数の1/4λとなるような調整が可能である。
At this time, the frequency characteristic of the
ただし、(2La+Lb)の長さだけ、誤差が生じている。ここで、Laは、スロットライン33から調整用スルーホール36までの距離である。また、Lbは、第1層のGNDパターンから第2層のスロットラインまでの距離、すなわち両者間の誘電体層の厚みである。
However, an error has occurred by a length of (2La + Lb). Here, La is the distance from the slot line 33 to the adjustment through
なお、当然ながら誘電体の厚みLbを0にすることは出来ない。 Of course, the dielectric thickness Lb cannot be reduced to zero.
(第2の実施例)
図4(a)は、本実施例によるスロットライン型シングルバランスミキサ回路の4層構造のうち、第1層と第2層とを説明するための透視平面図である。本実施例と第1の実施例とには共通点が多いので、両者の相違点のみを説明し、共通点についてはその説明を省略する。
(Second embodiment)
FIG. 4A is a perspective plan view for explaining the first layer and the second layer in the four-layer structure of the slot line type single balance mixer circuit according to the present embodiment. Since there are many common points between the present embodiment and the first embodiment, only the difference between them will be described, and the description of the common points will be omitted.
主な相違点は2つある。1つ目は、第1層のGNDパターンにおけるパターン解放部についてである。第1の実施例では、誘電体層を透視した場合に線状スロットラインを覆わないようにパターン解放部が形成されていた。本実施例のパターン解放部は、誘電体層を透視した場合に線状スロットラインの先端部分を覆うように、第1の実施例の場合よりも多少短縮されている。 There are two main differences. The first is a pattern release section in the first layer GND pattern. In the first embodiment, the pattern release portion is formed so as not to cover the linear slot line when the dielectric layer is seen through. The pattern release portion of this embodiment is somewhat shorter than that of the first embodiment so as to cover the tip portion of the linear slot line when the dielectric layer is seen through.
2つ目の相違点は、第1層のGNDパターンと第2層のスロットラインとを接続する調整用スルーホール36についてである。第1の実施例で設けられていた、線状スロットラインの先端の先の調整用スルーホール36が、本実施例では無い。
The second difference is the adjustment through
図4(b)は、本実施例によるスロットライン型シングルバランスミキサ回路における調整方法を説明するための、4層それぞれの平面図である。第1の実施例ではスロットライン型シングルバランスミキサ回路の線状スロットラインの線状スロットラインバターン長を間接的に短縮可能である。本実施例では、反対に、線状スロットラインの長さを間接的に長くすることで調整行なう。 FIG. 4B is a plan view of each of the four layers for explaining the adjustment method in the slot line type single balance mixer circuit according to this embodiment. In the first embodiment, the linear slot line pattern length of the linear slot line of the slot line type single balance mixer circuit can be indirectly reduced. In the present embodiment, on the contrary, adjustment is performed by indirectly increasing the length of the linear slot line.
本実施例では、パターン解放部の長さを延長することで、線状スロットライン33aを長くした場合と同様に、線状スロットライン33aの周波数特性を調整可能である。そのためには、GNDパターン37の一部を削り取って、パターン解放部を線状スロットライン33aに沿って拡張する。
In the present embodiment, by extending the length of the pattern release portion, the frequency characteristics of the
例えば、図6(a)、(b)の場合では、調整用GNDパターン領域39が削り取られることによって、GNDパターン37のパターン解放部の長さがLからL+L’’に延長される。
For example, in the case of FIGS. 6A and 6B, the length of the pattern release portion of the
このとき、パターン解放部の幅は一様であることが望ましい。また、拡張されたパターン解放部が、誘電体層を透過して見た時に、線状スロットライン33aの先端を露出させないことが望ましい。
At this time, it is desirable that the width of the pattern release portion is uniform. Further, it is desirable that the extended pattern release portion does not expose the tip of the
なお、第1の実施例と同様に、線状スロットラインの長さを間接的に短縮することが可能である。すなわち、調整用導体板38を追加してパターン解放部の長さを短縮することによって、線状スロットライン33aの長さを短縮するの同様に、線状スロットライン33aの周波数特性を調整可能である。したがって、本実施例では、線状スロットライン33aの長さを、間接的ではあるが、延長と短縮の両方の方向に調整することが可能である。
As in the first embodiment, the length of the linear slot line can be indirectly reduced. That is, the frequency characteristic of the
ここまでの説明において、第1の実施例でも第2の実施例でも、RF信号とLO信号とが入力されてIF信号が出力されるシングルバランスミキサ回路について論じた。これはダウンコンバータとして動作するシングルバランスミキサ回路である。しかし、本発明の本質は、スロットライン33とGNDパターンとの接続にあるので、シングルバランスミキサ回路が必ずしもダウンコンバータとして動作する必要は無い。すなわち、IF信号とLO信号とが入力されてRF信号が出力される、アップコンバータとして動作するシングルバランスミキサ回路にも本発明は適用可能である。 In the description so far, the single balance mixer circuit in which the RF signal and the LO signal are input and the IF signal is output is discussed in both the first and second embodiments. This is a single balance mixer circuit operating as a down converter. However, since the essence of the present invention is the connection between the slot line 33 and the GND pattern, the single balance mixer circuit does not necessarily have to operate as a down converter. That is, the present invention can also be applied to a single balance mixer circuit that operates as an up-converter that receives an IF signal and an LO signal and outputs an RF signal.
さらに言えば、本発明の適用範囲はシングルバランスミキサ回路に限定されない。したがって、スロットライン33と、その長さを調整するためのGNDパターン37、両者を接続するための調整用スルーホール36とを具備する全ての回路基板に本発明は適用可能である。
Furthermore, the application range of the present invention is not limited to a single balance mixer circuit. Therefore, the present invention can be applied to all circuit boards including the slot line 33, the
10、 20、 30 RFパターン
11、 21、 31 LOパターン
12、 22、 32 IFパターン
13、 23、 33 スロットライン
13a、23a、33a 線状スロットライン
13b、23b、33b 枠状スロットライン
14、 24、 34 信号用スルーホール
15、 25、 35 ダイオード
16、 26 第2層(スロットライン用導体層)
36 調整用スルーホール
37 GNDパターン
38 調整用導体板
39 調整用GNDパターン領域
10, 20, 30
36 Through hole for adjustment
37 GND pattern
38 Conductor plate for adjustment
39 GND pattern area for adjustment
Claims (8)
前記第1の導体層にはグラウンドパターンが形成され、
前記第2の導体層には線状スロットラインが形成され
前記誘電体基板を貫通して前記グラウンドパターンと前記線状スロットラインとを導通する複数のスルーホールと
を具備し、
前記グラウンドパターンは、
前記誘電体基板を前記線状スロットラインに沿って露出して、前記線状スロットラインよりも幅の広いパターン解放部
を具備し、
前記複数のスルーホールは、前記パターン解放部の両側に形成されている
回路基板。 A dielectric substrate having a first conductor layer and a second conductor layer respectively formed on both front and back surfaces;
A ground pattern is formed on the first conductor layer,
A linear slot line is formed in the second conductor layer, and includes a plurality of through holes that pass through the dielectric substrate and connect the ground pattern and the linear slot line,
The ground pattern is
The dielectric substrate is exposed along the linear slot line, and has a pattern releasing portion wider than the linear slot line,
The plurality of through holes are formed on both sides of the pattern release portion.
前記誘電体基板の第2の導体層側に積層された、他の回路基板
をさらに具備する
回路基板。 The circuit board according to claim 1,
A circuit board further comprising another circuit board stacked on the second conductor layer side of the dielectric substrate.
前記誘電体基板の第1の面に形成されたミキサ回路表層部と、
前記誘電体基板の第2の面にさらに形成されて、前記線状スロットラインに接続された枠状スロットラインと、
前記誘導体基板を貫通して、前記ミキサ回路表層部と前記誘電体基板の第2の面の導体層とを導通させる、複数の信号用スルーホールと
をさらに具備し、
前記ミキサ回路表層部は、
RF(Radio Frequency:高周波)信号を入力または出力されるためのRFパターンと、
LO(Local Oscillator:局部発信)信号を供給されるためのLOパターンと、
IF(Intermediate Frequency:中間周波)信号を出力または入力されるためのIFパターンと、
2つのダイオードと
を具備する
スロットライン型シングルバランスミキサ回路。 The circuit board according to claim 1 or 2,
A mixer circuit surface layer portion formed on the first surface of the dielectric substrate;
A frame-shaped slot line further formed on the second surface of the dielectric substrate and connected to the linear slot line;
A plurality of signal through-holes that pass through the dielectric substrate and connect the surface layer of the mixer circuit and the conductor layer on the second surface of the dielectric substrate;
The mixer circuit surface layer part is
An RF pattern for inputting or outputting an RF (Radio Frequency) signal;
LO pattern for supplying LO (Local Oscillator) signal;
IF pattern for outputting or inputting IF (Intermediate Frequency) signal;
Slot line type single balance mixer circuit comprising two diodes.
前記グラウンドパターンは、前記線状スロットラインの先端部分に対応する部分の前記誘電体基板を覆っている
スロットライン型シングルバランスミキサ回路。 The slot line type single balance mixer circuit according to claim 3,
The ground pattern covers a portion of the dielectric substrate corresponding to a tip portion of the linear slot line. Slot line type single balance mixer circuit.
前記パターン解放部は、前記線状スロットラインの先端部分に対応する部分の前記誘電体基板を露出しており、
前記第2の導体層と、前記グラウンドパターンとを、それぞれ前記線状スロットラインの先端の先と、前記パターン解放部の先端の先とにおいて、前記誘電体基板を貫通して導通する、スルーホール
をさらに具備する
スロットライン型シングルバランスミキサ回路。 The slot line type single balance mixer circuit according to claim 3,
The pattern release portion exposes a portion of the dielectric substrate corresponding to a tip portion of the linear slot line,
A through hole that conducts the second conductor layer and the ground pattern through the dielectric substrate at the tip of the linear slot line and the tip of the pattern release portion, respectively. A slot line type single balance mixer circuit.
(b)前記グラウンドパターンにおいて、前記線状スロットラインに沿って前記誘電体層が露出した部分であるパターン解放部の形状が、変更されることと、
(c)前記線形スロットラインの長さが変更された場合と同様な効果が得られることと
を具備する
スロットライン調整方法。 (A) In a multilayer circuit board, the length of a linear slot line formed in a conductor layer sandwiched between two continuous dielectric layers is formed on the surface of the multilayer circuit board so that the conductor layer Is adjusted indirectly by adjusting the ground pattern conducted to
(B) In the ground pattern, the shape of the pattern release portion that is a portion where the dielectric layer is exposed along the linear slot line is changed;
(C) A slot line adjustment method comprising: obtaining an effect similar to that obtained when the length of the linear slot line is changed.
前記ステップ(b)は、
(b−1)前記グラウンドパターンが具備する導体層の、前記パターン解放部の先端に隣接する部分が取り除かれることと、
(b−2)前記グラウンドパターンの一部が取り除かれることによって、前記誘電体層の、前記線状スロットラインに対応する部分が、露出されることと
を具備し、
前記ステップ(c)は、
(c−1)前記線状スロットラインの長さが延長された場合と同様に、前記線状スロットラインの周波数特性が変化すること
を具備する
スロットライン調整方法。 The slot line adjustment method according to claim 6, wherein
The step (b)
(B-1) removing a portion of the conductor layer of the ground pattern adjacent to the tip of the pattern release portion;
(B-2) The part corresponding to the linear slot line of the dielectric layer is exposed by removing a part of the ground pattern,
The step (c)
(C-1) A slot line adjustment method comprising: changing frequency characteristics of the linear slot line as in the case where the length of the linear slot line is extended.
前記ステップ(b)は、
(b−3)前記パターン解放部の先端部分に、調整用導体板が貼り付けられることと、
(b−4)前記調整用導体板が貼り付けられることによって、前記誘電体層の、前記線状スロットラインに対応する部分が、導体によって覆われることと
を具備し、
前記ステップ(c)は、
(c−2)前記線状スロットラインの長さが短縮された場合と同様に、前記線状スロットラインの周波数特性が変化すること
を具備する
スロットライン調整方法。 The slot line adjustment method according to claim 6 or 7,
The step (b)
(B-3) an adjustment conductor plate is affixed to the tip portion of the pattern release portion;
(B-4) A portion of the dielectric layer corresponding to the linear slot line is covered with a conductor by attaching the adjustment conductor plate,
The step (c)
(C-2) A slot line adjustment method comprising changing frequency characteristics of the linear slot line in the same manner as when the length of the linear slot line is shortened.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007180875A JP2009021668A (en) | 2007-07-10 | 2007-07-10 | Circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007180875A JP2009021668A (en) | 2007-07-10 | 2007-07-10 | Circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009021668A true JP2009021668A (en) | 2009-01-29 |
Family
ID=40360943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007180875A Withdrawn JP2009021668A (en) | 2007-07-10 | 2007-07-10 | Circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009021668A (en) |
-
2007
- 2007-07-10 JP JP2007180875A patent/JP2009021668A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20130054332A (en) | High-frequency signal line and electronic device | |
US9048543B2 (en) | Orthogonal modular embedded antenna, with method of manufacture and kits therefor | |
JP2016063188A (en) | Printed wiring board | |
CN110431714B (en) | Patch antenna feed unit | |
JPWO2012042717A1 (en) | Structure and wiring board | |
US9716305B2 (en) | Balun | |
US20110122041A1 (en) | Planar antenna | |
JPWO2006035518A1 (en) | RF circuit module | |
JP6674824B2 (en) | Multilayer substrate circuit module, wireless communication device and radar device | |
CN107799489B (en) | Electronic device | |
JP5146019B2 (en) | High frequency module and electronic device using the same | |
JP5082250B2 (en) | High frequency circuit board | |
JP2009021668A (en) | Circuit board | |
JPWO2008010445A1 (en) | Multilayer printed circuit board | |
JP2003234613A (en) | Antenna element | |
WO2014189105A1 (en) | Millimeter-wave module | |
JP2007035710A (en) | Multilayer printed wiring board | |
JP2010062180A (en) | Multilayer printed wiring board | |
JP2017120932A (en) | Printed Wiring Board | |
JP2009043853A (en) | Multilayer board | |
JP4433882B2 (en) | Noise emission suppression memory module | |
US20190364702A1 (en) | Electromagnetic interference (emi) shield for circuit card assembly (cca) | |
WO2018207600A1 (en) | Circuit module | |
JP2006270026A (en) | Wiring structure, printed wiring board, integrated circuit, and electronic device | |
JP2007267429A (en) | Circuit board with built-in patterned antenna |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20101005 |