JP2009021289A - Solenoid control unit - Google Patents
Solenoid control unit Download PDFInfo
- Publication number
- JP2009021289A JP2009021289A JP2007181026A JP2007181026A JP2009021289A JP 2009021289 A JP2009021289 A JP 2009021289A JP 2007181026 A JP2007181026 A JP 2007181026A JP 2007181026 A JP2007181026 A JP 2007181026A JP 2009021289 A JP2009021289 A JP 2009021289A
- Authority
- JP
- Japan
- Prior art keywords
- region
- solenoid
- control device
- substrate
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
この発明は、ソレノイドを制御するソレノイド制御装置に関する。 The present invention relates to a solenoid control device that controls a solenoid.
従来、油圧や空気流量を制御するバルブを駆動するため、リニアソレノイドが使用されている。このリニアソレノイドとは、電流に比例してソレノイド内に収納された可動鉄心が直進移動するソレノイドのことである。
図10は、リニアソレノイドとそれを制御する従来のソレノイド制御装置の要部構成図である。尚、本明細書において、ソレノイド制御装置200は、電源101、横型パワーMOSFET(横型パワーMOS106)とそれを制御する制御回路部107を有するリニアソレノイド駆動用IC150、電流検出抵抗104およびフリーホイールダイオード(縦型ダイオード105)で構成される。
このソレノイド制御装置の動作を説明する。電流検出抵抗104でリニアソレノイド103に流れる電流を電圧に変換し、リニアソレノイド駆動用IC150に取り込む。リニアソレノイド駆動用IC150内の制御回路部107では、電流指令値(実際は電圧値)と前記の取り込まれた電圧値を比較して、パルス幅変調(PWM(Pulse Width Modulation))を行い、パワースイッチとして動作する横型パワーMOS106を駆動する(オン・オフする)。
横型パワーMOS106がオン状態になると、電源101から横型パワーMOS106を介して、リニアソレノイド103、電流検出抵抗104を経由してグランド108に電流が流れ込む。
Conventionally, linear solenoids are used to drive valves that control oil pressure and air flow rate. The linear solenoid is a solenoid in which a movable iron core housed in the solenoid moves linearly in proportion to current.
FIG. 10 is a block diagram of a main part of a linear solenoid and a conventional solenoid control device that controls the linear solenoid. In this specification, the
The operation of this solenoid control device will be described. The current flowing through the
When the
次に、横型パワーMOS106がオフ状態になると、リニアソレノイド103に流れていた電流が、急に変化することが出来ないため、リニアソレノイド103、電流検出抵抗104、グランド108、フリーホイールダイオード(縦型ダイオード105)を経由してリニアソレノイド103に戻るという循環電流が流れる。この循環電流を流すための働きをするのがフリーホイールダイオード(縦型ダイオード105)である。
上記のソレノイド制御装置200の動作により、制御回路部107の電流指令値と同じ電流がリニアソレノイド103に流れることになる。
図11は、横型パワーMOSをp基板に集積したリニアソレノイド駆動用ICの要部断面図である。尚、p基板20とは、下記のp+領域1(通常はp+基板)上にp領域2をエピタキシャル成長などで形成したシリコン基板のことである。また、以下の説明では導電型がp型の場合にp、n型の場合にnと記した。
p+領域1上に形成されたp領域2の表面層にnウエル領域3を形成し、そのnウエル領域3の表面層に選択的にpウエル領域4とn+ドレイン領域5を形成し、pウエル領域4の表面上にn+ソース領域6を形成する。
n+ドレイン領域5とn+ソース領域6に挟まれたpウエル領域4の表面上に、ゲート酸化膜7を介して、多結晶シリコンからなるゲート電極8を形成し、n+ドレイン領域5の上にドレイン電極9を形成し、n+ソース領域6の上にソース電極10を形成する。
Next, when the
By the operation of the
FIG. 11 is a cross-sectional view of a main part of a linear solenoid driving IC in which a lateral power MOS is integrated on a p-substrate. The
An n-
n + drain region 5 and the n + source region 6 sandwiched by p-
全てのドレイン電極9をドレイン端子(端子a)に接続し、全てのソース電極10をソース端子(端子b)に接続し、p+領域1下(p基板20の裏面)にはグランド電極12を形成し、グランド108と接続する。
また、特許文献1には、ある回路が熱的破損しても車両などの制御に悪影響を与えることが無いようにSOIプロセス技術により複数の半導体素子の機能を同一チップ上に搭載することが開示されている。
また、特許文献2には、異なる耐圧を有する複数の半導体ドライバを同一チップに集積することで少ない品種で様々な耐圧に対応できることが開示されている。
Further,
従来のソレノイド制御装置200において、p領域2に形成されるリニアソレノイド駆動用IC150は横型パワーMOS106と制御回路部107で構成され同一のp基板20に形成されている。その他の部品であるリニアソレノイド103、電流検出抵抗104およびフリーホイールダイオード(縦型ダイオード105)は個別部品として外付けされる。
このフリーホイールダイオード(縦型ダイオード105)や電流検出抵抗104を外付けしたソレノイド制御装置200は、例えば、自動車の電装製品のように一台に多数個使われる場合には、ソレノイド制御装置200自体の占有スペースを低減することが強く望まれている。
また、特許文献1においては、複数の半導体素子を横型素子で形成しており、縦型素子を複合することは記載されていない。
また、特許文献2においては、埋め込み絶縁層で囲まれた半導体領域に横型素子を形成しており、前記と同様に縦型素子を複合することは記載されていない。
この発明の目的は、前記の課題を解決して、占有スペースを低減することができるソレノイド制御装置を提供することにある。
In the conventional
For example, when a large number of the
Further,
In
An object of the present invention is to provide a solenoid control device capable of solving the above-described problems and reducing the occupied space.
前記の目的を達成するために、ソレノイドを制御するソレノイド制御装置であって、
電源と、該電源から前記ソレドイドに流れる電流を制御するMOSトランジスタと、該MOSトランジスタをオン・オフ制御する制御回路部と、前記ソレノイドに流れる電流を検出する電流検出器と、前記ソレノイドに流れる電流を還流させるフリーホイールダイオードとを具備し、
前記電源の高電位側と前記MOSトランジスタのドレインが接続し、前記MOSトランジスタのゲートと前記制御回路部が接続し、前記MOSトランジスタのソースと前記ソレノイドの一端が接続し、前記ソレノイドの他端と前記電源のグランドが接続し、前記ソレノイドと前記電源のグランドの間に挿入される前記電流検出器と、前記ソレノイドの他端が前記フリーホイールダイオードのアノードと接続し、前記フリーホイールダイオードのカソードが前記ソレノイドの一端と接続し、前記電流検出器と前記制御回路部が接続されるソレノイド制御装置において、
前記MOSトランジスタと前記制御回路部からなるソレノイド駆動用ICと、前記フリーホイールダイオードとが導電型がp型であるシリコン基板上に形成される構成とする。
また、前記電流検出器が電流検出抵抗であるとよい。
In order to achieve the above object, a solenoid control device for controlling a solenoid, comprising:
A power source, a MOS transistor for controlling a current flowing from the power source to the soredoid, a control circuit unit for controlling on / off of the MOS transistor, a current detector for detecting a current flowing through the solenoid, and a current flowing through the solenoid A free wheel diode for refluxing,
The high potential side of the power supply and the drain of the MOS transistor are connected, the gate of the MOS transistor and the control circuit unit are connected, the source of the MOS transistor and one end of the solenoid are connected, and the other end of the solenoid The ground of the power source is connected, the current detector inserted between the solenoid and the ground of the power source, the other end of the solenoid is connected to the anode of the free wheel diode, and the cathode of the free wheel diode is In a solenoid control device that is connected to one end of the solenoid, the current detector and the control circuit unit are connected,
The solenoid driving IC composed of the MOS transistor and the control circuit section and the free wheel diode are formed on a silicon substrate having a p-type conductivity.
The current detector may be a current detection resistor.
また、前記ソレノイドがリニアソレノイドであるとよい。
また、前記MOSトランジスタが横型MOSFETであり、前記フリーホイールダイオードが縦型ダイオードであるとよい。
また、p基板の表面層に形成されるnウエル領域と、該nウエル領域の表面層に選択的に形成されるpウエル領域およびn+ドレイン領域と、前記pウエル領域の表面上に形成されるn+ソース領域と、前記n+ドレイン領域と前記n+ソース領域に挟まれた前記pウエル領域の表面上にゲート酸化膜を介して形成されるゲート電極と、前記n+ドレイン領域上に形成されるドレイン電極と、前記n+ソース領域上に形成されるソース電極とを有する前記横型MOSFETと、
前記p基板の表面層に前記nウエル領域と離して形成されるn領域と、該n領域の表面層に形成されるn+カソード領域と、該n+カソード領域上に形成されるカソード電極とを有する前記縦型ダイオードと、
前記横型MOSFETおよび前記縦型ダイオードと離して前記p基板の表面層に形成される前記制御回路部とを具備し、
前記p基板の裏面が前記電源のグランドと接続し、前記p基板の裏面層が前記縦型ダイオードのアノード領域となる構成とする。
The solenoid may be a linear solenoid.
The MOS transistor may be a lateral MOSFET, and the freewheel diode may be a vertical diode.
Further, an n well region formed on the surface layer of the p substrate, a p well region and an n + drain region selectively formed on the surface layer of the n well region, and formed on the surface of the p well region. An n + source region, a gate electrode formed on a surface of the p well region sandwiched between the n + drain region and the n + source region via a gate oxide film, and on the n + drain region The lateral MOSFET having a drain electrode formed and a source electrode formed on the n + source region;
An n region formed on the surface layer of the p substrate apart from the n well region, an n + cathode region formed on the surface layer of the n region, and a cathode electrode formed on the n + cathode region; The vertical diode comprising:
The control circuit unit formed on the surface layer of the p substrate apart from the lateral MOSFET and the vertical diode,
The back surface of the p substrate is connected to the ground of the power source, and the back surface layer of the p substrate is an anode region of the vertical diode.
また、前記カソード電極上に絶縁膜を介して前記制御回路部のパッドが配置されるとよい。
また、前記n領域に隣接して前記p基板の裏面に向かって形成されるp+領域と、該p+領域上に形成されるグランド電極とを有する構成とするとよい。
また、前記p+領域が前記p基板の表面から裏面に達するように形成されるとよい。
The pad of the control circuit unit may be disposed on the cathode electrode through an insulating film.
In addition, it may be configured to have a p + region formed toward the back surface of the p substrate adjacent to the n region, and a ground electrode formed on the p + region.
The p + region may be formed so as to reach the back surface from the front surface of the p substrate.
この発明によれば、外付けのフリーホイールダイオードとリニアソレノイド駆動用ICを同一のp基板に形成した複合リニアソレノイド駆動用ICを用いることで、ソレノイド制御装置の占有スペースを低減することができる。
また、縦型ダイオードのレイアウトの一部を制御回路部のパットに割り与えることで、p基板を小型化できて、ソレノイド制御装置の占有スペースを低減することができる。
また、外部回路と接続する全端子を、p基板の一方の表面に集中して形成することで、CSP(Chip Size Package)でp基板を樹脂封止できるようになり、SOP(Small Outline Package)を用いた場合に比べて、さらにパッケージの小型化を図ることができる。その結果、ソレノイド制御装置の占有スペースを低減することができる。
According to the present invention, the space occupied by the solenoid control device can be reduced by using the composite linear solenoid drive IC in which the external free wheel diode and the linear solenoid drive IC are formed on the same p substrate.
Further, by allocating a part of the layout of the vertical diode to the pad of the control circuit unit, the p-board can be reduced in size, and the space occupied by the solenoid control device can be reduced.
Also, by forming all terminals connected to the external circuit in a concentrated manner on one surface of the p substrate, the p substrate can be resin-sealed by CSP (Chip Size Package), and SOP (Small Outline Package) The package can be further reduced in size as compared with the case of using. As a result, the space occupied by the solenoid control device can be reduced.
発明の実施の形態を以下の実施例で説明する。従来の構成と同一部位には同一の符号を付した。 Embodiments of the invention will be described in the following examples. The same parts as those in the conventional configuration are denoted by the same reference numerals.
図1〜図4は、この発明の第1実施例のソレノイド制御装置の要部構成図である。図1はソレノイド制御装置の回路構成図、図2は図1の複合リニアソレノイド駆動用ICのレイアウト図、図3は、図1のソレノイド制御装置の構成要素であるフリーホイールダイオードとリニアソレノイド駆動用ICをシリコン基板上に形成した複合リニアソレノイド駆動用ICの要部断面図、図4は図3の複合リニアソレノイド駆動用をパッケージに収納した模式図である。ここでフリーホイールダイオードは主電流を縦方向に流す縦型ダイオード105である。
尚、基板としてn基板でなくp基板20を用いるのは、基板の裏面側をグランド電位とし、なおかつ縦型ダイオード105のアノードを基板の裏面側に形成できるようにするためである。
図1において、本発明のソレノイド制御装置100は、電源101、横型パワーMOSFET(横型パワーMOS106)とそれを制御する制御回路部107とフリーホイールダイオード(縦型ダイオード105)を有する複合リニアソレノイド駆動用IC102および電流検出抵抗104で構成される。この複合リニアソレノイド駆動用IC102は、リニアソレノイド駆動用IC150と縦型ダイオード105を同一のp基板20に形成したものである。
1 to 4 are main part configuration diagrams of a solenoid control apparatus according to a first embodiment of the present invention. FIG. 1 is a circuit configuration diagram of a solenoid control device, FIG. 2 is a layout diagram of a composite linear solenoid drive IC of FIG. 1, and FIG. FIG. 4 is a schematic cross-sectional view of a main part of a composite linear solenoid driving IC in which the IC is formed on a silicon substrate, and FIG. 4 is a schematic view in which the composite linear solenoid driving IC of FIG. Here, the free wheel diode is a
The reason why the p-
In FIG. 1, a
図2において、ドレインパッド109、ソースパッド110、ゲートパッド111、カソードパッド112および制御回路部107のパッド113は各端子a〜eにそれぞれ接続し,それぞれの端子a〜eは電源101、リニアソレノイド103、グランド108や電流検出抵抗104に接続している。
図3において、まず、横型パワーMOS106の形成方法を説明する。但し、制御回路部107は示されていない。
p+領域1上に形成されたp領域2の表面層にnウエル領域3を形成し、そのnウエル領域3の表面層に選択的にpウエル領域4とn+ドレイン領域5を形成する。
pウエル領域4の表面上にn+ソース領域6を形成し、n+ドレイン領域5とn+ソース領域6に挟まれたpウエル領域4の表面上に、ゲート酸化膜7を介して、多結晶シリコンからなるゲート電極8を形成し、n+ドレイン領域5の上にドレイン電極9を形成し、n+ソース領域6の上にソース電極10を形成する。
全てのドレイン電極9をドレインパッド109に接続し、全てのソース電極10をソースパッド110に接続し、ドレインパッド109はドレイン端子(端子a)に接続し、ソースパッド110はソース端子(端子b)に接続している。
In FIG. 2, a
In FIG. 3, a method for forming the
An n
An n + source region 6 is formed on the surface of the
All
p+領域1下にはグランド電極12を形成し、グランド端子(端子c)と接続している。ここでは横型パワーMOS106を構成するセルが2個の場合を示した。
つぎに、縦型ダイオード105の形成方法について説明する。p領域2の表面層にnウエル領域3と離してn領域13を形成し、n領域13の表面層にn+カソード領域14を形成し、n+カソード領域14の上にカソード電極15を形成し、n+カソード領域14とn領域13の表面上に絶縁膜16を形成し、最後に、カソード電極15を図示しないカソードパッド112およびソースパッド110を介してソース端子(端子b)に接続する。
これにより、横型パワーMOS106と縦型ダイオード105が同一のp基板20(p領域2)に集積された複合リニアソレノイド駆動用IC102となる。その結果、縦型ダイオード105が外付けされた従来のソレノイド制御装置200に比べて、ソレノイド制御装置100の占有スペースを低減することができる。
図4において、p基板20はSOP21のパッケージに収納された例を挙げた。パッケージの端子22(ピン)がモールド樹脂から外にはみ出しているので後述するCSPに比べてパッケージの占有面積は大きい。また、図示しないが、パッケージとしてSOP以外にDIP(Dual Inline Package)などもあるが、やはりピンがモールド樹脂から外にはみ出しているのでCSPに比べてパッケージの占有面積は大きい。
A
Next, a method for forming the
As a result, a composite linear
In FIG. 4, an example in which the
尚、ドレイン領域5とカソード領域14の間には寄生npnトランジスタが形成されるので、nウエル領域3とn領域13の間を電気的に分離を図る必要がある。この分離の方法には、nウエル領域3とn領域13の間隔を広げたり、nウエル領域3とn領域13の間に絶縁分離領域を形成することなどがある。
また、前記第1実施例の説明では、ソレノイドとしてリニアソレノイド103を例に挙げて説明したが、必ずしも、リニアソレノイド103である必要はなく、ソレノイドに流す電流と可動鉄心の移動の関係が把握できていれば通常のソレノイドを用いても構わない。その場合は、ソレノイド駆動用ICとしては、当然、リニアソレノイド駆動用ICではなく、通常のソレノイド駆動用ICを用いる。
また、前記第1実施例では横型パワーMOS106を例に挙げて説明したが、横型IGBT(絶縁ゲートバイポーラトランジスタ)を用いてもよい。横型IGBTを用いた場合にはn+ソース領域6はn+エミッタ領域となり、n+ドレイン領域5はp+コレクタ領域とする。
また、素子耐圧が10V程度と低い場合には、横型パワーMOS106のnウエル領域3やpウエル領域4を形成しないで、p領域2の表面層にn+ソース領域6やn+ドレイン領域5を直接形成してもよい。
Since a parasitic npn transistor is formed between the
In the description of the first embodiment, the
In the first embodiment, the
When the element breakdown voltage is as low as about 10 V, the n + source region 6 and the n + drain region 5 are formed on the surface layer of the
また、電流検出器として前記電流検出抵抗104の代わりに電流プローブ(CT:Current Transformer)を用いても構わない。
Moreover, you may use a current probe (CT: Current Transformer) instead of the said
図5および図6は、この発明の第2実施例のソレノイド制御装置の要部構成図であり、図5は複合リニアソレノイド駆動用ICのレイアウト図、図6は図5の複合リニアソレノイド駆動用ICの要部断面図である。
図5において、複合リニアソレノイド駆動用IC120のレイアウトは、横型パワーMOS106、縦型ダイオード105および制御回路部107の大きく3つのレイアウトで構成される。第1実施例との違いは、縦型ダイオード105のカソードパッド112(カソード電極15)を、縦型ダイオード105の片側に寄せて形成し、空いたスペースに制御回路部107のパッド113を形成した点である。
図6において、縦型ダイオード106のカソード電極15をn+カソード領域14の表面層の片側に形成し、空いたスペースのn+カソード領域14上の絶縁膜7上に制御回路部107のパッド113を形成する。この複合リニアソレノイド駆動用IC120を用いることで、ソレノイド制御装置100の占有スペースを第1実施例の場合よりさらに低減することができる。
5 and 6 are main part configuration diagrams of a solenoid control apparatus according to a second embodiment of the present invention. FIG. 5 is a layout diagram of a composite linear solenoid driving IC. FIG. 6 is a composite linear solenoid driving IC of FIG. It is principal part sectional drawing of IC.
In FIG. 5, the layout of the composite linear
6, the
図7〜図9は、この発明の第3実施例のソレノイド制御装置の要部構成図であり、図7は複合リニアソレノイド駆動用ICのレイアウト図、図8は図7の複合リニアソレノイド駆動用ICの要部断面図、図9は図8のp基板をパッケージに収納した模式図である。
複合リニアソレノイド駆動用IC130は、p基板20がCSP23で樹脂封止されるために、全ての端子a〜eはp基板20の表面に形成される。
図7において、各パッド109〜113上にパッドと接続する各端子a〜eが形成される。
図8において、p+領域1上に形成されたp領域2の表面層にnウエル領域3を形成し、そのnウエル領域3の表面層に選択的にpウエル領域4とn+ドレイン領域5を形成し、pウエル領域4の表面上にn+ソース領域6を形成し、n+ドレイン領域5とn+ソース領域6に挟まれたpウエル領域4の表面上に、ゲート酸化膜7を介して、多結晶シリコンからなるゲート電極8を形成し、n+ドレイン領域の上にドレイン電極9を形成し、n+ソース領域6の上にソース電極10を形成する。
全てのドレイン電極9をドレインパッド109に接続し、全てのソース電極10をソースパッド110に接続する。ドレインパッド109はドレイン端子(端子a)と接続し、ソースパッド110はソース端子(端子b)と接続する。
FIGS. 7 to 9 are main part configuration diagrams of a solenoid control apparatus according to a third embodiment of the present invention. FIG. 7 is a layout diagram of a composite linear solenoid driving IC, and FIG. 8 is a composite linear solenoid driving IC of FIG. FIG. 9 is a schematic view in which the p substrate of FIG. 8 is housed in a package.
In the composite linear
In FIG. 7, terminals a to e connected to the pads are formed on the
In FIG. 8, an
All the
p+領域1からp基板20の表面までp+領域17を形成し、p+領域17の表面上にグランド電極18を形成し、グランド電極18をグランド端子(端子c)と接続する。尚、p基板20(p領域2)の表面層にp+領域17を形成する場合もある。この場合は前記のように、p+領域17がp+領域1に達していないため前記の場合よい縦型ダイオードの順電圧降下は多少大きくなる。また、p基板20が低い不純物層で形成されている場合にはp+領域17はp基板20の表面から裏面に達するように形成するとよい。
前記の構成とすることで、全ての端子a〜eはp基板20の一方の表面に形成されるので、図9に示すCSP23で樹脂封止することが可能となる。CSP23にp基板20を収納することで、ソレノイド制御装置100の占有スペースを低減することができる。
また、第1実施例に適用した場合には、第1実施例の場合より、さらに複合リニアソレノイド駆動用ICを小型化できて、ソレノイド制御装置100の占有スペースをさらに低減することができる。
尚、図8で示す縦型ダイオード105においては、水平方向にも微小な電流は流れるが、垂直方向に流れる電流の方が圧倒的に大きいのでここでは縦型ダイオードの扱いとした。
The p + region 17 is formed from a p + region 1 to the surface of the p-
With the above configuration, since all the terminals a to e are formed on one surface of the
Further, when applied to the first embodiment, the composite linear solenoid drive IC can be further reduced in size compared to the first embodiment, and the occupied space of the
In the
1 p+領域
2 p領域
3 nウエル領域
4 pウエル領域
5 n+ドレイン領域
6 n+ソース領域
7 ゲート酸化膜
8 ゲート電極
9 ドレイン電極
10 ソース電極
12 グランド電極
13 n領域
14 n+カソード領域
15 カソード電極
16 絶縁膜
17 p+領域
18 グランド電極
20 p基板
21 SOP
22 ピン
23 CSP
100 ソレノイド制御装置
101 電源
102 複合リニアソレノイド駆動用IC
103 リニアソレノイド
104 電流検出抵抗
105 縦型ダイオード(フリーホイールダイオード)
106 横型パワーMOS
107 制御回路部
108 グランド
109 ドレインパッド
110 ソースパッド
111 ゲートパッド
112 カソードパッド
113 パッド(制御回路部)
120 複合リニアソレノイド駆動用IC
130 複合リニアソレノイド駆動用IC
150 リニアソレノイド駆動用IC(従来)
200 ソレノイド制御装置(従来)
a〜e 端子
1 p + region 2 p region 3 n well region 4 p well region 5 n + drain region 6 n + source region 7
22
100
103 Linear solenoid 104
106 Horizontal power MOS
107
120 Compound Linear Solenoid Drive IC
130 Compound Linear Solenoid Drive IC
150 Linear solenoid drive IC (conventional)
200 Solenoid control device (conventional)
a to e terminals
Claims (8)
電源と、該電源から前記ソレドイドに流れる電流を制御するMOSトランジスタと、該MOSトランジスタをオン・オフ制御する制御回路部と、前記ソレノイドに流れる電流を検出する電流検出器と、前記ソレノイドに流れる電流を還流させるフリーホイールダイオードとを具備し、
前記電源の高電位側と前記MOSトランジスタのドレインが接続し、前記MOSトランジスタのゲートと前記制御回路部が接続し、前記MOSトランジスタのソースと前記ソレノイドの一端が接続し、前記ソレノイドの他端と前記電源のグランドが接続し、前記ソレノイドと前記電源のグランドの間に挿入される前記電流検出器と、前記ソレノイドの他端が前記フリーホイールダイオードのアノードと接続し、前記フリーホイールダイオードのカソードが前記ソレノイドの一端と接続し、前記電流検出器と前記制御回路部が接続されるソレノイド制御装置において、
前記MOSトランジスタと前記制御回路部からなるソレノイド駆動用ICと、前記フリーホイールダイオードとが導電型がp型であるシリコン基板上に形成されることを特徴とするソレノイド制御装置。 A solenoid control device for controlling a solenoid,
A power source, a MOS transistor for controlling a current flowing from the power source to the solenoid, a control circuit unit for controlling on / off of the MOS transistor, a current detector for detecting a current flowing through the solenoid, and a current flowing through the solenoid A free wheel diode for refluxing,
The high potential side of the power supply and the drain of the MOS transistor are connected, the gate of the MOS transistor and the control circuit unit are connected, the source of the MOS transistor and one end of the solenoid are connected, and the other end of the solenoid The ground of the power supply is connected, the current detector inserted between the solenoid and the ground of the power supply, the other end of the solenoid is connected to the anode of the freewheel diode, and the cathode of the freewheel diode is connected In the solenoid control device connected to one end of the solenoid, the current detector and the control circuit unit are connected.
A solenoid control device comprising: a solenoid driving IC comprising the MOS transistor and the control circuit portion; and the free wheel diode formed on a silicon substrate having a p-type conductivity.
前記p基板の表面層に前記nウエル領域と離して形成されるn領域と、該n領域の表面層に形成されるn+カソード領域と、該n+カソード領域上に形成されるカソード電極とを有する前記縦型ダイオードと、
前記横型MOSFETおよび前記縦型ダイオードと離して前記p基板の表面層に形成される前記制御回路部とを具備し、
前記p基板の裏面が前記電源のグランドと接続し、前記p基板の裏面層が前記縦型ダイオードのアノード領域となることを特徴とする請求項4に記載のソレノイド制御装置。 An n-well region formed in the surface layer of the p-substrate, a p-well region and an n + drain region selectively formed in the surface layer of the n-well region, and an n-type formed on the surface of the p-well region A + source region, a gate electrode formed on the surface of the p well region sandwiched between the n + drain region and the n + source region via a gate oxide film, and formed on the n + drain region The lateral MOSFET having a drain electrode and a source electrode formed on the n + source region;
An n region formed on the surface layer of the p substrate apart from the n well region, an n + cathode region formed on the surface layer of the n region, and a cathode electrode formed on the n + cathode region; The vertical diode comprising:
The control circuit unit formed on the surface layer of the p substrate apart from the lateral MOSFET and the vertical diode,
5. The solenoid control device according to claim 4, wherein a back surface of the p substrate is connected to a ground of the power source, and a back surface layer of the p substrate is an anode region of the vertical diode.
The solenoid control device according to claim 7, wherein the p + region is formed so as to reach the back surface from the front surface of the p substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007181026A JP2009021289A (en) | 2007-07-10 | 2007-07-10 | Solenoid control unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007181026A JP2009021289A (en) | 2007-07-10 | 2007-07-10 | Solenoid control unit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009021289A true JP2009021289A (en) | 2009-01-29 |
Family
ID=40360705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007181026A Withdrawn JP2009021289A (en) | 2007-07-10 | 2007-07-10 | Solenoid control unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009021289A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023043070A (en) * | 2021-09-15 | 2023-03-28 | パナソニックIpマネジメント株式会社 | Vehicle and control device |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02210862A (en) * | 1989-02-10 | 1990-08-22 | Hitachi Ltd | Semiconductor device |
JPH02266613A (en) * | 1989-04-06 | 1990-10-31 | Mitsubishi Electric Corp | Semiconductor device |
JP2003217926A (en) * | 2002-01-24 | 2003-07-31 | Hitachi Ltd | Load drive apparatus |
JP2003284238A (en) * | 2002-03-19 | 2003-10-03 | Toyota Industries Corp | Method and circuit for protecting switching element for drive of solenoid |
JP2005311052A (en) * | 2004-04-21 | 2005-11-04 | Fuji Electric Device Technology Co Ltd | Semiconductor device |
JP2005321295A (en) * | 2004-05-10 | 2005-11-17 | Keihin Corp | Measurement apparatus and method for compensating temperature of the same |
JP2006173296A (en) * | 2004-12-15 | 2006-06-29 | Yaskawa Electric Corp | Semiconductor device and its manufacturing method |
JP2006253583A (en) * | 2005-03-14 | 2006-09-21 | Fuji Electric Device Technology Co Ltd | Surge voltage protection diode |
JP2007097333A (en) * | 2005-09-29 | 2007-04-12 | Denso Corp | Short-circuit protecting circuit |
-
2007
- 2007-07-10 JP JP2007181026A patent/JP2009021289A/en not_active Withdrawn
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02210862A (en) * | 1989-02-10 | 1990-08-22 | Hitachi Ltd | Semiconductor device |
JPH02266613A (en) * | 1989-04-06 | 1990-10-31 | Mitsubishi Electric Corp | Semiconductor device |
JP2003217926A (en) * | 2002-01-24 | 2003-07-31 | Hitachi Ltd | Load drive apparatus |
JP2003284238A (en) * | 2002-03-19 | 2003-10-03 | Toyota Industries Corp | Method and circuit for protecting switching element for drive of solenoid |
JP2005311052A (en) * | 2004-04-21 | 2005-11-04 | Fuji Electric Device Technology Co Ltd | Semiconductor device |
JP2005321295A (en) * | 2004-05-10 | 2005-11-17 | Keihin Corp | Measurement apparatus and method for compensating temperature of the same |
JP2006173296A (en) * | 2004-12-15 | 2006-06-29 | Yaskawa Electric Corp | Semiconductor device and its manufacturing method |
JP2006253583A (en) * | 2005-03-14 | 2006-09-21 | Fuji Electric Device Technology Co Ltd | Surge voltage protection diode |
JP2007097333A (en) * | 2005-09-29 | 2007-04-12 | Denso Corp | Short-circuit protecting circuit |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023043070A (en) * | 2021-09-15 | 2023-03-28 | パナソニックIpマネジメント株式会社 | Vehicle and control device |
JP7304547B2 (en) | 2021-09-15 | 2023-07-07 | パナソニックIpマネジメント株式会社 | Vehicle and control device |
US11890964B2 (en) | 2021-09-15 | 2024-02-06 | Panasonic Intellectual Property Management Co., Ltd. | Vehicle and control device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10002961B2 (en) | Semiconductor device suppressing current leakage in a bootstrap diode | |
US9478543B2 (en) | Semiconductor integrated circuit | |
US9412732B2 (en) | Semiconductor device | |
US9287256B2 (en) | Semiconductor device including a separation region formed around a first circuit region | |
US7923807B2 (en) | Semiconductor device having an insulator including an inductive load driving circuit | |
US8125002B2 (en) | Semiconductor device and inverter circuit having the same | |
WO2012141121A1 (en) | Semiconductor device | |
US9613945B1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US20180019742A1 (en) | Semiconductor device for high-voltage circuit | |
JP2003007843A (en) | Semiconductor device | |
JP2009206284A (en) | Semiconductor device | |
KR101826650B1 (en) | A semiconductor device and a method for shielding a level-shift transistor | |
US9893065B2 (en) | Semiconductor integrated circuit | |
US9093523B2 (en) | Switching element and a diode being connected to a power source and an inductive load | |
JP2007236077A (en) | Motor drive unit | |
JP4569105B2 (en) | Semiconductor device | |
US20160133733A1 (en) | Power semiconductor component and manufacturing method thereof | |
JP2009124052A (en) | Dc-dc converter | |
US10217765B2 (en) | Semiconductor integrated circuit | |
KR100842340B1 (en) | Semiconductor integrated circuit apparatus | |
JP2009021289A (en) | Solenoid control unit | |
US20180331210A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2008288476A (en) | High breakdown voltage ic | |
JP4620387B2 (en) | Semiconductor protection device | |
JP2000286391A (en) | Level shifter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20090219 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
A711 | Notification of change in applicant |
Effective date: 20091112 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
A625 | Written request for application examination (by other person) |
Effective date: 20100514 Free format text: JAPANESE INTERMEDIATE CODE: A625 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A761 | Written withdrawal of application |
Effective date: 20121018 Free format text: JAPANESE INTERMEDIATE CODE: A761 |