JP2009020641A - 出力回路 - Google Patents

Abstract

【課題】シリーズレギュレータや電力増幅器において、出力トランジスタにＮＭＯＳトランジスタを用いても、その駆動電圧を確保しながら、消費電力の増大を抑制することができる出力回路の提供を目的とする。
【解決手段】ＮＭＯＳトランジスタ４と、ＮＭＯＳトランジスタ４のゲート端子に駆動電圧を供給する増幅器５と、基準電圧Ｖｒｅｆを増幅器５の非反転入力端子（＋）に印加する基準電圧回路６と、ＮＭＯＳトランジスタ４からの出力電圧Ｖｏｕｔを分圧して増幅器５の反転入力端子（−）に印加する抵抗対７と、ＮＭＯＳトランジスタ４を十分駆動するための電圧以上の電圧と出力電圧Ｖｏｕｔとを加算した電源電圧を増幅器５に供給するチャージポンプ回路８を備える。これにより、ＮＭＯＳトランジスタ４の駆動電圧を確保しながら必要最低限に抑制するので、増幅器５での消費電力を抑制することができる。
【選択図】図１

Description

本発明は、シリーズレギュレータや電力増幅器の出力回路に関し、特に出力トランジスタにＮＰＮトランジスタやＮＭＯＳトランジスタを用いた出力回路に関するものである。

ＬＤＯ（Low Drop Out regulator）に代表されるように、負荷回路に制御された電圧を供給するシリーズレギュレータや電力増幅器では、出力トランジスタにはＰＭＯＳトランジスタが多く用いられている。しかし、ＰＭＯＳトランジスタは同じ電流能力のＮＭＯＳトランジスタに比べるとチップ面積が大きいという問題がある。

一方、出力トランジスタとしてＮＭＯＳトランジスタを用いるには、出力電圧にＮＭＯＳトランジスタのゲート閾値電圧を加えた電圧がＮＭＯＳトランジスタの駆動電圧として必要であった。そこで、特許文献１のように、出力トランジスタにＮＭＯＳトランジスタを用いたシリーズレギュレータにおいて、ＮＭＯＳトランジスタの駆動電源を確保するために、チャージポンプを用いて入力電圧より昇圧した電圧を生成するといった提案がなされている。

特許文献1に開示されているシリーズレギュレータの回路構成を図４に示す。図４において、符号１は入力端子を示す。この入力端子１には入力電圧Ｖｉｎが印加される。

符号２は出力端子を示す。この出力端子２は、出力電圧Ｖｏｕｔを負荷３に供給する。

符号４は出力トランジスタであるＮＭＯＳトランジスタを示す。このＮＭＯＳトランジスタ４は、入力端子１と出力端子２との間に接続される。

符号５は増幅器を示す。この増幅器５は、ＮＭＯＳトランジスタ４のゲート端子に駆動電圧を供給する。

符号６は基準電圧回路を示す。この基準電圧回路６は、基準電圧Ｖｒｅｆを生成し、生成した基準電圧Ｖｒｅｆを増幅器５の非反転入力端子（＋）に印加する。

符号７は２個の分圧抵抗の直列回路からなる抵抗対を示す。この抵抗対７は、出力電圧Ｖｏｕｔを分圧して増幅器５の反転入力端子（−）に印加する。

符号９はチャージポンプ回路を示す。このチャージポンプ回路９は、入力電圧Ｖｉｎから昇圧された電圧を生成し、この電圧を増幅器５に電源電圧として供給する。

以下に、図４に示したシリーズレギュレータの動作を説明する。入力端子１に入力電圧Ｖｉｎが印加されると、チャージポンプ回路９が動作して入力電圧Ｖｉｎから昇圧された電圧が増幅器５に供給される。増幅器５によってＮＭＯＳトランジスタ４は駆動されて出力端子２から出力電圧Ｖｏｕｔを出力する。この出力電圧Ｖｏｕｔは抵抗対７によって増幅器５に負帰還される。増幅器５は、抵抗対７の出力する出力電圧Ｖｏｕｔの分圧電圧が、基準電圧回路６の基準電圧Ｖｒｅｆと等しくなるようにＮＭＯＳトランジスタ４を制御する。以上により出力電圧Ｖｏｕｔは安定化制御される。

ここで、入力電圧Ｖｉｎの低下によって、シリーズレギュレータへの入力電圧Ｖｉｎとシリーズレギュレータからの出力電圧Ｖｏｕｔとの差が小さくなっても、増幅器５は入力電圧Ｖｉｎから昇圧された電圧でバイアスされている。このことにより、増幅器５はＮＭＯＳトランジスタ４に十分なゲート電圧を供給することができる。

ここで、チャージポンプ回路９についてさらに説明する。上記従来例のチャージポンプ回路９は、入力電圧Ｖｉｎとグラウンドと増幅器５にしか接続されていない。この接続構成では、入力電圧基準の昇圧電圧を増幅器５の電源電圧にしているという動作しかありえない。したがって、従来のような単純な入力電圧基準であると、入力電圧が出力電圧より十分高い場合に、制御駆動回路の電源電圧として過剰であり、消費電力が増大してしまう。
特開平３−２０４０１２号公報

しかしながら、上記従来のシリーズレギュレータの出力回路の構成では、出力トランジスタであるＮＭＯＳトランジスタ４への駆動電圧は確保できるが、逆に入力電圧Ｖｉｎが高い場合にはチャージポンプ回路９によって昇圧された電圧が高く、増幅器５での消費電力が増大する。また、出力電圧を変動させるような電力増幅器の場合は、入出力電圧差が小さくても出力トランジスタを十分に駆動する必要がある反面、ほとんどの動作時間は入出力電圧差が十分あるので、前述のような増幅器５の消費電力増大はさらに顕著となる。

したがって、本発明の目的は、シリーズレギュレータや電力増幅器に適用される出力回路において、出力トランジスタにＮＭＯＳトランジスタを用いても、その駆動電圧を確保しながら、消費電力の増大を抑制することができる出力回路の提供することである。

上記課題を解決するために、本発明の第１の出力回路は、入力電圧が入力される一方の主端子と出力電圧が出力される他方の主端子と制御端子とを有し他方の主端子の電位に対して駆動閾値電圧以上の電圧が制御端子に印加されることによって、一方および他方の主端子間のインピーダンスが制御できる出力トランジスタと、出力トランジスタの他方の主端子からの出力電圧を制御するために出力トランジスタの制御端子に駆動電圧を供給する制御駆動回路と、出力トランジスタの他方の主端子の電位を基準として駆動閾値電圧以上の所定の電圧を出力する構成を有し、出力トランジスタの他方の主端子からの出力電圧に駆動閾値電圧以上の所定の電圧を加算した電源電圧を制御駆動回路に対して供給するチャージポンプ回路とを備えている。

本発明の第２の出力回路は、入力電圧が入力される一方の主端子と出力電圧が出力される他方の主端子と制御端子とを有し他方の主端子の電位に対して駆動閾値電圧以上の電圧が制御端子に印加されることによって、一方および他方の主端子間のインピーダンスが制御できる出力トランジスタと、出力トランジスタの他方の主端子からの出力電圧を制御するために出力トランジスタの制御端子に駆動電圧を供給する制御駆動回路と、出力トランジスタの一方の主端子の電位を基準として電圧を出力する構成を有し、制御駆動回路に対して供給する電源電圧を出力トランジスタの他方の主端子からの出力電圧に駆動閾値電圧以上の所定の電圧を加算した電圧とするように制御するチャージポンプ回路とを備えている。

以上のような構成とすることにより、出力トランジスタを駆動する制御駆動回路に供給される電圧は、出力トランジスタの他方の主端子からの出力電圧に出力トランジスタの駆動閾値電圧以上の電圧を加算した電圧となり、出力トランジスタの駆動電圧を確保できる。しかも、出力トランジスタの入出力電圧差の大きさに影響を受けないので、出力トランジスタの駆動閾値電圧以上の電圧を必要最小限に設定することが可能となり、出力トランジスタの駆動電圧を確保しながら、制御駆動回路での消費電力を抑制することができる。

上記構成の出力回路においては、出力トランジスタは、例えば、ＮチャンネルＭＯＳトランジスタまたはＮＰＮトランジスタであることが好ましい。

また、上記構成の出力回路においては、制御駆動回路は差動増幅器を有し、差動増幅器は、出力トランジスタの他方の主端子からの出力電圧または出力トランジスタの他方の主端子からの出力電圧に応じた電圧を一方の入力端子への入力とし、基準電圧または被増幅電圧を他方の入力端子への入力とし、出力電圧を出力トランジスタの制御端子に駆動電圧として供給することが好ましい。

また、上記構成の第１の出力回路においては、チャージポンプ回路は、所定の電圧を生成する直流電源と、第１のコンデンサと、直流電源から第１のコンデンサに充電するための第１のスイッチ回路と、出力トランジスタの他方の主端子に一端が接続された第２のコンデンサと、第１のコンデンサから第２のコンデンサに充電するための第２のスイッチ回路とを備え、第２のコンデンサの他端に現れる電圧が制御駆動回路に供給されることが好ましい。

上記構成において、直流電源の生成する所定の電圧は、出力トランジスタの駆動閾値電圧以上の電圧に設定されることが好ましい。

上記構成の第２の出力回路においては、チャージポンプ回路は、所定の電圧を生成する直流電源と、第１のコンデンサと、直流電源から第１のコンデンサに充電するための第１のスイッチ回路と、出力トランジスタの一方の主端子に一端が接続された第２のコンデンサと、第１のコンデンサから第２のコンデンサに充電するための第２のスイッチ回路を備え、第２のコンデンサの他端に現れる電圧が制御駆動回路に供給されるようにしてもよい。

この構成においては、直流電源の生成する所定の電圧は、出力トランジスタの他方の主端子からの出力電圧に出力トランジスタの駆動閾値電圧以上の電圧を加算し、加算の結果得られた電圧から出力トランジスタの一方の主端子への入力電圧を減算した結果得られる電圧に設定されることが好ましい。

また、上記構成の第２の出力回路においては、直流電源は、差動増幅器と、ＰＭＯＳトランジスタと、第３のコンデンサとを有し、差動増幅器は、出力トランジスタの他方の主端子からの出力電圧または出力トランジスタの他方の主端子からの出力電圧に応じた電圧を一方の入力端子への入力とし、基準電圧を他方の入力端子への入力とし、出力電圧がＰＭＯＳトランジスタのゲート端子に供給され、ＰＭＯＳトランジスタのソース端子が出力トランジスタの一方の主端子に接続され、ＰＭＯＳトランジスタのドレイン端子が第３のコンデンサに接続され、第３のコンデンサの他端が接地され、第３のコンデンサの両端子間から電圧を出力することが好ましい。

本発明の出力回路によれば、出力トランジスタを駆動する増幅器などの制御駆動回路の電源電圧を、出力電圧＋出力トランジスタの駆動閾値電圧以上の電圧となるようにチャージポンプ回路を構成する。例えば出力トランジスタがＮＭＯＳトランジスタであれば、その駆動閾値電圧Ｖｔより１〜２Ｖ高い電圧を出力電圧となるＮＭＯＳトランジスタのソース端子（他方の主端子）に加算した電圧でよい。このように構成することにより、入力電圧によらず、出力トランジスタの制御端子に安定的に所定の駆動電圧を供給することができるので、シリーズレギュレータや電力増幅器において出力トランジスタとしてＮＭＯＳトランジスタを用いても、チャージポンプ回路によって出力トランジスタの駆動電圧を確保しながら必要最低限に抑制することが可能となり、増幅器などの制御駆動回路での消費電力を抑制することができる。

以下、本発明の実施の形態を、図面を参照しながら説明する。

（実施の形態１）
以下、本発明の実施の形態１に係る出力回路について、図面を参照しながら説明する。図１は本発明の実施の形態１に係る出力回路を有するシリーズレギュレータの回路構成図である。

図１において、符号１は入力端子を示す。この入力端子１には、入力電圧Ｖｉｎが印加される。

符号２は出力端子を示す。この出力端子２は、出力電圧Ｖｏｕｔを負荷３に供給する。

符号４は出力トランジスタとなるＮＭＯＳトランジスタを示す。このＮＭＯＳトランジスタ４は、入力端子１に一方の主端子であるドレイン端子が接続され、出力端子２に他方の主端子であるソース端子が接続される。

符号５は増幅器を示す。この増幅器５は、ＮＭＯＳトランジスタ４の制御端子であるゲート端子に駆動電圧を供給する。

符号６は基準電圧回路を示す。この基準電圧回路６は、基準電圧Ｖｒｅｆを生成し、生成した基準電圧Ｖｒｅｆを増幅器５の非反転入力端子（＋）に印加する。

符号７は直列接続した２個の分圧抵抗からなる抵抗対を示す。この抵抗対７は、出力電圧Ｖｏｕｔを分圧して増幅器５の反転入力端子（−）に印加する。なお、出力電圧Ｖｏｕｔを分圧せずにそのまま増幅器５の反転入力端子（−）に印加する構成でもよい。

符号８はチャージポンプ回路を示す。このチャージポンプ回路８は、増幅器５に電源電圧を供給する。

ここで、チャージポンプ回路８の具体構成について説明する。チャージポンプ回路８は、直流電圧Ｖｃを生成する直流電源１０と、第１の整流素子１１と、第１のコンデンサ１２と、第１のスイッチ素子１３と、第２の整流素子１４と、第２のコンデンサ１５と、第1のスイッチ素子１３と相補的にオンオフする第２のスイッチ素子１６とを備える。ここで、第１の整流素子１１と第１のスイッチ素子１３とが第１のスイッチ回路を構成し、第２の整流素子１４と第２のスイッチ素子１６とが第２のスイッチ回路を構成する。

このチャージポンプ回路８では、第１のスイッチ素子１３がオンの時に、第１の整流素子１１を介して直流電源１０によって第１のコンデンサ１２を充電するように、電流経路が形成される。また、第２のスイッチ素子１６がオンの時には、第２の整流素子１４を介して第１のコンデンサ１２によって第２のコンデンサ１５を充電するように電流経路が形成される。第２のコンデンサ１５の低電位側端子は出力端子２に接続され、高電位側端子は増幅器５の電源端子に接続される。したがって、増幅器５の電源端子には、出力電圧Ｖｏｕｔにチャージポンプ回路８の出力電圧を加えた電圧が供給される。

ここで、直流電源１０の電圧Ｖｃは、入力電圧Ｖｉｎからシリーズレギュレータなどで生成してもよいし、別途構成される電圧源回路の出力電圧であってもよい。電圧Ｖｃは、ＮＭＯＳトランジスタ４を十分駆動できるゲート−ソース間電圧Ｖｇｓ以上に安定化されていることが望ましい。また、ＮＭＯＳトランジスタ４を十分駆動できるゲート−ソース間電圧Ｖｇｓ以上という条件を満たすなら、直流電源１０の電圧Ｖｃとして入力電圧Ｖｉｎを用いても構わない。

また、第１のスイッチ素子１３と第２のスイッチ素子１６とを相補的にオンオフするための発振回路や駆動回路は、図示や詳細な説明を省略する。これらの回路は、本シリーズレギュレータ内で構成してもよいし、別途構成されるスイッチングレギュレータのような電源回路が備える発振回路を利用しても構わない。

以下に図１に示したシリーズレギュレータの動作を説明する。入力端子１に入力電圧Ｖｉｎが印加されると、チャージポンプ回路８が動作して出力電圧Ｖｏｕｔに電圧Ｖｃが加算された電圧が増幅器５に電源電圧として供給される。これによって増幅器５が動作し、増幅器５によってＮＭＯＳトランジスタ４は駆動されて出力端子２から出力電圧Ｖｏｕｔが出力される。この出力電圧Ｖｏｕｔは、抵抗対７によって増幅器５に負帰還される。増幅器５は、抵抗対７の出力する出力電圧Ｖｏｕｔの分圧電圧が、基準電圧回路６の基準電圧Ｖｒｅｆと等しくなるようにＮＭＯＳトランジスタ４を帰還制御する。以上により出力電圧Ｖｏｕｔは安定化制御される。

ここで、入力電圧Ｖｉｎの低下によって、シリーズレギュレータの入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの差が小さくなっても、増幅器５は電圧（Ｖｏｕｔ＋Ｖｃ）でバイアスされている。このことにより、増幅器５はＮＭＯＳトランジスタ４に十分なゲート電圧を供給することができる。さらに、電圧Ｖｃは、ＮＭＯＳトランジスタ４を十分駆動できるゲート−ソース間電圧Ｖｇｓ以上でありかつ必要最低限の電圧に安定化されているなら、増幅器５における消費電力も必要最小限に抑制される。

以上の構成により、制御駆動回路である増幅器５の電源電圧が出力電圧Ｖｏｕｔとチャージポンプ回路８の出力Ｖｃとの和電圧（Ｖｏｕｔ＋Ｖｃ）となるので、他方の主端子であるソース端子が出力電圧ＶｏｕｔとなるＮＭＯＳトランジスタ４の制御端子には、ゲート−ソース間電圧Ｖｇｓとしてチャージポンプ回路８の出力Ｖｃを上限とする駆動電圧が供給可能となる。ここで、チャージポンプ回路８の出力Ｖｃは、ＮＭＯＳトランジスタ４を十分駆動できるゲート−ソース間電圧Ｖｇｓ以上に安定化されており、さらに必要最低限の電圧に安定化されている。すなわち、入力電圧Ｖｉｎによらず、ＮＭＯＳトランジスタ４の制御端子には、ＮＭＯＳトランジスタ４を十分駆動できるゲート−ソース間電圧Ｖｇｓ以上の駆動電圧を供給でき、また、制御駆動回路である増幅器５の電源電圧（Ｖｏｕｔ＋Ｖｃ）も必要最小限となるので、制御駆動回路である増幅器５における消費電力も必要最小限に抑制される。

（実施の形態２）
以下、本発明の実施の形態２に係る出力回路について、図面を参照しながら説明する。図２は本発明の実施の形態２に係る出力回路を有する電力増幅器の回路構成図である。図２において、図１と同様の構成については同じ番号を付与し、その説明は省略する。図１の構成と異なるのは、増幅器５の非反転入力端子（＋）に印加されるのが、図１のような基準電圧Ｖｒｅｆではなく、外部から入力される入力信号電圧Ｖｓである点である。

以下に図２に示した電力増幅器の動作を説明する。入力端子１に入力電圧Ｖｉｎが印加されると、チャージポンプ回路８が動作して出力電圧Ｖｏｕｔに電圧Ｖｃが加算された電圧が増幅器５に電源電圧として供給される。これによって、増幅器５が動作し、増幅器５によってＮＭＯＳトランジスタ４は駆動されて出力端子２から出力電圧Ｖｏｕｔが出力される。この出力電圧Ｖｏｕｔは、抵抗対７によって増幅器５に負帰還される。増幅器５は、抵抗対７の出力する出力電圧Ｖｏｕｔの分圧電圧が、入力信号電圧Ｖｓと等しくなるようにＮＭＯＳトランジスタ４を帰還制御する。以上により出力電圧Ｖｏｕｔは入力信号電圧Ｖｓを増幅した電圧に制御される。もちろん、出力電圧Ｖｏｕｔが入力信号電圧Ｖｓと等しくなるように制御したい場合には、出力電圧Ｖｏｕｔを分圧せずにそのまま増幅器５の反転入力端子（−）に印加する構成でもよい。

ここで、入力信号電圧Ｖｓの上昇、または入力電圧Ｖｉｎの低下によって、電力増幅器の入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの差が小さくなっても、増幅器５は電圧（Ｖｏｕｔ＋Ｖｃ）でバイアスされている。このことにより、増幅器５はＮＭＯＳトランジスタ４に十分なゲート電圧を供給することができる。さらに、電圧Ｖｃは、ＮＭＯＳトランジスタ４を十分駆動できるゲート−ソース間電圧Ｖｇｓ以上でありかつ必要最低限の電圧に安定化されているなら、増幅器５における消費電力も必要最小限に抑制される。

実施の形態２の効果は、実施の形態１と同様である。

（実施の形態３）
以上の各実施の形態では、増幅器５のバイアス及びＮＭＯＳトランジスタ４の駆動電源となる第２のコンデンサ１５を出力端子２上に設けた。つまり、第２のコンデンサ１５の一端を出力端子２に接続している。そのため、チャージポンプ回路８による第２のコンデンサ１５の充電電流が、出力端子２から負荷３へ流出されることになる。負荷３によっては、この充電電流による出力電圧Ｖｏｕｔの微小変動が好ましくない場合もある。

そこで、ＮＭＯＳトランジスタ４の駆動電源用のコンデンサの一端を入力端子２上に設けた構成、つまり、第２のコンデンサ１５の一端を入力端子２に接続した構成を以下に説明する。図３は本発明の実施の形態３に係る出力回路を有するにシリーズレギュレータの回路構成図である。

図３において、図１と同じ構成のものには同一番号を付与し、その説明は省略する。図１と異なるのは、符号８Ａを付したチャージポンプ回路の構成である。チャージポンプ回路８Ａにおいて、直流電圧Ｖｃを生成する直流電源１０Ａは、チャージポンプ回路８Ａの出力電圧、すなわち増幅器５のバイアス電圧を分圧して検出電圧Ｖｓｃを出力する抵抗対１７と、検出電圧Ｖｓｃと基準電圧発生回路６が生成する基準電圧Ｖｒｅｆとの誤差を増幅する増幅器１８と、ソース端子が入力端子１に接続され、増幅器１８の出力をゲート端子に受けて帰還制御されるＰＭＯＳトランジスタ１９と、ＰＭＯＳトランジスタ１９のドレイン端子とグラウンドとの間に接続されるコンデンサ２０とから構成される。

第１の整流素子１１と第１のコンデンサ１２と第１のスイッチ素子１３と第２の整流素子１４は図１と同様の構成であり、第２のコンデンサ１５Ａの低電位側は入力端子１に接続される。

以上のようにチャージポンプ回路８Ａの直流電源１０は、増幅器５への電源電圧となるチャージポンプ回路８Ａの出力電圧を所定値に安定化するように、電圧Ｖｃを帰還制御するシリーズレギュレータを構成している。この所定値は、ＮＭＯＳトランジスタ４を十分駆動できるゲート−ソース間電圧Ｖｇｓ以上でありかつ必要最低限の電圧をＶｇとすると、シリーズレギュレータの出力電圧Ｖｏｕｔに電圧Ｖｇを加算した電圧（Ｖｏｕｔ＋Ｖｇ）となるように設定する。即ち、直流電源１０は、入力電圧Ｖｉｎに加算されるコンデンサ２０の電圧Ｖｃを、（Ｖｏｕｔ＋Ｖｇ−Ｖｉｎ）となるように帰還制御する。このことにより、入力電圧Ｖｉｎによらず（Ｖｏｕｔ＋Ｖｇ）に安定化制御されたチャージポンプ回路８Ａの出力電圧が、電源電圧として増幅器５に供給されるので、増幅器５での消費電力が必要最小限に抑制されるのは、既述の実施例と同様である。

直流電源１０の生成する所定の電圧Ｖｃは、トランジスタ４の駆動閾値電圧以上の電圧Ｖｇと出力電圧Ｖｏｕｔを加算して入力電圧Ｖｉｎを減算した電圧（Ｖｃ＝Ｖｇ＋Ｖｏｕｔ−Ｖｉｎ）に設定する。一方、増幅器５の電源電圧となるチャージポンプ回路８Ａの出力電圧Ｖ８Ａは、この所定の電圧Ｖｃを入力電圧Ｖｉｎに加算したものであるから、
Ｖ８Ａ＝Ｖｉｎ＋Ｖｃ＝Ｖｇ＋Ｖｏｕｔ
となる。

なお、以上の各実施の形態において、チャージポンプ回路の整流素子を図面ではダイオードの記号を用いて表しているが、例えば第１の整流素子１１を第１のスイッチ素子１３と同時にオンオフするスイッチ素子で構成し、第２の整流素子１４を第２のスイッチ素子１６と同時にオンオフするスイッチ素子で構成した同期整流回路であっても構わない。

また、実施の形態３は、シリーズレギュレータの実施の形態を示したが、電力増幅器についても、図３と同様にチャージポンプ回路を構成できるのはいうまでもない。

また、上記の実施の形態では、出力トランジスタとしてＮＭＯＳトランジスタを用いたものを示したが、ＮＰＮトランジスタを用いることもできる。

ここで、第１および第２の実施の形態と、第３の実施の形態との違いについて説明する。

第１および第２の実施形態においては、チャージポンプ回路８の出力端の低電位側が出力トランジスタ４の他方の主端子（ソース端子）の電位とした。つまり、チャージポンプ回路８は出力電圧基準である。

一方、第３の実施形態におけるチャージポンプ回路８Ａは入力電圧基準である。しかしながら、このチャージポンプ回路８Ａでは、増幅器５（制御駆動回路）の電源電圧が出力電圧＋駆動閾値電圧以上の電圧となるようにコンデンサ２０の電圧を帰還制御している。本発明の特徴は制御駆動回路の電源電圧が出力電圧＋駆動閾値電圧以上の電圧となる点である。このことにより、出力トランジスタ４の制御端子には入出力電圧によらず駆動閾値電圧以上の電圧が安定供給できる。

本発明の出力回路は、シリーズレギュレータや電力増幅器に有用である。

本発明の実施の形態１の出力回路を有するシリーズレギュレータの構成を示す回路図である。 本発明の実施の形態２の出力回路を有する電力増幅器の構成を示す回路図である。 本発明の実施の形態３の出力回路を有するシリーズレギュレータの構成を示す回路図である。 従来の出力回路を有するシリーズレギュレータの構成を示す回路図である。

符号の説明

１ 入力端子
２ 出力端子
３ 負荷
４ ＮＭＯＳトランジスタ（出力トランジスタ）
５ 増幅器
６ 基準電圧発生回路
７ 抵抗対
８ チャージポンプ回路
８Ａ チャージポンプ回路
１０ 直流電源
１０Ａ 直流電源
１１ 第１の整流素子
１２ 第１のコンデンサ
１３ 第１のスイッチ素子
１４ 第２の整流素子
１５ 第２のコンデンサ
１５Ａ 第２のコンデンサ
１６ 第２のスイッチ素子

Claims (9)

1. 入力電圧が入力される一方の主端子と出力電圧が出力される他方の主端子と制御端子とを有し前記他方の主端子の電位に対して駆動閾値電圧以上の電圧が前記制御端子に印加されることによって、前記一方および他方の主端子間のインピーダンスが制御できる出力トランジスタと、
   前記出力トランジスタの他方の主端子からの出力電圧を制御するために前記出力トランジスタの制御端子に駆動電圧を供給する制御駆動回路と、
   前記出力トランジスタの他方の主端子の電位を基準として前記駆動閾値電圧以上の所定の電圧を出力する構成を有し、前記出力トランジスタの他方の主端子からの出力電圧に前記駆動閾値電圧以上の所定の電圧を加算した電源電圧を前記制御駆動回路に対して供給するチャージポンプ回路とを備えた出力回路。
2. 入力電圧が入力される一方の主端子と出力電圧が出力される他方の主端子と制御端子とを有し前記他方の主端子の電位に対して駆動閾値電圧以上の電圧が前記制御端子に印加されることによって、前記一方および他方の主端子間のインピーダンスが制御できる出力トランジスタと、
   前記出力トランジスタの他方の主端子からの出力電圧を制御するために前記出力トランジスタの制御端子に駆動電圧を供給する制御駆動回路と、
   前記出力トランジスタの一方の主端子の電位を基準として電圧を出力する構成を有し、
   前記制御駆動回路に対して供給する電源電圧を前記出力トランジスタの他方の主端子からの出力電圧に前記駆動閾値電圧以上の所定の電圧を加算した電圧とするように制御するチャージポンプ回路とを備えた出力回路。
3. 前記出力トランジスタは、ＮチャンネルＭＯＳトランジスタまたはＮＰＮトランジスタである請求項１または２記載の出力回路。
4. 前記制御駆動回路は差動増幅器を有し、
   前記差動増幅器は、前記出力トランジスタの他方の主端子からの出力電圧または前記出力トランジスタの他方の主端子からの出力電圧に応じた電圧を一方の入力端子への入力とし、基準電圧または被増幅電圧を他方の入力端子への入力とし、出力電圧を前記出力トランジスタの制御端子に駆動電圧として供給する請求項１または２記載の出力回路。
5. 前記チャージポンプ回路は、
   所定の電圧を生成する直流電源と、
   第１のコンデンサと、
   前記直流電源から前記第１のコンデンサに充電するための第１のスイッチ回路と、
   前記出力トランジスタの他方の主端子に一端が接続された第２のコンデンサと、
   前記第１のコンデンサから前記第２のコンデンサに充電するための第２のスイッチ回路とを備え、
   前記第２のコンデンサの他端に現れる電圧が前記制御駆動回路に供給される請求項１記載の出力回路。
6. 前記直流電源の生成する所定の電圧は、前記出力トランジスタの駆動閾値電圧以上の電圧に設定される請求項５記載の出力回路。
7. 前記チャージポンプ回路は、
   所定の電圧を生成する直流電源と、
   第１のコンデンサと、
   前記直流電源から前記第１のコンデンサに充電するための第１のスイッチ回路と、
   前記出力トランジスタの一方の主端子に一端が接続された第２のコンデンサと、
   前記第１のコンデンサから前記第２のコンデンサに充電するための第２のスイッチ回路を備え、
   前記第２のコンデンサの他端に現れる電圧が前記制御駆動回路に供給される請求項２記載の出力回路。
8. 前記直流電源の生成する所定の電圧は、前記出力トランジスタの他方の主端子からの出力電圧に前記出力トランジスタの駆動閾値電圧以上の電圧を加算し、加算の結果得られた電圧から前記出力トランジスタの一方の主端子への入力電圧を減算した結果得られる電圧に設定されることを特徴とする請求項７記載の出力回路。
9. 前記直流電源は、差動増幅器と、ＰＭＯＳトランジスタと、第３のコンデンサとを有し、
   前記差動増幅器は、前記出力トランジスタの他方の主端子からの出力電圧または前記出力トランジスタの他方の主端子からの出力電圧に応じた電圧を一方の入力端子への入力とし、基準電圧を他方の入力端子への入力とし、出力電圧が前記ＰＭＯＳトランジスタのゲート端子に供給され、
   前記ＰＭＯＳトランジスタのソース端子が前記出力トランジスタの一方の主端子に接続され、前記ＰＭＯＳトランジスタのドレイン端子が前記第３のコンデンサに接続され、前記第３のコンデンサの他端が接地され、
   前記第３のコンデンサの両端子間から前記所定の電圧を出力する請求項７記載の出力回路。

Images