[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2009010201A - プリント回路板、及び電子機器 - Google Patents

プリント回路板、及び電子機器 Download PDF

Info

Publication number
JP2009010201A
JP2009010201A JP2007170759A JP2007170759A JP2009010201A JP 2009010201 A JP2009010201 A JP 2009010201A JP 2007170759 A JP2007170759 A JP 2007170759A JP 2007170759 A JP2007170759 A JP 2007170759A JP 2009010201 A JP2009010201 A JP 2009010201A
Authority
JP
Japan
Prior art keywords
semiconductor package
wiring board
printed wiring
adhesive
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007170759A
Other languages
English (en)
Inventor
Minoru Takizawa
稔 滝澤
Takahisa Funayama
貴久 船山
Kuniyasu Hosoda
邦康 細田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007170759A priority Critical patent/JP2009010201A/ja
Publication of JP2009010201A publication Critical patent/JP2009010201A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】 余分な量の接着剤を塗布することなく半導体パッケージとプリント配線板との接続を確保する。
【解決手段】 プリント回路板15は、プリント配線板16と、パッケージ裏面に複数の半田ボール29を有し、半田ボール29の半田接合によりプリント配線板16実装された半導体パッケージ17と、プリント配線板16の半導体パッケージ17を実装した実装面部に設けられ、半導体パッケージ17の外縁近傍に位置する複数の凹部41と、実装面部とパッケージ裏面とを補強接続する補強材料により形成された接着剤31とを備え、接着剤31の一部が凹部41に充填されている。
【選択図】 図4

Description

本発明は、プリント回路板に係り、例えばBGA(Ball Grid Array)形の半導体パッケージのような回路部品が実装されたプリント回路板に関する。
例えば、ポータブルコンピュータに用いられるプリント回路板は、BGA形の半導体パッケージが実装されたプリント配線板を有している。このようなプリント回路板において、複数の半田ボールを介して半導体パッケージとプリント配線板とが精密に接続されるため、所定の強度を確保してプリント配線板に半導体パッケージを固定する必要がある。このため、従来のプリント回路板では、半導体パッケージの角部を樹脂製の接着剤を介してプリント配線板に固定することが行われている。接着剤は、回路部品の側面に充填されている。接着剤の充填位置は、半田が供給される領域に隣接している。
接着剤が複数の半田の内部にまで流入した場合、熱による膨張、収縮の繰り返しにより半田接合部に熱応力が加わり、クラックが生じることもありうる。例えば特許文献1では、回路部品とプリント配線板との間を、接着剤が充填される領域全部を段差部として構成する技術が開示されている。
特開2007−48976号公報(第8頁、図4)
しかしながら、特許文献1の技術では、接着剤の塗布領域の全面が、その周辺よりも一段下がった位置である。従って、所定の高さに接着剤を塗布する場合、必ず一段下がった高さ分は余分に接着剤を塗布することとなる。一方、所定の接着剤のままの量で余分に接着剤を塗布しない場合には、接着剤は一段下がった状態で塗布されるため、半導体パッケージまで十分接着剤が行き届かない場合も生じうる。
そこで、本発明は以上の問題点を解決するためになされたものであり、余分な量の接着剤を塗布することなく半導体パッケージとプリント配線板との接続を確保できるプリント回路板を提供することを目的とする。
上記目的を達成するために、本発明のプリント回路板は、プリント配線板と、パッケージ裏面に複数の半田接合部を有し、前記半田接合部の半田接合により前記プリント配線板に実装された半導体パッケージと、前記プリント配線板の前記半導体パッケージを実装した実装面部に設けられ、前記半導体パッケージの外縁近傍に位置する複数の凹部と、前記実装面部と前記パッケージ裏面とを補強接続する補強材料により形成された補強部とを備え、前記補強部の一部が前記凹部に充填されていることを特徴とする。
また、本発明の電子機器は、プリント回路板を収容した電子機器であって、前記プリント回路板は、プリント配線板と、パッケージ裏面に複数の半田接合部を有し、前記半田接合部の半田接合により前記プリント配線板に実装された半導体パッケージと、前記プリント配線板の前記半導体パッケージを実装した実装面部に設けられ、前記半導体パッケージの外縁近傍に位置する複数の凹部と、前記実装面部と前記パッケージ裏面とを補強接続する補強材料により形成された補強部とを備え、前記補強部の一部が前記凹部に充填されていることを特徴等している。
余分な量の接着剤を塗布することなく半導体パッケージとプリント配線板との接続を確保できる。
図1は、本発明の実施の形態に係るポータブルコンピュータの斜視図を示す。図1において、ポータブルコンピュータ11の本体12には、表示部筐体14aがヒンジ機構を介して回動自在に設けられている。本体12には、ポインティングデバイス13b、キーボード13a等の操作部が設けられている。表示部筐体14aには例えばLCD等の表示デバイス14bが設けられている。
また本体12には、上記ポインティングデバイス13b、キーボード13a等の操作部および表示デバイス14bを制御する制御回路を組み込んだプリント回路板(マザーボード)15が設けられている。
図2は、図1に示したプリント回路板の一部を切り出して示す斜視図である。図2に示すように、プリント回路板15は、プリント配線板16、およびBGA(Ball Gr
id Array)形の半導体パッケージ17を有している。
図3は、図2に示すプリント回路板の上面図である。図3に示すように、半導体パッケージ17は、パッケージ本体28を第1の接着要素32の上側1/4に重ねた状態で、プリント配線板16に固定されている。また、半導体パッケージ17は、パッケージ本体28を第2の接着要素34の上側1/2に重ねた状態で、プリント配線板16に固定されている。
図4は、図3に示すプリント回路板をA−A線で切断した断面図である。図4に示すように、プリント配線板16は、例えば銅製の配線層を積層した銅張積層板で構成されている。プリント配線板16は、基材としてガラスクロスを通した樹脂製の絶縁層18と、絶縁層18に挟まれて設けられる配線層19と、プリント配線板の上面に設けられた複数のパッド25と、このパッド25の部分、及び後述する凹部41を残してプリント配線板16の表面を覆うソルダーレジスト層26と、を備えている。配線層19は、例えば銅箔をエッチングすることにより、所定のパターンで絶縁層18上に形成されている。
パッド25は、図示しないビアホールに設けたメッキで、例えば下層に位置する配線27に接続されている。ソルダーレジスト層26は、図示しない最上位層の配線に対して例えばソルダーレジストを印刷することにより形成される。
図2に示すように、半導体パッケージ17は、回路部品の一例であり、プリント配線板16上に実装されている。半導体パッケージ17は、図示しない半導体素子を樹脂モールドしたパッケージ本体28、および接続端子としての複数の半田ボール29を有している。パッケージ本体28は、正方形の板状を有している。複数の半田ボール29は、前記パッド25に対応するようにパッケージ本体28の下面に格子状に並べて配置されている。
このため、図4に示すように、半田ボール29とパッド25との接続部は、プリント配線板16と半導体パッケージ17との間に位置している。
図2に示すように、半導体パッケージ17の四つの角部17aは、それぞれ接着剤31を介してプリント配線板16に固定されている。接着剤31は、例えば、熱硬化性の樹脂で構成されている。接着剤31は、半導体パッケージ17の各角部17aにつき、3点でパッケージ本体28をプリント配線板16に固定している。すなわち、接着剤31は、半導体パッケージ17の角部17aに面して設けられる第1の接着要素32と、第1の接着要素32に隣接して設けられる一対の第2の接着要素34と、を有している。第2の接着要素34は、角部17aに隣接する半導体パッケージ17の2辺に面して設けられている。接着剤31は、半導体パッケージ17の外周部33とプリント配線板16との間に充填されている。
図4に示すように、プリント配線板16に、段差部40が設けられている。本実施形態において、段差部40は、プリント配線板に塗布される接着剤31の接着面の縁部にプリント配線板16の表面を覆うソルダーレジスト層26を施さないことにより形成される凹部41で規定されている。凹部41は、プリント配線板16のソルダーレジスト層から絶縁層18に向けて突出している。また、本実施の形態では、凹部41は、接着面において半導体パッケージ17側に設けられている。即ち、接着剤31は凹部41を含み半導体パッケージ17の周外方向に塗布されている。
次に、半導体パッケージ17の実装作業の流れについて説明する。
まず、プリント配線板16上のパッド25の位置に対応して、半田44を供給する。
次に、プリント配線板16上に接着剤31を塗布する。接着剤31の塗布は、凹部41を含む接着面の領域に接着要素32、34を塗布する。接着要素32、34の塗布後の接着剤31の高さは、半田ボール29の高さよりも十分高く設けられる。また、その高さは半導体パッケージ17の高さまで届くような高さになるように適宜容量を調整して塗布することが好ましい。
接着剤31の塗布により、接着要素32、34の一部は凹部41に入り込むが、その量は各接着要素の各々の全体の量に比して極めて小さな量であるため、接着要素32、34の塗布後の接着剤31の高さは凹部41の有無によって極端に低くはならない。
既述の通り、接着剤31は熱硬化性のものを使用する。また、接着剤31は半導体パッケージ17よりも先にプリント配線板16上に塗布する、いわゆる「先入れ」の接着剤である。即ち、半導体パッケージ17よりも後にプリント配線板16上に塗布する「後入れ」の接着剤よりも粘性が高い接着剤を使用する。
次に、半導体パッケージ17を、自動搭載機(マウンター)でピックアップし、プリント配線板16の上側に搭載する。半導体パッケージ17は、その半田ボール29が、パッド25に供給された半田44上に乗るようにプリント配線板16に搭載する。
次に、リフロー炉において半田44の溶融と接着剤の硬化とを一括して行う。これにより半田44および半田ボール29の溶融がなされる。半田44および半田ボール29の溶融により、プリント配線板16と半導体パッケージ17とが電気的に接続される。また、接着剤が硬化し、半導体パッケージの角部と、プリント配線板16とが接着剤31で接続される。尚、リフロー炉での加熱処理は、半田44の溶融よりも後に接着剤31の硬化がなされるように条件を設定することが好ましい。このようにすれば、半田44の溶融がなされた後であっても、位置ずれして搭載された半導体パッケージ17の微調整、すなわちアライメントをすることができる。この場合、アライメント作業の後、さらに加熱を継続し、接着剤31の硬化を行うようにする。
本実施形態によれば、凹部41上に接着剤31が塗布される。この接着剤はいわゆる先入れ用の接着剤であり、後入れ用の接着剤よりも粘性が高い。従って、プリント配線板16上の接着面の一部に凹部41があり、接着剤31は、一部が凹部41に充填されている。従って、半導体パッケージ17の内側にある半田ボール29の方までは流入するには、接着剤31は、凹部41を乗り越えなければならない。即ち、接着剤31が複数の半田の内部にまで流入しにくくなる。従って、熱による膨張、収縮の繰り返しによる半田接合部のクラック発生を低減することが出来る。
また、接着要素32、34は、凹部41に入り込むが、その量は各接着要素の各々の全体の量に比して極めて小さな量であるため、接着要素32、34の塗布後の接着剤31の高さは凹部41の有無によって極端に低くはならない。従って、凹部の底面の面積を広く取り、接着面をその凹部底面の全部とした場合に比して接着剤31の容量を少なく抑えることが可能となる。
従って、余分な量の接着剤を塗布することなく半導体パッケージとプリント配線板との接続を確保できる。
尚、本実施の形態では、凹部41はソルダーレジスト層26を塗布しないことにより形成したが、レーザ加工などにより、ソルダーレジスト層26だけでなく、絶縁層18や配線層19の深さまで、又は場合によりプリント配線板19を厚さ方向に関するような加工を施して形成しても良い。また、凹部41は、半導体パッケージ17に隣接しているが、図4(b)に示すように、最外の半田ボール29と接着要素32とが接する程度まで凹部41が近づいていても良い。
(第2の実施の形態)
次に、図5を参照して、プリント回路板15の第2の実施形態について説明する。図5は、第2の実施の形態に係るプリント回路板を図3のA−A線に対応した線で切断した断面図である。第2の実施形態のプリント回路板15は、プリント配線板16以外の構成については、第1実施形態のものと同様であるため、共通の符号を付して説明を省略する。
第2の実施形態のプリント回路板15は、段差部40が、半導体パッケージ17に近いほうだけでなく、遠い側にも設けられた凹部51によって構成されている。
凹部51は、凹部41と同様、ソルダーレジスト層26を塗布しないことにより形成することができる。また、レーザ加工などにより、ソルダーレジスト層26だけでなく、絶縁層18や配線層19の深さまで、又は場合によりプリント配線板19を厚さ方向に関するような加工を施して形成しても良い。
凹部51を設けることで、接着剤31は、半導体パッケージ17の方に流れ込むことを防止できるだけでなく、パッケージの周方向に広がることも防止でき、接着剤の高さを確実に確保すること出来る。
従って、余分な量の接着剤を塗布することなく半導体パッケージとプリント配線板との接続を確保できる。
(第3の実施の形態)
次に、図6を参照して、プリント回路板15の第3の実施形態について説明する。図6は、本発明の第3の実施形態に係るプリント回路板の上面図である。図7は、図6に示すプリント回路板をB−B線で切断した断面図である。第3の実施形態のプリント回路板15は、プリント配線板16と接着剤31以外の構成については、第1実施形態のものと同様であるため、共通の符号を付して説明を省略する。
図6、図7に示すように、第3の実施形態のプリント回路板15は、各角部において段差部40が、繋がった凹部61によって構成され、その部分に接着要素32、34が連続して塗布されている。
凹部61は、凹部41と同様、ソルダーレジスト層26を塗布しないことにより形成することができる。また、レーザ加工などにより、ソルダーレジスト層26だけでなく、絶縁層18や配線層19の深さまで、又は場合によりプリント配線板19を厚さ方向に関するような加工を施して形成しても良い。凹部61を設けることで、半導体パッケージ17とプリント配線板16とを更に強固に接続することが出来る。
図8は、図6に示すプリント回路版の凹部の他の実施の形態を示した断面図である。段サブ40は、図8に示すように半導体パッケージ17に近いほうだけでなく、遠い側にも設けた凹部71であっても良い。この図8によっても半導体パッケージ17とプリント配線板16とを更に強固に接続することが出来る。
尚、本発明に係るプリント回路板は、上記実施形態に示したポータブルコンピュータ用に限らず、例えば携帯情報端末のようなその他の電子機器に対しても実施可能である。
本発明の第1の実施形態のポータブルコンピュータの斜視図。 図1に示す、ポータブルコンピュータの筐体内部に収容されるプリント回路板の一部を切り出して示す斜視図。 図2に示すプリント回路板の上面図。 図3に示すプリント回路板をA−A線で切断した断面図。 第2の実施の形態に係るプリント回路板を図3のA−A線に対応した線で切断した断面図。 本発明の第3の実施形態に係るプリント回路板の上面図。 図6に示すプリント回路板をB−B線で切断した断面図。 図6に示すプリント回路版の凹部の他の実施の形態を示した断面図。
符号の説明
11 ポータブルコンピュータ11
12 本体12
13a キーボード13a
13b ポインティングデバイス13b
14a 表示部筐体14a
14b 表示デバイス14b
15 プリント回路板15
16 プリント配線板16
17 半導体パッケージ17
17a 角部17a
18 絶縁層18
19 配線層19
25 パッド25
26 ソルダーレジスト層26
27 配線27
28 パッケージ本体28
29 半田ボール29
31 接着剤31
32,34 接着要素32
33 外周部33
40 段差部40
41、51、61、71 凹部41
44、 半田44

Claims (6)

  1. プリント配線板と、
    パッケージ裏面に複数の半田接合部を有し、前記半田接合部の半田接合により前記プリント配線板に実装された半導体パッケージと、
    前記プリント配線板の前記半導体パッケージを実装した実装面部に設けられ、前記半導体パッケージの外縁近傍に位置する複数の凹部と、
    前記実装面部と前記パッケージ裏面とを補強接続する補強材料により形成された補強部とを備え、
    前記補強部の一部が前記凹部に充填されていることを特徴とするプリント回路板。
  2. 前記補強部は、前記半導体パッケージの複数のコーナー部を局所的に補強していることを特徴とする請求項1に記載のプリント回路板。
  3. 前記凹部よりも前記半導体パッケージ周縁から外側において他の凹部が設けられていることを特徴する請求項1に記載のプリント配線板。
  4. 前記補強部の一部は、前記半導体パッケージの半田接合部の一部に接していることを特徴とする請求項1に記載のプリント回路板。
  5. 前記補強部は、半導体パッケージよりも先にプリント配線板上に塗布されることを特徴とする請求項1に記載のプリント回路板。
  6. プリント回路板を収容した電子機器であって、
    前記プリント回路板は、
    プリント配線板と、
    パッケージ裏面に複数の半田接合部を有し、前記半田接合部の半田接合により前記プリント配線板に実装された半導体パッケージと、
    前記プリント配線板の前記半導体パッケージを実装した実装面部に設けられ、前記半導体パッケージの外縁近傍に位置する複数の凹部と、
    前記実装面部と前記パッケージ裏面とを補強接続する補強材料により形成された補強部とを備え、
    前記補強部の一部が前記凹部に充填されていることを特徴とする電子機器。
JP2007170759A 2007-06-28 2007-06-28 プリント回路板、及び電子機器 Withdrawn JP2009010201A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007170759A JP2009010201A (ja) 2007-06-28 2007-06-28 プリント回路板、及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007170759A JP2009010201A (ja) 2007-06-28 2007-06-28 プリント回路板、及び電子機器

Publications (1)

Publication Number Publication Date
JP2009010201A true JP2009010201A (ja) 2009-01-15

Family

ID=40324989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007170759A Withdrawn JP2009010201A (ja) 2007-06-28 2007-06-28 プリント回路板、及び電子機器

Country Status (1)

Country Link
JP (1) JP2009010201A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012040495A (ja) * 2010-08-19 2012-03-01 Panasonic Corp ペースト塗布方法
JP2019071427A (ja) * 2013-09-03 2019-05-09 ツェットカーヴェー グループ ゲーエムベーハー 位置安定的はんだ付け方法
US10354985B2 (en) 2016-06-15 2019-07-16 Samsung Electronics Co., Ltd. Semiconductor device having stacked semiconductor chips and method for fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012040495A (ja) * 2010-08-19 2012-03-01 Panasonic Corp ペースト塗布方法
JP2019071427A (ja) * 2013-09-03 2019-05-09 ツェットカーヴェー グループ ゲーエムベーハー 位置安定的はんだ付け方法
US10354985B2 (en) 2016-06-15 2019-07-16 Samsung Electronics Co., Ltd. Semiconductor device having stacked semiconductor chips and method for fabricating the same
US10923465B2 (en) 2016-06-15 2021-02-16 Samsung Electronics Co., Ltd. Semiconductor device having stacked semiconductor chips and method for fabricating the same

Similar Documents

Publication Publication Date Title
TWI387409B (zh) 內建半導體元件之印刷布線板及其製造方法
JP5195422B2 (ja) 配線基板、実装基板及び電子装置
US20070035021A1 (en) Printed circuit board and electronic apparatus including printed circuit board
JP2008226945A (ja) 半導体装置およびその製造方法
JP2010245455A (ja) 基板および半導体装置
JP2001217514A (ja) 多層配線基板
JP5604876B2 (ja) 電子装置及びその製造方法
WO2007074601A1 (ja) 多層配線基板と、それを備えた電子モジュールおよび電子機器
JP2014072205A (ja) 配線基板
JP5106197B2 (ja) 半導体装置およびその製造方法
US20190254164A1 (en) Circuit board, method of manufacturing circuit board, and electronic device
JP2009135391A (ja) 電子装置およびその製造方法
US20100327044A1 (en) Method for manufacturing electronic component module
JP2009010201A (ja) プリント回路板、及び電子機器
JP2005340448A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100608610B1 (ko) 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지
JP2005109088A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2017143096A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2011066122A (ja) 回路基板
JP2008205290A (ja) 部品内蔵基板及びその製造方法
US11553601B2 (en) Wiring board and method for manufacturing the same
JP2008135483A (ja) 電子部品内蔵基板およびその製造方法
KR20190022947A (ko) 인쇄회로기판 및 그 제조 방법
JP2010141029A (ja) プリント配線板及びその製造方法
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100222

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100222

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20111028