JP2009010087A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2009010087A JP2009010087A JP2007168664A JP2007168664A JP2009010087A JP 2009010087 A JP2009010087 A JP 2009010087A JP 2007168664 A JP2007168664 A JP 2007168664A JP 2007168664 A JP2007168664 A JP 2007168664A JP 2009010087 A JP2009010087 A JP 2009010087A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- substrate
- semiconductor element
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
この発明は、半導体素子が形成された素子形成基板が埋込絶縁膜を介して支持基板上に積層形成された半導体基板からなる半導体装置に関する。 The present invention relates to a semiconductor device comprising a semiconductor substrate in which an element formation substrate on which a semiconductor element is formed is laminated on a support substrate via a buried insulating film.
従来より、高速作動し、高集積化が可能な半導体装置として、半導体素子が形成された素子形成基板が埋込絶縁膜を介して支持基板上に積層形成された半導体基板からなる半導体装置が用いられている。
このような半導体装置として、例えば、特許文献1には、シリコンからなる支持基板上にシリコン酸化膜(SiO2)からなる絶縁膜を介してシリコンからなる素子形成基板を積層して形成されるSOI(Silicon on Insulator)基板に、シリコン酸化膜(SiO2)により絶縁分離して半導体素子を形成した半導体装置が開示されている。
As such a semiconductor device, for example, Patent Document 1 discloses an SOI formed by stacking an element formation substrate made of silicon on an insulating film made of silicon oxide film (SiO 2 ) on a support substrate made of silicon. A semiconductor device is disclosed in which a semiconductor element is formed on a (Silicon on Insulator) substrate by insulating and separating with a silicon oxide film (SiO 2 ).
上述のような構造を有する半導体装置において、半導体素子間を絶縁分離するシリコン酸化膜の熱伝導率は、シリコンの熱伝導率の1%程度と非常に小さいため、半導体素子の動作に伴って発生する熱が外部に放熱されにくく、半導体素子の温度が上昇することにより素子特性が変動する、例えばリーク電流が増加する、という問題があった。
この現象は、特に、半導体素子として高速動作を目的としたMOSFETや、大電流スイッチングを目的としたパワー素子を用いた場合に顕著である。
また、近年、リーク電流が小さいなどの優れた特性を有する、素子形成基板が厚さ1μm以下に形成された薄膜SOI基板を用いた半導体装置が提案されているが、このような半導体装置では、半導体素子において熱伝導がよいシリコンが従来のSOI基板より減少するため、半導体素子において発生した熱が放熱しにくい。そのため、上述の問題が顕著に現れるという問題があった。
In the semiconductor device having the above-described structure, the thermal conductivity of the silicon oxide film that insulates and isolates the semiconductor elements is as small as about 1% of the thermal conductivity of silicon. Therefore, there is a problem that the element characteristics are changed by increasing the temperature of the semiconductor element, for example, leakage current is increased.
This phenomenon is particularly noticeable when a MOSFET intended for high-speed operation or a power element intended for large current switching is used as a semiconductor element.
In recent years, a semiconductor device using a thin-film SOI substrate having an element formation substrate having a thickness of 1 μm or less having excellent characteristics such as a small leakage current has been proposed. In such a semiconductor device, Since silicon having good thermal conductivity in the semiconductor element is reduced from the conventional SOI substrate, heat generated in the semiconductor element is difficult to dissipate. For this reason, there is a problem that the above-mentioned problem appears remarkably.
そこで、本発明は、半導体素子において発生する熱を効率的に外部に放熱することができる半導体装置を実現することを目的とする。 Therefore, an object of the present invention is to realize a semiconductor device that can efficiently dissipate heat generated in a semiconductor element to the outside.
この発明は、上記目的を達成するため、請求項1に記載の発明では、半導体素子が形成された素子形成基板が埋込絶縁膜を介して支持基板上に積層形成された半導体基板からなる半導体装置において、隣接する前記半導体素子の間に、シリコン酸化膜(SiO2)より熱伝導率が高い絶縁体を介在させて絶縁分離した、という技術的手段を用いる。 In order to achieve the above object, according to the first aspect of the present invention, there is provided a semiconductor device comprising a semiconductor substrate in which an element formation substrate on which a semiconductor element is formed is laminated on a support substrate via a buried insulating film. In the apparatus, a technical means is used in which an insulating material having a thermal conductivity higher than that of the silicon oxide film (SiO 2 ) is interposed between the adjacent semiconductor elements for insulation isolation.
請求項1に記載の発明によれば、半導体素子が形成された素子形成基板が埋込絶縁膜を介して支持基板上に積層形成された半導体基板からなる半導体装置において、隣接する半導体素子の間に、シリコン酸化膜(SiO2)より熱伝導率が高い絶縁体を介在させて絶縁分離するため、当該絶縁体を介して、半導体素子における発熱を外部に放熱することができる。
ここで、当該絶縁体は、素子分離の絶縁体として一般的に用いられるシリコン酸化膜(SiO2)より熱伝導率が高いため、半導体素子における発熱を効率的に外部に放熱することができる。
According to the first aspect of the present invention, in a semiconductor device including a semiconductor substrate in which an element formation substrate on which a semiconductor element is formed is laminated on a support substrate via a buried insulating film, between adjacent semiconductor elements. In addition, since an insulator having a higher thermal conductivity than that of the silicon oxide film (SiO 2 ) is interposed and separated, heat generated in the semiconductor element can be radiated to the outside through the insulator.
Here, since the insulator has higher thermal conductivity than a silicon oxide film (SiO 2 ) generally used as an insulator for element isolation, heat generated in the semiconductor element can be efficiently radiated to the outside.
請求項2に記載の発明では、請求項1に記載の半導体装置において、前記半導体基板は、薄膜SOI(Silicon on Insulator)基板である、という技術的手段を用いる。 According to a second aspect of the present invention, in the semiconductor device according to the first aspect, a technical means is used in which the semiconductor substrate is a thin film SOI (Silicon on Insulator) substrate.
請求項2に記載の発明のように、本発明は、素子形成基板が薄いため半導体素子の発熱の影響が大きくなる薄膜SOI基板を用いた半導体装置に、特に好適に用いることができる。
ここで、薄膜SOI基板とは、素子形成基板の厚さが1μm以下であるSOI基板を示す。
As described in the second aspect of the present invention, the present invention can be particularly suitably used for a semiconductor device using a thin film SOI substrate in which the influence of heat generation of the semiconductor element is increased because the element formation substrate is thin.
Here, the thin film SOI substrate refers to an SOI substrate in which the thickness of the element formation substrate is 1 μm or less.
請求項3に記載の発明では、請求項1または請求項2に記載の半導体装置において、前記絶縁体は、前記支持基板に到達するように形成されている、という技術的手段を用いる。 According to a third aspect of the present invention, in the semiconductor device according to the first or second aspect, the technical means that the insulator is formed so as to reach the support substrate is used.
請求項3に記載の発明によれば、絶縁体は、支持基板に到達するように形成されているため、半導体素子における発熱を素子形成基板側からだけでなく、熱伝導の良好な支持基板にも放熱することができる。これにより、半導体素子における発熱をより効率的に外部に放熱することができる。 According to the invention described in claim 3, since the insulator is formed so as to reach the support substrate, the heat generated in the semiconductor element is not only from the element formation substrate side, but also to the support substrate having good heat conduction. Can also dissipate heat. Thereby, the heat generated in the semiconductor element can be radiated to the outside more efficiently.
請求項4に記載の発明では、請求項1ないし請求項3のいずれか1つに記載の半導体装置において、前記絶縁体は、ダイヤモンドにより形成されている、という技術的手段を用いる。 According to a fourth aspect of the invention, in the semiconductor device according to any one of the first to third aspects, a technical means is used in which the insulator is formed of diamond.
請求項4に記載の発明によれば、絶縁体をダイヤモンドにより形成することができる。ダイヤモンドは、あらゆる物質の中でも熱伝導率が高い材料であるので、半導体素子における発熱をより効率的に外部に放熱することができる。 According to the invention described in claim 4, the insulator can be formed of diamond. Since diamond is a material having high thermal conductivity among all substances, heat generated in the semiconductor element can be radiated to the outside more efficiently.
請求項5に記載の発明では、請求項1ないし請求項3のいずれか1つに記載の半導体装置において、前記絶縁体は、窒化けい素により形成されている、という技術的手段を用いる。 According to a fifth aspect of the invention, in the semiconductor device according to any one of the first to third aspects, a technical means that the insulator is formed of silicon nitride is used.
請求項5に記載の発明によれば、絶縁体を窒化けい素により形成することができる。窒化けい素は、絶縁体の中でも熱伝導率が高い材料であるので、半導体素子における発熱をより効率的に外部に放熱することができる。
また、薄膜化が容易であるので、特に、薄膜SOI基板からなる半導体装置に好適に用いることができる。
According to the invention of claim 5, the insulator can be formed of silicon nitride. Since silicon nitride is a material having a high thermal conductivity among insulators, heat generated in the semiconductor element can be radiated to the outside more efficiently.
In addition, since thinning is easy, it can be suitably used particularly for a semiconductor device including a thin film SOI substrate.
請求項6に記載の発明では半導体素子が形成された素子形成基板が埋込絶縁膜を介して支持基板上に積層形成された半導体基板からなる半導体装置において、隣接する前記半導体素子の間に、隣接する前記半導体素子の間に、絶縁膜を介してシリコン酸化膜(SiO2)より熱伝導率が高い導電体を介在させて絶縁分離した、という技術的手段を用いる。 According to the invention of claim 6, in a semiconductor device comprising a semiconductor substrate in which an element formation substrate on which a semiconductor element is formed is laminated on a support substrate via a buried insulating film, between adjacent semiconductor elements, A technical means is used in which insulation is separated between adjacent semiconductor elements by interposing an electric conductor having a higher thermal conductivity than a silicon oxide film (SiO 2 ) through an insulating film.
請求項6に記載の発明によれば、半導体素子が形成された素子形成基板が埋込絶縁膜を介して支持基板上に積層形成された半導体基板からなる半導体装置において、隣接する半導体素子の間に、絶縁膜を介してシリコン酸化膜(SiO2)より熱伝導率が高い導電体を介在させて絶縁分離するため、当該導電体を介して、半導体素子における発熱を外部に放熱することができる。
ここで、当該導電体は、素子分離の絶縁体として一般的に用いられるシリコン酸化膜(SiO2)より熱伝導率が高いため、半導体素子における発熱を効率的に外部に放熱することができる。
According to a sixth aspect of the present invention, in a semiconductor device comprising a semiconductor substrate in which an element formation substrate on which a semiconductor element is formed is laminated on a support substrate via a buried insulating film, between adjacent semiconductor elements. In addition, since a conductor having a higher thermal conductivity than that of the silicon oxide film (SiO 2 ) is interposed and insulated through the insulating film, heat generated in the semiconductor element can be radiated to the outside via the conductor. .
Here, since the conductor has higher thermal conductivity than a silicon oxide film (SiO 2 ) generally used as an insulator for element isolation, heat generated in the semiconductor element can be efficiently radiated to the outside.
請求項7に記載の発明では、請求項6に記載の半導体装置において、前記半導体基板は、薄膜SOI(Silicon on Insulator)基板である、という技術的手段を用いる。 According to a seventh aspect of the present invention, in the semiconductor device according to the sixth aspect, the technical means that the semiconductor substrate is a thin film SOI (Silicon on Insulator) substrate is used.
請求項7に記載の発明のように、素子形成基板が薄いため半導体素子の発熱の影響が大きくなる薄膜SOI基板を用いた半導体装置に、特に好適に用いることができる。
ここで、薄膜SOI基板とは、素子形成基板の厚さが1μm以下であるSOI基板を示す。
As in the seventh aspect of the present invention, the present invention can be used particularly suitably for a semiconductor device using a thin film SOI substrate in which the effect of heat generation of the semiconductor element is increased because the element formation substrate is thin.
Here, the thin film SOI substrate refers to an SOI substrate in which the thickness of the element formation substrate is 1 μm or less.
請求項8に記載の発明では、請求項6または請求項7に記載の半導体装置において、前記導電体は、前記支持基板に到達するように形成されている、という技術的手段を用いる。 According to an eighth aspect of the invention, in the semiconductor device according to the sixth or seventh aspect, a technical means is used in which the conductor is formed so as to reach the support substrate.
請求項8に記載の発明によれば、導電体は、支持基板に到達するように形成されているため、半導体素子における発熱を素子形成基板側からだけでなく、熱伝導の良好な支持基板にも放熱することができる。これにより、半導体素子における発熱をより効率的に外部に放熱することができる。 According to the eighth aspect of the present invention, since the conductor is formed so as to reach the support substrate, the heat generated in the semiconductor element is not only from the element formation substrate side but also to the support substrate having good heat conduction. Can also dissipate heat. Thereby, the heat generated in the semiconductor element can be radiated to the outside more efficiently.
請求項9に記載の発明では、請求項6ないし請求項8のいずれか1つに記載の半導体装置において、前記導電体は、AgまたはAgを主成分とする合金により形成されている、という技術的手段を用いる。 According to a ninth aspect of the present invention, in the semiconductor device according to any one of the sixth to eighth aspects, the conductor is formed of Ag or an alloy containing Ag as a main component. Use appropriate means.
請求項9に記載の発明によれば、導電体をAgまたはAgを主成分とする合金により形成することができる。AgまたはAgを主成分とする合金は、導電体の中でも熱伝導率が高い材料であるので、半導体素子における発熱をより効率的に外部に放熱することができる。 According to the ninth aspect of the present invention, the conductor can be formed of Ag or an alloy containing Ag as a main component. Since Ag or an alloy containing Ag as a main component is a material having high thermal conductivity among conductors, heat generated in the semiconductor element can be radiated to the outside more efficiently.
請求項10に記載の発明では、請求項6ないし請求項9のいずれか1つに記載の半導体装置において、前記導電体は、前記半導体装置のバスラインである、という技術的手段を用いる。 According to a tenth aspect of the present invention, in the semiconductor device according to any one of the sixth to ninth aspects, a technical means is used in which the conductor is a bus line of the semiconductor device.
請求項10に記載の発明のように、導電体は、半導体装置の電源用のバスラインとして用いることができる。特に、AgまたはAgを主成分とする合金は導電体の中でも低抵抗であるため、CPUなど高速化が要求される半導体装置に好適に用いることができる。
As in the invention described in
請求項11に記載の発明では、請求項1ないし請求項10のいずれか1つに記載の半導体装置において、前記半導体素子の少なくとも1つがパワー素子である、という技術的手段を用いる。 According to an eleventh aspect of the present invention, in the semiconductor device according to any one of the first to tenth aspects, a technical means is used in which at least one of the semiconductor elements is a power element.
横方向拡散MOS(LDMOS)や絶縁ゲート型バイポーラトランジスタ(IGBT)などのパワー素子は発熱量が大きいため、請求項11に記載の発明のように、半導体素子の少なくとも1つがパワー素子である半導体装置に好適に用いることができる。 A power device such as a lateral diffusion MOS (LDMOS) or an insulated gate bipolar transistor (IGBT) generates a large amount of heat. Therefore, as in the invention according to claim 11, a semiconductor device in which at least one of the semiconductor devices is a power device. Can be suitably used.
[第1実施形態]
この発明に係る半導体装置の第1実施形態について、図を参照して説明する。ここでは、薄膜SOI基板に半導体素子が形成された半導体装置を例に説明する。図1は、第1実施形態の半導体装置の断面説明図である。図2は、第1実施形態の半導体装置の変更例を示す断面説明図である。
なお、各図では、説明のために一部を拡大して誇張して示している。
[First Embodiment]
A semiconductor device according to a first embodiment of the present invention will be described with reference to the drawings. Here, a semiconductor device in which a semiconductor element is formed on a thin film SOI substrate will be described as an example. FIG. 1 is a cross-sectional explanatory view of the semiconductor device of the first embodiment. FIG. 2 is an explanatory cross-sectional view illustrating a modification of the semiconductor device of the first embodiment.
In each drawing, for the sake of explanation, a part is enlarged and exaggerated.
図1に示すように、半導体装置10は、SOI(Silicon On Insulator)基板11の素子形成基板11cに、例えば、LDMOSやCMOSのような半導体素子12を複数個備え、各半導体素子12の間に絶縁層13を介在させて絶縁分離して構成されている。ここで、半導体素子12は、公知の構成からなり、内部の構成の図示及び説明を省略する。
As shown in FIG. 1, the
SOI基板11は、例えば、Smart Cut法により形成されており、支持基板11a上に埋込絶縁膜11bを介して厚さ約50nmの素子形成基板11cが積層形成された薄膜SOI基板である。
半導体素子12は、公知の半導体プロセスにより形成されている。
The SOI substrate 11 is formed by, for example, a Smart Cut method, and is a thin-film SOI substrate in which an
The
絶縁層13は、シリコン酸化膜(SiO2)より熱伝導率が高い絶縁体、本実施形態ではダイヤモンドにより、埋込絶縁膜11bと各半導体素子12の側面12aとにより形成された溝部11dを充填して形成されており、各半導体素子12を絶縁分離している。
絶縁層13は、例えば、溝部11dが形成されたSOI基板11の主面にダイヤモンドを約50nmの厚さに蒸着した後に、化学機械研磨(CMP)などにより素子形成基板上のダイヤモンドを除去し、平坦化を行うことにより半導体素子12の表面との段差がない形状に形成される。この工程は、多層配線を行う場合や微細なパターンを形成する場合に適している。
The insulating
The insulating
上述の構成を備えた半導体装置10では、半導体素子12の作動に伴い発生した熱は、側面12aを介して絶縁層13に伝達され、絶縁層13の表面から外部に放熱される。
ここで、ダイヤモンドは、熱伝導率がシリコンの10倍以上(バルクの場合)であり、あらゆる物質の中でも熱伝導率が高い材料であるので、半導体素子12における発熱を絶縁層13により効率的に外部に放熱することができる。
特に、半導体素子12として横方向拡散MOS(LDMOS)や絶縁ゲート型バイポーラトランジスタ(IGBT)などのパワー素子を備えた半導体装置10では、半導体素子12における発熱量が大きいため、本実施形態の構成を好適に用いることができる。
In the
Here, since diamond has a thermal conductivity of 10 times or more (in the case of bulk) of silicon and is a material having a high thermal conductivity among all substances, heat generated in the
In particular, in the
(変更例)
図2に示すように、溝部11dを埋込絶縁膜11bを貫通して支持基板11aに到達するように形成し、絶縁層13を支持基板11aに到達するように形成してもよい。この構成によれば、半導体素子における発熱を素子形成基板11c側からだけでなく、熱伝導の良好な支持基板11aにも放熱することができるので、半導体素子12における発熱をより効率的に外部に放熱することができる。
(Example of change)
As shown in FIG. 2, the
絶縁層13は、シリコン酸化膜(SiO2)より熱伝導率が高ければ、ダイヤモンド以外の材料により形成することができる。例えば、窒化けい素や酸化アルミニウムにより形成することができる。
特に、窒化けい素は薄膜化が容易であり、絶縁材料の中でも熱伝導率が高い材料であるため、薄膜SOI基板をSOI基板11として用いた半導体装置10に好適に用いることができる。
The insulating
In particular, silicon nitride can be easily formed into a thin film and has a high thermal conductivity among insulating materials. Therefore, silicon nitride can be suitably used for the
絶縁層13は、溝部11dを充填して形成されていれば、表面形状は任意である。例えば、表面を凹凸状に形成することにより、表面積が増大するため、放熱効率を向上させることができる。
As long as the insulating
本発明は、素子形成基板11cの厚さが10μm程度のSOI基板11を用いた半導体装置10に適用することもできる。支持基板11aとしては、酸化アルミニウム、窒化アルミニウム、炭化けい素などの基板材料により形成された基板を用いることができる。また、半導体素子12として、パワー素子、非パワー素子を問わず各種半導体素子を用いることができる。
The present invention can also be applied to the
[第1実施形態の効果]
(1)本実施形態の半導体装置10によれば、半導体素子12が形成された素子形成基板11cが埋込絶縁膜11bを介して支持基板11a上に積層形成されたSOI基板11からなる半導体装置10において、隣接する半導体素子12の間に、シリコン酸化膜(SiO2)より熱伝導率が高い絶縁層13を介在させて絶縁分離するため、絶縁層13を介して、半導体素子12における発熱を外部に放熱することができる。
ここで、絶縁層13は、ダイヤモンドにより形成されており、素子分離の絶縁体として一般的に用いられるシリコン酸化膜(SiO2)より熱伝導率が高いため、半導体素子12における発熱を効率的に外部に放熱することができる。
素子形成基板11cが薄いため半導体素子12の発熱の影響が大きくなる薄膜SOI基板をSOI基板11として用いた半導体装置10に、特に好適に用いることができる。
[Effect of the first embodiment]
(1) According to the
Here, since the insulating
Since the
(2)絶縁層13が支持基板11aに到達するように形成されている構成によれば、半導体素子12における発熱を素子形成基板11c側からだけでなく、熱伝導の良好な支持基板11aにも放熱することができる。これにより、半導体素子12における発熱をより効率的に外部に放熱することができる。
(2) According to the configuration in which the insulating
[第2実施形態]
この発明に係る半導体装置の第2実施形態について、図を参照して説明する。図3は、第2実施形態の半導体装置の断面説明図である。図4及び図5は、第2実施形態の半導体装置の製造工程を示す断面説明図である。
なお、第1実施形態と同様の構成については、同じ符号を使用するとともに説明を省略する。
[Second Embodiment]
A second embodiment of the semiconductor device according to the present invention will be described with reference to the drawings. FIG. 3 is a cross-sectional explanatory view of the semiconductor device of the second embodiment. 4 and 5 are cross-sectional explanatory views showing the manufacturing process of the semiconductor device of the second embodiment.
In addition, about the structure similar to 1st Embodiment, while using the same code | symbol, description is abbreviate | omitted.
図3に示すように、第2実施形態の半導体装置20では、溝部11dに絶縁膜21を介して導電層22が充填されている点において、第1実施形態の半導体装置10と異なっている。
As shown in FIG. 3, the
絶縁膜21は、絶縁材料により半導体素子12の側面12aを覆うように形成されている。絶縁膜21を形成する絶縁材料としては、酸化アルミニウムなど半導体プロセスにより成膜可能な材料を用いることができ、本実施形態ではシリコン酸化膜を用いる。
The insulating
導電層22は、導電材料により半導体素子12の表面と段差がない形状に形成されている。導電層22を形成する導電材料はシリコン酸化膜より熱伝導率が高く、AlまたはAlを主成分とする合金、誘電率の低いLow―K材料などを用いることができる。本実施形態では、導電層22を形成する導電材料として、CuまたはCuを主成分とする合金を用いる。
The
上述の構成を備えた半導体装置20では、絶縁膜21を介してシリコン酸化膜より熱伝導率が高い導電層22を介在させて絶縁分離するため、導電層22を介して、半導体素子12における発熱を外部に放熱することができる。
In the
ここで、導電層22は、放熱部材以外の効果を奏することもでき、例えば、隣接する半導体素子12のクロストークを防止するためのノイズや帯電に対するシールド層や電源用のバスラインとして用いることができる。
Here, the
この半導体装置20の製造方法について、図4及び図5を参照して説明する。
まず、図4(A)に示すように、SOI基板11の表面に、公知の方法により酸化膜31、窒化膜32及びAP−シリコン酸化膜33をこの順に積層して形成する。
A method for manufacturing the
First, as shown in FIG. 4A, an
次に、図4(B)に示すように、後の工程により形成される溝部11dの形状に対応する部分が開口するように、フォトリソグラフィ法により、酸化膜31、窒化膜32及びAP−シリコン酸化膜33をパターニングする。
Next, as shown in FIG. 4B, the
続いて、図4(C)に示すように、開口が形成された酸化膜31、窒化膜32及びAP−シリコン酸化膜33をマスクとして用いて、素子形成基板11cにトレンチエッチングを行い、素子形成基板11cに溝部11dを形成する。
Subsequently, as shown in FIG. 4C, trench etching is performed on the
続いて、図5(A)に示すように、溝部11dの側面、つまり、半導体素子12の側面12aを熱酸化などにより酸化して、シリコン酸化膜からなる絶縁膜21を形成する。
Subsequently, as shown in FIG. 5A, the side surface of the
続いて、図5(B)に示すように、スパッタ、蒸着、電解めっきなどの公知の方法により溝部11d及び溝部11dの上部の空隙にCuを充填する。
Subsequently, as shown in FIG. 5B, Cu is filled into the
そして、図5(C)に示すように、化学機械研磨(CMP)により、素子形成基板11cより上方の酸化膜31、窒化膜32、AP−シリコン酸化膜33及びCuを除去して平坦化を行うことにより導電層22を形成する。
上述の工程を経て、所定の配線等を施し、半導体装置20を製造することができる。
Then, as shown in FIG. 5C, the
Through the above-described steps, the
(変更例)
導電層22は、溝部11dを充填して形成されていれば、表面形状は任意である。例えば、表面を凹凸状に形成することにより、表面積が増大するため、放熱効率を向上させることができる。
(Example of change)
The surface shape of the
溝部11dを埋込絶縁膜11bを貫通して支持基板11aに到達するように形成し、導電層22を支持基板11aに到達するように形成してもよい。こことき、溝部11dの底部にも絶縁膜21を形成する。この構成によれば、半導体素子における発熱を素子形成基板11c側からだけでなく、熱伝導の良好な支持基板11aにも放熱することができるので、半導体素子12における発熱をより効率的に外部に放熱することができる。
The
導電層22として、AgまたはAgを主成分とする合金を用いると、導電体の中でも熱伝導率が高い材料であるので、半導体素子12における発熱をより効率的に外部に放熱することができる。また、AgまたはAgを主成分とする合金は導電体の中でも低抵抗であるため、導電層22をバスラインとして用いることにより、CPUなど高速化が要求される半導体装置20に好適に用いることができる。
When the
導電層22として、AlまたはAlを主成分とする合金を用いる場合には、図5(A)に示す工程に代えて、図5(B)に示す工程で、溝部11d及び溝部11dの上部の空隙にAlまたはAlを主成分とする合金を充填した後に、熱酸化して半導体素子12との界面に酸化膜を形成することができる。この酸化膜が絶縁膜21として作用する。
In the case where Al or an alloy containing Al as a main component is used as the
[第2実施形態の効果]
(1)第2実施形態の半導体装置20によれば、半導体素子12が形成された素子形成基板11cが埋込絶縁膜11bを介して支持基板11a上に積層形成されたSOI基板11からなる半導体装置20において、隣接する半導体素子12の間に、絶縁膜21を介してシリコン酸化膜(SiO2)より熱伝導率が高い導電層22を介在させて絶縁分離するため、導電層22を介して、半導体素子12における発熱を外部に放熱することができ、第1実施形態の半導体装置10と同様の効果を奏することができる。
[Effects of Second Embodiment]
(1) According to the
(2)導電層22をAgまたはAgを主成分とする合金により形成する構成によれば、AgまたはAgを主成分とする合金は、導電体の中でも熱伝導率が高い材料であるので、半導体素子12における発熱をより効率的に外部に放熱することができる。
(2) According to the configuration in which the
(3)導電層22を半導体装置20の電源用のバスラインとして用いることができる。特に、AgまたはAgを主成分とする合金は導電体の中でも低抵抗であるため、CPUなど高速化が要求される半導体装置20に好適に用いることができる。
(3) The
[その他の実施形態]
SOI基板11として、埋込絶縁膜11bと素子形成基板11cとの間にSiGe層を設け、素子形成基板11cに歪を導入した歪みシリコン基板を用いることができる。SiGeは熱伝導率が低く、放熱性が悪いため、本発明を好適に適用することができる。
[Other embodiments]
As the SOI substrate 11, a strained silicon substrate in which a SiGe layer is provided between the buried insulating film 11b and the
10、20 半導体装置
11 薄膜SOI基板
11a 支持基板
11b 埋込絶縁膜
11c 素子形成基板
12 半導体素子
13 絶縁層
21 絶縁膜
22 導電層
DESCRIPTION OF
22 Conductive layer
Claims (11)
隣接する前記半導体素子の間に、シリコン酸化膜(SiO2)より熱伝導率が高い絶縁体を介在させて絶縁分離したことを特徴とする半導体装置。 In a semiconductor device comprising a semiconductor substrate in which an element formation substrate on which a semiconductor element is formed is laminated on a support substrate via a buried insulating film,
A semiconductor device characterized in that an insulating material having a higher thermal conductivity than that of a silicon oxide film (SiO 2 ) is interposed between the adjacent semiconductor elements for insulation isolation.
隣接する前記半導体素子の間に、隣接する前記半導体素子の間に、絶縁膜を介してシリコン酸化膜(SiO2)より熱伝導率が高い導電体を介在させて絶縁分離したことを特徴とする半導体装置。 In a semiconductor device comprising a semiconductor substrate in which an element formation substrate on which a semiconductor element is formed is laminated on a support substrate via a buried insulating film,
Insulating separation is performed between the adjacent semiconductor elements with a conductor having higher thermal conductivity than the silicon oxide film (SiO 2 ) interposed between the adjacent semiconductor elements via an insulating film. Semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007168664A JP2009010087A (en) | 2007-06-27 | 2007-06-27 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007168664A JP2009010087A (en) | 2007-06-27 | 2007-06-27 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009010087A true JP2009010087A (en) | 2009-01-15 |
Family
ID=40324906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007168664A Pending JP2009010087A (en) | 2007-06-27 | 2007-06-27 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009010087A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014515884A (en) * | 2011-04-14 | 2014-07-03 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | Wafer with recessed plug |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0555476A (en) * | 1991-08-23 | 1993-03-05 | Nec Corp | Semiconductor integrated circuit |
JPH05267443A (en) * | 1992-01-28 | 1993-10-15 | Internatl Business Mach Corp <Ibm> | Semiconductor device radiation apparatus and manufacture therefor |
JPH09306920A (en) * | 1996-05-20 | 1997-11-28 | Hitachi Ltd | Semiconductor integrated circuit device and its manufacture |
JPH11195712A (en) * | 1997-11-05 | 1999-07-21 | Denso Corp | Semiconductor device and manufacture thereof |
JP2007012897A (en) * | 2005-06-30 | 2007-01-18 | Nec Electronics Corp | Semiconductor device and method of manufacturing same |
-
2007
- 2007-06-27 JP JP2007168664A patent/JP2009010087A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0555476A (en) * | 1991-08-23 | 1993-03-05 | Nec Corp | Semiconductor integrated circuit |
JPH05267443A (en) * | 1992-01-28 | 1993-10-15 | Internatl Business Mach Corp <Ibm> | Semiconductor device radiation apparatus and manufacture therefor |
JPH09306920A (en) * | 1996-05-20 | 1997-11-28 | Hitachi Ltd | Semiconductor integrated circuit device and its manufacture |
JPH11195712A (en) * | 1997-11-05 | 1999-07-21 | Denso Corp | Semiconductor device and manufacture thereof |
JP2007012897A (en) * | 2005-06-30 | 2007-01-18 | Nec Electronics Corp | Semiconductor device and method of manufacturing same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014515884A (en) * | 2011-04-14 | 2014-07-03 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | Wafer with recessed plug |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108933084B (en) | Replacement metal gate patterning for nanoplatelet devices | |
CN102446886B (en) | 3D integrated circuit structure and forming method thereof | |
KR101758852B1 (en) | Semiconductor-on-insulator with backside heat dissipation | |
JP2022140451A (en) | Method for forming air gap spacer for semiconductor device and semiconductor device | |
EP3203507B1 (en) | Semiconductor structure and fabrication method thereof | |
TWI540729B (en) | Metal gate structures for field effect transistors and method of fabrication | |
TWI247408B (en) | Stable metal structure with tungsten plug | |
CN104867967B (en) | Semiconductor devices and its manufacture method | |
US9305886B2 (en) | Integrated circuits having crack-stop structures and methods for fabricating the same | |
WO2006006438A1 (en) | Semiconductor device and manufacturing method thereof | |
WO2013033876A1 (en) | Semiconductor substrate, integrated circuit with the semiconductor substrate, and method for manufacturing same | |
CN104600023A (en) | Method Of Semiconductor Integrated Circuit Fabrication | |
TW201434093A (en) | Integrated circuits and methods for fabricating integrated circuits having metal gate electrodes | |
KR20110044850A (en) | Through wafer vias and methods of making them | |
JP4749134B2 (en) | Self-aligned double gate device and method for forming the same | |
JP2008533705A (en) | Fabrication of carrier substrate contacts to trench-isolated SOI integrated circuits with high voltage components | |
CN107210225A (en) | Strain relief in pFET regions | |
TW201909362A (en) | Contact scheme for landing on different contact area levels | |
CN110957257B (en) | Semiconductor-on-insulator substrate, method of forming the same, and integrated circuit | |
US10262893B2 (en) | Method of forming inter-level dielectric structures on semiconductor devices | |
CN116648791A (en) | Surrounding contact including localized metal silicide | |
CN105826361B (en) | Semiconductor devices and its manufacturing method | |
US20170062276A1 (en) | Semiconductor Device with Contact Structures Extending Through an Interlayer and Method of Manufacturing | |
JP2009010087A (en) | Semiconductor device | |
US8450172B2 (en) | Non-insulating stressed material layers in a contact level of semiconductor devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120514 |
|
A131 | Notification of reasons for refusal |
Effective date: 20120626 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121023 |