[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2009094159A - Chip resistor - Google Patents

Chip resistor Download PDF

Info

Publication number
JP2009094159A
JP2009094159A JP2007261150A JP2007261150A JP2009094159A JP 2009094159 A JP2009094159 A JP 2009094159A JP 2007261150 A JP2007261150 A JP 2007261150A JP 2007261150 A JP2007261150 A JP 2007261150A JP 2009094159 A JP2009094159 A JP 2009094159A
Authority
JP
Japan
Prior art keywords
electrode
resistor
ceramic substrate
heat radiation
chip resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007261150A
Other languages
Japanese (ja)
Inventor
Katsuhide Nishizawa
克秀 西澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2007261150A priority Critical patent/JP2009094159A/en
Publication of JP2009094159A publication Critical patent/JP2009094159A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Details Of Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a chip resistor extremely favorable in heat radiation properties. <P>SOLUTION: The chip resistor 1 comprises: a rectangular parallelepiped ceramic substrate 2; a pair of terminal electrodes 3 disposed on both longitudinal ends of the ceramic substrate 2; a resistor 4 bridging the pair of terminal electrodes 3 on one surface (opposed to a printed substrate 50) of the ceramic substrate 2; insulating protection layers 5, 6 provided in a region covering the resistor 4; a heat radiation electrode 7 disposed to cross the surface of the protection layer 6 and insulated from the resistor 4 and the terminal electrodes 3; and a plating layer 8 covering the heat radiation electrode 7 and the terminal electrodes 3. The heat radiation electrode 7 is extended from one surface of the ceramic substrate 2 to the midst of both latitudinal end surfaces. The chip resistor 1 is face-down packaged by soldering the terminal electrodes 3 and the heat radiation electrode 7 to a plurality of lands 51, 52 isolated from one another on the printed substrate 50. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、直方体形状のセラミック基板の片面に抵抗体が設けられているチップ抵抗器に係り、特に、電力印加時に抵抗体が発生する熱を逃がすために放熱用の電極を付設しているチップ抵抗器に関する。   The present invention relates to a chip resistor in which a resistor is provided on one side of a rectangular parallelepiped ceramic substrate, and in particular, a chip provided with a heat radiation electrode to release heat generated by the resistor when power is applied. Related to resistors.

従来の一般的な角形のチップ抵抗器は、直方体形状のセラミック基板の片面に抵抗体と該抵抗体を覆う絶縁性の保護層とが設けられていると共に、めっき層を被着した一対の端子電極がセラミック基板の長手方向の両端部に設けられ、これら一対の端子電極が抵抗体によって橋絡されるという構成になっている。この種のチップ抵抗器は、通常、抵抗体の存する側を上に向けた姿勢でプリント基板等の実装基板上に面実装され、この実装基板に配設されているランドに各端子電極が半田付けされるようになっているが、チップ抵抗器の小型化が促進されると、電力印加時の抵抗体の発熱によって抵抗値が変化したり半田接合部が溶融する等の不具合が発生しやすくなる。   A conventional general rectangular chip resistor is provided with a pair of terminals in which a resistor and an insulating protective layer covering the resistor are provided on one side of a rectangular parallelepiped ceramic substrate, and a plating layer is attached. Electrodes are provided at both ends in the longitudinal direction of the ceramic substrate, and the pair of terminal electrodes are bridged by a resistor. This type of chip resistor is usually surface-mounted on a mounting board such as a printed circuit board with the resistor side facing up, and each terminal electrode is soldered to a land disposed on the mounting board. However, if miniaturization of chip resistors is promoted, problems such as resistance changes due to the heat generated by the resistors when power is applied and solder joints are likely to melt. Become.

そこで従来、端子電極に補助電極を延設し、この補助電極が絶縁性の保護層を介して抵抗体の一部を覆うように構成すると共に、抵抗体の存する側を下に向けたフェイスダウンで実装基板上に面実装されるようにしたチップ抵抗器が提案されている(例えば、特許文献1参照)。かかる従来のチップ抵抗器においては、端子電極が半田付けされる実装基板上のランド(電極パッド)を大きめに形成して該ランドに補助電極を半田付けしておけば、電力印加時に抵抗体の発生する熱が補助電極を介して速やかに実装基板へ伝わるため、放熱性が向上してチップ抵抗器の温度上昇を抑制することができる。
特開2007−53218号公報
Therefore, conventionally, an auxiliary electrode is extended to the terminal electrode, and the auxiliary electrode is configured to cover a part of the resistor through an insulating protective layer, and the face where the resistor exists is faced down. A chip resistor that is surface-mounted on a mounting substrate is proposed (for example, see Patent Document 1). In such a conventional chip resistor, if the land (electrode pad) on the mounting substrate to which the terminal electrode is soldered is formed large and the auxiliary electrode is soldered to the land, the resistor of the resistor is applied when power is applied. Since the generated heat is quickly transmitted to the mounting substrate via the auxiliary electrode, the heat dissipation is improved and the temperature rise of the chip resistor can be suppressed.
JP 2007-53218 A

しかしながら、前述した従来技術のように、端子電極に補助電極を延設してフェイスダウン実装するチップ抵抗器では、ヒートシンク等を利用して効率良く熱を放出することができないという問題があった。すなわち、補助電極は端子電極と一緒に共通のランドに半田付けされるので、該ランドが金属製のヒートシンクやサーマルビア等と導通された状態になっているとチップ抵抗器の信頼性が著しく損なわれてしまう。そのため、かかる従来技術では電力印加時に抵抗体の発生する熱がプリント基板等の実装基板を介して放出されることを期待しているが、実装基板の基板材料(例えばガラスエポキシ)は特に放熱性に優れた材料というわけではないので、チップ抵抗器の温度上昇を抑制する効果は不十分であった。   However, as in the prior art described above, the chip resistor in which the auxiliary electrode is extended to the terminal electrode and face-down mounted has a problem that heat cannot be efficiently released using a heat sink or the like. That is, since the auxiliary electrode is soldered to the common land together with the terminal electrode, the reliability of the chip resistor is significantly impaired if the land is in conduction with a metal heat sink or thermal via. It will be. For this reason, the conventional technology expects that the heat generated by the resistor when power is applied is released through the mounting substrate such as a printed circuit board. However, the substrate material (for example, glass epoxy) of the mounting substrate is particularly heat radiating. Therefore, the effect of suppressing the temperature rise of the chip resistor was insufficient.

本発明は、このような従来技術の実情に鑑みてなされたものであり、その目的は、放熱性が極めて良好なチップ抵抗器を提供することにある。   The present invention has been made in view of such a state of the prior art, and an object thereof is to provide a chip resistor with extremely good heat dissipation.

上記の目的を達成するため、本発明のチップ抵抗器は、直方体形状のセラミック基板と、このセラミック基板の長手方向の両端部に設けられた一対の端子電極と、前記セラミック基板の片面に設けられて一対の前記端子電極を橋絡する抵抗体と、この抵抗体を覆う領域に設けられた絶縁性の保護層と、一対の前記端子電極の間で前記保護層の表面を短手方向に横断するように設けられた放熱電極と、この放熱電極および前記端子電極に被着されためっき層とを備え、前記放熱電極が前記セラミック基板の前記片面から短手方向の両端面の途中まで延設されていると共に、前記放熱電極と前記端子電極を実装基板上の互いに離隔した複数のランドに半田付けすることによってフェイスダウン実装されるようにした。   In order to achieve the above object, a chip resistor of the present invention is provided with a rectangular parallelepiped ceramic substrate, a pair of terminal electrodes provided at both ends in the longitudinal direction of the ceramic substrate, and one surface of the ceramic substrate. A resistor that bridges the pair of terminal electrodes, an insulating protective layer provided in a region covering the resistor, and a surface of the protective layer that crosses the surface of the protective layer between the pair of terminal electrodes. A heat-dissipating electrode and a plating layer deposited on the heat-dissipating electrode and the terminal electrode, the heat-dissipating electrode extending from the one side of the ceramic substrate to the middle of both end surfaces in the lateral direction. In addition, the heat-radiating electrode and the terminal electrode are soldered to a plurality of lands separated from each other on the mounting substrate, so that face-down mounting is performed.

このように構成されたチップ抵抗器は、プリント基板等の実装基板と対向する側の面に保護層を介して抵抗体と重なり合う放熱電極が設けてあり、この放熱電極が抵抗体や端子電極に対して絶縁されているため、実装基板上に端子電極用ランドとは別に電気的に孤立した放熱電極用ランドを設け、これら複数のランドにそれぞれ端子電極と放熱電極を半田付けすることができる。これにより、電力印加時に抵抗体の発生する熱が放熱電極や実装基板の放熱電極用ランドに伝わり易くなり、かつ該放熱電極用ランドからサーマルビアやヒートシンク等へ熱を伝えて効率良く放熱させることも可能となるため、放熱性を著しく向上させてチップ抵抗器の温度上昇を効果的に抑制できるようになる。また、放熱電極がセラミック基板の下面から短手方向の両端面まで延設されているため、このチップ抵抗器は、端子電極の存する長手方向の両端部だけでなく放熱電極の存する短手方向の両端部でも半田フィレットが形成された状態で実装基板上に半田付けされることになり、それゆえ実装基板に対するチップ抵抗器の取付強度が大幅に向上する。   The chip resistor configured in this manner has a heat radiation electrode that overlaps with the resistor via a protective layer on the surface facing the mounting substrate such as a printed circuit board, and this heat radiation electrode is provided on the resistor and the terminal electrode. Insulation with respect to the terminal electrode lands can be provided on the mounting substrate separately from the terminal electrode lands, and the terminal electrodes and the radiating electrodes can be soldered to the lands, respectively. This makes it easy for the heat generated by the resistor when power is applied to be transferred to the heat dissipation electrode and the heat dissipation electrode land on the mounting board, and to transmit heat efficiently from the heat dissipation electrode land to the thermal via, heat sink, etc. As a result, the heat dissipation can be remarkably improved, and the temperature rise of the chip resistor can be effectively suppressed. In addition, since the heat dissipation electrode extends from the lower surface of the ceramic substrate to both end surfaces in the short direction, this chip resistor is not only in the longitudinal direction where the terminal electrode exists but also in the short direction where the heat dissipation electrode exists. Soldering is performed on the mounting board in a state in which solder fillets are formed at both ends, and therefore the mounting strength of the chip resistor to the mounting board is greatly improved.

本発明のチップ抵抗器によれば、プリント基板等の実装基板と対向する側の面に保護層を介して抵抗体と重なり合う放熱電極が設けてあり、この放熱電極が抵抗体や端子電極に対して絶縁されているため、実装基板上に端子電極用ランドとは別に電気的に孤立した放熱電極用ランドを設け、これら複数のランドにそれぞれ端子電極と放熱電極を半田付けすることができる。そのため、電力印加時に抵抗体の発生する熱が放熱電極や実装基板の放熱電極用ランドに伝わり易くなり、かつ該放熱電極用ランドからサーマルビアやヒートシンク等へ熱を伝えて効率良く放熱させることも可能となるため、放熱性を著しく向上させてチップ抵抗器の温度上昇を効果的に抑制できるようになる。また、放熱電極がセラミック基板の短手方向の両端面まで延設されているため、このチップ抵抗器は短手方向の両端部にも半田フィレットを形成することができて実装基板に対する取付強度が高まる。   According to the chip resistor of the present invention, the heat radiation electrode that overlaps the resistor via the protective layer is provided on the surface facing the mounting substrate such as a printed circuit board, and this heat radiation electrode is connected to the resistor and the terminal electrode. Therefore, the radiating electrode lands that are electrically isolated from the land for the terminal electrodes can be provided on the mounting substrate, and the terminal electrodes and the radiating electrodes can be soldered to the lands, respectively. Therefore, the heat generated by the resistor when power is applied can easily be transferred to the heat dissipation electrode or the heat dissipation electrode land of the mounting substrate, and heat can be transferred from the heat dissipation electrode land to the thermal via or heat sink to efficiently dissipate heat. Therefore, it is possible to remarkably improve the heat dissipation and effectively suppress the temperature rise of the chip resistor. In addition, since the heat dissipation electrode extends to both end surfaces in the short direction of the ceramic substrate, this chip resistor can form solder fillets at both ends in the short direction, and the mounting strength to the mounting substrate can be increased. Rise.

発明の実施の形態を図面を参照して説明すると、図1は本発明の実施形態例に係るチップ抵抗器の実装直前の状態を示す長手方向に沿う断面図、図2は実装状態の該チップ抵抗器の短手方向に沿う断面図、図3は該チップ抵抗器が実装されるプリント基板の要部上面図、図4〜図7は該チップ抵抗器の製造方法を説明するための工程図、図8は該チップ抵抗器の製造途中で得られる個片の斜視図である。   An embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a cross-sectional view along the longitudinal direction showing a state immediately before mounting a chip resistor according to an embodiment of the present invention, and FIG. FIG. 3 is a top view of a principal part of a printed circuit board on which the chip resistor is mounted, and FIGS. 4 to 7 are process diagrams for explaining a method of manufacturing the chip resistor. FIG. 8 is a perspective view of an individual piece obtained during the manufacture of the chip resistor.

図1と図2に示すチップ抵抗器1は、直方体形状のセラミック基板2と、セラミック基板2の長手方向の両端部に設けられた一対の端子電極3と、セラミック基板2の図示下面に設けられて一対の端子電極3を橋絡する抵抗体4と、抵抗体4を覆う領域に設けられた絶縁性の第1保護層5および第2保護層6と、第2保護層6の表面を横断するように設けられて端子電極3および抵抗体4とは絶縁されている放熱電極7と、放熱電極7および端子電極3に被着された2層構造のめっき層8とによって主に構成されている。このチップ抵抗器1は実装基板であるプリント基板50上に抵抗体4の形成面を下向きにして装着する、いわゆるフェイスダウンで搭載され、端子電極3と放熱電極7をそれぞれ対応するランド51,52に半田付けすることによって面実装されるようになっている。すなわち、図3に示すように、プリント基板50上には、一対の端子電極3を半田付けするための一対のランド51と、放熱電極7を半田付けするためのランド52とが互いに離隔した位置に配設されており、放熱電極7用のランド52はサーマルビア53や放熱用シリコン54を介してヒートシンク55へ効率良く熱が伝えられるように設計されている。なお、図2中の符号40は半田を示している。   The chip resistor 1 shown in FIGS. 1 and 2 is provided on a rectangular parallelepiped ceramic substrate 2, a pair of terminal electrodes 3 provided at both ends in the longitudinal direction of the ceramic substrate 2, and the lower surface of the ceramic substrate 2 in the figure. Crossing the surface of the second protective layer 6, the resistor 4 bridging the pair of terminal electrodes 3, the insulating first protective layer 5 and the second protective layer 6 provided in the region covering the resistor 4 The heat radiation electrode 7 provided so as to be insulated from the terminal electrode 3 and the resistor 4 and the two-layered plating layer 8 attached to the heat radiation electrode 7 and the terminal electrode 3 are mainly configured. Yes. The chip resistor 1 is mounted on a printed circuit board 50, which is a mounting substrate, so that the resistor 4 is formed facing downward, so-called face down, and the terminal electrode 3 and the heat radiation electrode 7 are respectively connected to the corresponding lands 51, 52. It is designed to be surface-mounted by soldering. That is, as shown in FIG. 3, a pair of lands 51 for soldering the pair of terminal electrodes 3 and lands 52 for soldering the heat radiation electrode 7 are spaced apart from each other on the printed circuit board 50. The land 52 for the heat radiation electrode 7 is designed to efficiently transfer heat to the heat sink 55 via the thermal via 53 and the heat radiation silicon 54. In addition, the code | symbol 40 in FIG. 2 has shown the solder.

セラミック基板2はアルミナ基板であり、後述する大判基板を縦横に分割して多数個取りされたものである。各端子電極3は、セラミック基板2の一面(下面)に形成された表面電極31と、セラミック基板2の他面(上面)に形成された裏面電極32とが、セラミック基板2の側端面に形成された端面電極33を介して接続されたものである。表面電極31と裏面電極32はいずれもAg/Pdからなり、端面電極33はニッケルクロム(Ni/Cr)からなる。抵抗体4は酸化ルテニウム等からなり、この抵抗体4の長手方向の両端部が一対の表面電極31に接続されている。なお、抵抗体4には抵抗値を調整するためのトリミング溝4a(図5参照)が形成されている。第1保護層5は抵抗体4を覆うプリガラスコートであり、その四隅からセラミック基板2の短手方向の両端面の途中まで幅狭部15a(図5参照)が延設されている。第2保護層6は第1保護層5を覆う樹脂やガラスからなるオーバーコートである。また、2層構造のめっき層8は電極くわれの防止や半田付けの信頼性向上を図るためのものであり、下地のNiめっき層9と、このNiめっき層9上に被着されたSnめっき層10とからなる。   The ceramic substrate 2 is an alumina substrate, which is obtained by dividing a large-sized substrate, which will be described later, into a plurality of vertical and horizontal portions. Each terminal electrode 3 includes a surface electrode 31 formed on one surface (lower surface) of the ceramic substrate 2 and a back electrode 32 formed on the other surface (upper surface) of the ceramic substrate 2 on the side end surface of the ceramic substrate 2. It is connected via the end electrode 33 formed. Both the front electrode 31 and the back electrode 32 are made of Ag / Pd, and the end face electrode 33 is made of nickel chrome (Ni / Cr). The resistor 4 is made of ruthenium oxide or the like, and both ends in the longitudinal direction of the resistor 4 are connected to a pair of surface electrodes 31. The resistor 4 has a trimming groove 4a (see FIG. 5) for adjusting the resistance value. The first protective layer 5 is a pre-glass coat that covers the resistor 4, and narrow portions 15 a (see FIG. 5) are extended from the four corners to the middle of both end faces of the ceramic substrate 2 in the short direction. The second protective layer 6 is an overcoat made of resin or glass that covers the first protective layer 5. The plating layer 8 having a two-layer structure is for preventing electrode cracking and improving the reliability of soldering. The underlying Ni plating layer 9 and Sn deposited on the Ni plating layer 9 are used. It consists of a plating layer 10.

放熱電極7は電力印加時に抵抗体4の発生する熱を外部へ逃がすためのものであり、一対の端子電極3の間で電気的に孤立している。この放熱電極7はAgからなり、図2に示すようにセラミック基板2の下面側で第2保護層6の中央部を覆っているが、放熱電極7の両端部はセラミック基板2の短手方向の両端面の途中まで延びる延出部7aとなっている。後述するように、この放熱電極7は、大判基板の段階で第2保護層6の表面を横断して2次分割溝12内へと至る帯状領域にAgペーストを印刷することによって形成されたものである。   The heat radiation electrode 7 is for releasing the heat generated by the resistor 4 to the outside when power is applied, and is electrically isolated between the pair of terminal electrodes 3. The heat radiation electrode 7 is made of Ag, and covers the central portion of the second protective layer 6 on the lower surface side of the ceramic substrate 2 as shown in FIG. It is the extension part 7a extended to the middle of both the end surfaces. As will be described later, the heat radiating electrode 7 is formed by printing Ag paste in a band-shaped region that extends across the surface of the second protective layer 6 into the secondary dividing groove 12 at the stage of a large substrate. It is.

このような構成のチップ抵抗器1は、以下のような手順で製造される。   The chip resistor 1 having such a configuration is manufactured by the following procedure.

まず、図4(a)に示すように、縦横に延びる1次分割溝11と2次分割溝12が刻設された多数個取り用の大判基板(アルミナ基板)13を準備し、この大判基板13の裏面と表面に順次Ag−Pdペーストをスクリーン印刷して焼成することにより、個々のチップ抵抗器1に対応する表面電極31および裏面電極32を多数形成する。なお、大判基板13は分割後にチップ抵抗器1のセラミック基板2となるものであり、表面電極31と裏面電極32は1次分割溝11を跨いで形成される。ただし、表面電極31と裏面電極32はどちらを先に形成しても良い。   First, as shown in FIG. 4 (a), a large substrate (alumina substrate) 13 for multi-cavity in which a primary dividing groove 11 and a secondary dividing groove 12 extending vertically and horizontally are engraved is prepared. The Ag-Pd paste is sequentially screen-printed and fired on the back surface and the front surface of 13 to form a large number of front surface electrodes 31 and back surface electrodes 32 corresponding to the individual chip resistors 1. The large substrate 13 becomes the ceramic substrate 2 of the chip resistor 1 after the division, and the surface electrode 31 and the back electrode 32 are formed across the primary division groove 11. However, either the front electrode 31 or the back electrode 32 may be formed first.

次に、図4(b)に示すように、大判基板13の表面(表面電極31が形成されている側の面)に、酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して焼成することにより、2次分割溝12に沿って延びて隣接する表面電極31どうしを橋絡する抵抗体4を多数形成する。   Next, as shown in FIG. 4B, a resistor paste such as ruthenium oxide is screen-printed and fired on the surface of the large substrate 13 (the surface on which the surface electrode 31 is formed). A number of resistors 4 extending along the secondary dividing grooves 12 and bridging adjacent surface electrodes 31 are formed.

この後、図5(a)に示すように、大判基板13の表面で各抵抗体4を覆う領域にガラスペーストをスクリーン印刷して焼成することにより、1次分割溝11に沿って延びて開口14を有する帯状ガラスコート15を形成する。この帯状ガラスコート15は分割後に第1保護層(プリガラスコート)5となるものであるが、帯状ガラスコート15の一部は2次分割溝12内に入り込んで開口14に隣接する幅狭部15aとなっている。   Thereafter, as shown in FIG. 5 (a), a glass paste is screen-printed on the surface of the large substrate 13 to cover each resistor 4 and baked to open along the primary dividing grooves 11. A strip-shaped glass coat 15 having 14 is formed. The strip-shaped glass coat 15 becomes the first protective layer (pre-glass coat) 5 after the division, but a part of the strip-shaped glass coat 15 enters the secondary divided groove 12 and is a narrow portion adjacent to the opening 14. 15a.

次に、図5(b)に示すように、大判基板13の状態で、抵抗値を調整するために各抵抗体4にレーザトリミングを行ってトリミング溝4aを形成する。このレーザトリミングでは、抵抗体4のトリミング溝4aと対応する箇所で帯状ガラスコート15もトリミングされる。   Next, as shown in FIG. 5B, the trimming groove 4a is formed by performing laser trimming on each resistor 4 in order to adjust the resistance value in the state of the large substrate 13. In this laser trimming, the strip-shaped glass coat 15 is also trimmed at a location corresponding to the trimming groove 4a of the resistor 4.

次に、図6(a)に示すように、大判基板13の表面で帯状ガラスコート15をほぼ覆う領域に樹脂ペースト(またはガラスペースト)をスクリーン印刷して焼付け(または焼成)することにより、第2保護層(オーバーコート)6を多数形成する。この第2保護層6によって第1保護層5がトリミング溝4aと共に覆われることになる。ただし、2次分割溝12内に形成されている幅狭部15aは第2保護層6に覆われずに露出している。   Next, as shown in FIG. 6A, a resin paste (or glass paste) is screen-printed and baked (or baked) on the surface of the large substrate 13 where the band-shaped glass coat 15 is substantially covered. 2 Many protective layers (overcoat) 6 are formed. The second protective layer 6 covers the first protective layer 5 together with the trimming groove 4a. However, the narrow portion 15 a formed in the secondary dividing groove 12 is exposed without being covered by the second protective layer 6.

この後、図6(b)に示すように、大判基板13の表面で第2保護層6や開口14の中央部を覆う領域に樹脂系(またはガラス系)のAgペーストをスクリーン印刷して焼付け(または焼成)することにより、帯状ガラスコート15よりも幅狭で1次分割溝11に沿って延びる帯状放熱電極16を形成する。この帯状放熱電極16は分割後に放熱電極7となるものであり、2次分割溝12内に入り込んで開口14内に露出している部分が分割後に延出部7aとなる。なお、帯状放熱電極16用のAgペーストは、仮に2次分割溝12内で表面電極31側へ流動したとしても帯状ガラスコート15の幅狭部15aによって堰き止められるため、帯状放熱電極16と表面電極31とが短絡される虞はない。   Thereafter, as shown in FIG. 6B, a resin-based (or glass-based) Ag paste is screen printed on the surface of the large substrate 13 covering the second protective layer 6 and the central portion of the opening 14 and baked. By performing (or firing), a strip-shaped heat radiation electrode 16 that is narrower than the strip-shaped glass coat 15 and extends along the primary dividing groove 11 is formed. The strip-shaped heat radiation electrode 16 becomes the heat radiation electrode 7 after the division, and the portion that enters the secondary division groove 12 and is exposed in the opening 14 becomes the extension portion 7a after the division. The Ag paste for the belt-shaped heat radiation electrode 16 is blocked by the narrow portion 15a of the belt-shaped glass coat 15 even if it flows to the surface electrode 31 side in the secondary dividing groove 12, so that the belt-shaped heat radiation electrode 16 and the surface There is no possibility that the electrode 31 is short-circuited.

次に、図7(a)に示すように、大判基板13を1次分割溝11に沿って分割して多数の短冊状分割片17を形成する。この後、短冊状分割片17の分割面17aにニッケルクロム(Ni/Cr)をスパッタリングして端面電極33を形成する。これにより、表面電極31と裏面電極32が端面電極33に橋絡されてなる端子電極3が得られる。   Next, as shown in FIG. 7A, the large substrate 13 is divided along the primary dividing grooves 11 to form a large number of strip-shaped divided pieces 17. Thereafter, the end face electrode 33 is formed by sputtering nickel chrome (Ni / Cr) on the dividing surface 17 a of the strip-shaped divided piece 17. Thereby, the terminal electrode 3 in which the front surface electrode 31 and the back surface electrode 32 are bridged by the end surface electrode 33 is obtained.

しかる後、図7(b)に示すように、短冊状分割片17を2次分割溝12に沿って細分割することにより、図8に示すようなチップサイズの個片18を多数個取りする。これにより、帯状ガラスコート15が第1保護層5に分割されると共に、帯状放熱電極16が放熱電極7に分割され、放熱電極7の延出部7aと帯状ガラスコート15の幅狭部15aがセラミック基板2の短手方向の両端面に露出する。そして、これら個片18を図示せぬバレルに投入して電解めっき(バレルめっき)を施すことにより、Niめっき層9とSnめっき層10を順次形成する。つまり、まずNiめっき用バレル内で電解めっきを行い、次いでSnめっき用バレル内で電解めっきを行うことにより、端子電極3と放熱電極7の表面に2層構造のめっき層8を被着させる。こうして図1と図2に示すようなチップ抵抗器1が多数個取りされる。   Thereafter, as shown in FIG. 7B, the strip-shaped divided pieces 17 are subdivided along the secondary divided grooves 12 to obtain a large number of chip-sized pieces 18 as shown in FIG. . Thereby, the strip-shaped glass coat 15 is divided into the first protective layer 5, the strip-shaped heat radiation electrode 16 is divided into the heat radiation electrodes 7, and the extended portion 7 a of the heat radiation electrode 7 and the narrow portion 15 a of the belt-shaped glass coat 15 are formed. The ceramic substrate 2 is exposed on both end surfaces in the short direction. Then, by putting these pieces 18 into a barrel (not shown) and performing electrolytic plating (barrel plating), the Ni plating layer 9 and the Sn plating layer 10 are sequentially formed. That is, first, electrolytic plating is performed in a Ni plating barrel, and then electrolytic plating is performed in a Sn plating barrel, thereby depositing a plating layer 8 having a two-layer structure on the surfaces of the terminal electrode 3 and the heat dissipation electrode 7. Thus, a large number of chip resistors 1 as shown in FIGS. 1 and 2 are obtained.

以上説明したように、本実施形態例に係るチップ抵抗器1は、セラミック基板2の下面(プリント基板50と対向する側の面)に第1および第2保護層5,6を介して抵抗体4と重なり合う放熱電極7が設けてあり、この放熱電極7が抵抗体4や端子電極3に対して絶縁されているため、プリント基板50上に端子電極3用のランド51とは別に電気的に孤立した放熱電極7用のランド52を設け、これら複数のランド51,52にそれぞれ端子電極3と放熱電極7を半田付けすることができる。そのため、電力印加時に抵抗体4の発生する熱が放熱電極7やランド52に伝わり易く、しかもランド52からサーマルビア53等を介してヒートシンク55へ熱を伝えて効率良く放熱させることができる。それゆえ、このチップ抵抗器1は、放熱性を著しく向上させて温度上昇を効果的に抑制することができ、信頼性の向上が図れる。   As described above, the chip resistor 1 according to this embodiment includes a resistor on the lower surface of the ceramic substrate 2 (the surface on the side facing the printed circuit board 50) via the first and second protective layers 5 and 6. 4 is provided, and the heat dissipation electrode 7 is insulated from the resistor 4 and the terminal electrode 3, so that it is electrically separated from the land 51 for the terminal electrode 3 on the printed board 50. An isolated land 52 for the heat radiation electrode 7 is provided, and the terminal electrode 3 and the heat radiation electrode 7 can be soldered to the plurality of lands 51 and 52, respectively. Therefore, the heat generated by the resistor 4 when electric power is applied can be easily transferred to the heat radiation electrode 7 and the land 52, and the heat can be transferred from the land 52 to the heat sink 55 through the thermal via 53 and the like to be efficiently radiated. Therefore, the chip resistor 1 can remarkably improve the heat dissipation and effectively suppress the temperature rise, thereby improving the reliability.

また、このチップ抵抗器1は、放熱電極7の延出部7aがセラミック基板2の下面から短手方向の両端面に延設されているため、端子電極3の存する長手方向の両端部だけでなく延出部7aの存する短手方向の両端部でも半田フィレットが形成された状態でプリント基板50上に半田付けされる(図2参照)ことになり、それゆえプリント基板50に対するチップ抵抗器1の取付強度が大幅に向上する。なお、放熱電極7は電気的に孤立しているもののセラミック基板2の短手方向の両端面まで延設されているので、めっき層8(Niめっき層9とSnめっき層10)を形成するための前記バレルめっき時に放熱電極7への通電に支障をきたす虞はなく、それゆえ放熱電極7に所望の厚みのめっき層8を被着させることは容易である。   Further, in this chip resistor 1, since the extending portions 7 a of the heat radiation electrode 7 are extended from the lower surface of the ceramic substrate 2 to both end surfaces in the short direction, only the both end portions in the longitudinal direction where the terminal electrodes 3 exist are provided. In other words, both ends in the short direction where the extending portion 7a exists are soldered onto the printed circuit board 50 in a state in which solder fillets are formed (see FIG. 2). Therefore, the chip resistor 1 for the printed circuit board 50 is used. The mounting strength is greatly improved. Although the heat radiation electrode 7 is electrically isolated, it extends to both end surfaces of the ceramic substrate 2 in the short direction, so that the plating layer 8 (Ni plating layer 9 and Sn plating layer 10) is formed. Therefore, there is no possibility that the heat conduction to the heat radiation electrode 7 will be hindered during the barrel plating, and therefore it is easy to deposit the plating layer 8 having a desired thickness on the heat radiation electrode 7.

なお、上記実施形態例では、チップ抵抗器1の製造段階で、分割後に第1保護層5となる帯状ガラスコート15に2次分割溝12内へ入り込む幅狭部15aを設けることによって、分割後に放熱電極7となる帯状放熱電極16用のAgペーストが毛細管現象で表面電極31に到達する可能性を排除しているが、幅狭部15aを設けない構成にすることも可能であり、予め大判基板13に開口14と同様の開口部を設けておくことも可能である。   In the above embodiment, in the manufacturing stage of the chip resistor 1, by providing the narrow glass portion 15 that becomes the first protective layer 5 after the division, the narrow portion 15a that enters the secondary division groove 12 is provided after the division. Although the possibility that the Ag paste for the strip-shaped heat radiation electrode 16 to be the heat radiation electrode 7 reaches the surface electrode 31 by capillary action is excluded, it is possible to adopt a configuration in which the narrow portion 15a is not provided. It is also possible to provide an opening similar to the opening 14 in the substrate 13.

本発明の実施形態例に係るチップ抵抗器の実装直前の状態を示す長手方向に沿う断面図である。It is sectional drawing which follows the longitudinal direction which shows the state just before mounting of the chip resistor which concerns on the example of embodiment of this invention. 実装状態の該チップ抵抗器の短手方向に沿う断面図である。It is sectional drawing which follows the transversal direction of this chip resistor of the mounting state. 該チップ抵抗器が実装されるプリント基板の要部上面図である。It is a principal part top view of the printed circuit board with which this chip resistor is mounted. 該チップ抵抗器の製造方法を説明するための工程図である。It is process drawing for demonstrating the manufacturing method of this chip resistor. 該チップ抵抗器の製造方法を説明するための工程図である。It is process drawing for demonstrating the manufacturing method of this chip resistor. 該チップ抵抗器の製造方法を説明するための工程図である。It is process drawing for demonstrating the manufacturing method of this chip resistor. 該チップ抵抗器の製造方法を説明するための工程図である。It is process drawing for demonstrating the manufacturing method of this chip resistor. 該チップ抵抗器の製造途中で得られる個片の斜視図である。It is a perspective view of the piece obtained in the middle of manufacture of this chip resistor.

符号の説明Explanation of symbols

1 チップ抵抗器
2 セラミック基板
3 端子電極
4 抵抗体
4a トリミング溝
5 第1保護層(プリガラスコート)
6 第2保護層(オーバーコート)
7 放熱電極
7a 延出部
8 めっき層
9 Niめっき層
10 Snめっき層
11 1次分割溝
12 2次分割溝
13 大判基板
50 プリント基板(実装基板)
51 (端子電極用の)ランド
52 (放熱電極用の)ランド
53 サーマルビア
55 ヒートシンク
DESCRIPTION OF SYMBOLS 1 Chip resistor 2 Ceramic substrate 3 Terminal electrode 4 Resistor 4a Trimming groove 5 1st protective layer (pre-glass coat)
6 Second protective layer (overcoat)
7 Radiation electrode 7a Extension part 8 Plating layer 9 Ni plating layer 10 Sn plating layer 11 Primary division groove 12 Secondary division groove 13 Large format board 50 Printed circuit board (mounting board)
51 Land (for terminal electrode) 52 Land (for heat radiation electrode) 53 Thermal via 55 Heat sink

Claims (1)

直方体形状のセラミック基板と、このセラミック基板の長手方向の両端部に設けられた一対の端子電極と、前記セラミック基板の片面に設けられて一対の前記端子電極を橋絡する抵抗体と、この抵抗体を覆う領域に設けられた絶縁性の保護層と、一対の前記端子電極の間で前記保護層の表面を短手方向に横断するように設けられた放熱電極と、この放熱電極および前記端子電極に被着されためっき層とを備え、
前記放熱電極が前記セラミック基板の前記片面から短手方向の両端面の途中まで延設されていると共に、前記放熱電極と前記端子電極を実装基板上の互いに離隔した複数のランドに半田付けすることによってフェイスダウン実装されるようにしたことを特徴とするチップ抵抗器。
A rectangular parallelepiped ceramic substrate, a pair of terminal electrodes provided at both ends in the longitudinal direction of the ceramic substrate, a resistor provided on one side of the ceramic substrate to bridge the pair of terminal electrodes, and the resistance An insulating protective layer provided in a region covering the body, a heat dissipation electrode provided so as to cross the surface of the protective layer in a short direction between the pair of terminal electrodes, and the heat dissipation electrode and the terminal A plating layer deposited on the electrode,
The heat dissipation electrode extends from the one surface of the ceramic substrate to the middle of both end surfaces in the short direction, and the heat dissipation electrode and the terminal electrode are soldered to a plurality of lands spaced apart from each other on the mounting substrate. A chip resistor characterized by being mounted face down.
JP2007261150A 2007-10-04 2007-10-04 Chip resistor Pending JP2009094159A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007261150A JP2009094159A (en) 2007-10-04 2007-10-04 Chip resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007261150A JP2009094159A (en) 2007-10-04 2007-10-04 Chip resistor

Publications (1)

Publication Number Publication Date
JP2009094159A true JP2009094159A (en) 2009-04-30

Family

ID=40665884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007261150A Pending JP2009094159A (en) 2007-10-04 2007-10-04 Chip resistor

Country Status (1)

Country Link
JP (1) JP2009094159A (en)

Similar Documents

Publication Publication Date Title
US7782173B2 (en) Chip resistor
JP6499007B2 (en) Chip resistor
JP2008235523A (en) Electronic component including resistive element
WO2014109224A1 (en) Chip resistor
JP4699311B2 (en) Chip resistor
JP2006344477A (en) Chip type fuse
JP2015079872A (en) Chip resistor
JP4693001B2 (en) Chip-type circuit protection element
WO2017033793A1 (en) Chip resistor and method for manufacturing chip resistor
JP2007227718A (en) Electronic component having resistive element and manufacturing method thereof
KR101075664B1 (en) Chip resister and method of manufacturing the same
JP2009094159A (en) Chip resistor
WO2016121203A1 (en) Chip resistor
KR101771822B1 (en) Chip resistor and chip resistor assembly
JP6878728B2 (en) Chip Resistor and Chip Resistor Assembly
JP2004319195A (en) Chip type fuse
WO2023218710A1 (en) Chip resistor
JP7568530B2 (en) Chip Components
JP2009088344A (en) Chip resistor
JP2007048784A (en) Chip resistor and its manufacturing method
WO2023149034A1 (en) Chip resistor
JP6599759B2 (en) Chip resistor
JP2023157576A (en) Chip resistor and method for manufacturing chip resistor
JP2019062226A (en) Chip resistor
JP2020013804A (en) Chip resistor