JP2009086295A - アクティブマトリクス型表示装置 - Google Patents
アクティブマトリクス型表示装置 Download PDFInfo
- Publication number
- JP2009086295A JP2009086295A JP2007256167A JP2007256167A JP2009086295A JP 2009086295 A JP2009086295 A JP 2009086295A JP 2007256167 A JP2007256167 A JP 2007256167A JP 2007256167 A JP2007256167 A JP 2007256167A JP 2009086295 A JP2009086295 A JP 2009086295A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- gradation
- voltage
- display device
- gradation voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】映像信号線をグループ化してピッチの間隔を保ちつつ、色再現性の向上を図ったアクティブマトリクス型表示装置を提供する。
【解決手段】本発明のアクティブマトリクス型表示装置は、画像表示の原色に対応した複数のソースバスラインと、複数のソースバスラインのそれぞれに印加する階調電圧を生成する階調電圧生成部20と、映像信号に対応した階調補正信号が画像表示の原色毎に格納された第2メモリと、を備え、ソースバスラインは、複数のグループに分けられ、グループ毎に階調電圧生成部20が生成した出力の端子を共有しており、階調電圧生成部20は、映像信号および第2メモリに格納された階調電圧補正信号に基づき画像表示の原色毎に階調電圧を生成し、この階調電圧をソースバスラインへ選択的に印加する。
【選択図】図1
【解決手段】本発明のアクティブマトリクス型表示装置は、画像表示の原色に対応した複数のソースバスラインと、複数のソースバスラインのそれぞれに印加する階調電圧を生成する階調電圧生成部20と、映像信号に対応した階調補正信号が画像表示の原色毎に格納された第2メモリと、を備え、ソースバスラインは、複数のグループに分けられ、グループ毎に階調電圧生成部20が生成した出力の端子を共有しており、階調電圧生成部20は、映像信号および第2メモリに格納された階調電圧補正信号に基づき画像表示の原色毎に階調電圧を生成し、この階調電圧をソースバスラインへ選択的に印加する。
【選択図】図1
Description
本発明は、アクティブマトリクス型表示装置に関し、時分割駆動方式に係る表示装置に関する。
近年、表示装置における表示画像の高繊細化への進展が進み、表示装置の高精細化に対する市場からの要求が強まっている。このため、アクティブマトリクス型表示装置のように、高精細化に伴い信号線の本数も増加させる必要のある表示装置においては、膨大な信号線の本数を限られた表示装置の長さ(幅)に納めることが必要であり、列方向および行方向の単位長さ辺りの信号線の本数は膨大なものとなっている。映像信号線駆動回路(ソースドライバ)の出力端子と表示パネルの信号線との接続部のピッチが極めて短い間隔となるため、ソースドライバと表示パネルとの接続不良をきたす要因となっていた。
このような問題を解決するため、複数の映像信号線(ソースバスライン)を1組としてソースラインをグループ化し、グループ化されたそれぞれのソースバスライン毎にソースドライバの出力端子を設けた構成構成が提案されている(特許文献1を参照)。たとえば特許文献1には、映像信号線時分割(SSD)駆動方式液晶表示装置が開示されている。
この液晶表示装置は、図4に示すように液晶パネル60および液晶駆動回路61を備えている。液晶駆動回路2の動作について説明する。ホスト装置66は、映像信号をメモリ67へ送信し、タイミング信号をコントローラ5へ送信する。メモリ4は、たとえば映像信号から1フレーム分の映像データを記憶する。
そして、コントローラ68は、タイミング信号を液晶パネル60内のソースドライバ64、ゲートドライバ65、階調電圧生成部70へ送信する。また、コントローラ68は、メモリ67から映像信号を読み出し、この映像信号をホスト装置66から受け取ったタイミング信号のタイミングをあわせて階調電圧生成部70へ送信する。
ゲートドライバ8は、タイミング信号を受け取った後、タイミング信号によるタイミングにより、表示部63内に形成されたゲートバスラインG1〜GM(図5)へ電圧を印加する。つまり、ゲートドライバ65は、複数本のゲートバスラインG1〜GMに対して、1本ずつ順次電圧の印加を行う。階調電圧生成部70は、映像信号に対応した階調電圧を生成し、タイミング信号のタイミングによってソースドライバ64に対して階調電圧を印加する。
また、液晶パネル60は、図5に示すように、アクティブマトリクス型の表示部63と、3M本のソースバスラインS1〜S3Mを駆動させるソースドライバ64と、N本のゲートバスラインG1〜GNを駆動させるゲートドライバ65とを備えている。
表示部63には、ソースバスラインS1〜S3Mと、ソースバスラインS1〜S3Mが延びる方向と略垂直方向に配置されたゲートバスラインG1〜GMと、ゲートバスラインG1〜GMとソースバスラインS1〜S3Mとの交点に形成される画素(不図示)とが形成されている。
ソースドライバ64は、階調電圧生成部70から階調電圧を受け取り、タイミング信号のタイミングに合わせてソースバスラインS1〜S3Mに対して選択的に階調電圧を印加する。
図6は、映像信号線時分割駆動方式によるアクティブマトリクス型表示装置のソースバスラインS1〜S3Mとその駆動回路(ゲートドライバ65およびソースドライバ64)に関する概念図である。
図6に示すように、ソースバスラインは、3本のソースバスラインを1組としてグループ化されており、各組を構成するソースバスラインは各ソースバスラインの端部に設けられたスイッチング素子12SW1〜SW3Mを介してソースドライバ64の出力端子OP1〜OPMと接続されている。つまり、出力端子13OP1〜OPMは、ソースバスラインの組数と同じくM個設けられている。
これらのスイッチング素子12SW1〜SW3Mは、コントローラ68から送信される信号により制御され、各出力端子OP1〜OPMからの出力をソースバスラインS1〜S3Mに対して、選択的に切り替えることが可能である。このため、たとえば、図6の映像信号線分割方式のタイミングチャートのように1水平期間中に映像信号を転送するソースバスラインSW1〜SW3Mを選択的に切り替えることによって映像信号線時分割駆動が可能となる。
特開2003−58119号公報(2003年2月28日公開)
ところで、映像信号線時分割駆動方式をとる表示装置は、ソースバスラインSW1〜SW3M毎に形成される画素は、同一色で形成されることが一般的である。
しかしながら、液晶表示装置は色ごと(R,G,Bなど)に印加される電圧に伴い表示される特性が異なる。このため、ソースバスラインSW1〜SW3Mに印加する電圧を単一の設定にしたソースドライバ4による表示は、色再現性の低下による表示品位の低下を招いてしまう。
本発明は、上記の課題を解決するためになされたものであり、その目的は、映像信号線をグループ化してピッチの間隔を保ちつつ、色再現性の低下を防止したアクティブマトリクス型表示装置を提供することを目的としている。
本発明に係るアクティブマトリクス型表示装置は、上記の課題を解決するために、複数の異なる原色によって構成されるカラー画像を表示するアクティブマトリクス型表示装置であって、複数の映像信号線と、前記複数の映像信号線のそれぞれに印加する階調電圧を生成する階調電圧生成部と、映像信号に対応した階調補正信号を前記原色毎に格納している記憶部と、を備え、前記各映像信号線は、前記複数の原色のうちいずれか1つの原色を表示する複数の画素に接続されており、前記複数の映像信号線は、予め定められた複数の本数を単位とした複数のグループに分けられ、当該グループ毎に、一つの入力線が接続されており、前記階調電圧生成部は、前記階調電圧補正信号に基づき、前記原色毎に当該原色の特性に応じた前記階調電圧を生成し、当該生成した階調電圧を、前記グループ化された複数の映像信号線のうち当該原色に応じた映像信号線に、前記入力線を通じて選択的に印加することを特徴としている。
上記の構成によれば、本発明のアクティブマトリクス型表示装置(本表示装置)は、複数の異なる原色によって構成されるカラー画像を表示する装置である。ここでいう原色とは、たとえば、色の三原色(赤、青、緑)であるが、特にこれらに限定はされない。
本表示装置は、複数の映像信号線と、これら複数の映像信号線のそれぞれに印加する階調電圧を生成する階調電圧生成部と、映像信号に対応した階調補正信号を、原色毎に格納している記憶部とを備えている。ここでいう映像信号線とはいわゆるソースバスラインのことである。さらに本表示装置では、各映像信号線は、複数の原色のうちいずれか1つの原色を表示する複数の画素に接続されている。すなわち、ある映像信号線に接続されている画素は、いずれもある一つの原色を表示する画素群に接続されている。つまり各映像信号線は、いずれも、ある特定の原色を表示するための映像信号を、各画素に与える役割を果たしている。また、これら複数の映像信号線は、予め定められた複数の本数(たとえば3本)を単位とした複数のグループに分けられ、当該グループ毎に、一つの入力線が接続されている。この構成により、入力線の本数を、複数の映像信号線の本巣よりも大幅に減らすことができる。
また、本表示装置では、階調電圧生成部は、いわゆる映像信号線時分割駆動方法によって、複数の映像信号線を駆動する。具体的には、記憶部内の階調電圧補正信号に基づき、原色毎に当該原色の特性に応じた階調電圧を生成する。たとえば、赤色には赤色の特性(または赤色画素の特性)に応じた赤色用階調電圧を生成し、一方、青色には赤色の特性(または赤色画素の特性)に応じた青色用階調電圧を生成する。そして、生成した階調電圧を、グループ化された複数の映像信号線のうち、当該原色に応じた映像信号線に、入力線を通じて選択的に印加する。このとき、入力線と、グループ化された映像信号線とはそれぞれスイッチング素子を介して接続されており、当該素子の駆動によって、駆動先の映像信号線を切り替えるなどする。
このようにして、本表示装置は、各原色の画素を、いずれも、当該原色の特性に応じた映像信号によって駆動する。そのため、原色ごとに、当該原色の画素による表示の再現性低下を防止でき、結果として、表示画像全体の色再現性の低下を防止できる。
以上のように、本表示装置は、映像信号線をグループ化してピッチの間隔を保つことと、表示画像における色再現性の低下の防止とを、両立できる効果を奏する。
また、本発明に係るアクティブマトリクス型表示装置では、前記階調電圧生成部は、複数の抵抗を直列に接続したラダー抵抗と、該ダラー抵抗の高電圧側に設けられた電圧供給部と、該ラダー抵抗の低電圧側に設けられた電圧供給部とを備えており、少なくともいずれかの前記電圧供給部は、画像表示の色毎に設けられた複数の電源部と、これらの電源部からの出力を切り替える切替部とを備えていることが好ましい。
上記構成によれば、ラダー抵抗の高圧側の電圧供給部と、低圧側の電圧供給部の少なくともいずれかに色毎に設けた電源部を備えることにより、簡易な方法にて色毎に階調電圧を生成することができる。
また、本発明に係るアクティブマトリクス型表示装置では、上記記憶部はルックアップテーブルであることが好ましい。
本発明に係るアクティブマトリクス型表示装置は、以上のように、画像表示の原色に対応した複数の映像信号線と、前記複数の映像信号線のそれぞれに印加する階調電圧を生成する階調電圧生成部と、映像信号に対応した階調補正信号が画像表示の原色毎に格納された記憶部と、を備え、前記映像信号線は、複数のグループに分けられ、グループ毎に階調電圧生成部が生成した出力の端子を共有しており、前記階調電圧生成部は、映像信号および前記記憶部に格納された階調電圧補正信号に基づき画像表示の原色毎に階調電圧を生成し、該階調電圧を前記映像信号線へ選択的に印加している。
したがって、映像信号線をグループ化してピッチの間隔を保ちつつ、色再現性の低下を防止することができる。
本発明の一実施形態について、図面を用いて説明する。
本実施形態における液晶表示装置は、図2に示すように、液晶パネル1と液晶駆動回路2とを備えている。液晶パネル1は、表示部3、ソースドライバ4、ゲートドライバ5を備えており、液晶駆動回路2は、ホスト装置6、第1メモリ7、コントローラ8、階調電圧制御部(制御部)9、および第2メモリ(記憶部)10を備えている。
〔液晶駆動回路について〕
ホスト装置6は、第1メモリ7へ映像信号(映像データ)を送信し、コントローラ8へタイミング信号を送信する。第1メモリ7は、1フレーム分の映像信号を記憶する。コントローラ8は、タイミング信号をソースドライバ4およびゲートドライバ5へ送信する。また、コントローラ8は、第1メモリ7から映像信号を読み出し、階調電圧制御部9へ送る。第2メモリ10には、映像信号に対応した階調を補正するための設定値(階調補正値)が画像表示の原色毎に格納されている。つまり、第2メモリ10には、画像表示の原色毎の特性に合った適切な階調補正値が格納されている。
ホスト装置6は、第1メモリ7へ映像信号(映像データ)を送信し、コントローラ8へタイミング信号を送信する。第1メモリ7は、1フレーム分の映像信号を記憶する。コントローラ8は、タイミング信号をソースドライバ4およびゲートドライバ5へ送信する。また、コントローラ8は、第1メモリ7から映像信号を読み出し、階調電圧制御部9へ送る。第2メモリ10には、映像信号に対応した階調を補正するための設定値(階調補正値)が画像表示の原色毎に格納されている。つまり、第2メモリ10には、画像表示の原色毎の特性に合った適切な階調補正値が格納されている。
階調電圧制御部9は、コントローラ8を介して第1メモリ7から映像信号を受け取る。また、階調電圧制御部9は、受け取った映像信号に対応した設定値を第2メモリ10から読み出し、これを階調補正信号として映像信号と共にソースドライバ4へ送る。なお、第2メモリ10としてルックアップテーブルを用い、階調電圧制御部9へ入力される映像信号に応じて一定の階調補正信号をソースドライバ4へ送信してもよい。
〔液晶パネルについて〕
図3は、液晶パネル1の平面を示す模式図である。
図3は、液晶パネル1の平面を示す模式図である。
液晶パネル1には、図3に示すように、ソースドライバ4から延びる3M(Mは正の整数)本のソースバスライン(映像信号線)S1〜S3Mと、ゲートドライバ5から延びるN(Nは正の整数)本のゲートバスラインG1〜GNとが形成されている。さらに、ソースバスラインS1〜S3MとゲートバスラインG1〜GNとの交点には、それぞれ画素25が形成されている。より具体的には、R(赤)、G(緑)、B(青)の各画素25がマトリックス状に配置されている。たとえば、Rの画素25は、ソースバスラインS1、S4、S7とゲートバスラインG1〜GNとの交点に設けられ、Gの画素がS2、S5、S8とゲートバスラインG1〜GNとの交点に設けられ、Bの画素がS3、S6、S9とゲートバスラインG1〜GNとの交点に設けている。
ゲートドライバ5は、コントローラ8からのタイミング信号に基づくタイミングによりゲートバスラインG1〜GNへ電圧を供給する。
ソースドライバ4には、ソースバスラインS1〜S3Mと接続可能なM本の出力端子(端子)OP1〜OPMが設けられている。また、各ソースバスラインS1〜S3Mは、ソースドライバ4側の端部にスイッチング素子SS1〜SS3Mを備えている。より詳細には、3本のソースバスラインS1〜S3に対して、1つの出力端子OP1が割り当てられており、出力端子OP1からの出力(後述する階調電圧生成部20にて生成された階調電圧)は、ソースバスラインS1〜S3へ選択的に転送される。
さらに、ソースドライバ4は、階調電圧生成部20を備えている。階調電圧生成部20は、階調電圧制御部9から受け取った映像信号および階調補正信号から階調電圧を生成し、コントローラ8からのタイミング信号に基づくタイミングにあわせてソースバスラインS1〜S3Mへ選択的に階調電圧を印加する。つまり、ソースバスラインS1〜S3Mは、コントローラ8からのタイミング信号に基づき、選択的に信号を転送させ、線順次駆動する。すなわち、階調電圧生成部20から送信された階調電圧は、タイミング信号に基づき、ソースバスラインS1〜S3Mに対して選択的に転送される。さらに換言すれば、ソースドライバ4からの出力は、コントローラ8からタイミング信号を受け取ったスイッチング素子SS1〜SSMによって、ソースバスラインS1〜S3Mへ転送される。
〔階調電圧生成部について〕
階調電圧生成部20は、複数の抵抗成分(抵抗)34からなる1組のラダー抵抗30と、ラダー抵抗30に基準電位を供給する高電圧側の高電圧供給部(電圧供給部)31および低電圧側の低電圧供給部(電圧供給部)32と、高電圧供給部31と低電圧供給部32との間の電圧値を抵抗分割によって各ソースバスラインS1〜S3Mへ選択的に出力可能な複数のスイッチ35からなる第1切替部33とを備えている。
階調電圧生成部20は、複数の抵抗成分(抵抗)34からなる1組のラダー抵抗30と、ラダー抵抗30に基準電位を供給する高電圧側の高電圧供給部(電圧供給部)31および低電圧側の低電圧供給部(電圧供給部)32と、高電圧供給部31と低電圧供給部32との間の電圧値を抵抗分割によって各ソースバスラインS1〜S3Mへ選択的に出力可能な複数のスイッチ35からなる第1切替部33とを備えている。
高電圧供給部31は、R画素用電源である高電圧電源部(電源部)36Rと、G画素用電源である高電圧電源部36Gと、B画素用電源部である高電圧電源部36Bと、これらの電源を切り替えて出力する第2切替部37とを備えている。また、これらの電源部36R、36G、36Bは、それぞれ高電圧側の基準電圧としてVHR、VHG、VHBを生成して出力する。
たとえば、ソースバスラインS1、S4、S7がR画素25に接続されているときは、ラダー抵抗30に対する電源部36RのVHRが基準電圧として第1切替部33により選択され、ソースバスラインS2、S5、S8がG画素25に接続されているときは、ラダー抵抗に対する電源部36GのVHGが基準電圧として第1切替部33により選択され、ソースバスラインS3、S6、S9がB画素25に接続されているときは、ラダー抵抗に対する電源部36BのVGHが基準電圧として第1切替部33により選択されるように、階調電圧制御部9は第2メモリ10に格納された階調補正信号を階調電圧生成部20へ送信する。
同様に、低電圧供給部32は、R画素用電源である低電圧電源部(電源部)38Rと、G画素用電源である低電圧電源部38Gと、B画素用電源部である低電圧電源部38Bと、これらの電源を切り替えて出力する第2切替部39とを備えている。また、これらの電源部38R、38G、38Bは、それぞれ低電圧側の基準電圧としてVLR、VLG、VLBを出力する。つまり、低電圧供給部32は、ラダー抵抗30の低電圧側の基準電圧VLR、VLG、VLBが低電圧電源部38R、38G、38Bから送信される。
これらの各電源部からラダー抵抗30への出力は、コントローラ8からのタイミング信号に同期して高圧電源部と低圧電源部とを切り替えることが可能である。
具体的には、階調電圧制御部9を介して第2のメモリ10から受け取った階調補正値を基に、階調電圧生成部20は、電源部36R、36G、36B、38R、38G、38Bの電圧の大きさおよび第1切替部33のスイッチを切り替えて、R、G、B毎に最適な階調電圧を生成して、図1に示す出力からソースドライバ4の出力端子OPを介して各色に対応するソースバスラインS1〜S3Mへ出力する。なお、階調電圧生成部20内におけるR、G、Bの切り替えは、第2切替部37、および第3切替部39によって行うことができる。
以上のように、本実施の形態のアクティブマトリクス型表示装置では、ソースバスラインを複数のグループにグループ分けし、グループ毎に階調電圧生成部が生成した出力の端子(つまり、ソースドライバの出力端子)を共有している。そのため、ソースバスラインとソースドライバとの接続部のピッチを大きくとることができる。
さらに、特に、本実施の形態では、映像信号に対応した階調補正信号が画像表示の原色毎に格納された記憶部(第2メモリ)を設けており、この記憶部を基に、色毎に階調電圧を生成し、ソースバスラインに選択的に印加している。
上記では各色に対する基準電圧は、一つであるが、各色に対して複数の基準電圧の出力を可能にした構成としてもよい。たとえば高電圧電源部36Rの内部にさらに別の切替部と複数の低電圧電源部36RL・36RM・36RHを設け、高電圧供給部31の出力VHRをVHRL・VHRM・VHRHの3つに調整できる構成とすることで、Rのシャドウ部ではVHRLを使用し、Rの中間調領域(ミッドトーン部)ではVHRMを使用し、Rのハイライト領域(ハイライト部)ではVHRHを使用してさらに細かな出力電圧の調整が可能となる。なお、高電圧電源部36G、高電圧電源部36Bに対して同様に複数の基準電圧を出力可能としてもよいし、低電圧供給部32に備えられている低電圧電源部38R、38G、38Bに対して複数の基準電圧を出力可能としてもよい。さらに、高電圧供給部31と低電圧供給部32の両方について電源部を複数の基準電圧を出力可能としてもよい。
さらに、上記のように、各色のそれぞれをたとえばシャドウ部、ミッドトーン部、ハイライト部にわけて各色の基準電圧を使用する場合は、上記のようにRに対してVHRL、VHRM、VHRHを用意するのと同様に、Gに対してVHGL、VHGM、VHGHを用意し、BについてVHBL、VHBM、VHBHを用意としてもよいが、これらの複数の値が比較的近い場合は電源部を共有してもよい。なお、これは低電圧側の電圧制御に対しても同様である。
さらに上記の各電源部の電圧レベルの少なくとも一つをGNDレベルとしてもよく、液晶パネルの特性や必要な電圧特性によって適宜決定すればよく、特に限定されるべきものではない。
さらに上記では1つのソースドライバ4からの出力を用いて3本のソースバスラインS1〜S3Mを制御する3SSD方式を例に挙げて説明しているが、本発明はこれに限定されるべきものではなく、1つのソースドライバ4からの出力を用いて、6本のソースバスラインS1〜S3Mを制御する6SSD方式、1本のソースドライバ4からの出力を用いて9本のソースバスラインS1〜S3Mを制御する9SSD方式、12SSD方式などに利用することが可能である。
R、G、Bの各色ごとに基準電圧を変更できる階調電圧生成部20が設けられているため、各色ごとに繊細な電圧調整が可能であるという効果を奏する。また、本願の階調電圧生成部20はソースバスラインS1〜S3Mをグループ化した各組ごとに設けられるため、グループ内に同色のソースバスラインを形成させる場合、階調電圧生成部20の大幅な縮小が可能である。このため、消費電力の低下、及び表示装置の駆動回路に与える不要輻射の低減が可能であり、表示品位の向上を図ることができる。つまり、ソースバスラインのグループ分けは、上記の分け方に限らず、同じグループに同色のものがあってもよい。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、時分割駆動方式表示装置を行うアクティブマトリクス型表示装置に用いることができる。
10 第2メモリ(記憶部)
20 階調電圧生成部
30 ラダー抵抗
31 高電圧供給部(電圧供給部)
32 低電圧供給部(電圧供給部)
34 抵抗成分(抵抗)
36R、36G、36B 高電圧電源部(電源部)
38R、38G、38B 低電圧電源部(電源部)
37 第2切替部(切替部)
39 第2切替部(切替部)
S1〜S3M ソースバスライン(映像信号線)
OP1〜OPM 出力端子(端子)
20 階調電圧生成部
30 ラダー抵抗
31 高電圧供給部(電圧供給部)
32 低電圧供給部(電圧供給部)
34 抵抗成分(抵抗)
36R、36G、36B 高電圧電源部(電源部)
38R、38G、38B 低電圧電源部(電源部)
37 第2切替部(切替部)
39 第2切替部(切替部)
S1〜S3M ソースバスライン(映像信号線)
OP1〜OPM 出力端子(端子)
Claims (3)
- 複数の異なる原色によって構成されるカラー画像を表示するアクティブマトリクス型表示装置であって、
複数の映像信号線と、
前記複数の映像信号線のそれぞれに印加する階調電圧を生成する階調電圧生成部と、
映像信号に対応した階調補正信号を前記原色毎に格納している記憶部と、を備え、
前記各映像信号線は、前記複数の原色のうちいずれか1つの原色を表示する複数の画素に接続されており、
前記複数の映像信号線は、予め定められた複数の本数を単位とした複数のグループに分けられ、当該グループ毎に、一つの入力線が接続されており、
前記階調電圧生成部は、前記階調電圧補正信号に基づき、前記原色毎に当該原色の特性に応じた前記階調電圧を生成し、当該生成した階調電圧を、前記グループ化された複数の映像信号線のうち当該原色に応じた映像信号線に、前記入力線を通じて選択的に印加することを特徴とするアクティブマトリクス型表示装置。 - 前記階調電圧生成部は、複数の抵抗を直列に接続したラダー抵抗と、該ダラー抵抗の高電圧側に設けられた電圧供給部と、該ラダー抵抗の低電圧側に設けられた電圧供給部とを備えており、
少なくともいずれかの前記電圧供給部は、
画像表示の色毎に設けられた複数の電源部と、これらの電源部からの出力を切り替える切替部とを備えていることを特徴とする請求項1に記載のアクティブマトリクス型表示装置。 - 上記記憶部はルックアップテーブルであることを特徴とする請求項2に記載のアクティブマトリクス型表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007256167A JP2009086295A (ja) | 2007-09-28 | 2007-09-28 | アクティブマトリクス型表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007256167A JP2009086295A (ja) | 2007-09-28 | 2007-09-28 | アクティブマトリクス型表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009086295A true JP2009086295A (ja) | 2009-04-23 |
Family
ID=40659806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007256167A Pending JP2009086295A (ja) | 2007-09-28 | 2007-09-28 | アクティブマトリクス型表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009086295A (ja) |
-
2007
- 2007-09-28 JP JP2007256167A patent/JP2009086295A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20150161927A1 (en) | Driving apparatus with 1:2 mux for 2-column inversion scheme | |
JP2005010276A (ja) | ガンマ補正回路、液晶駆動回路、表示装置、電源回路 | |
WO2003102911A1 (en) | Liquid crystal display and driving apparatus thereof | |
US10522068B2 (en) | Device and method for color reduction with dithering | |
JP2007310234A (ja) | データ線駆動回路、表示装置、及びデータ線駆動方法 | |
JP2006209127A (ja) | 液晶表示装置、表示装置、及び表示装置の駆動方法 | |
JP2006350342A (ja) | 表示装置及び表示装置の駆動装置 | |
JP2008122960A (ja) | 表示装置及びその駆動装置 | |
KR20160124360A (ko) | 표시 장치 및 이를 이용한 표시 패널의 구동 방법 | |
KR102203522B1 (ko) | 구동 전압 생성 장치, 이를 포함하는 표시 장치 및 구동 전압 생성 방법 | |
JP2005165266A (ja) | 表示装置のピクセル回路及び駆動方法 | |
KR101197055B1 (ko) | 표시 장치의 구동 장치 | |
KR101818213B1 (ko) | 구동 장치 및 이를 포함하는 표시 장치 | |
JP2005043829A (ja) | フラットディスプレイ用ドライバー及び画面表示方法 | |
JP2007139842A (ja) | 表示装置、データドライバic、及びタイミングコントローラ | |
JP2006171746A (ja) | 表示装置及び表示装置の駆動装置 | |
US9483972B2 (en) | Display device, display method, and electronic system | |
JP2004086093A (ja) | 液晶駆動装置 | |
CN116052598B (zh) | 显示装置及其驱动方法 | |
JP2009008958A (ja) | 液晶表示駆動回路 | |
JP2009086295A (ja) | アクティブマトリクス型表示装置 | |
JP2013088745A (ja) | 液晶表示装置 | |
KR20170100099A (ko) | 액정 표시 장치 및 그 구동 방법 | |
JP2007240895A (ja) | 表示装置用駆動回路 | |
JP2005351963A (ja) | 表示装置 |