[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2009065020A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009065020A
JP2009065020A JP2007232556A JP2007232556A JP2009065020A JP 2009065020 A JP2009065020 A JP 2009065020A JP 2007232556 A JP2007232556 A JP 2007232556A JP 2007232556 A JP2007232556 A JP 2007232556A JP 2009065020 A JP2009065020 A JP 2009065020A
Authority
JP
Japan
Prior art keywords
region
gate electrode
sidewall
semiconductor device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007232556A
Other languages
English (en)
Other versions
JP2009065020A5 (ja
Inventor
Hiromasa Fujimoto
裕雅 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007232556A priority Critical patent/JP2009065020A/ja
Priority to US12/201,407 priority patent/US20090065807A1/en
Publication of JP2009065020A publication Critical patent/JP2009065020A/ja
Publication of JP2009065020A5 publication Critical patent/JP2009065020A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】導電型が異なるＭＩＳトランジスタにそれぞれ異なる応力を生じさせる半導体装置をより簡便に製造できるようにする。
【解決手段】半導体基板１１のｎ型トランジスタ領域Ａの上に、サイドウォール２４ａ及びｎ型ゲート電極１６を覆うように応力歪み生成膜２７を形成する。その後、半導体基板１１を加熱することにより、応力歪み生成膜２７によりｎ型トランジスタ領域Ａの活性領域１１ａに応力歪みを与える。続いて、ｎ型トランジスタ領域Ａにおいては応力歪み生成膜２７をマスクとし、ｐ型トランジスタ領域Ｂにおいてはｐ型ゲート電極１７及びサイドウォール２４ｂをマスクとして、活性領域１１ｂの上部をエッチングすることにより、活性領域１１ｂにおけるサイドウォール２４ｂの外側方にリセス部１４ａを形成する。その後、形成されたリセス部１４ａに、シリコンゲルマニウムからなる半導体層２８Ａを形成する。
【選択図】図２

Description

本発明は、半導体装置及びその製造方法に関し、特に、ＭＩＳ（metal-insulator semiconductor）トランジスタのチャネル領域に応力歪みを付与する半導体装置及びその製造方法に関する。
近年、半導体集積回路装置の高集積化、高機能化及び高速化に伴って、半導体基板に応力歪みを与えることにより、キャリア移動度を向上する技術が提案されている。例えば、主面の面方位が（１００）面であるシリコン基板の主面上に形成されたｎ型ＭＩＳトランジスタに対して、引張り応力歪みを与えることにより電子の移動度が向上し、トランジスタ駆動力が増大する。
しかしながら、ｎ型ＭＩＳトランジスタ（以下、ｎ型トランジスタと称する。）とｐ型ＭＩＳトランジスタ（以下、ｐ型トランジスタと称する。）とでは、最適な応力歪みの方向が異なる。
そこで、ｎ型トランジスタとｐ型トランジスタとに対して、それぞれに適切な応力歪みを生じさせる技術が提案されている。
以下、図８〜図１０を参照しながら、ｎ型トランジスタとｐ型トランジスタとで応力歪みを作り分ける半導体装置の製造方法を説明する（例えば、非特許文献１を参照。）。
まず、図８（ａ）に示すように、シリコンからなる半導体基板１０１の主面を、素子分離領域１０２によってｎ型トランジスタ領域Ａ及びｐ型トランジスタ領域Ｂに区画する。続いて、半導体基板１０１のｎ型トランジスタ領域Ａにはｐ型ウェル１０３を形成し、ｐ型トランジスタ領域Ｂにはｎ型ウェル１０４を形成する。その後、ｎ型トランジスタ領域Ａ及びｐ型トランジスタ領域Ｂの上に、ゲート絶縁膜１０５をそれぞれ介在させたポリシリコンからなるｎ型ゲート電極１０６及びｐ型ゲート電極１０７をハードマスク１０８によりパターニングして形成する。その後、各ゲート電極１０６、１０７の側面上にそれぞれ側壁膜１０９を形成し、ｎ型トランジスタ領域Ａには、側壁膜１０９、ハードマスク１０８及びｎ型ゲート電極１０６をマスクとして、ｎ型エクステンション領域１１０を形成する。また、ｐ型トランジスタ領域Ｂには、側壁膜１０９、ハードマスク１０８及びｐ型ゲート電極１０７をマスクとして、ｐ型エクステンション領域１１１を形成する。
次に、図８（ｂ）に示すように、半導体基板１０１の上に全面にわたって２層の絶縁膜を堆積し、堆積した絶縁膜をエッチバックすることにより、ｎ型ゲート電極１０６及びｐ型ゲート電極１０７の各側面上にそれぞれ側壁膜１０９を介在させたサイドウォール１１２を形成する。
次に、図８（ｃ）に示すように、半導体基板１０１の上に、ｎ型トランジスタ領域Ａに開口部を有する第１のレジストパターン２０１を形成する。続いて、開口部から露出するｎ型ゲート電極１０６の上のハードマスク１０８を除去した後、第１のレジストパターン２０１、ｎ型ゲート電極１０６、側壁膜１０９及びサイドウォール１１２をマスクとして、半導体基板１０１に砒素（Ａｓ）を注入することにより、ｐ型ウェル１０３の上部におけるサイドウォール１１２の外側方にｎ型ソースドレイン領域１１３を形成する。
次に、図８（ｄ）に示すように、第１のレジストパターン２０１を除去した後、半導体基板１０１の上の全面にシリコン酸化膜１１４及びシリコン窒化膜１１５を堆積する。ここで、シリコン窒化膜１１５は、ｎ型ゲート電極１０６の下側のチャネル領域にゲート長方向に沿った引っ張り応力歪みを生じさせる形成条件で成膜する。
次に、図９（ａ）に示すように、半導体基板１０１の上に、ｐ型トランジスタ領域Ｂに開口部を有する第２のレジストパターン２０２を形成する。続いて、第２のレジストパターン２０２をマスクとして、ｐ型トランジスタ領域Ｂに形成されたシリコン窒化膜１１５を除去する。さらに、第２のレジストパターン２０２を除去した後、半導体基板１０１に対してアニールを行って、ｎ型ゲート電極１０６の下側のチャネル領域にゲート長方向に沿った引っ張り応力歪みを生じさせる。
次に、図９（ｂ）に示すように、シリコン窒化膜１１５及びシリコン酸化膜１１４を順次除去する。
次に、図９（ｃ）に示すように、半導体基板１０１の上に全面にわたって、酸化シリコンからなる保護膜１１６を形成する。
次に、図９（ｄ）に示すように、半導体基板１０１の上に、ｐ型トランジスタ領域Ｂに開口部を有する第３のレジストパターン２０３を形成し、形成した第３のレジストパターン２０３をマスクとして、ｐ型トランジスタ領域Ｂに形成された保護膜１１６を除去する。さらに、第３のレジストパターン２０３、ハードマスク１０８、側壁膜１０９及びサイドウォール１１２をマスクとして、半導体基板１０１をエッチングする。これにより、半導体基板１０１のｎ型ウェル１０４の上部で且つサイドウォール１１２の外側方の領域にリセス部１０４ａが形成される。
次に、図１０（ａ）に示すように、第３のレジストパターン２０３を除去した後、ｎ型トランジスタ領域Ａを保護膜１１６で覆った状態で、ｐ型トランジスタ領域Ｂに形成した各リセス部１０４ａに、シリコンゲルマニウム（ＳｉＧｅ）からなる半導体層１１７Ａを選択的なエピタキシャル成長により形成する。これにより、ｐ型ゲート電極１０７の下側のチャネル領域には、半導体層１１７ＡがＳｉよりも格子定数が大きいＧｅを含む混晶となることから、ゲート長方向に圧縮応力歪みが生じる。
次に、図１０（ｂ）に示すように、ｎ型トランジスタ領域Ａを覆う保護膜１１６を除去する。
次に、図１０（ｃ）に示すように、半導体基板１０１の上に、ｐ型トランジスタ領域Ｂに開口部を有する第４のレジストパターン２０４を形成し、形成した第４のレジストパターン２０４をマスクとして、ｐ型ゲート電極１０７の上のハードマスク１０８を除去する。続いて、第４のレジストパターン２０４、ｐ型ゲート電極１０７、側壁膜１０９及びサイドウォール１１２をマスクとして、半導体基板１０１にボロン（Ｂ）を注入することにより、ＳｉＧｅからなる半導体層１１７Ａにｐ型ソースドレイン領域１１７を形成する。
次に、図１０（ｄ）に示すように、第４のレジストパターン２０４を除去した後、半導体基板１０１の上に金属層を堆積し、堆積した金属層をアニールすることにより、ｎ型ソースドレイン領域１１３、ｎ型ゲート電極１０６、ｐ型ソースドレイン領域１１７及びｐ型ゲート電極１０７の各上部に金属シリサイド層１１８を形成する。
以上のようにして、ｎ型トランジスタ領域Ａには引っ張り応力歪みを生じさせる一方、ｐ型トランジスタ領域Ｂには圧縮応力歪みを生じさせることができる。
International Electron Devices Meeting (IEDM) 2005 technical digest pp.61-64
しかしながら、前記従来の半導体装置の製造方法は、ｎ型トランジスタ領域Ａとｐ型トランジスタ領域Ｂとの各チャネル領域に対して、互いに異なる応力を生じさせる必要から、製造工程が複雑化するという問題がある。
本発明は、前記従来の問題に鑑み、導電型が異なるＭＩＳトランジスタにそれぞれ異なる応力を生じさせる半導体装置をより簡便に製造できるようにすることを目的とする。
前記の目的を達成するため、本発明は、半導体装置の製造方法を、第１のトランジスタのチャネル領域に引っ張り応力歪みを生じさせるために設ける絶縁膜をマスクとして、第２のトランジスタのソースドレイン形成領域にシリコンゲルマニウム層を選択的に形成する際のマスクとする構成とする。
具体的に、本発明に係る半導体装置は、半導体基板における第１導電型の第１の領域に形成された第１のＭＩＳトランジスタと、半導体基板における第２導電型の第２の領域に形成された第２のＭＩＳトランジスタとを備え、第１のＭＩＳトランジスタは、第１の領域の上に形成された第１のゲート絶縁膜及び第１のゲート電極と、第１のゲート電極の側面上に形成された第１のサイドウォールと、第１の領域における第１のサイドウォールの外側方の領域に形成され、且つシリコンからなる第２導電型の第１のソースドレイン領域とを有し、第２のＭＩＳトランジスタは、第２の領域の上に形成された第２のゲート絶縁膜及び第２のゲート電極と、第２のゲート電極の側面上に形成された第２のサイドウォールと、第２の領域における第２のサイドウォールの外側方の領域に形成され、且つシリコンゲルマニウムを含む第１導電型の第２のソースドレイン領域とを有し、第２のサイドウォールは、第１のサイドウォールと比べて高さ寸法が小さいことを特徴とする。
本発明の半導体装置によると、本発明の製造方法により、第１のゲート電極及び第１のサイドウォールは製造中に応力歪みを発生させる絶縁膜により覆われている。これに対し、第２のゲート電極及び第２のサイドウォールは応力歪みを発生させる該絶縁膜により覆われておらず、製造中の種々のエッチング等により、第２のサイドウォールは第１のサイドウォールと比べて少なくとも高さ寸法が小さくなる。
本発明の半導体装置において、第２のサイドウォールは、第１のサイドウォールと比べて幅寸法が小さい。
本発明の半導体装置は、第２の領域における第２のサイドウォールの外側方の領域に形成されたリセス部と、リセス部内に半導体基板と接して形成され、シリコンゲルマニウムからなる半導体領域とをさらに備え、第２のソースドレイン領域は、半導体領域に形成されていることが好ましい。
この場合に、半導体領域におけるゲルマニウムの組成比は、１５％以上且つ３０％以下であることが好ましい。
また、この場合に、半導体領域の上面は、第２のゲート電極の直下に位置する第２の領域の表面よりも上方に突き出ていてもよい。
本発明の半導体装置において、第１の領域における第１のゲート電極の下側に位置するチャネル領域には、ゲート長方向に引っ張り応力歪みが生じており、第２の領域における第２のゲート電極の下側に位置するチャネル領域には、ゲート長方向に圧縮応力歪みが生じている。
本発明の半導体装置において、第１のゲート電極及び第２のゲート電極の主成分はシリコンであり、第１のゲート電極におけるシリコン結晶のグレインサイズは、第２のゲート電極におけるシリコン結晶のグレインサイズよりも大きいことが好ましい。
このようにすると、第１の領域における第１のゲート電極の下側に位置するチャネル領域に、ゲート長方向に沿った引っ張り応力歪みをさらに生じさせることができる。
本発明の半導体装置は、第１の領域の上に第１のサイドウォール及び第１のゲート絶縁膜を覆うように形成され、且つゲート長方向に引っ張り応力歪みを生じさせる第１の絶縁膜と、第２の領域の上に第２のサイドウォール及び第２のゲート絶縁膜を覆うように形成され、且つゲート長方向に圧縮応力歪みを生じさせる第２の絶縁膜とをさらに備えていることが好ましい。
本発明の半導体装置において、第１のソースドレイン領域、第１のゲート電極、第２のソースドレイン領域及び第２のゲート電極の上部には、それぞれ金属シリサイド層が形成されていることが好ましい。
本発明の半導体装置の製造方法は、半導体基板における第１導電型の第１の領域の上に第１のゲート絶縁膜及び該第１のゲート絶縁膜の上に第１のゲート電極を形成すると共に、半導体基板における第２導電型の第２の領域の上に第２のゲート絶縁膜及び該第２のゲート絶縁膜の上に第２のゲート電極を形成する工程（ａ）と、第１のゲート電極の両側面上及び第２のゲート電極の両側面上に、それぞれ絶縁性の第１のサイドウォール及び第２のサイドウォールを形成する工程（ｂ）と、第１の領域の上に、第１のサイドウォール及び第１のゲート電極を覆うと共に、第１の領域に応力歪みを与える第１の絶縁膜を形成する工程（ｃ）と、半導体基板を加熱することにより、第１の絶縁膜により第１の領域に応力歪みを与える工程（ｄ）と、工程（ｄ）よりも後に、第１の領域においては第１の絶縁膜をマスクとし、且つ、第２の領域においては第２のサイドウォールをマスクとして、第２の領域の上部をエッチングすることにより、第２の領域における第２のサイドウォールの両側方にリセス部を形成する工程（ｅ）と、第２の領域に形成したリセス部に、シリコンゲルマニウムからなる半導体領域を形成する工程（ｆ）とを備えていることを特徴とする。
本発明の半導体装置の製造方法によると、第１の絶縁膜により第１の領域に応力歪みを与えた後、第１の領域においては第１の絶縁膜をマスクとし、且つ、第２の領域においては第２のゲート電極及び第２のサイドウォールをマスクとして、第２の領域の上部をエッチングすることにより、第２の領域における第２のサイドウォールの外側方にリセス部を形成する。このように、第１の領域に応力歪みを発生させる第１の絶縁膜をそのまま、第２の領域にリセス部を形成する際のマスク膜として用いるため、新たなレジストパターン等のマスク膜が不要となる。従って、互いに異なる導電型を有する第１の領域及び第２の領域にそれぞれ異なる応力を生じさせる半導体装置をより簡便に製造することができる。
本発明の半導体装置の製造方法において、工程（ａ）は、第１のゲート電極の上に第１のハードマスクを形成すると共に、第２のゲート電極の上に第２のハードマスクを形成する工程を含み、工程（ｅ）において、第２のハードマスク及び第２のサイドウォールをマスクとして、第２の領域の上部をエッチングすることによりリセス部を形成することが好ましい。
本発明の半導体装置の製造方法は、工程（ｂ）と工程（ｃ）との間に、第１のゲート電極及び第１のサイドウォールをマスクとして、第１の領域に第２導電型の不純物を選択的に注入することにより、第２導電型の第１のソースドレイン領域を形成する工程（ｇ）をさらに備えていることが好ましい。
この場合に、第１のゲート電極の主成分はシリコンであり、工程（ｇ）において、第１のハードマスクを除去した後に、第２導電型の不純物を注入することにより、第１のゲート電極にも第２導電型の不純物を注入することが好ましい。
本発明の半導体装置の製造方法は、工程（ｆ）よりも後に、第２のゲート電極及び第２のサイドウォールをマスクとして、第２の領域の半導体領域に第１導電型の不純物を選択的に注入することにより、半導体領域に第１導電型の第２のソースドレイン領域を形成する工程（ｈ）をさらに備えていることが好ましい。
この場合に、工程（ｈ）において、第１の領域は、第１の絶縁膜によりマスクすることが好ましい。
このようにすると、レジスト等によるマスクパターンを新たに形成する工程を省くことができる。
また、この場合に、工程（ｈ）において、第１の領域は、第１の絶縁膜を覆うマスクパターンを用いてマスクすることが好ましい。
このようにすると、第１の絶縁膜を薄膜化することができるため、より微細化を実現することができる。
本発明の半導体装置の製造方法は、工程（ｆ）よりも後に、第１の領域の上の第１の絶縁膜を除去する工程（ｉ）をさらに備え、工程（ｉ）において、第２のサイドウォールは、第１のサイドウォールと比べて高さ寸法が小さくなる。
この場合に、本発明の半導体装置の製造方法は、工程（ｉ）よりも後に、第１のサイドウォール及び第２のサイドウォールを除去する工程（ｊ）をさらに備えていることが好ましい。
この場合に、工程（ｂ）において、第１のサイドウォール及び第２のサイドウォールは、互いに組成が異なる複数の絶縁膜により形成し、工程（ｊ）において、第１のサイドウォール及び第２のサイドウォールをそれぞれ構成する複数の絶縁膜のそれぞれ外側部分のみを選択的に除去することが好ましい。
本発明の半導体装置の製造方法において、工程（ｃ）は、第１の絶縁膜を形成する前に、第１の絶縁膜とは組成が異なる第２の絶縁膜を形成する工程を含むことが好ましい。
本発明に係る半導体装置及びその製造方法によると、導電型が異なる素子にそれぞれ異なる応力を生じさせる半導体装置をより簡便に製造することができる。
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置の製造方法ついて図面を参照しながら説明する。
図１〜図３は本発明の第１の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
まず、図１（ａ）に示すように、例えば面方位が（１００）面の主面を持つシリコン（Ｓｉ）からなる半導体基板１１の主面を、素子分離領域１２によってｎ型トランジスタ領域Ａ及びｐ型トランジスタ領域Ｂに区画する。これにより、ｎ型トランジスタ領域Ａには、素子分離領域１２によって囲まれた半導体基板１１からなる活性領域１１ａが形成され、ｐ型トランジスタ領域Ｂには、素子分離領域１２によって囲まれた半導体基板１１からなる活性領域１１ｂが形成される。続いて、半導体基板１１のｎ型トランジスタ領域Ａにはｐ型ウェル１３を形成し、ｐ型トランジスタ領域Ｂにはｎ型ウェル１４を形成する。その後、ｎ型トランジスタ領域Ａにおける活性領域１１ａの上に、ゲート絶縁膜１５ａを介在させたポリシリコンからなるｎ型ゲート電極１６をハードマスク１８ａによりパターニングして形成すると共に、ｐ型トランジスタ領域Ｂにおける活性領域１１ｂの上に、ゲート絶縁膜１５ｂを介在させたポリシリコンからなるｐ型ゲート電極１７をハードマスク１８ｂによりパターニングして形成する。ここで、ハードマスク１８ａ、１８ｂには、厚さが６０ｎｍ〜８０ｎｍ程度の酸化シリコン（ＳｉＯ２）を用いることができる。その後、各ゲート電極１６、１７の側面上にそれぞれ酸化シリコン（ＳｉＯ２）からなる側壁膜（側壁スペーサ）１９ａ、１９ｂを形成し、ｎ型トランジスタ領域Ａの活性領域１１ａには、側壁膜１９ａ、ハードマスク１８ａ及びｎ型ゲート電極１６をマスクとして、ｎ型不純物を注入することによりｎ型エクステンション領域２０を形成する。また、ｐ型トランジスタ領域Ｂの活性領域１１ｂには、側壁膜１９ｂ、ハードマスク１８ｂ及びｐ型ゲート電極１７をマスクとして、ｐ型不純物を注入することによりｐ型エクステンション領域２１を形成する。
次に、図１（ｂ）に示すように、半導体基板１１の上に全面にわたって、例えばシリコン酸化膜２２とシリコン窒化膜２３とからなる積層膜を堆積し、堆積した積層膜をエッチバックすることにより、ｎ型ゲート電極１６及びｐ型ゲート電極１７の各側面上にそれぞれ側壁膜１９ａ、１９ｂを介在させたサイドウォール２４ａ、２４ｂを形成する。ここで、サイドウォール２４ａ、２４ｂは、シリコン酸化膜２２からなる断面Ｌ字状の内側サイドウォールと、該内側サイドウォールの上に形成されたシリコン窒化膜２３からなる外側サイドウォールとから構成されている。なお、サイドウォール２４ａ、２４ｂは必ずしも積層膜とする必要はない。
次に、図１（ｃ）に示すように、半導体基板１１の上に、ｎ型トランジスタ領域Ａに開口部を有する第１のレジストパターン５１を形成する。続いて、第１のレジストパターン５１の開口部から露出するｎ型ゲート電極１６の上のハードマスク１８ａをバッファーフッ酸（ＢＨＦ）等によるウェットエッチングにより除去した後、第１のレジストパターン５１、ｎ型ゲート電極１６、側壁膜１９ａ及びサイドウォール２４ａをマスクとして、活性領域１１ａに砒素（Ａｓ）を注入することにより、ｐ型ウェル１３の上部におけるサイドウォール２４ａの外側方にｎ型ソースドレイン領域２５を形成する。このとき、ｎ型ゲート電極１６にも砒素が注入されるため、ｎ型ゲート電極１６を構成するポリシリコンのグレインサイズは、ｐ型ゲート電極１７を構成するポリシリコンのグレインサイズよりも粗大化する。このポリシリコンの粗大化によって、活性領域１１ａのｎ型ゲート電極１６の下側に形成されるチャネル領域にゲート長方向に沿った引っ張り応力歪みが生じる。
次に、図１（ｄ）に示すように、第１のレジストパターン５１を除去し、その後、化学気相堆積（ＣＶＤ）法により、半導体基板１１の上の全面にｎ型ゲート電極１６とその側壁膜１９ａ及びサイドウォール２４ａ、並びにｐ型ゲート電極１６の上のハードマスク１８ｂと側壁膜１９ｂ及びサイドウォール２４ｂを覆うように、酸化シリコンからなる下地膜２６と窒化シリコンからなる応力歪み生成膜２７とを順次堆積する。ここで、下地膜２６の膜厚は５ｎｍ〜１５ｎｍ程度とし、応力歪み生成膜２７の膜厚は１５ｎｍ〜２０ｎｍ程度、ここでは２０ｎｍ程度としている。また、応力歪み生成膜２７は、活性領域１１ａにおけるｎ型ゲート電極１６の下側に位置するチャネル領域にゲート長方向に沿った引っ張り応力歪みを生じさせる形成条件で成膜する。なお、下地膜２６は必ずしも設ける必要はない。
次に、図２（ａ）に示すように、半導体基板１１の上に、ｐ型トランジスタ領域Ｂに開口部を有する第２のレジストパターン５２を形成する。続いて、第２のレジストパターン５２をマスクとして、ｐ型トランジスタ領域Ｂに形成された応力歪み生成膜２７を熱リン酸等により除去する。
次に、図２（ｂ）に示すように、第２のレジストパターン５２を除去した後、半導体基板１１に対して１０５０℃程度で約０秒〜１０秒のアニールを行うことにより、活性領域１１ａにおけるｎ型ゲート電極１６の下側のチャネル領域にゲート長方向に沿った引っ張り応力歪みを生じさせる。
次に、図２（ｃ）に示すように、ｎ型トランジスタ領域Ａにおける応力歪み生成膜２７をマスクとして、ｐ型トランジスタ領域Ｂに形成された下地膜２６をバッファーフッ酸（ＢＨＦ）等により除去する。さらに、ｎ型トランジスタ領域Ａにおける応力歪み生成膜２７と、ｐ型トランジスタ領域Ｂにおけるハードマスク１８ｂ、側壁膜１９ｂ及びサイドウォール２４ｂをマスクとして、ｐ型トランジスタ領域Ｂから露出する活性領域１１ｂ（半導体基板１１）をエッチングする。これにより、活性領域１１ｂにおけるｎ型ウェル１４の上部で且つサイドウォール２４ｂの外側方の領域にリセス部１４ａが形成される。ここで、リセス部１４ａの深さは、ｐ型ゲート電極１７の高さが１００ｎｍの場合は、４０ｎｍ〜６０ｎｍ程度が望ましい。
次に、図２（ｄ）に示すように、ｎ型トランジスタ領域Ａにおける活性領域１１ａの上を応力歪み生成膜２７及び下地膜２６で覆った状態で、活性領域１１ｂに形成した各リセス部１４ａに、例えば有機金属気相堆積（ＭＯＣＶＤ）法を用いて、シリコンゲルマニウム（ＳｉＧｅ）からなる半導体層２８Ａを選択的なエピタキシャル成長により形成する。これにより、活性領域１１ｂにおけるｐ型ゲート電極１７の下側のチャネル領域には、半導体層２８ＡがＳｉよりも格子定数が大きいＧｅを含む混晶となるため、ゲート長方向に圧縮応力歪みが生じる。なお、ＳｉＧｅにおけるＧｅの組成比は、１５％〜３０％程度が望ましい。また、半導体層２８Ａの半導体基板１１の主面からの突き出し量は、ｐ型ゲート電極１７の高さの２０％〜３０％程度が望ましい。
次に、図３（ａ）に示すように、半導体基板１１の上に、ｐ型トランジスタ領域Ｂに開口部を有する第３のレジストパターン５３を形成し、形成した第３のレジストパターン５３をマスクとして、ｐ型ゲート電極１７の上のハードマスク１８ｂを除去する。続いて、第３のレジストパターン５３、ｐ型ゲート電極１７、側壁膜１９ｂ及びサイドウォール２４ｂをマスクとして、活性領域１１ｂにボロン（Ｂ）を注入することにより、ＳｉＧｅからなる半導体層２８Ａを含む活性領域１１ｂにｐ型ソースドレイン領域２８を形成する。
次に、図３（ｂ）に示すように、第３のレジストパターン５３を除去した後、半導体基板１１上のｎ型トランジスタ領域Ａを覆う応力歪み生成膜２７及び下地膜２６を異方性エッチング、例えばフッ化イオウ（ＳＨ６）を主成分とするドライエッチングにより除去する。このとき、応力歪み生成膜２７及び下地膜２６を除去するドライエッチングにより、ｐ型ゲート電極１７の側面上に形成されたシリコン酸化膜２２及びシリコン窒化膜２３からなるサイドウォール２４ｂ並びに酸化シリコンからなる側壁膜１９ｂも膜減りするため、サイドウォール２４ｂの高さ寸法及び幅寸法は、ｎ型ゲート電極１６の側面上に形成されたサイドウォール２４ａの高さ寸法及び幅寸法よりも小さくなる。
次に、図３（ｃ）に示すように、スパッタ法等により、半導体基板１１の上に、例えばニッケル（Ｎｉ）、コバルト（Ｃｏ）又は白金（Ｐｔ）等からなる金属層を堆積し、堆積した金属層をアニールすることにより、ｎ型ソースドレイン領域２５、ｎ型ゲート電極１６、ｐ型ソースドレイン領域２８（ＳｉＧｅからなる半導体層２８Ａを含む）及びｐ型ゲート電極１７の各上部に金属シリサイド層２９を形成する。
以上のようにして、ｎ型トランジスタ領域Ａにおける活性領域１１ａのチャネル領域にゲート長方向に沿った引っ張り応力歪みが生じる一方、ｐ型トランジスタ領域Ｂにおける活性領域１１ｂのチャネル領域にゲート長方向に沿った圧縮応力歪みが生じる半導体装置を得ることができる。
その上、第１の実施形態においては、図２（ｃ）に示すように、ｎ型トランジスタ領域Ａのチャネル領域に対して引っ張り応力歪みを生じさせる応力歪み生成膜２７を、ｐ型トランジスタ領域Ｂのリセス部１４ａを形成する際のエッチングマスクに用いるため、半導体装置の製造工程を短縮して簡略化することができる。
（第１の実施形態の一変形例）
以下、本発明の第１の実施形態の一変形例に係る半導体装置の製造方法について図４を参照しながら説明する。図４において、図３に示した構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
図４（ａ）は、第１の実施形態の一変形例であって、第１の実施形態に係る半導体装置の製造方法に示した図３（ｂ）の後工程を示している。
すなわち、ｎ型ゲート電極１６及びｐ型ゲート電極１７の各サイドウォール２４ａ、２４ｂを構成するシリコン酸化膜２２及びシリコン窒化膜２３のうちの外側に位置するシリコン窒化膜２３のみを選択的に、例えば熱リン酸により除去する。
次に、図４（ｂ）に示すように、第１の実施形態と同様に、スパッタ法等により、半導体基板１１の上に、例えばＮｉ、Ｃｏ又はＰｔからなる金属層を堆積し、堆積した金属層をアニールすることにより、ｎ型ソースドレイン領域２５、ｎ型ゲート電極１６、ｐ型ソースドレイン領域２８（ＳｉＧｅからなる半導体層２８Ａを含む）及びｐ型ゲート電極１７の各上部に金属シリサイド層２９を形成する。
次に、図４（ｃ）に示すように、半導体基板１１上のｎ型トランジスタ領域Ａには、ｎ型ゲート電極１６の下側のチャネル領域にゲート長方向に沿った引っ張り応力歪みを生じさせる第１の応力歪み生成膜３０Ａを選択的に形成する。一方、半導体基板１１上のｐ型トランジスタ領域Ｂには、ｐ型ゲート電極１７の下側のチャネル領域にゲート長方向に沿った圧縮応力歪みを生じさせる第２の応力歪み生成膜３０Ｂを選択的に形成する。
このように、サイドウォール２４ａ、２４ｂを構成するシリコン酸化膜２２及びシリコン窒化膜２３のうち、外側に位置する比較的に膜厚が厚いシリコン窒化膜２３を除去し、後工程でそれぞれ引っ張り応力歪み及び圧縮応力歪みを生じさせる第１の応力歪み生成膜３０Ａ及び第２の応力歪み生成膜３０Ｂを半導体基板１１の上に選択的に形成する。これにより、第１の応力歪み生成膜３０Ａ及び第２の応力歪み生成膜３０Ｂをｎ型ゲート電極１６及びｐ型ゲート電極１７の下側のそれぞれのチャネル領域により近づけることができるため、活性領域１１ａ及び活性領域１１ｂに対する歪み量を独立して、且つより効果的に増大させることができる。
ここで、第１の応力歪み生成膜３０Ａ及び第２の応力歪み生成膜３０Ｂは、いずれも窒化シリコン（ＳｉＮ）により成膜することができる。例えば、引っ張り応力歪みを生じさせる第１の応力歪み生成膜３０Ａは、ＣＶＤ法により、例えば４００℃〜４５０℃の温度において窒化シリコン（ＳｉＮ）により成膜した後、紫外線（ＵＶ）照射等により窒化シリコン中に含有されている水素（Ｈ）とＳｉ及びＮとの結合割合において、ＳｉとＨとの結合割合を増大させることにより実現することができる。また、圧縮応力歪みを生じさせる第２の応力歪み生成膜３０Ｂは、第１の応力歪み生成膜３０Ａとは逆に、ＳｉとＨとの結合割合を減少させることにより実現することができる。
また、本変形例においては、第１の応力歪み生成膜３０Ａ及び第２の応力歪み生成膜３０Ｂの各膜厚は２０ｎｍ〜５０ｎｍ程度としている。
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置の製造方法ついて図面を参照しながら説明する。
図５〜図７は本発明の第２の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
まず、図５（ａ）に示すように、例えば面方位が（１００）面の主面を持つシリコン（Ｓｉ）からなる半導体基板１１の主面を、素子分離領域１２によってｎ型トランジスタ領域Ａ及びｐ型トランジスタ領域Ｂに区画する。これにより、ｎ型トランジスタ領域Ａには素子分離領域１２によって囲まれた半導体基板１１からなる活性領域１１ａが形成され、ｐ型トランジスタ領域Ｂには素子分離領域１２によって囲まれた半導体基板１１からなる活性領域１１ｂが形成される。続いて、半導体基板１１のｎ型トランジスタ領域Ａにはｐ型ウェル１３を形成し、ｐ型トランジスタ領域Ｂにはｎ型ウェル１４を形成する。その後、ｎ型トランジスタ領域Ａにおける活性領域１１ａの上に、ゲート絶縁膜１５ａを介在させたポリシリコンからなるｎ型ゲート電極１６をハードマスク１８ａによりパターニングして形成すると共に、ｐ型トランジスタ領域Ｂにおける活性領域１１ｂの上に、ゲート絶縁膜１５ｂを介在させたポリシリコンからなるｐ型ゲート電極１７をハードマスク１８ｂによりパターニングして形成する。ここで、ハードマスク１８ａ、１８ｂには、厚さが６０ｎｍ〜８０ｎｍ程度の酸化シリコン（ＳｉＯ２）を用いることができる。その後、各ゲート電極１６、１７の側面上にそれぞれ酸化シリコン（ＳｉＯ２）からなる側壁膜（側壁スペーサ）１９ａ、１９ｂを形成し、ｎ型トランジスタ領域Ａの活性領域１１ａには、側壁膜１９ａ、ハードマスク１８ａ及びｎ型ゲート電極１６をマスクとして、ｎ型不純物を注入することによりｎ型エクステンション領域２０を形成する。一方、ｐ型トランジスタ領域Ｂの活性領域１１ｂには、側壁膜１９ｂ、ハードマスク１８ｂ及びｐ型ゲート電極１７をマスクとして、ｐ型不純物を注入することによりｐ型エクステンション領域２１を形成する。
次に、図５（ｂ）に示すように、半導体基板１１の上に全面にわたって、例えばシリコン酸化膜２２とシリコン酸窒化膜２３Ａとからなる積層膜を堆積し、堆積した積層膜をエッチバックすることにより、ｎ型ゲート電極１６及びｐ型ゲート電極１７の各側面上にそれぞれ側壁膜１９ａ、１９ｂを介在させたサイドウォール２４ａ、２４ｂを形成する。ここで、サイドウォール２４ａ、２４ｂは、シリコン酸化膜２２からなる断面Ｌ字状の内側サイドウォールと、該内側サイドウォールの上に形成されたシリコン酸窒化膜２３Ａからなる外側サイドウォールとから構成されている。なお、サイドウォール２４ａ、２４ｂは必ずしも積層膜とする必要はない。
次に、図５（ｃ）に示すように、半導体基板１１の上に、ｎ型トランジスタ領域Ａに開口部を有する第１のレジストパターン５１を形成する。続いて、第１のレジストパターン５１の開口部から露出するｎ型ゲート電極１６の上のハードマスク１８ａを除去した後、第１のレジストパターン５１、ｎ型ゲート電極１６、側壁膜１９ａ及びサイドウォール２４ａをマスクとして、活性領域１１ａに砒素（Ａｓ）を注入することにより、ｐ型ウェル１３の上部におけるサイドウォール２４ａの外側方にｎ型ソースドレイン領域２５を形成する。このとき、ｎ型ゲート電極１６にも砒素が注入されるため、ｎ型ゲート電極１６を構成するポリシリコンのグレインサイズは、ｐ型ゲート電極１７を構成するポリシリコンのグレインサイズよりも粗大化する。このポリシリコンの粗大化によって、活性領域１１ａのｎ型ゲート電極１６の下側に形成されるチャネル領域にゲート長方向に沿った引っ張り応力歪みが生じる。
次に、図５（ｄ）に示すように、第１のレジストパターン５１を除去し、その後、ＣＶＤ法により、半導体基板１１の上の全面にｎ型ゲート電極１６とその側壁膜１９ａ及びサイドウォール２４ａ、並びにｐ型ゲート電極１６の上のハードマスク１８ｂと側壁膜１９ｂ及びサイドウォール２４ｂを覆うように、酸化シリコンからなる下地膜２６と窒化シリコンからなる応力歪み生成膜２７Ａとを順次堆積する。ここで、下地膜２６の膜厚は５ｎｍ〜１５ｎｍ程度とし、応力歪み生成膜２７Ａの膜厚は１５ｎｍ〜５０ｎｍ程度としている。また、応力歪み生成膜２７Ａは、活性領域１１ａにおけるｎ型ゲート電極１６の下側に位置するチャネル領域にゲート長方向に沿った引っ張り応力歪みを生じさせる形成条件で成膜する。なお、下地膜２６は必ずしも設ける必要はない。
次に、図６（ａ）に示すように、半導体基板１１の上に、ｐ型トランジスタ領域Ｂに開口部を有する第２のレジストパターン５２を形成する。続いて、第２のレジストパターン５２をマスクとして、ｐ型トランジスタ領域Ｂに形成された応力歪み生成膜２７Ａを熱リン酸等により除去する。
次に、図６（ｂ）に示すように、第２のレジストパターン５２を除去した後、半導体基板１１に対して１０５０℃程度で約０秒〜１０秒のアニールを行うことにより、活性領域１１ａにおけるｎ型ゲート電極１６の下側のチャネル領域にゲート長方向に沿った引っ張り応力歪みを生じさせる。
次に、図６（ｃ）に示すように、ｎ型トランジスタ領域Ａにおける応力歪み生成膜２７Ａをマスクとして、ｐ型トランジスタ領域Ｂに形成された下地膜２６をバッファーフッ酸（ＢＨＦ）等により除去する。さらに、ｎ型トランジスタ領域Ａにおける応力歪み生成膜２７Ａと、ｐ型トランジスタ領域Ｂにおけるハードマスク１８ｂ、側壁膜１９ｂ及びサイドウォール２４ｂをマスクとして、ｐ型トランジスタ領域Ｂから露出する活性領域１１ｂ（半導体基板１１）をエッチングする。これにより、活性領域１１ｂにおけるｎ型ウェル１４の上部で且つサイドウォール２４ｂの外側方の領域にリセス部１４ａが形成される。ここで、リセス部１４ａの深さは、ｐ型ゲート電極１７の高さが１００ｎｍの場合は、４０ｎｍ〜６０ｎｍ程度が望ましい。
次に、図６（ｄ）に示すように、ｎ型トランジスタ領域Ａにおける活性領域１１ａの上を応力歪み生成膜２７Ａ及び下地膜２６で覆った状態で、活性領域１１ｂに形成した各リセス部１４ａに、シリコンゲルマニウム（ＳｉＧｅ）からなる半導体層２８Ａを選択的なエピタキシャル成長により形成する。これにより、活性領域１１ｂにおけるｐ型ゲート電極１７の下側のチャネル領域には、半導体層２８ＡがＳｉよりも格子定数が大きいＧｅを含む混晶となるため、ゲート長方向に圧縮応力歪みが生じる。なお、ＳｉＧｅにおけるＧｅの組成比は、１５％〜３０％程度が望ましい。また、半導体層２８Ａの半導体基板１１の主面からの突き出し量は、ｐ型ゲート電極１７の高さの２０％〜３０％程度が望ましい。
次に、図７（ａ）に示すように、半導体基板１１上のｎ型トランジスタ領域Ａを覆う応力歪み生成膜２７Ａをマスクとして、ｐ型ゲート電極１７の上のハードマスク１８ｂを除去する。続いて、応力歪み生成膜２７Ａ、ｐ型ゲート電極１７、側壁膜１９ｂ及びサイドウォール２４ｂをマスクとして、活性領域１１ｂにボロン（Ｂ）を注入することにより、ＳｉＧｅからなる半導体層２８Ａを含む活性領域１１ｂにｐ型ソースドレイン領域２８を形成する。
次に、図７（ｂ）に示すように、半導体基板１１上のｎ型トランジスタ領域Ａを覆う応力歪み生成膜２７Ａ及び下地膜２６を異方性エッチング、例えばフッ化イオウ（ＨＦ６）を主成分とするドライエッチングにより除去する。このとき、応力歪み生成膜２７Ａ及び下地膜２６を除去するドライエッチングにより、ｐ型ゲート電極１７の側面上に形成されたシリコン酸化膜２２及びシリコン酸窒化膜２３Ａからなるサイドウォール２４ｂ並びに酸化シリコンからなる側壁膜１９ｂも膜減りするため、サイドウォール２４ｂの高さ寸法及び幅寸法は、ｎ型ゲート電極１６の側面上に形成されたサイドウォール２４ａの高さ寸法及び幅寸法よりも小さくなる。
次に、図７（ｃ）に示すように、スパッタ法等により、半導体基板１１の上に、例えばニッケル（Ｎｉ）、コバルト（Ｃｏ）又は白金（Ｐｔ）等からなる金属層を堆積し、堆積した金属層をアニールすることにより、ｎ型ソースドレイン領域２５、ｎ型ゲート電極１６、ｐ型ソースドレイン領域２８（ＳｉＧｅからなる半導体層２８Ａを含む）及びｐ型ゲート電極１７の各上部に金属シリサイド層２９を形成する。
以上のようにして、ｎ型トランジスタ領域Ａにおける活性領域１１ａのチャネル領域にゲート長方向に沿った引っ張り応力歪みが生じる一方、ｐ型トランジスタ領域Ｂにおける活性領域１１ｂのチャネル領域にゲート長方向に沿った圧縮応力歪みが生じる半導体装置を得ることができる。
その上、第２の実施形態においては、ｎ型トランジスタ領域Ａの活性領域１１ａにおけるチャネル領域に対して引っ張り応力歪みを生じさせる応力歪み生成膜２７Ａを、図６（ｃ）に示すｐ型トランジスタ領域Ｂの活性領域１１ｂにリセス部１４ａを形成する際のエッチングマスクと、図７（ａ）に示すｐ型トランジスタ領域Ｂの活性領域１１ｂにボロンを注入する際のマスクとに用いるため、半導体装置の製造工程をさらに簡略化することができる。
なお、第２の実施形態においては、応力歪み生成膜２７Ａの膜厚を１５ｎｍ〜５０ｎｍとして、ｐ型トランジスタ領域Ｂのイオン注入の際のマスクとしたが、応力歪み生成膜２７Ａはイオン注入時のイオンが貫通しない範囲で薄膜化することができる。これにより、ｎ型ゲート電極１６とｐ型ゲート電極１７との間隔を小さくする微細化に対応できるようになる。
また、さらなる微細化により、応力歪み生成膜２７Ａをイオン注入時のイオンが貫通する程度に薄膜化する必要が生じる場合は、第１の実施形態により対応可能である。
また、以上の第１の実施形態とその変形例及び第２の実施形態においては、ｐ型ソースドレイン領域２８は、半導体層２８Ａと同一の大きさ（接合深さ）で設けたが、半導体層２８Ａよりも小さく半導体層２８Ａの内部（上部）にのみ形成してもよく、また、半導体層２８Ａよりも大きく、すなわち半導体基板１１（活性領域１１ｂ）に跨って形成してもよい。
また、ｎ型ゲート電極１６及びｐ型ゲート電極１７にはポリシリコンを用いたが、ポリシリコンに限られず、例えばアモルファスシリコンでもよく、また金属ゲートとしてもよい。
本発明に係る半導体装置及びその製造方法は、導電型が異なる素子にそれぞれ異なる応力を生じさせる半導体装置をより簡便に製造することができ、従って、例えばＭＩＳトランジスタにおけるチャネル領域に応力歪みを付与する半導体装置及びその製造方法等に有用である。
（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法を示す工程順の断面図である。 （ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法を示す工程順の断面図である。 （ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体装置の製造方法を示す工程順の断面図である。 （ａ）〜（ｃ）は本発明の第１の実施形態の一変形例に係る半導体装置の製造方法を示す工程順（要部）の断面図である。 （ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法を示す工程順の断面図である。 （ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法を示す工程順の断面図である。 （ａ）〜（ｃ）は本発明の第２の実施形態に係る半導体装置の製造方法を示す工程順の断面図である。 （ａ）〜（ｄ）は従来の半導体装置の製造方法を示す工程順の断面図である。 （ａ）〜（ｄ）は従来の半導体装置の製造方法を示す工程順の断面図である。 （ａ）〜（ｄ）は従来の半導体装置の製造方法を示す工程順の断面図である。
符号の説明
Ａ ｎ型トランジスタ領域
Ｂ ｐ型トランジスタ領域
１１ 半導体基板
１１ａ 活性領域
１１ｂ 活性領域
１２ 素子分離領域
１３ ｐ型ウェル
１４ ｎ型ウェル
１４ａ リセス部
１５ａ ゲート絶縁膜
１５ｂ ゲート絶縁膜
１６ ｎ型ゲート電極
１７ ｐ型ゲート電極
１８ａ ハードマスク
１８ｂ ハードマスク
１９ａ 側壁膜
１９ｂ 側壁膜
２０ ｎ型エクステンション領域
２１ ｐ型エクステンション領域
２２ シリコン酸化膜
２３ シリコン窒化膜
２３Ａ シリコン酸窒化膜
２４ａ サイドウォール
２４ｂ サイドウォール
２５ ｎ型ソースドレイン領域
２６ 下地膜
２７ 応力歪み生成膜
２８Ａ 半導体層
２８ ｐ型ソースドレイン領域
２９ 金属シリサイド層
３０Ａ 第１の応力歪み生成膜
３０Ｂ 第２の応力歪み生成膜
５１ 第１のレジストパターン
５２ 第２のレジストパターン
５３ 第３のレジストパターン

Claims (20)

  1. 半導体基板における第１導電型の第１の領域に形成された第１のＭＩＳトランジスタと、
    前記半導体基板における第２導電型の第２の領域に形成された第２のＭＩＳトランジスタとを備え、
    前記第１のＭＩＳトランジスタは、前記第１の領域の上に形成された第１のゲート絶縁膜及び第１のゲート電極と、前記第１のゲート電極の側面上に形成された第１のサイドウォールと、前記第１の領域における前記第１のサイドウォールの外側方の領域に形成され、且つシリコンからなる第２導電型の第１のソースドレイン領域とを有し、
    前記第２のＭＩＳトランジスタは、前記第２の領域の上に形成された第２のゲート絶縁膜及び第２のゲート電極と、前記第２のゲート電極の側面上に形成された第２のサイドウォールと、前記第２の領域における前記第２のサイドウォールの外側方の領域に形成され、且つシリコンゲルマニウムを含む第１導電型の第２のソースドレイン領域とを有し、
    前記第２のサイドウォールは、前記第１のサイドウォールと比べて高さ寸法が小さいことを特徴とする半導体装置。
  2. 前記第２のサイドウォールは、前記第１のサイドウォールと比べて幅寸法が小さいことを特徴とする請求項１に記載の半導体装置。
  3. 前記第２の領域における前記第２のサイドウォールの外側方の領域に形成されたリセス部と、
    前記リセス部内に前記半導体基板と接して形成され、前記シリコンゲルマニウムからなる半導体領域とをさらに備え、
    前記第２のソースドレイン領域は、前記半導体領域に形成されていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記半導体領域におけるゲルマニウムの組成比は、１５％以上且つ３０％以下であることを特徴とする請求項３に記載の半導体装置。
  5. 前記半導体領域の上面は、前記第２のゲート電極の直下に位置する前記第２の領域の表面よりも上方に突き出ていることを特徴とする請求項３又は４に記載の半導体装置。
  6. 前記第１の領域における前記第１のゲート電極の下側に位置するチャネル領域には、ゲート長方向に引っ張り応力歪みが生じており、
    前記第２の領域における前記第２のゲート電極の下側に位置するチャネル領域には、ゲート長方向に圧縮応力歪みが生じていることを特徴とする請求項１〜５のうちのいずれか１項に記載の半導体装置。
  7. 前記第１のゲート電極及び前記第２のゲート電極の主成分はシリコンであり、
    前記第１のゲート電極におけるシリコン結晶のグレインサイズは、前記第２のゲート電極におけるシリコン結晶のグレインサイズよりも大きいことを特徴とする請求項１〜６のうちのいずれか１項に記載の半導体装置。
  8. 前記第１の領域の上に前記第１のサイドウォール及び前記第１のゲート絶縁膜を覆うように形成され、且つゲート長方向に引っ張り応力歪みを生じさせる第１の絶縁膜と、
    前記第２の領域の上に前記第２のサイドウォール及び前記第２のゲート絶縁膜を覆うように形成され、且つゲート長方向に圧縮応力歪みを生じさせる第２の絶縁膜とをさらに備えていることを特徴とする請求項１〜７のうちのいずれか１項に記載の半導体装置。
  9. 前記第１のソースドレイン領域、前記第１のゲート電極、前記第２のソースドレイン領域及び前記第２のゲート電極の上部には、それぞれ金属シリサイド層が形成されていることを特徴とする請求項１〜８のうちのいずれか１項に記載の半導体装置。
  10. 半導体基板における第１導電型の第１の領域の上に第１のゲート絶縁膜及び該第１のゲート絶縁膜の上に第１のゲート電極を形成すると共に、前記半導体基板における第２導電型の第２の領域の上に第２のゲート絶縁膜及び該第２のゲート絶縁膜の上に第２のゲート電極を形成する工程（ａ）と、
    前記第１のゲート電極の両側面上及び前記第２のゲート電極の両側面上に、それぞれ絶縁性の第１のサイドウォール及び第２のサイドウォールを形成する工程（ｂ）と、
    前記第１の領域の上に、前記第１のサイドウォール及び前記第１のゲート電極を覆うと共に、前記第１の領域に応力歪みを与える第１の絶縁膜を形成する工程（ｃ）と、
    前記半導体基板を加熱することにより、前記第１の絶縁膜により前記第１の領域に応力歪みを与える工程（ｄ）と、
    前記工程（ｄ）よりも後に、前記第１の領域においては前記第１の絶縁膜をマスクとし、且つ、前記第２の領域においては前記第２のサイドウォールをマスクとして、前記第２の領域の上部をエッチングすることにより、前記第２の領域における前記第２のサイドウォールの両側方にリセス部を形成する工程（ｅ）と、
    前記第２の領域に形成した前記リセス部に、シリコンゲルマニウムからなる半導体領域を形成する工程（ｆ）とを備えていることを特徴とする半導体装置の製造方法。
  11. 前記工程（ａ）は、前記第１のゲート電極の上に第１のハードマスクを形成すると共に、前記第２のゲート電極の上に第２のハードマスクを形成する工程を含み、
    前記工程（ｅ）において、前記第２のハードマスク及び前記第２のサイドウォールをマスクとして、前記第２の領域の上部をエッチングすることにより前記リセス部を形成することを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 前記工程（ｂ）と前記工程（ｃ）との間に、
    前記第１のゲート電極及び前記第１のサイドウォールをマスクとして、前記第１の領域に第２導電型の不純物を選択的に注入することにより、第２導電型の第１のソースドレイン領域を形成する工程（ｇ）をさらに備えていることを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 前記第１のゲート電極の主成分はシリコンであり、
    前記工程（ｇ）において、前記第１のハードマスクを除去した後に、前記第２導電型の不純物を注入することにより、前記第１のゲート電極にも前記第２導電型の不純物を注入することを特徴とする請求項１２に記載の半導体装置の製造方法。
  14. 前記工程（ｆ）よりも後に、
    前記第２のゲート電極及び前記第２のサイドウォールをマスクとして、前記第２の領域の前記半導体領域に第１導電型の不純物を選択的に注入することにより、前記半導体領域に第１導電型の第２のソースドレイン領域を形成する工程（ｈ）をさらに備えていることを特徴とする請求項１０〜１３のうちのいずれか１項に記載の半導体装置の製造方法。
  15. 前記工程（ｈ）において、前記第１の領域は、前記第１の絶縁膜によりマスクすることを特徴とする請求項１４に記載の半導体装置の製造方法。
  16. 前記工程（ｈ）において、前記第１の領域は、前記第１の絶縁膜を覆うマスクパターンを用いてマスクすることを特徴とする請求項１４に記載の半導体装置の製造方法。
  17. 前記工程（ｆ）よりも後に、前記第１の領域の上の前記第１の絶縁膜を除去する工程（ｉ）をさらに備え、
    前記工程（ｉ）において、前記第２のサイドウォールは、前記第１のサイドウォールと比べて高さ寸法が小さくなることを特徴とする請求項１０〜１６のうちのいずれか１項に記載の半導体装置の製造方法。
  18. 前記工程（ｉ）よりも後に、
    前記第１のサイドウォール及び前記第２のサイドウォールを除去する工程（ｊ）をさらに備えていることを特徴とする請求項１７に記載の半導体装置の製造方法。
  19. 前記工程（ｂ）において、前記第１のサイドウォール及び前記第２のサイドウォールは、互いに組成が異なる複数の絶縁膜により形成し、
    前記工程（ｊ）において、前記第１のサイドウォール及び前記第２のサイドウォールをそれぞれ構成する前記複数の絶縁膜のそれぞれ外側部分のみを選択的に除去することを特徴とする請求項１８に記載の半導体装置の製造方法。
  20. 前記工程（ｃ）は、前記第１の絶縁膜を形成する前に、前記第１の絶縁膜とは組成が異なる第２の絶縁膜を形成する工程を含むことを特徴とする請求項１０〜１９のうちのいずれか１項に記載の半導体装置の製造方法。
JP2007232556A 2007-09-07 2007-09-07 半導体装置及びその製造方法 Withdrawn JP2009065020A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007232556A JP2009065020A (ja) 2007-09-07 2007-09-07 半導体装置及びその製造方法
US12/201,407 US20090065807A1 (en) 2007-09-07 2008-08-29 Semiconductor device and fabrication method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007232556A JP2009065020A (ja) 2007-09-07 2007-09-07 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009065020A true JP2009065020A (ja) 2009-03-26
JP2009065020A5 JP2009065020A5 (ja) 2010-04-22

Family

ID=40430880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007232556A Withdrawn JP2009065020A (ja) 2007-09-07 2007-09-07 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20090065807A1 (ja)
JP (1) JP2009065020A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011048714A1 (ja) * 2009-10-23 2011-04-28 パナソニック株式会社 半導体装置及びその製造方法
WO2011083523A1 (ja) * 2010-01-07 2011-07-14 パナソニック株式会社 半導体装置及びその製造方法
JP2012523691A (ja) * 2009-04-08 2012-10-04 ザイリンクス インコーポレイテッド ストレス低減層を有する集積回路装置
CN104347474A (zh) * 2013-07-25 2015-02-11 德克萨斯仪器股份有限公司 用于改进的epi分布的利用多层外延硬掩膜的cmos制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088069A (ja) * 2007-09-28 2009-04-23 Panasonic Corp 半導体装置及びその製造方法
US8586440B2 (en) * 2011-07-27 2013-11-19 GlobalFoundries, Inc. Methods for fabricating integrated circuits using non-oxidizing resist removal
NZ707064A (en) 2012-10-12 2017-11-24 Inova Labs Inc Method and systems for the delivery of oxygen enriched gas
US9349734B2 (en) * 2014-09-03 2016-05-24 Globalfoundries Inc. Selective FuSi gate formation in gate first CMOS technologies
US9966141B2 (en) * 2016-02-19 2018-05-08 Nscore, Inc. Nonvolatile memory cell employing hot carrier effect for data storage

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5000057B2 (ja) * 2001-07-17 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP4361880B2 (ja) * 2005-01-11 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP4955222B2 (ja) * 2005-05-20 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20070200179A1 (en) * 2006-02-24 2007-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Strain enhanced CMOS architecture with amorphous carbon film and fabrication method of forming the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012523691A (ja) * 2009-04-08 2012-10-04 ザイリンクス インコーポレイテッド ストレス低減層を有する集積回路装置
WO2011048714A1 (ja) * 2009-10-23 2011-04-28 パナソニック株式会社 半導体装置及びその製造方法
JP2011091265A (ja) * 2009-10-23 2011-05-06 Panasonic Corp 半導体装置及びその製造方法
WO2011083523A1 (ja) * 2010-01-07 2011-07-14 パナソニック株式会社 半導体装置及びその製造方法
JP2011142224A (ja) * 2010-01-07 2011-07-21 Panasonic Corp 半導体装置及びその製造方法
CN104347474A (zh) * 2013-07-25 2015-02-11 德克萨斯仪器股份有限公司 用于改进的epi分布的利用多层外延硬掩膜的cmos制造方法
CN104347474B (zh) * 2013-07-25 2018-11-13 德克萨斯仪器股份有限公司 用于改进的epi分布的利用多层外延硬掩膜的cmos制造方法

Also Published As

Publication number Publication date
US20090065807A1 (en) 2009-03-12

Similar Documents

Publication Publication Date Title
JP4004448B2 (ja) 半導体装置およびその製造方法
JP4361886B2 (ja) 半導体集積回路装置およびその製造方法
JP5795735B2 (ja) チャネル領域への減少させられたオフセットを有する埋め込みＳｉ／Ｇｅ材質を伴うトランジスタ
JP5107680B2 (ja) 半導体装置
US7315063B2 (en) CMOS transistor and method of manufacturing the same
US8283226B2 (en) Method for manufacturing semiconductor device
US7517766B2 (en) Method of removing a spacer, method of manufacturing a metal-oxide-semiconductor transistor device, and metal-oxide-semiconductor transistor device
US7494878B2 (en) Metal-oxide-semiconductor transistor and method of forming the same
US7485929B2 (en) Semiconductor-on-insulator (SOI) strained active areas
JP2009065020A (ja) 半導体装置及びその製造方法
JP2009088069A (ja) 半導体装置及びその製造方法
US8962419B2 (en) Complementary stress memorization technique layer method
US8604554B2 (en) Semiconductor device
CN101431101A (zh) 制造半导体器件的方法
US8148272B2 (en) Application of millisecond heating source for surface treatment
JP2007324391A (ja) 半導体装置及びその製造方法
JP2010157588A (ja) 半導体装置及びその製造方法
JP2009283527A (ja) 半導体装置およびその製造方法
JP2008053638A (ja) 半導体素子及びその製造方法
US8309472B2 (en) Method of rapid thermal treatment using high energy electromagnetic radiation of a semiconductor substrate for formation of epitaxial materials
JP2009117621A (ja) 半導体装置及びその製造方法
US20110001197A1 (en) Method for manufacturing semiconductor device and semiconductor device
JP4997752B2 (ja) 半導体装置の製造方法
JP4590979B2 (ja) 半導体装置及びその製造方法
JP2007234686A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100305

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101015

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20111101