JP2009055078A - Load drive circuit - Google Patents
Load drive circuit Download PDFInfo
- Publication number
- JP2009055078A JP2009055078A JP2007216958A JP2007216958A JP2009055078A JP 2009055078 A JP2009055078 A JP 2009055078A JP 2007216958 A JP2007216958 A JP 2007216958A JP 2007216958 A JP2007216958 A JP 2007216958A JP 2009055078 A JP2009055078 A JP 2009055078A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- voltage
- load
- power supply
- driving circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
Description
本発明は、負荷に電流を流すための負荷駆動回路に関する。 The present invention relates to a load driving circuit for flowing a current through a load.
従来から、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等の半導体素子を用いて電流を流すことによって負荷を駆動させる負荷駆動回路は、様々な分野で利用されている。１例として、励磁コイルに電圧を印加して磁気力によって可動鉄心に直接直線的な運動を与えるリニアソレノイドは、負荷駆動回路により出力された制御電流に応じて油圧をリニアに制御することができ、カーエレクトロニクス等の分野で多用されている。 2. Description of the Related Art Conventionally, load driving circuits that drive a load by flowing a current using a semiconductor element such as a field effect transistor (FET) have been used in various fields. As an example, a linear solenoid that applies a linear motion to a movable iron core by applying a voltage to an exciting coil and magnetic force can linearly control the hydraulic pressure according to the control current output by the load drive circuit. It is widely used in fields such as car electronics.
図６は、従来から用いられている一般的な負荷駆動回路の構成を示すブロック図であり、非特許文献１等に記載されているこの負荷駆動回路は、負荷１、電源２、半導体素子３、及び制御部４で構成されている。
FIG. 6 is a block diagram showing a configuration of a general load driving circuit that has been conventionally used. This load driving circuit described in Non-Patent Document 1 or the like includes a load 1, a
制御部４は、例えばチャージポンプであり、信号端子１０１に印加された電圧を昇圧して、電源２の出力電圧以上の電圧を半導体素子３のゲートに印加し、半導体素子３のオン／オフを制御する。図６に示す従来例において、半導体素子３は、ハイサイドスイッチとして使用される。したがって、制御部４は、半導体素子３をオンにするために必要不可欠な構成であり、電源２の出力電圧よりも高い電圧を半導体素子３のゲートに出力して制御を行う。
The
半導体素子３は、一般的にＦＥＴが使用され、電源２から負荷１への電力供給経路に直列に接続され、オン／オフ動作により負荷１に流れる電流を制御する。なお、半導体素子３は、バイポーラトランジスタでもよい。
The semiconductor element 3 is generally an FET and is connected in series to a power supply path from the
次に、従来の負荷駆動回路の動作を説明する。図７は、図６に示す従来の負荷駆動回路の動作タイムチャート図である。図７中に記載された（Ａ）〜（Ｄ）の記号は、図６に記載された（Ａ）〜（Ｄ）の位置の電圧に対応している。まず、電源２の電圧（Ａ）が立ち上がった状態において信号端子１０１の印加電圧（Ｂ）がオンになると（時刻ｔ０）、制御部４は、信号端子１０１から入力された印加電圧（Ｂ）を昇圧して、半導体素子３のゲートに入力する。半導体素子３は、自己のゲート電圧（Ｃ）が制御部４により電源２の出力電圧（Ａ）以上に昇圧され、導通（オン）する。半導体素子３が導通状態になることにより、半導体素子３のソース電圧（Ｄ）が上昇し始め、電源２から負荷１に電流が流れる。
Next, the operation of the conventional load driving circuit will be described. FIG. 7 is an operation time chart of the conventional load driving circuit shown in FIG. Symbols (A) to (D) shown in FIG. 7 correspond to voltages at positions (A) to (D) shown in FIG. First, when the voltage (B) applied to the signal terminal 101 is turned on in the state where the voltage (A) of the
信号端子１０１の印加電圧がオフである場合には、制御部４は、半導体素子３を遮断（オフ）させる。したがって、半導体素子３は、負荷１に電流を供給せず、ソース電圧（Ｄ）も上昇しない。
When the voltage applied to the signal terminal 101 is off, the
図８は、半導体素子３に使用されているＦＥＴの一般的な等価回路である。このＦＥＴは、ドレイン１００１、ゲート１００２、及びソース１００３を有し、ゲート・ソース間電圧ＶＧＳが所定の値以上になると、ドレイン１００１からソース１００３に電流を流す。また、このＦＥＴの各端子間には、寄生容量ＣＧＤ１００４、ＣＧＳ１００５、及びＣＤＳ１００６が存在する。
FIG. 8 is a general equivalent circuit of an FET used in the semiconductor element 3. This FET has a drain 1001, a gate 1002, and a source 1003. When the gate-source voltage V GS becomes a predetermined value or more, a current flows from the drain 1001 to the source 1003. Further,
信号端子１０１に印加される電圧がオンである場合には、制御部４は、半導体素子３のゲート１００２に電流を流すことにより、ゲート１００２の電位をソース１００３よりも高くする。このため、半導体素子３は、負荷１に電流を供給する。
When the voltage applied to the signal terminal 101 is on, the
また、特許文献１には、容量性負荷の電源電圧変動に起因する不所望な状態を回避する負荷駆動回路が記載されている。この負荷駆動回路は、例えばインクジェットヘッドにおける圧電素子の駆動回路として用いられる。圧電素子は、容量性負荷であり、電圧を印加されることによりノズル孔からインクを吐出する。しかしながら、この圧電素子を利用したインクジェットプリンタは、電源ラインの電圧変動が生じた場合に駆動中の容量性負荷の端子にノイズが発生することにより、インク吐出状態から突然インク吸引状態になることが考えられ、印字精度の劣化を招くおそれがある。そこで、特許文献１記載の負荷駆動回路は、容量性負荷を駆動させるための駆動素子と、容量性負荷の端子電圧と電源電圧とを比較することによって電源電圧の変動を検出するとともに、その検出結果に応じて駆動素子を非導通状態にするための制御論理とを備える。 Patent Document 1 describes a load driving circuit that avoids an undesired state caused by fluctuations in the power supply voltage of a capacitive load. This load drive circuit is used as a drive circuit for a piezoelectric element in an inkjet head, for example. The piezoelectric element is a capacitive load, and ejects ink from the nozzle holes when a voltage is applied. However, an ink jet printer using this piezoelectric element may suddenly go from an ink ejection state to an ink suction state due to noise generated at the terminal of the capacitive load being driven when the voltage fluctuation of the power supply line occurs. This may cause a deterioration in printing accuracy. Therefore, the load drive circuit described in Patent Document 1 detects a fluctuation in the power supply voltage by comparing the drive element for driving the capacitive load, the terminal voltage of the capacitive load, and the power supply voltage, and the detection thereof. And a control logic for bringing the drive element into a non-conductive state according to the result.
この制御論理は、例えば充電側において、圧電素子の端子電圧と電源電圧とを比較するためのコンパレータと、このコンパレータの出力信号と充電側コントローラからの信号とのオア論理を得るオアゲートを有し、圧電素子の端子電圧が電源電圧を上回る場合に、駆動素子を非導通状態にする。したがって、特許文献１記載の負荷駆動回路は、電源電圧が変動された場合に駆動素子が非導通状態とされることによって容量性負荷の駆動が停止されるため、容量性負荷の電源電圧変動に起因する不所望な状態を回避することができる。
しかしながら、図６に示す従来の負荷駆動回路は、以下のような問題点がある。図９は、図６に示す従来の負荷駆動回路における電源電圧変動時の動作タイムチャートである。図９に示すように、時刻ｔ０において電源２の電圧（Ａ）がノイズ等により上昇変動した場合には、信号端子１０１の印加電圧（Ｂ）がオフ（０Ｖ）の状態であっても、半導体素子３は、ゲート・ドレイン間の寄生容量ＣＧＤ１００４を介して電源２からゲート１００２に電流を流す。その結果、半導体素子３は、ゲート電圧（Ｃ）の上昇により導通状態になるという誤動作を起こし、半導体素子３のソース電圧（Ｄ）が上昇して負荷１に電流を流してしまう。
However, the conventional load driving circuit shown in FIG. 6 has the following problems. FIG. 9 is an operation time chart when the power supply voltage fluctuates in the conventional load driving circuit shown in FIG. As shown in FIG. 9, when the voltage (A) of the
また、電源２の電圧（Ａ）は、ノイズのみならず、例えば電源２に対して他に接続された機器や回路等がある場合に、それらの機器がオンオフして電流量が急変した際に回路の配線が持つインダクタンスや抵抗に起因して電圧変動が生じることも考えられるため、その対策は必要である。
The voltage (A) of the
特許文献１に記載された負荷駆動回路は、容量性負荷の端子電圧と電源電圧とを比較することによって電源電圧の変動を検出するので、その検出精度は、容量性負荷の端子電圧に左右される。しかしながら、図６に示す負荷駆動回路の負荷１に上述したようなリニアソレノイド等のコイルを想定している場合、電源２の電圧変動は、必ずしも負荷１の端子電圧が電源２の電圧以上の値になることを意味するものではないため、その検出方法は使用できない。さらに半導体素子３のソース電圧（負荷１の端子電圧）が上昇するのを待って電源２の電圧変動を検出した場合、既に負荷１に電流が流れて、負荷１に用いられる機器は誤動作を起こしていることも考えられる。また、コンパレータやＯＲ回路等を必要とするため、回路の複雑化や高コストといった問題も生じる。
Since the load driving circuit described in Patent Document 1 detects the fluctuation of the power supply voltage by comparing the terminal voltage of the capacitive load and the power supply voltage, the detection accuracy depends on the terminal voltage of the capacitive load. The However, when a coil such as a linear solenoid as described above is assumed for the load 1 of the load driving circuit shown in FIG. 6, the voltage fluctuation of the
本発明は上述した従来技術の問題点を解決するもので、簡易な構成で、直流電源の出力電圧の変動による半導体素子の導通を防止して、意図しない負荷電流による誤動作を防止する負荷駆動回路を提供することを課題とする。 SUMMARY OF THE INVENTION The present invention solves the above-mentioned problems of the prior art, and a load driving circuit which prevents a malfunction due to an unintended load current by preventing conduction of a semiconductor element due to fluctuation of an output voltage of a DC power supply with a simple configuration. It is an issue to provide.
本発明に係る負荷駆動回路は、上記課題を解決するために、直流電源から負荷への電力供給経路に直列に接続されオン／オフ動作により負荷に流れる電流を制御する第１半導体素子を有する負荷駆動回路において、前記第１半導体素子のオン／オフを制御する制御部と、前記直流電源の出力電圧の変動を検出して検出信号を生成する検出部と、前記検出部により生成された検出信号が入力された場合に、前記直流電源の出力電圧の変動により前記第１半導体素子がオンする前に前記第１半導体素子を強制的にオフさせる遮断部とを備えることを特徴とする。 In order to solve the above problems, a load driving circuit according to the present invention includes a first semiconductor element that is connected in series to a power supply path from a DC power source to a load and controls a current flowing through the load by an on / off operation. In the drive circuit, a control unit that controls on / off of the first semiconductor element, a detection unit that detects a change in the output voltage of the DC power supply and generates a detection signal, and a detection signal generated by the detection unit And a blocking unit that forcibly turns off the first semiconductor element before the first semiconductor element is turned on due to a change in the output voltage of the DC power supply.
本発明によれば、簡易な構成で、直流電源の出力電圧の変動による半導体素子の導通を防止して、意図しない負荷電流による誤動作を防止することができる。 According to the present invention, with a simple configuration, it is possible to prevent conduction of the semiconductor element due to fluctuations in the output voltage of the DC power supply and prevent malfunction due to unintended load current.
以下、本発明の負荷駆動回路の実施の形態を、図面に基づいて詳細に説明する。 Embodiments of a load drive circuit according to the present invention will be described below in detail with reference to the drawings.
以下、本発明の実施例について図面を参照しながら説明する。図１は、本発明の実施例１の負荷駆動回路の構成を示すブロック図である。また図２は、図１に示す負荷駆動回路の電圧変動検出部５及び遮断部６の詳細な構成を示すブロック図である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram illustrating a configuration of a load driving circuit according to a first embodiment of the present invention. FIG. 2 is a block diagram showing a detailed configuration of the voltage
まず、本実施の形態の構成を説明する。本実施例の負荷駆動回路は、図１に示すように、電源２、半導体素子３、制御部４、電圧変動検出部５、及び遮断部６で構成され、負荷１を駆動する。
First, the configuration of the present embodiment will be described. As shown in FIG. 1, the load driving circuit according to the present embodiment includes a
半導体素子３は、本発明の第１半導体素子に対応し、直流電源である電源２から負荷への電力供給経路に直列に接続されオン／オフ動作により負荷１に流れる電流を制御する。
The semiconductor element 3 corresponds to the first semiconductor element of the present invention, and is connected in series to the power supply path from the
制御部４は、図６で説明した従来の負荷駆動回路における制御部４と同様であり、信号端子１０１に対する印加電圧に応じて、半導体素子３のオン／オフを制御する。
The
電圧変動検出部５は、本発明の検出部に対応し、電源２の出力電圧の変動を検出して検出信号を生成し、遮断部６に対して出力する。また、電圧変動検出部５は、信号端子１０１に対する印加電圧に応じて、制御部４が半導体素子３に対してオフ制御を行っている場合にのみ検出信号を生成する。すなわち、信号端子１０１に対する印加電圧がオンである場合には、電圧変動検出部５は、電源２の出力電圧が変動しても、検出信号を生成しない。
The voltage
遮断部６は、電圧変動検出部５により生成された検出信号が入力された場合に、電源２の出力電圧の変動により半導体素子３がオンする前に、半導体素子３を強制的にオフさせる。
When the detection signal generated by the voltage
図２の電圧変動検出部５ａ及び遮断部６ａは、図１における電圧変動検出部５及び遮断部６の具体的な回路図を示す。
2 shows a specific circuit diagram of the voltage
電圧変動検出部５ａは、電源２の出力端子とグランドとの間にコンデンサ７と抵抗８とを直列に接続した直列回路からなり、電源２の出力電圧の変動に基づいて抵抗８の両端に生じる電圧を検出信号とする。コンデンサ７は、電源２の電圧が変動したときに電流を流す。抵抗８は、コンデンサ７に流れた電流を電圧に変換する。また、電圧変動検出部５ａは、抵抗８に並列に接続され制御部４が半導体素子３に対してオン制御を行っている場合にオンする第１トランジスタ９を備える。この第１トランジスタ９は、信号端子１０１の印加電圧がオン（数Ｖ）である場合に導通して、抵抗８の両端に電位差を発生させない。
The voltage fluctuation detector 5a is formed of a series circuit in which a
遮断部６ａは、半導体素子３の制御端子とグランドとの間に接続された第２トランジスタ１０からなり、電圧変動検出部５ａにより生成された検出信号に応じて第２トランジスタ１０をオンさせる。
The blocking
次に、上述のように構成された本実施の形態の作用を説明する。まず、制御部４は、信号端子１０１の印加電圧に応じて、半導体素子３のオン／オフ（導通／遮断）を制御する。信号端子１０１の印加電圧がオン（数Ｖ）である場合には、制御部４が半導体素子３をオンさせるので、半導体素子３は、電源２から負荷１に電流を流す。
Next, the operation of the present embodiment configured as described above will be described. First, the
信号端子１０１の印加電圧がオフ（０Ｖ）の場合には、制御部４が半導体素子３をオフ（遮断）させるので、半導体素子３は、電源２から負荷１に電流を流さない。この際、電源２の電圧が変動すると、電圧変動検出部５は、電源２の出力電圧の変動を検出して、検出信号を遮断部６に出力する。具体的には、電源２の電圧が時間的に変動すると、コンデンサ７は、過渡的に電流を流す。コンデンサ７に流れた電流は、抵抗８に流れることにより抵抗８の両端に電圧を生じさせる。この際、第１トランジスタ９は、信号端子１０１の印加電圧がオフ（０Ｖ）であるため、遮断されている。抵抗８の両端に生じた電圧（電位差）は、検出信号として遮断部６に入力される。
When the voltage applied to the signal terminal 101 is off (0 V), the
遮断部６は、電圧変動検出部５により生成された検出信号が入力された場合に、電源２の出力電圧の変動により半導体素子３がオンする前に、半導体素子３を強制的にオフさせる。具体的には、遮断部６を構成する第２トランジスタ１０は、抵抗８の両端に生じた電位差により導通状態になる。したがって、第２トランジスタ１０は、半導体素子３の制御端子（図８におけるゲート１００２）の電位を下げる。これにより、半導体素子３は、電圧変動により電源２からゲート・ドレイン間の寄生容量（図８におけるＣＧＤ１００４）を介してゲート１００２に電流が流れた場合でも、ゲート１００２の電圧が上昇しないため、遮断状態を維持し、負荷１に電流を流さない。
When the detection signal generated by the voltage
なお、半導体素子３が導通する前に第２トランジスタ１０をオンして負荷電流が負荷１に流れるのを防ぐため、設計者は、コンデンサ７の容量やチップサイズ、他の部品が持つ寄生容量等との兼ね合いを考慮して、最適な容量のコンデンサ７を選択して実装し、第２トランジスタ１０の反応速度を調整する必要がある。
In order to prevent the load current from flowing into the load 1 by turning on the
一方、信号端子１０１の印加電圧がオン（数Ｖ）である場合には、半導体素子３は、負荷１に電流を流している状態である。この場合において、電源２の出力電圧が変動しても、半導体素子３は負荷１に電流を流し続ける必要があるため、電圧変動検出部５ａは、検出信号を遮断部６ａに出力しない。具体的に言うと、信号端子１０１の印加電圧がオンである場合には、第１トランジスタ９は導通状態になる。したがって、電源２の出力電圧が時間的に変動することによりコンデンサ７が過渡的に電流を流しても、抵抗８は、両端に検出信号たる電位差を生じない。それ故、電圧変動検出部５ａは検出信号を出力しないので、第２トランジスタ１０は遮断状態を維持する。その結果、半導体素子３は、遮断部６により強制的にオフにされることなく、信号端子１０１の印加電圧がオンである間に、負荷１に電流を流し続ける。
On the other hand, when the voltage applied to the signal terminal 101 is on (several volts), the semiconductor element 3 is in a state of passing a current through the load 1. In this case, even if the output voltage of the
図３は、本実施例の形態の負荷駆動回路の動作タイムチャート図である。図３の動作タイムチャート図中の記号（Ａ）〜（Ｅ）は、図１に記載の（Ａ）〜（Ｅ）点の電圧に対応している。図３に示すように、信号端子１０１の印加電圧（Ｂ）が０Ｖの状態において、電源２の電圧（Ａ）が変動すると（時刻ｔ０）、電圧変動検出部５は、その電圧変動を検出し、オンレベルの電圧（検出信号）を出力する（電圧（Ｅ））。遮断部６は、入力された電圧変動検出部５の出力電圧（Ｅ）に基づき、検出信号が入力された場合に、半導体素子３のゲート電圧（Ｃ）の上昇を妨げる。したがって、半導体素子３のゲート電圧（Ｃ）は上昇しないので、半導体３は、遮断状態を維持し、半導体素子３のソース電圧（Ｄ）を上昇させず、結果として負荷１に電流を流さない。すなわち、信号端子１０１の印加電圧がオフの場合には、電源２の出力電圧が変動したとしても、半導体素子３は、誤ってオンすることはなく、負荷１に電流を流さない。
FIG. 3 is an operation time chart of the load driving circuit according to this embodiment. Symbols (A) to (E) in the operation time chart of FIG. 3 correspond to voltages at points (A) to (E) shown in FIG. As shown in FIG. 3, when the voltage (A) of the
もちろん、図３に示すように、電源２の電圧（Ａ）が立ち上がった状態で信号端子１０１の印加電圧（Ｂ）がオン（数Ｖ）になった場合には、通常通り、半導体素子３のゲート電圧（Ｃ）が上昇するので、半導体素子３は導通状態となる。それ故、半導体素子３のソース電圧（Ｄ）は上昇し、半導体素子３は、負荷１に電流を流す。なお、この場合において、電源２の電圧（Ａ）が変動したとしても、電圧変動検出部５は、電圧の変動を検出せず、出力電圧（Ｅ）はオフレベルのままである。
Of course, as shown in FIG. 3, when the voltage (B) applied to the signal terminal 101 is turned on (several volts) in a state where the voltage (A) of the
上述のとおり、本発明の実施例１の形態に係る負荷駆動回路によれば、簡易な構成で、直流電源である電源２の出力電圧の変動による半導体素子３の導通を防止して、意図しない負荷電流が負荷１に流れることによる誤動作を防止することができる。
As described above, according to the load driving circuit according to the first embodiment of the present invention, the conduction of the semiconductor element 3 due to the fluctuation of the output voltage of the
また、遮断部６を構成する第２トランジスタ１０は、電圧変動検出部５が電源２の電圧変動を検出した場合に、半導体素子３がオンする前に半導体素子３を強制的にオフさせるので、半導体素子３がわずかの時間でも導通状態になり負荷１に電流を流すのを防ぐことができる。
Further, the
また、電圧変動検出部５及び遮断部６は、第１トランジスタ９、第２トランジスタ１０、コンデンサ７、及び抵抗８により構成されるので、簡易な構成で実現することができ、低コストであるという利点もある。
Further, since the voltage
さらに、第１トランジスタ９を備えているので、電圧変動検出部５ａは、信号端子１０１の印加電圧がオン（数Ｖ）である場合、すなわち制御部４が半導体素子３に対してオン制御を行っている場合に、検出信号を生成しない。したがって、半導体素子３をオンにして負荷１に電流を流している間に電源２の電圧が変動した場合でも、電圧変動の検出による負荷電流の遮断を行うことなく、安定した動作を継続することができる。
Further, since the
図４は、本発明の実施例２の負荷駆動回路の構成を示すブロック図である。実施例１の構成と異なる点は、電圧変動検出部５ｂにおいて、コンデンサ７の代わりに半導体素子１２が備えられている点である。
FIG. 4 is a block diagram showing the configuration of the load drive circuit according to the second embodiment of the present invention. The difference from the configuration of the first embodiment is that the voltage fluctuation detecting unit 5 b includes a
半導体素子１２は、本発明の第２半導体素子に対応し、電源２の出力端子と抵抗８との間に直列に接続されている。この半導体素子１２は、例えば半導体素子３と同じ形状のＦＥＴでもよく、またバイポーラトランジスタを用いてもよい。本実施例においては、半導体素子１２は、ＦＥＴであるものとする。
The
また、半導体素子１２のゲートは、半導体素子１２自身のソースに接続されている。そのため、本実施例において半導体素子１２は、ゲート電圧の上昇に基づく導通状態になることはない。
The gate of the
その他の構成は、実施例１と同様であり、重複した説明を省略する。 Other configurations are the same as those of the first embodiment, and redundant description is omitted.
次に、上述のように構成された本実施の形態の作用を説明する。基本的な動作は実施例１の負荷駆動回路と同じである。ただし、本実施例において、半導体素子１２の寄生容量は、実施例１におけるコンデンサ７の役割を担う。
Next, the operation of the present embodiment configured as described above will be described. The basic operation is the same as that of the load driving circuit of the first embodiment. However, in this embodiment, the parasitic capacitance of the
図８で説明したように、半導体素子１２は、ドレイン１００１とゲート１００２との間に寄生容量であるＣＧＤ１００４を有する。したがって、電源２の電圧が時間的に変動すると、半導体素子１２の寄生容量ＣＧＤ１００４は、過渡的に電流を流す。寄生容量ＣＧＤ１００４に流れた電流は、ゲート１００２からソース１００３に流れ込み、その後、抵抗８に流れることにより抵抗８の両端に電圧を生じさせる。なお、電源２の電圧が時間的に変動した際に、半導体素子１２の寄生容量ＣＧＤ１００４のみならず、寄生容量ＣＤＳ１００６も過渡的に電流を流す。しかしながら、一般的にＦＥＴの寄生容量は、ＣＤＳ１００６よりＣＧＤ１００４の方が非常に大きいため、寄生容量ＣＧＤ１００４の流す電流が支配的になる。したがって、設計者は、寄生容量ＣＧＤ１００４の容量を考慮に入れて半導体素子１２を選択して実装し、第２トランジスタ１０の反応速度を調整する必要がある。
As described with reference to FIG. 8, the
その他の動作は、実施例１と同様であり、重複した説明を省略する。 Other operations are the same as those in the first embodiment, and a duplicate description is omitted.
上述のとおり、本発明の実施例２の形態に係る負荷駆動回路によれば、実施例１の効果に加え、新たにコンデンサ７を用意して実装しなくても、同じ材料からチップ面積を変えて半導体素子３及び半導体素子１２を製造することにより本発明を実現することができるので、コストの削減を図ることができる。
As described above, according to the load driving circuit according to the second embodiment of the present invention, in addition to the effects of the first embodiment, the chip area can be changed from the same material without newly preparing and mounting the
図５は、本発明の実施例３の負荷駆動回路の構成を示すブロック図である。実施例２の構成と異なる点は、信号端子１０１の代わりに制御部４の出力端子が第１トランジスタ９の制御端子に接続されている点と、抵抗８の一端、第１トランジスタ９のソース側、及び第２トランジスタ１０のソース側がグランドの代わりに負荷１の一端（半導体素子３のソース側）に接続されている点である。
FIG. 5 is a block diagram showing the configuration of the load drive circuit according to the third embodiment of the present invention. The difference from the configuration of the second embodiment is that the output terminal of the
制御部４は、信号端子１０１に対する印加電圧に応じて、半導体素子３及び第１トランジスタ９のオン／オフを制御する。
The
電圧変動検出部５ｃは、電源２の出力電圧の変動を検出して検出信号を生成し、遮断部６ｃに対して出力する。また、電圧変動検出部５ｃは、信号端子１０１に対する印加電圧に応じて、制御部４が半導体素子３に対してオフ制御を行っている場合にのみ検出信号を生成する。
The voltage fluctuation detection unit 5c detects a fluctuation in the output voltage of the
電圧変動検出部５ｃは、電源２の出力端子と負荷１との間に半導体素子１２と抵抗８とを直列に接続した直列回路からなり、電源２の出力電圧の変動に基づいて抵抗８の両端に生じる電圧を検出信号とする。半導体素子１２の寄生容量は、本発明のコンデンサに対応し、電源２の電圧が変動したときに電流を流す。抵抗８は、半導体素子１２の寄生容量に流れた電流を電圧に変換する。また、電圧変動検出部５ｃは、実施例２と同様に、抵抗８に並列に接続され制御部４が半導体素子３に対してオン制御を行っている場合にオンする第１トランジスタ９を備える。この第１トランジスタ９は、信号端子１０１の印加電圧がオン（数Ｖ）である場合に、制御部４により制御されて導通し、抵抗８の両端に電位差を発生させない。なお、第１トランジスタ９をオン（導通）させるために、第１トランジスタ９の制御端子（ゲート）は、半導体素子３のソース電圧よりも高い電圧を有する半導体素子３のゲートに接続されている。
The voltage fluctuation detection unit 5c includes a series circuit in which a
遮断部６ｃは、半導体素子３の制御端子と負荷１との間に接続された第２トランジスタ１０からなり、電圧変動検出部５ｃにより生成された検出信号に応じて第２トランジスタ１０をオンさせる。
The
その他の構成は、実施例２と同様であり、重複した説明を省略する。 Other configurations are the same as those of the second embodiment, and a duplicate description is omitted.
次に、上述のように構成された本実施の形態の作用を説明する。基本的な動作は実施例２の負荷駆動回路と同じである。まず、制御部４は、信号端子１０１の印加電圧に応じて、半導体素子３及び第１トランジスタ９のオン／オフ（導通／遮断）を制御する。信号端子１０１の印加電圧がオン（数Ｖ）である場合には、制御部４が半導体素子３をオンさせるので、半導体素子３は、電源２から負荷１に電流を流す。
Next, the operation of the present embodiment configured as described above will be described. The basic operation is the same as that of the load driving circuit of the second embodiment. First, the
信号端子１０１の印加電圧がオフ（０Ｖ）の場合には、制御部４が半導体素子３及び第１トランジスタ９をオフ（遮断）させるので、半導体素子３は、電源２から負荷１に電流を流さない。この際、電源２の電圧が変動すると、電圧変動検出部５ｃは、電源２の出力電圧の変動を検出して、検出信号を遮断部６ｃに出力する。具体的には、電源２の電圧が時間的に変動すると、半導体素子１２のゲート・ドレイン間の寄生容量は、過渡的に電流を流す。半導体素子１２の寄生容量に流れた電流は、抵抗８に流れることにより抵抗８の両端に電圧を生じさせる。この際、第１トランジスタ９は、上述したように遮断されている。抵抗８の両端に生じた電圧（電位差）は、検出信号として遮断部６ｃに入力される。
When the voltage applied to the signal terminal 101 is off (0 V), the
遮断部６ｃは、電圧変動検出部５ｃにより生成された検出信号が入力された場合に、電源２の出力電圧の変動により半導体素子３がオンする前に、半導体素子３を強制的にオフさせる。具体的には、遮断部６ｃを構成する第２トランジスタ１０は、抵抗８の両端に生じた電位差により導通状態になる。したがって、第２トランジスタ１０は、半導体素子３の制御端子の電位（ゲート電圧）とソース電圧とを同電位にする。これにより、半導体素子３は、電圧変動により電源２からゲート・ドレイン間の寄生容量を介してゲート１００２に電流が流れた場合でも、ゲート１００２の電圧が上昇しないため、遮断状態を維持し、負荷１に電流を流さない。
When the detection signal generated by the voltage fluctuation detection unit 5c is input, the
一方、信号端子１０１の印加電圧がオン（数Ｖ）である場合には、制御部４は、半導体素子３及び第１トランジスタ９のゲート電圧を電源２の出力電圧以上に昇圧し、半導体素子３及び第１トランジスタ９をオン（導通）させる。したがって、半導体素子３は、負荷１に電流を流している状態である。この場合において、電源２の出力電圧が変動しても、半導体素子３は負荷１に電流を流し続ける必要があるため、電圧変動検出部５ｃは、検出信号を遮断部６ｃに出力しない。具体的に言うと、第１トランジスタ９が上述したように導通状態であるため、電源２の出力電圧が時間的に変動することにより半導体素子１２の寄生容量が過渡的に電流を流しても、当該電流は瞬時に第１トランジスタ９を介して半導体素子３のソース端子に流れるため、抵抗８は、両端に検出信号たる電位差を生じない。ここで、第２トランジスタ１０のゲート電圧は、半導体素子３のソース電圧と同電位である。それ故、電圧変動検出部５ｃは検出信号を出力しないので、第２トランジスタ１０は遮断状態を維持する。その結果、半導体素子３は、遮断部６ｃにより強制的にオフにされることなく、信号端子１０１の印加電圧がオンである間に、負荷１に電流を流し続ける。
On the other hand, when the applied voltage of the signal terminal 101 is ON (several V), the
その他の動作は、実施例２と同様であり、重複した説明を省略する。 Other operations are the same as those in the second embodiment, and redundant description is omitted.
上述のとおり、本発明の実施例３の形態に係る負荷駆動回路によれば、実施例１及び２の効果に加え、電圧変動検出部５ｃ及び遮断部６ｃに流れる電流をグランドの代わりに負荷１に流すので、電圧変動検出部５ｃ及び遮断部６ｃに使用されるＦＥＴ（又はトランジスタ）に耐圧の低い素子を使用することができ、コストを抑えることができる。
As described above, according to the load driving circuit according to the third embodiment of the present invention, in addition to the effects of the first and second embodiments, the current flowing through the voltage fluctuation detection unit 5c and the
なお、電圧変動検出部５ｃや遮断部６ｃを介して負荷１に流れる電流は、非常に微量であるため、負荷１の動作に影響を与えることはない。
Note that the current flowing through the load 1 via the voltage fluctuation detection unit 5c and the
本発明に係る負荷駆動回路は、制御電流に応じて油圧をリニアに制御するリニアソレノイドを駆動する負荷駆動回路に利用可能である。 The load drive circuit according to the present invention can be used in a load drive circuit that drives a linear solenoid that linearly controls hydraulic pressure in accordance with a control current.
１ 負荷
２ 電源
３ 半導体素子
４ 制御部
５，５ａ，５ｂ，５ｃ 電圧変動検出部
６，６ａ，６ｂ，６ｃ 遮断部
７ コンデンサ
８ 抵抗
９ 第１トランジスタ
１０ 第２トランジスタ
１２ 半導体素子
１０１ 信号端子
１００１ ドレイン
１００２ ゲート
１００３ ソース
１００４ ＣＧＤ
１００５ ＣＧＳ
１００６ ＣＤＳ
DESCRIPTION OF SYMBOLS 1
1005 C GS
1006 C DS
Claims (6)
前記第１半導体素子のオン／オフを制御する制御部と、
前記直流電源の出力電圧の変動を検出して検出信号を生成する検出部と、
前記検出部により生成された検出信号が入力された場合に、前記直流電源の出力電圧の変動により前記第１半導体素子がオンする前に前記第１半導体素子を強制的にオフさせる遮断部と、
を備えることを特徴とする負荷駆動回路。 In a load driving circuit having a first semiconductor element connected in series to a power supply path from a DC power supply to a load and controlling a current flowing through the load by an on / off operation,
A controller for controlling on / off of the first semiconductor element;
A detection unit that detects a change in the output voltage of the DC power supply and generates a detection signal;
A blocking unit that forcibly turns off the first semiconductor element before the first semiconductor element is turned on due to a change in the output voltage of the DC power supply when a detection signal generated by the detection unit is input;
A load driving circuit comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007216958A JP2009055078A (en) | 2007-08-23 | 2007-08-23 | Load drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007216958A JP2009055078A (en) | 2007-08-23 | 2007-08-23 | Load drive circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009055078A true JP2009055078A (en) | 2009-03-12 |
Family
ID=40505788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007216958A Pending JP2009055078A (en) | 2007-08-23 | 2007-08-23 | Load drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009055078A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011239666A (en) * | 2010-05-04 | 2011-11-24 | Samsung Electronics Co Ltd | Drive circuit, and power supply device and electric apparatus including the same |
| JP2013146008A (en) * | 2012-01-16 | 2013-07-25 | Fuji Electric Co Ltd | Drive circuit and power integrated circuit device |
| JP2015029378A (en) * | 2013-07-30 | 2015-02-12 | 株式会社デンソー | Semiconductor element module and gate drive circuit |
| JP2015041883A (en) * | 2013-08-22 | 2015-03-02 | 株式会社東芝 | Switch circuit |
| JP2015142155A (en) * | 2014-01-27 | 2015-08-03 | 株式会社デンソー | semiconductor device module and gate drive circuit |
| JP2016127363A (en) * | 2014-12-26 | 2016-07-11 | 株式会社デンソーウェーブ | Signal output circuit |
| JP2017073657A (en) * | 2015-10-07 | 2017-04-13 | ローム株式会社 | Erroneous output prevention circuit |
| JP2019145945A (en) * | 2018-02-19 | 2019-08-29 | ローム株式会社 | Switch device |
| US12088199B2 (en) | 2021-09-24 | 2024-09-10 | Kabushiki Kaisha Toshiba | Power supply circuit |
| JP7581168B2 (en) | 2021-09-24 | 2024-11-12 | 株式会社東芝 | Power supply circuit |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08162931A (en) * | 1994-11-29 | 1996-06-21 | Nippondenso Co Ltd | Switching device |
| JP2000216673A (en) * | 1999-01-26 | 2000-08-04 | Toshiba Corp | Electrostatic destruction protection circuit and cmos circuit with electrostatic destruction protection circuit |
| JP2005033876A (en) * | 2003-07-09 | 2005-02-03 | Mitsubishi Electric Corp | Inverter circuit |
-
2007
- 2007-08-23 JP JP2007216958A patent/JP2009055078A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08162931A (en) * | 1994-11-29 | 1996-06-21 | Nippondenso Co Ltd | Switching device |
| JP2000216673A (en) * | 1999-01-26 | 2000-08-04 | Toshiba Corp | Electrostatic destruction protection circuit and cmos circuit with electrostatic destruction protection circuit |
| JP2005033876A (en) * | 2003-07-09 | 2005-02-03 | Mitsubishi Electric Corp | Inverter circuit |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011239666A (en) * | 2010-05-04 | 2011-11-24 | Samsung Electronics Co Ltd | Drive circuit, and power supply device and electric apparatus including the same |
| JP2013146008A (en) * | 2012-01-16 | 2013-07-25 | Fuji Electric Co Ltd | Drive circuit and power integrated circuit device |
| JP2015029378A (en) * | 2013-07-30 | 2015-02-12 | 株式会社デンソー | Semiconductor element module and gate drive circuit |
| JP2015041883A (en) * | 2013-08-22 | 2015-03-02 | 株式会社東芝 | Switch circuit |
| JP2015142155A (en) * | 2014-01-27 | 2015-08-03 | 株式会社デンソー | semiconductor device module and gate drive circuit |
| JP2016127363A (en) * | 2014-12-26 | 2016-07-11 | 株式会社デンソーウェーブ | Signal output circuit |
| JP2017073657A (en) * | 2015-10-07 | 2017-04-13 | ローム株式会社 | Erroneous output prevention circuit |
| JP2019145945A (en) * | 2018-02-19 | 2019-08-29 | ローム株式会社 | Switch device |
| US12088199B2 (en) | 2021-09-24 | 2024-09-10 | Kabushiki Kaisha Toshiba | Power supply circuit |
| JP7581168B2 (en) | 2021-09-24 | 2024-11-12 | 株式会社東芝 | Power supply circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009055078A (en) | Load drive circuit | |
| JP6169262B2 (en) | Power switchgear and system using the same | |
| JP4573843B2 (en) | Power semiconductor element drive circuit | |
| US7982445B1 (en) | System and method for controlling overshoot and undershoot in a switching regulator | |
| JP5287916B2 (en) | Load drive device | |
| JP2006158067A (en) | Power supply driver circuit | |
| KR101165282B1 (en) | Power control system startup method and circuit | |
| JP2007209054A (en) | Switching regulator and its control circuit | |
| JP2017126259A (en) | Power supply unit | |
| CN108574445B (en) | Motor driving circuit | |
| JPWO2016136114A1 (en) | Reference voltage generation circuit and semiconductor device | |
| JP6478826B2 (en) | High-side driver circuit and semiconductor device | |
| JP5870876B2 (en) | Driving device for switching element | |
| JP2023063081A (en) | Switching circuit, dc/dc converter, and control circuit for the same | |
| JP6417427B2 (en) | Load driving device and in-vehicle control device using the same | |
| JP2007094970A (en) | Voltage supply circuit | |
| US11101647B1 (en) | Overvoltage protection circuit | |
| JP2009225521A (en) | Charge pump circuit | |
| US20050127968A1 (en) | Current supply circuit and method for supplying current to a load | |
| US8314640B2 (en) | Driver circuit | |
| JP3881337B2 (en) | Signal output circuit and power supply voltage monitoring apparatus having the same | |
| JP4658770B2 (en) | Semiconductor device | |
| JP2009267015A (en) | Semiconductor device | |
| JP2005303552A (en) | Pwm output circuit | |
| JP5234327B2 (en) | Switching power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20100810 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
| A521 | Written amendment |
Effective date: 20120817 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120918 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130129 |