[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2009049267A - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP2009049267A
JP2009049267A JP2007215597A JP2007215597A JP2009049267A JP 2009049267 A JP2009049267 A JP 2009049267A JP 2007215597 A JP2007215597 A JP 2007215597A JP 2007215597 A JP2007215597 A JP 2007215597A JP 2009049267 A JP2009049267 A JP 2009049267A
Authority
JP
Japan
Prior art keywords
metal film
layer
light emitting
semiconductor layer
side electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007215597A
Other languages
English (en)
Inventor
Hiroshi Katsuno
弘 勝野
Yasuo Oba
康夫 大場
Katsura Kaneko
桂 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007215597A priority Critical patent/JP2009049267A/ja
Priority to US12/195,580 priority patent/US7902565B2/en
Publication of JP2009049267A publication Critical patent/JP2009049267A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05023Disposition the whole internal layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169Platinum [Pt] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/06102Disposition the bonding areas being at different heights
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701Structure
    • H01L2224/1703Bump connectors having different sizes, e.g. different diameters, heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】発光層で生じた光を高効率に反射させ外部に取り出すことができる半導体発光素子及びその製造方法を提供する。
【解決手段】第1の半導体層と、第2の半導体層と、前記第1の半導体層と前記第2の半導体層との間に設けられた発光層と、を有する積層体と、前記積層体の第1の主面上に設けられ前記第1の半導体層に接続された第1の電極と、前記積層体の前記第1の主面上に設けられ前記第2の半導体層に接続された第2の電極と、を備え、前記第1の電極は、前記第1の半導体層の上に設けられた第1の金属膜を含む第1の領域と、前記第1の半導体層の上に設けられ前記発光層から放出される光に対する反射率が前記第1の金属膜よりも高く且つ前記第1の半導体層に対するコンタクト抵抗が前記第1の金属膜よりも高い第2の金属膜を含む第2の領域と、を有することを特徴とする半導体発光素子が提供される。
【選択図】図1

Description

本発明は、半導体発光素子及びその製造方法に関し、特に、発光層で生じた光を電極で反射させる半導体発光素子及びその製造方法に関する。
半導体発光素子の中で生じた光は、素子の外に直接取り出されるものもあれば、反射膜や、半導体層と基板界面、基板と外気の界面などの半導体発光素子内部で反射されることを繰り返すことで、素子表面や基板表面、または素子の側面から外に取り出されるものもある。一部の光は反射効率の低いn側電極などに吸収され、光取り出し効率を下げる要因となっている。一方で、ボールボンディング等によるワイヤボンディングや、フリップチップのためのバンプの形成、n側電極のコンタクト抵抗による電圧降下の低減等の電極設計上の制約から、n側電極の面積はある程度広くする必要がある。
一方、基板上に高品質な窒化物半導体を形成することにより、結晶欠陥が少ない窒化物半導体からなる半導体素子を提供する技術が開示されている(特許文献1)。結晶欠陥の多い層があると、発光層から放出された光が吸収されて損失が生ずるが、特許文献1に開示されたような技術を用いることにより、発光層から放出される光に対する素子内部での吸収を抑制できる。
特開2000−31588号公報
本発明は、発光層で生じた光を高効率に反射させ外部に取り出すことができる半導体発光素子およびその製造方法を提供する。
本発明の一態様によれば、第1の半導体層と、第2の半導体層と、前記第1の半導体層と前記第2の半導体層との間に設けられた発光層と、を有する積層体と、前記積層体の第1の主面上に設けられ前記第1の半導体層に接続された第1の電極と、前記積層体の前記第1の主面上に設けられ前記第2の半導体層に接続された第2の電極と、を備え、前記第1の電極は、前記第1の半導体層の上に設けられた第1の金属膜を含む第1の領域と、前記第1の半導体層の上に設けられ前記発光層から放出される光に対する反射率が前記第1の金属膜よりも高く且つ前記第1の半導体層に対するコンタクト抵抗が前記第1の金属膜よりも高い第2の金属膜を含む第2の領域と、を有することを特徴とする半導体発光素子が提供される。
また、本発明の他の一態様によれば、基板の上に、第1の半導体層、発光層及び第2の半導体層を積層する工程と、前記第2の半導体層と前記発光層の一部を除去して前記第1の半導体層を露出させる工程と、前記露出した前記第1の半導体層の第1の領域に、第1の金属膜を形成する工程と、前記露出した前記第1の半導体層の前記第1の領域に隣接する第2の領域と、前記第2の半導体層の上と、に前記発光層から放出される光に対する反射率が前記第1の金属膜よりも高く前記第1の半導体層に対するコンタクト抵抗が前記第1の金属膜よりも高い第2の金属膜を形成する工程と、を備えたことを特徴とする半導体発光素子の製造方法が提供される。
本発明によれば、発光層で生じた光を高効率に反射させ外部に取り出すことができる半導体発光素子およびその製造方法が提供される。
以下、図面を参照しつつ本発明の実施形態について説明する。
図1(a)は、本発明の第1実施例に係る半導体発光素子の構造を示す模式断面図であり、図1(b)は、その模式平面図である。
図1(a)に示すように、サファイア基板10の上にn型半導体層(第1の半導体層)1、発光層3及びp型半導体層(第2の半導体層)2がこの順に積層された積層体が形成されている。そして、この積層体の同一の主面上に、p側電極(第2の電極)4とn側電極(第1の電極)7とが設けられている。すなわち、p型半導体層2上には高効率反射膜となる第1金属膜(第3の金属膜)5と必ずしも高効率反射特性を必要としない金属からなる第2金属膜6とを有するp側電極4が設けられている。そして、p型半導体層2の一部はエッチングにより除去され、露出したn型半導体層1の上には、高効率反射膜となる第4金属膜(第2の金属膜)71とオーミックコンタクト領域となる第5金属膜(第1の金属膜)72とを有するn側電極7が設けられている。
本実施形態によれば、n側電極7に高効率反射膜となる第4金属膜71を設けることにより、発光層3から放出された光を高い効率で反射し、素子の外側に取り出すことができる。つまり、半導体発光素子の光取り出し効率を向上させることができる。一方、オーミックコンタクト領域となる第5金属膜72は、n型半導体層1とのコンタクト抵抗を低減し、素子抵抗を下げて電流を通電させる役割を有する。
このようにすれば、n型半導体層1との間でオーミックコンタクトを確保し、さらに高い反射率により光の取り出し効率を向上しつつ、ワイヤボンディングやバンプなどの形成に必要な面積を有するn側電極7が得られる。
ここで、p側電極4とn側電極7との間で流れる電流は、両者のうちのもっとも近い部分において流れる傾向がある。そこで、図1に表した構造の場合、第4金属膜71よりも第5金属膜72をp側電極4により近づけることにより、オーミックコンタクト領域となる第5金属膜72の面積が小さくても、p側電極4との間で電流をより確実に流すことができる。
図1(b)に表した具体例おいては、n側電極7は、四角形状の半導体発光素子の一角を占めるが、n側電極7の形状はこれに限定されることはない。
次に、基板10の上に形成される半導体層の積層構造の具体例について説明する。
本実施例に係る半導体発光素子100は、サファイア基板10の上に形成された窒化物半導体から構成される。即ち、例えば、有機金属気相成長法を用いて、表面がサファイアc面からなる基板10の上に、高炭素濃度の第1AlNバッファ層(炭素濃度3×1018cm-3〜5×1020cm-3)を3nm〜20nm、高純度第2AlNバッファ層(炭素濃度1×1016cm-3〜3×1018cm-3)を2μm、ノンドープGaNバッファー層を3μm、Siドープn型GaNコンタクト層(Si濃度1×1018cm-3〜5×1018cm-3)を4μm、Siドープn型Al0.10Ga0.90Nクラッド層(Si濃度1×1018cm−3)を0.02μm、Siドープn型Al0.11Ga0.89Nバリア層(Si濃度1.1〜1.5×1019cm−3)とGaInN発光層(波長380nm)とが交互に3周期積層されてなる多重量子井戸構造の発光層を0.075μm、多重量子井戸の最終Al0.11Ga0.89Nバリア層(Si濃度1.1〜1.5×1019cm−3)を0.01μm、Siドープn型Al0.11Ga0.89N層(Si濃度0.8〜1.0×1019cm−3)を0.01μm、ノンドープAl0.11Ga0.89Nスペーサ層を0.02μm、Mgドープp型Al0.28Ga0.72Nクラッド層(Mg濃度1×1019cm−3)を0.02μm、Mgドープp型GaNコンタクト層(Mg濃度1×1019cm−3)を0.1μm、高濃度Mgドープp型GaNコンタクト層(Mg濃度2×1020cm−3)を0.02μmの厚みで、それぞれ順次積層した構造を採用することができる。
Mgドープp型GaNコンタクト層のMg濃度は、1×1020cm−3台と高めに設定することで、p側電極とのオーミック性が向上する。ただし、半導体発光ダイオードの場合、半導体レーザダイオードとは異なり、前記コンタクト層と発光層との距離が近いため、Mg拡散による特性の劣化が懸念される。そこで、p側電極と前記コンタクト層の接触面積が広く、動作時の電流密度が低いことを利用して、電気特性を大きく損ねることなく前記Mg濃度を1×1019cm−3台に抑えることで、Mgの拡散を防ぐことができ、発光特性を改善させることができる。
高炭素濃度の第1AlNバッファ層は基板との結晶型の差異を緩和する働きをし、特に螺旋転位を低減する。また、高純度第2AlNバッファ層は、表面が原子レベルで平坦化する。そのため、この上に成長するノンドープGaNバッファ層の欠陥が低減されるが、そのためには膜厚は、1μmよりも厚いことが好ましい。また、歪みによるそり防止のためには、厚みが4μm以下であることが望ましい。高純度第2AlNバッファ層はAlNに限定されず、AlxGa1−xN(0.8≦x≦1)でも良くウェハのそりを補償することができる。
ノンドープGaNバッファ層は、高純度第2AlNバッファ層上で3次元島状成長をすることにより欠陥低減の役割を果たす。成長表面が平坦化するには、ノンドープGaNバッファ層の平均膜厚は2μm以上であることが必要である。再現性とそり低減の観点からノンドープGaNバッファ層の総膜厚は、4〜10μmが適切である。
これらのバッファ層を採用することで、従来の低温成長AlNバッファ層と比較して欠陥を約1/10に低減することができた。この技術によって、n型GaNコンタクト層への高濃度Siドーピングや、紫外帯域発光でありながらも高効率な半導体発光素子を作ることができる。また、バッファ層における結晶欠陥を低減することにより、バッファ層での光の吸収も抑制できる。そして、本実施形態によれば、n側電極7に第4金属膜71を設けることにより、発光層3から放出された光を高い効率で反射し、素子の外部に取り出すことができる。
次に、半導体層上の電極の形成について説明する。
図2、図3は、図1に示す半導体発光素子の製造工程の一部を示す、工程断面図である。
まず、図2(a)に示したように、p型半導体層2の一部の領域において、n型コンタクト層が表面に露出するまで、マスクを用いてドライエッチングによってp型半導体層2と発光層3を取り除く。その後、露出したn型半導体層1を含む半導体層全体に、熱CVD装置を用いて図に示していないSiO膜を400nm積層する。
次に、図2(b)に示すように、オーミック特性を有するn側電極領域、すなわち、第5金属膜72の形成を行う。パターニングされたリフトオフ用レジストを半導体層上に形成し、露出したn型コンタクト層上のSiO膜の一部をフッ化アンモン処理で取り除く。SiO膜が取り除かれた領域に、真空蒸着装置を用いてオーミックコンタクト領域となる、例えば、Ti/Al/Ni/Auからなる第5金属膜72を500nmの膜厚で形成し、550℃の窒素雰囲気でシンター処理を行う。
次に、図2(c)に示すように、p側電極4を形成するため、パターニングされたリフトオフ用レジストを半導体層上に形成し、p型コンタクト層上のSiO膜の一部をフッ化アンモン処理で取り除く。SiO膜が取り除かれた領域に、真空蒸着装置を用いて第1金属膜5として、例えば、Agを200nmの膜厚で形成し、リフトオフ後に350℃の窒素雰囲気でシンター処理を行う。
続いて、図3(a)に示すように、高効率反射特性を有するn側電極領域を形成する。オーミック特性を有するn側電極領域である第5金属膜72の、p側電極4とは反対側のnコンタクト層上の領域が開口されたリフトオフ用レジストを形成する。ここで、パターンの位置合わせ精度を考慮して、p側電極4に対向する側のオーミック特性を有するn側電極である第5金属膜72上の一部が開口してもよい。逆に、オーミック特性を有するn側電極上に高効率反射特性を有するn側電極が乗り上げないよう、両電極がパターンの位置合わせ精度を考慮した分わずかに離れるように設計してもよい。また、オーミック特性を有するn側電極上の一部又は全体を覆うように、高効率反射特性を有するn側電極が形成されるように設計してもよい。
真空蒸着装置を用いて、例えば、Al(厚み0.2〜0.5μm程度)/Ni(厚み10〜50nm程度)/Au(厚み0.05〜1μm程度)を形成し、その後リフトオフして、高効率反射膜となる第4金属膜71が形成される。Alは、高効率反射膜として機能する。Auは、高効率反射膜が素子作製工程中に自然酸化や薬品処理などによって劣化しないように保護する役割を果たしている。AlとAuの密着性改善や合金化防止のため、間にNiを挟んでいる。
さらに、図3(b)に示すように、パターニングされたリフトオフ用レジストを半導体層上に形成し、Agが形成された領域に、第2金属膜6として、例えば、Pt/Auを500nmの膜厚で形成し、p側電極4を形成する。
最後に、図3(c)に示すように、同じくパターニングされたリフトオフ用レジストを半導体層上に形成し、高効率反射特性を有するn側電極7の第4金属膜71全体とオーミック特性を有するn側電極7の第5金属膜72の一部を覆うように、例えば、Ti/Pt/Auを500nmで形成し、パッド75を形成する。
次いで、劈開若しくはダイヤモンドブレード等により切断し個別のLED素子とする。
n側電極7を構成するオーミック特性を有する第5金属膜72の領域が広いほど、オーミックコンタクト領域が増えるため動作電圧は減少する傾向にあるが、動作時の電流経路はp側電極4に対向した領域のn側電極、すなわち第5金属膜72に集中する傾向にあるため、ある程度広くすると減少率が飽和する。n側電極7を構成するオーミック特性を有する第5金属膜72の領域が狭いほど、高効率反射特性を有するn側電極、すなわち第4金属膜71の領域を広く設計できるため、光取り出し効率の向上が見込まれる。また、高効率反射特性を有する第4金属膜71の領域が広いほど、半導体発光素子内で反射されている光を吸収させることなく外に取り出す確率が上がるため、光取り出し効率の向上が見込まれる。これらを考慮して、オーミック特性を有するn側電極の第5金属膜72と高効率反射特性を有するn側電極の第4金属膜71の面積比、形状は適宜決めることができる。
図4及び図5は、本発明の半導体発光素子の表面形状の他の具体例を表すを模式平面図である。
図4に表した具体例においては、n側電極7は、p側電極4に取り囲まれ、4方に延出した部分を有する。このようなn側電極7のうちで、4方に延出した部分と、p側電極4に対向する部分を、オーミックコンタクト領域となる第5金属膜72により形成する。また、n側電極7の中央部は、高反射率の第4金属膜71により形成する。このようにすれば、p側電極4と対向した部分においてオーミックコンタクトを確保し、電流を効率よく素子の全体に亘って均一に流すとともに、n側電極7の中央部において、ワイヤボンディングやバンプのための領域を確保し、この部分において高い反射率で光を反射させることができる。
また、図5に表した具体例においては、n側電極7のうちのワイヤボンディングやバンプのための領域は素子の隅部に設けられている。そして、n側電極7は、p側電極4の中に割り込むようにして4方に延出した部分を有する。このようなn側電極7のうちで、p側電極4の中で延出した部分を第5金属膜72により形成し、ワイヤボンディングやバンプのための隅の部分は、第4金属膜71により形成する。このようにすれば、素子の全体に亘り電流を効率よく均一に流すことができるとともに、発光層から放出された光を第4金属膜において高い反射率で反射させ取り出すことができる。
図1、図4、図5に示すように、半導体発光素子の外部からp側電極4へ注入され、半導体層を通ってn側電極7まで流れてきた電流を、半導体発光素子の外部へ取り出すためのn側電極領域は、半導体発光素子と外部端子との接触のためにワイヤボンディングやバンプを形成する関係上、広く設計せざるを得ない。ただし、その領域全体でオーミック特性を有する必要はなく、その大半の領域は高効率反射特性を有するn側電極でもよい。図5に表した具体例のように、この領域以外でオーミック特性を有するn側電極領域を確保できるようであれば、半導体発光素子の外部へ取り出すための領域すべてを高効率反射膜に変えることもできる。
なお、n側電極7においてボンディングに必要なパッドの大きさは、例えば、150μm程度である。
本発明の半導体発光素子は、少なくとも、n型の半導体層とp型の半導体層、およびそれらに挟まれた発光層を含む半導体層からなり、半導体層の材料は、特に限定されるものではないが、例えば、AlxGa1-x-yInyN(x≧0、y≧0、x+y≧1)等の窒化ガリウム系化合物半導体が用いられる。これらの半導体層の形成方法は、特に限定されるものではないが、例えば、有機金属気相成長法、分子線エピタキシャル成長法等の公知の技術を用いることができる。
基板材料は特に限定されるものではないが、サファイア、SiC、GaN、GaAs、Siなどの一般的な基板を用いることができる。基板は最終的に取り除いてもよい。
誘電体膜の材料は、シリコン(Si)、アルミニウム(Al)、ジルコニウム(Zr)、チタン(Ti)、ニオブ(Nb)などの酸化物、窒化物又は酸窒化物などを用いることができる。さらに、誘電体膜は2層以上から構成されてもよい。積層する誘電体膜の総膜厚は、絶縁性確保のために50nm以上、誘電体膜のクラック抑制のために1000nm以下とすることが好ましい。
図6は、p側電極4とn側電極7の構成を例示する模式断面図である。
p側電極は、少なくとも銀、アルミニウム、またはそのいずれかの合金を含む第1金属膜5と、少なくとも銀、アルミニウム、またはそのいずれかの合金を含まない金属からなる第2金属膜6から構成される場合(図6(a))と、ニッケル、酸化インジウムスズ、酸化亜鉛の少なくとも1つを含む第1透明電極51と、少なくとも銀、アルミニウム、又はそのいずれかの合金を含む第1金属膜5と、少なくとも銀、アルミニウム、またはそのいずれかの合金を含まない金属からなる第2金属膜6から構成される場合(図6(b))とがある。第1金属膜5の材料は、銀やアルミニウム単層でもよいし、銀やアルミニウム以外の金属を含む合金層であってもよい。
通常の金属単層膜の可視光帯域に対する反射効率は、400nm以下の紫外域では波長が短くなるほど低下する傾向にあるが、銀とアルミニウムは370nm以上400nm以下の紫外帯域の光に対しても高い反射効率特性を有する。そのため、紫外発光の半導体発光素子で、且つ第1金属膜5が銀またはアルミニウム合金の場合、半導体界面側の第1金属膜5は銀またはアルミニウムの成分比が大きいほうが望ましい。第1金属膜5の膜厚は、光に対する反射効率を確保するため、100nm以上であることが好ましい。
第1金属膜5は、発光層からの光を高効率に反射する役割をしているため、面積はできるだけ広いほうがよい。第1金属膜5に銀またはアルミニウムを採用した際、第1金属膜5とn側電極7の距離は離れるほど、銀またはアルミニウムのマイグレーションによる絶縁不良、耐圧不良のリスクが減少する。また、第1金属膜5とn側電極7の距離は狭まるほど、反射膜として機能する第1金属膜5の面積が実質的に増加し、光の取り出し効率が向上する。第1金属膜5からn側電極の第5金属膜72への電流経路を考えた際、第1金属膜5と第5金属膜72の距離が最も短い領域に電流が集中する傾向にあるため、電界集中を緩和させるには、第1金属膜5と第5金属膜72が対向する領域のうち、上記距離の最も短い領域が50%以上100%以下であることが好ましい。また、平面視した際、第1金属膜5と第5金属膜72が対向する領域の長さは長ければ長いほど、第1金属膜5と第5金属膜72への電流経路が増えるため、電界集中が緩和され、第1金属膜5の劣化が抑えられる。これらの効果を考慮して、第1金属膜5の面積と形状、第1金属膜5と第5金属膜72の距離は自由に決めることができる。
第1透明電極51は、ニッケル、酸化インジウムスズ、酸化亜鉛の少なくとも1つを含み、p型コンタクト層と第1金属膜5と電気的に接触している。ここで、「透明電極」とは、透過させる発光波長よりも大きなバンドギャップを持つ物質からなる電極か、透過させる発光波長における吸収係数の逆数よりも膜厚を十分薄くした金属膜からなる電極を意味するものとする。発光層3からの光を透過させて、第1金属膜5で反射させる役割をしているため、第1金属膜5と実質的に同じ形状であることが好ましい。第1透明電極05の膜厚は、特に限定されるものではなく、例えば1nmから500nmの間で選ぶことができる。
第2金属膜6は、銀とアルミニウムを含まない金属から構成されており、第1金属膜5と電気的に接触している。第2金属膜6の材料は、特に限定されるものではなく、金属の単層膜や多層膜、金属の合金層、導電性酸化物膜の単層膜や多層膜、これらの組み合わせであってもよい。第2金属膜6の膜厚は、特に限定されるものではなく、例えば100nmから1000nmの間で選ぶことができる。第2金属膜6は、第1金属膜5の一部または全体を被覆している。特に、n側電極7に対向する側の第1金属膜5は、銀またはアルミニウムのマイグレーションによる絶縁不良や耐圧低下を防ぐために、全域に渡って被覆されていることが好ましい。
n側電極7は、高効率反射特性を有する領域とオーミック特性を有する領域から構成される。高効率反射特性を有する領域は、少なくとも銀、アルミニウム、又はそのいずれかの合金を含む第4金属膜71で構成される場合(図6(c))と、ニッケル、酸化インジウムスズ、酸化亜鉛の少なくとも1つを含む第2透明電極711と、少なくとも銀、アルミニウム、またはそのいずれかの合金を含む第4金属膜71で構成される場合(図6(d))とがある。
第4金属膜71の材料は、銀やアルミニウム単層でもよいし、銀やアルミニウム以外の金属を含む合金層であってもよい。通常の金属単層膜の可視光帯域に対する反射効率は、波長が短くなるほど低下する傾向にあるが、銀とアルミニウムは370nm以上400nm以下の紫外帯域の光に対しても高い反射効率特性を有する。そのため、紫外発光の半導体発光素子で、且つ第4金属膜71が銀またはアルミニウム合金の場合、半導体界面側の第4金属膜71は銀またはアルミニウムの成分比が大きいほうが望ましい。第4金属膜71の膜厚は、光に対する反射効率を確保するため、100nm以上であることが好ましい。
第2透明電極711は、ニッケル、酸化インジウムスズ、酸化亜鉛の少なくとも1つを含み、n型コンタクト層と第4金属膜71と電気的に接触している。半導体発光素子内で反射された発光層3からの光を透過させて、第4金属膜71で反射させる役割をしているため、第4金属膜71と実質的に同じ形状であることが好ましい。第2透明電極711の膜厚は、特に限定されるものではなく、例えば1nmから500nmの間で選ぶことができる。
オーミック特性を有する領域に形成される第5金属膜72の材料は、特に限定されるものではなく、n型半導体のオーミック電極として用いられる導電性の単層膜または多層膜で構成される。第5金属膜72の膜厚は、特に限定されるものではなく、5nmから1000nmの間で選ぶことができる。
第4金属膜は、半導体発光素子内で反射された発光層3からの光を高効率に反射する役割をしているため、面積はできるだけ広いほうがよい。通電時に電流が比較的集中する領域であるp側電極4の第1金属膜5に対向したn側電極7の一部をコンタクト抵抗の低い第5金属膜で形成することによって、必ずしもコンタクト抵抗が低くない高効率反射膜をn側電極7に形成することによる電気特性への影響を最小限に抑えることができる。平面視した際、第1金属膜5と第5金属膜72が対向する領域の長さは長ければ長いほど、第1金属膜5から第5金属膜72への電流経路が増えるため、電界集中が緩和され、第1金属膜5の劣化が抑えられる。これらの効果を考慮して、第4金属膜71と第5金属膜72の面積と形状、n側電極7全体の面積と形状を自由に決めることができる。
n側電極7のパッドは、第4金属膜71を外気から遮断するため、第4金属膜71全体を覆っているほうが好ましい。また、少なくとも一部で第5金属膜72と電気的に接触している。パッドの膜厚は、特に限定されるものではなく、例えば100nmから5000nmの間で選ぶことができる。パッド75を形成することで、ボンディングやバンプ形成に必要な電極面積が得られるほか、第4金属膜71の自然酸化を防ぎ、素子寿命を改善することができる。
本実施形態の半導体発光素子によれば、n側電極7の一部を高効率反射膜で構成することによって、n側電極7の一部においても半導体発光素子内部で反射を繰り返している光を高効率に反射させることができ、光取り出し効率を向上させることができる。通電時に電流が比較的集中する領域であるp側電極4に対向したn側電極7の一部をコンタクト抵抗の低い電極構造で形成することによって、n側電極7に高効率反射膜を形成することによる電気特性への影響を最小限に抑えることができる。
さらに、単結晶AlNバッファ上の結晶を用いれば、n型GaNコンタクト層に高濃度Siドーピングが可能となり、n側電極7のオーミックコンタクト領域となる第5金属膜72とのコンタクト抵抗を大幅に減らすことができ、第5金属膜72における電流広がりが抑制され、p側電極に近い領域に電流がより集中するため、n側電極7のオーミックコンタクト面積を減らし、高効率反射膜面積を増やした設計が可能となる上に結晶欠陥低減により通常は効率が低下する400nmより短波長域でも高い発光効率が実現できる。
また、サファイア基板上での結晶型の差異を緩和するために、非晶質または多結晶のAlN層を設けた場合には、バッファ層自体が光の吸収体となるため、発光素子としての光の取りだし効率が低下してしまう。
これに対して、サファイア基板10上に、高炭素濃度単結晶AlNバッファ層、高純度単結晶AlNバッファ層を介して、p型の第1の半導体層1、発光層3およびn型の第2の半導体層が形成されることにより、バッファ層は光の吸収体とはなりにくく、結晶欠陥も大幅に減らせることから、結晶内における吸収体を大幅に減らすことができる。この場合、発光した光は結晶内で何度も反射を繰り返すことが可能となり、横方向への光の取りだし効率を上げるとともに、n側電極7の高効率反射領域へ効率よく光を反射させることが可能となる。これらの効果により、発光強度の向上、高いスループット、低コストを実現することができる。
図7は、比較例に係る半導体発光素子の構造を示す模式断面図である。
図1と同様の構成要素に関しては、同一の符号を付して詳細な説明を省略する。n側電極7は、単一の金属層で構成されている。p側電極4を形成するため、パターニングされたリフトオフ用レジストを半導体層上に形成し、p型コンタクト層上のSiO膜をフッ化アンモン処理で取り除く。SiO膜が取り除かれた領域に、真空蒸着装置を用いて第1金属膜5となるAgを200nmの膜厚で形成し、リフトオフ後に350℃の窒素雰囲気でシンター処理を行う。
同じくパターニングされたリフトオフ用レジストを半導体層上に形成し、n型コンタクト層上のSiO膜をフッ化アンモン処理で取り除き、n側電極7となるTi/Pt/Auを500nmの膜厚で形成する。同じくパターニングされたリフトオフ用レジストを半導体層上に形成し、第1金属膜5のAgが形成された領域を被覆するように、第2金属膜6のPt/Auを500nmの膜厚で形成する。
この比較例の場合、n側電極7の全面がオーミックコンタクトを得る金属により形成されている。しかしこのような金属を用いた場合、n側電極7の反射率は必ずしも十分に高くない。またさらに、オーミックコンタクト領域においては、n側電極7とn型半導体層1との間で反応(合金化)が生じやすく、これも光の反射率を低下させる要因となる。このため、発光層3から放出された光の取り出し効率の点では改善の余地がある。
これに対して、本実施形態によれば、n側電極の一部を高反射率の第4金属膜71で形成することより、光の取り出し効率を向上させることができる。
図8は、本発明の第2実施例に係る半導体発光素子の構造を示す模式断面図である。
図1と同様の構成要素に関しては、同一の符号を付して詳細な説明を省略する。本実施例は、p側電極4と高効率反射特性のn側電極7とを同時に形成するもので、その構造は、図1と同様である。
図9及び図10は、図8に示す半導体発光素子の製造工程の一部を示す、工程断面図である。
まず、図9(a)に示したように、p型半導体層2の一部の領域において、n型コンタクト層が表面に露出するまで、マスクを用いてドライエッチングによってp型半導体層2と発光層3を取り除く。
次に、図9(b)に示すように、オーミック特性を有するn側電極領域の第5金属膜72を形成するため、パターニングされたリフトオフ用レジストを半導体層上に形成し、n型コンタクト層上のSiO膜の一部をフッ化アンモン処理で取り除き、例えば、Ti/Al/Auからなる第5金属膜72を500nmの膜厚で形成し、550℃の窒素雰囲気でシンター処理を行う。
続いて、p側電極4と高効率反射特性を有するn側電極領域を同時に形成する。オーミック特性を有するn側電極領域である第5金属膜72に対し、pコンタクト層とは反対側のnコンタクト層上の領域とp型コンタクト層の一部が開口されたリフトオフ用レジストを形成する。ここで、パターンの位置合わせ精度を考慮して、pコンタクト層に対向する側のオーミック特性を有するn側電極上の一部が開口してもよい。逆に、オーミック特性を有するn側電極上に高効率反射特性を有するn側電極が乗り上げないよう、両電極がパターンの位置合わせ精度を考慮した分わずかに離れるように設計してもよい。また、オーミック特性を有するn側電極上の一部又は全体を覆うように、高効率反射特性を有するn側電極が形成されるように設計してもよい。
図9(c)に示すように、SiO膜が取り除かれた領域に、真空蒸着装置を用いて、例えば、Agからなる第1金属膜5および第4金属膜71を200nmの膜厚で同時にし、350℃の窒素雰囲気でシンター処理を行う。
さらに、図10(a)に示すように、同じくパターニングされたリフトオフ用レジストを半導体層上に形成し、第1金属膜のAgが形成された領域に、例えば、Pt/Auを500nmの膜厚で形成し、p側電極を形成する。
最後に、図10(b)に示すように、同じくパターニングされたリフトオフ用レジストを半導体層上に形成し、高効率反射特性を有する第4金属膜71とオーミック特性を有する第5金属膜72の一部を覆うように、例えば、Ti/Pt/Auを500nmで形成し、パッド75を形成する。
p側電極とn側電極の高効率反射膜を同時形成することにより、工程数を減らすことができ、高いスループット、低コストを実現することができる。
図11は、本発明の第3実施例に係る半導体発光素子の構造を示す模式断面図である。
図1と同様の構成要素に関しては、同一の符号を付して詳細な説明を省略する。本実施例は、p側電極4に透明電極51を形成し、第1金属膜5と高効率反射特性の第4金属膜71を同時に形成するもので、構造的にはp側電極4の構成に透明電極51が付加されている点が、図1と異なる。
図12及び図13は、図11に示す半導体発光素子の製造工程の一部を示す、工程断面図である。
まず、図12(a)に示したように、p型半導体層2の一部の領域において、n型コンタクト層が表面に露出するまで、マスクを用いてドライエッチングによってp型半導体層2と発光層3を取り除く。
次に、図12(b)に示すように、オーミック特性を有するn側電極領域の第5金属膜72を形成するため、パターニングされたリフトオフ用レジストを半導体層上に形成し、n型コンタクト層上のSiO膜の一部をフッ化アンモン処理で取り除き、例えば、Ti/Al/Auからなる第5金属膜72を500nmの膜厚で形成し、550℃の窒素雰囲気でシンター処理を行う。
図12(c)に示すように、p側電極4の透明電極51を形成するため、パターニングされたリフトオフ用レジストを半導体層上に形成し、p型コンタクト層上のSiO膜の一部をフッ化アンモン処理で取り除く。SiO膜が取り除かれた領域に、真空蒸着装置を用いて、例えば、酸化インジウムスズ(ITO)を100nmの膜厚で形成する。
p側電極4とn側電極7の高効率反射領域を同時に形成するため、 オーミック特性を有するn側電極領域である第5金属膜72に対し、pコンタクト層上の透明電極51とは反対側のnコンタクト層上の領域と透明電極51上が開口されたリフトオフ用レジストを形成する。ここで、パターンの位置合わせ精度を考慮して、pコンタクト層に対向する側のオーミック特性を有するn側電極上の一部が開口してもよい。逆に、オーミック特性を有するn側電極上に高効率反射特性を有するn側電極が乗り上げないよう、両電極がパターンの位置合わせ精度を考慮した分わずかに離れるように設計してもよい。また、オーミック特性を有するn側電極上の一部又は全体を覆うように、高効率反射特性を有するn側電極が形成されるように設計してもよい。
図13(a)に示すように、フッ化アンモン処理によってSiO膜が取り除かれた領域に、真空蒸着装置を用いて第1金属膜5及び第4金属膜71として、例えば、Al/Ni/Auを300nmの膜厚で形成する。
最後に、図13(b)に示すように、同じくパターニングされたリフトオフ用レジストを半導体層上に形成し、第1金属膜5とn側電極7の高効率反射領域全体とオーミック特性を有するn側電極7の一部を覆うように、例えば、Ti/Pt/Auを500nmの膜厚で形成し、p側電極4とn側電極7のパッド75を形成する。
p側電極4とn側電極7の高効率反射膜や、p側電極4の第2金属膜6とn側電極7のパッド75を同時形成することにより、工程数を減らすことができ、高いスループット、低コストを実現することができる。
図14は、本発明の第4実施例に係る半導体発光素子の構造を示す模式断面図である。
図1と同様の構成要素に関しては、同一の符号を付して詳細な説明を省略する。本実施例は、p側電極4とn側電極7の高効率反射膜の同時成膜、p側電極4の第2金属膜6とn側電極7の第5金属膜及びパッド75を同時成膜するものである。
図15は、図14に示す半導体発光素子の製造工程の一部を示す、工程断面図である。
まず、図15(a)に示すように、p型半導体層2の一部の領域において、n型コンタクト層が表面に露出するまで、マスクを用いてドライエッチングによってp型半導体層2と発光層3を取り除く。
次に、図15(b)に示すように、p側電極4とn側電極7の高効率反射領域を同時に形成するため、n型コンタクト層とp型コンタクト層の一部が開口されたリフトオフ用レジストを形成し、フッ化アンモン処理によってSiO膜が取り除かれた領域に真空蒸着装置を用いて第1金属膜5及び第4金属膜71として、例えば、Agを200nmの膜厚で同時に形成し、350℃の窒素雰囲気でシンター処理を行う。
さらに、図15(c)に示すように、p側電極4の第2金属膜6と、オーミック特性を有するn側電極7の第5金属膜72兼n側電極7のパッド75を同時に形成するため、高効率反射特性を有するn側電極領域である第4金属膜71に対し、p型コンタクト層と対向する側のn型コンタクト層上の領域、第4金属膜71全体及び第1金属膜5上が開口されたリフトオフ用レジストを形成する。フッ化アンモン処理によってSiO膜が取り除かれた領域に、真空蒸着装置を用いて第2電極6と第5金属膜72兼パッド75として、例えば、Ti/Pt/Auを500nmの膜厚で形成する。
p側電極4とn側電極7の高効率反射膜や、p側電極4の第2金属膜6とn側電極7の第5金属膜72兼パッド75を同時形成することにより、工程数を減らすことができ、高いスループット、低コストを実現することができる。
図16は、本発明の第5実施例に係る半導体発光素子の構造を示す模式断面図である。
図1と同様の構成要素に関しては、同一の符号を付して詳細な説明を省略する。図1に示す半導体発光素子100において、Pt/Auが形成された領域の一部または全部を被覆するように、Auを2000nmの膜厚で形成し、パッド45を形成する。これによって、ボンダビリティが向上するほか、半導体発光素子の放熱性の改善も期待できる。また、このパッドを金バンプとして使用することもできるし、Auの代わりにAuSnバンプを形成することもできる。n側電極7上に同時に形成することもできる。
また、ワイヤボンディングのボンダビリティ向上、ボールボンダによる金バンプ形成時のダイシェア強度向上、フリップチップマウント等のためにp側電極4にパッド45を別途設けた場合、パッド45の膜厚は、特に限定されるものではなく、例えば100nmから5000nmの間で選ぶことができる。
図17は、本発明の第6実施例に係る半導体発光素子の構造を示す模式断面図である。図1と同様の構成要素に関しては、同一の符号を付して詳細な説明を省略する。図1と異なる点は、第1金属膜5と第2金属膜6の間に第3金属膜9を追加した点である。
第1金属膜5と第2金属膜6の間には、第2金属膜6が第1金属膜5へ拡散または反応するのを防ぐ目的で、銀と反応しない、または銀に積極的に拡散しない、第1金属膜5と第2金属膜6と電気的に接触している第3金属膜9を設けてもよい。第3金属膜9の材料としては、拡散防止層として使用可能な高融点金属、例えば、バナジウム(V)、クロム(Cr)、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、ニオブ(Nb)、モリブデン(Mo)、ルテニウム(Ru)、ロジウム(Rh)、タンタル(Ta)、タングステン(W)、レニウム(Re)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)などの単層膜または積層膜が挙げられる。
さらに、好ましくは、多少第1金属膜5に拡散しても問題がないように、仕事関数が高く、p−GaNコンタクト層とオーミック性が得られやすい金属として、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、ロジウム(Rh)、タングステン(W)、レニウム(Re)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)が挙げられる。第3金属膜9の膜厚は、単層膜の場合は膜状態を保てる5nmから200nmの範囲であることが好ましい。積層膜の場合は、特に限定されるものではなく、例えば、10nmから10000nmの間で選ぶことができる。
図18は、本発明の半導体発光素子を用いた半導体発光装置の断面模式図である。
本発明の半導体発光装置は、第1実施例における図1の半導体発光素子100に蛍光体を組み合わせた白色LEDである。
即ち、図18に示すようにセラミック等からなる容器22の内面に反射膜23が設けられており、反射膜23は容器22の内側面と底面に分離して設けられている。反射膜23は、例えばアルミニウム等からなるものである。このうち容器22の底部に設けられた反射膜23の上に、図1に示した半導体発光素子100がサブマウント24を介して設置されている。半導体発光素子100にはボールボンダによって金バンプ25が形成され、サブマウント24に固定されている。金バンプ25を用いずに、直接サブマウント24へ固定してもよい。
これら第1実施例における半導体発光素子100、サブマウント24、反射膜23の固定には、接着剤による接着や半田等を用いることが可能である。サブマウント24の半導体発光素子側の表面には、半導体発光素子100のp側電極4とn側電極7が絶縁されるようにパターニングされた電極が形成されており、それぞれ容器22側に設けられた図示しない電極に対してボンディングワイヤ26により接続されている。この接続は、内側面の反射膜23と底面の反射膜23との間の部分において行われている。また、半導体発光素子100やボンディングワイヤ26を覆うように赤色蛍光体を含む第1蛍光体層211が形成されており、この蛍光体層の上には青色、緑色或いは黄色の蛍光体を含む第2蛍光体層212が形成されている。この蛍光体層上にはシリコン樹脂からなる蓋部27が設けられている。
第1蛍光体層211は、樹脂及びこの樹脂中に分散された赤色蛍光体を含む。赤色蛍光体としては、例えばY23、YVO4、Y2(P,V)O4等を母材として用いることができ、これに3価のEu(Eu3+)を付活物質として含ませる。即ち、Y23:Eu3+、YVO4:Eu3+等を赤色蛍光体として用いることができる。Eu3+の濃度はモル濃度で1%〜10%である。赤色蛍光体の母材としてはY23、YVO4の他にLaOSやY2(P, V)O4等を用いることができる。Eu3+の他にMn4+等を利用することも可能である。特に、YVO4母体に3価のEuとともに少量のBiを添加することにより380nmの吸収が増大するので、さらに発光効率を高くすることができる。また、樹脂としては、シリコン樹脂等を用いることができる。
また、第2蛍光体層212は、樹脂及びこの樹脂中に分散された青色、緑色或いは黄色の蛍光体を含む。青色蛍光体と緑色蛍光体を組み合わせて用いてもよいし、青色蛍光体と黄色蛍光体を組み合わせたり、青色蛍光体、緑色蛍光体、及び黄色蛍光体を組み合わせて用いてもよい。青色蛍光体としては、例えば(Sr, Ca)10(PO46Cl2:Eu2+やBaMg2Al1627:Eu2+等を用いることができる。緑色蛍光体としては、例えば3価のTbを発光中心とするY2SiO5:Ce3+, Tb3+を用いることができる。CeイオンからTbイオンへエネルギーが伝達されることにより励起効率が向上する。また、緑色蛍光体としてSr4Al1425:Eu2+等を用いることができる。黄色蛍光体としては、例えばY3Al5:Ce3+等を用いることができる。また、樹脂として、シリコン樹脂等を用いることができる。特に、3価のTbは視感度が最大となる550nm付近に鋭い発光を示すので、3価のEuの鋭い赤色発光と組み合わせると発光効率が著しく向上する。
本実施例の半導体発光装置によれば、第1実施例にかかる半導体発光素子100から発生した380nmの紫外光は、半導体発光素子100の基板側に放出され、反射膜23における反射をも利用することにより、各蛍光体層に含まれる上記蛍光体を効率よく励起することができる。例えば、第1蛍光体層211に含まれる3価のEu等を発光中心とする上記蛍光体は、620nm付近の波長分布の狭い光に変換され、赤色可視光を効率よく得ることが可能である。また、第2蛍光体層212に含まれる青色、緑色、黄色の蛍光体が効率よく励起され、青色、緑色、黄色の可視光を効率よく得ることができる。これらの混色として白色光やその他様々な色の光を高効率でかつ演色性よく得ることが可能である
次に、本実施例にかかる半導体発光装置の製造方法について説明する。図18の半導体発光素子100を作製する工程は、例えば第1実施例の工程と同様である。
まず、容器22の内面に反射膜23となる金属膜を、例えばスパッタリング法により形成し、この金属膜をパターニングして容器22の内側面と底面にそれぞれ反射膜23を残す。次に、第1実施例で作製された半導体発光素子100にボールボンダによって金バンプ25を形成し、p側電極4用とn側電極7用にパターニングされた電極を持つサブマウント24上に固定し、このサブマウント24を容器22の底面の反射膜23上に設置して固定する。これらの固定には接着剤による接着や半田等を用いることが可能である。また、ボールボンダによる金バンプ25を用いずに半導体発光素子100をサブマウント24上に直接固定することもできる。
次に、サブマウント24上の図示しないn側電極及びp側電極をそれぞれ容器22側に設けられた図示しない電極に対してボンディングワイヤ26により接続する。さらに、第1実施例で作製した半導体発光素子100やボンディングワイヤ26を覆うように赤色蛍光体を含む第1蛍光体層211を形成し、この第1蛍光体層211上に青色、緑色或いは黄色の蛍光体を含む第2蛍光体層212を形成する。蛍光体層のそれぞれの形成方法は、各蛍光体を樹脂原料混合液に分散させたものを滴下し、さらに熱処理を行うことにより熱重合させて樹脂を硬化させる。なお、各蛍光体を含有する樹脂原料混合液を滴下してしばらく放置した後に硬化させることにより、各蛍光体の微粒子が沈降し、第1、第2蛍光体層211、212の下層に各蛍光体の微粒子を偏在させることができ、各蛍光体の発光効率を適宜制御することが可能である。その後、蛍光体層上に蓋部27を設け、本実施例にかかる白色LEDが作製される。
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれらに限定されるものではない。半導体発光素子を構成する、半導体多層膜、金属膜、誘電体膜など各要素の形状、サイズ、材質、配置関係などに関して、また結晶成長プロセスに関して当業者が各種の変更を加えたものであっても、本発明の要旨を有する限りにおいて本発明の範囲に包含される。また、上記具体例に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、具体例に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる具体例にわたる構成要素を適宜組み合わせてもよい。
なお、本明細書において「窒化物半導体」とは、BInAlGa1−x−y−zN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z≦1)なる化学式において組成比x,y及びzをそれぞれの範囲内で変化させたすべての組成の半導体を含むものとする。またさらに、上記化学式において、N(窒素)以外のV族元素もさらに含むものや、導電型などを制御するために添加される各種のドーパントのいずれかをさらに含むものも、「窒化物半導体」に含まれるものとする。
本発明の第1実施例に係る半導体発光素子の構造を示す模式断面図および模式平面図である。 図1に示す半導体発光素子の製造工程の一部を示す、工程断面図である。 図1に示す半導体発光素子の製造工程の一部を示す、工程断面図である。 本発明の半導体発光素子の表面形状を説明するための模式平面図である。 本発明の半導体発光素子の別の表面形状を説明するための模式平面図である。 p側電極とn側電極の構成を示す模式断面図である。 比較例に係る半導体発光素子の構造を示す模式断面図および模式辺メンズである。 本発明の第2実施例に係る半導体発光素子の構造を示す模式断面図である。 本発明の第2実施例に係る半導体発光素子の製造工程の一部を示す、工程断面図である。 本発明の第2実施例に係る半導体発光素子の製造工程の一部を示す、工程断面図である。 本発明の第3実施例に係る半導体発光素子の構造を示す模式断面図である。 本発明の第3実施例に係る半導体発光素子の製造工程の一部を示す、工程断面図である。 本発明の第3実施例に係る半導体発光素子の製造工程の一部を示す、工程断面図である。 本発明の第4実施例に係る半導体発光素子の構造を示す模式断面図である。 本発明の第4実施例に係る半導体発光素子の製造工程の一部を示す、工程断面図である。 第5実施例に係る半導体発光素子の構造を示す模式断面図である。 本発明の第6実施例に係る半導体発光素子の構造を示す模式断面図である。 本発明に係る半導体発光素子を用いた半導体発光装置の構造を示す模式断面図である。
符号の説明
1 n型半導体層、2 p型半導体層、3 発光層、4 p側電極、5 第1金属膜、51 第1透明電極、6 第2金属膜、7 n側電極、71 第4金属膜、72 第5金属膜、711 第2透明電極、45、75 パッド、9 第3金属膜、10 基板、21 蛍光体層、22 容器、23 反射膜、24 サブマウント、25 金バンプ、26 ボンディングワイヤ、27 蓋部

Claims (8)

  1. 第1の半導体層と、第2の半導体層と、前記第1の半導体層と前記第2の半導体層との間に設けられた発光層と、を有する積層体と、
    前記積層体の第1の主面上に設けられ前記第1の半導体層に接続された第1の電極と、
    前記積層体の前記第1の主面上に設けられ前記第2の半導体層に接続された第2の電極と、
    を備え、
    前記第1の電極は、
    前記第1の半導体層の上に設けられた第1の金属膜を含む第1の領域と、
    前記第1の半導体層の上に設けられ前記発光層から放出される光に対する反射率が前記第1の金属膜よりも高く且つ前記第1の半導体層に対するコンタクト抵抗が前記第1の金属膜よりも高い第2の金属膜を含む第2の領域と、
    を有することを特徴とする半導体発光素子。
  2. 前記第1の電極のうちで、前記第2の電極と対向する部分が前記第1の領域とされたことを特徴とする請求項1記載の半導体発光素子。
  3. 前記第2の電極は、前記第2の半導体層に接触し前記第2の金属膜と同一の金属からなる第3の金属膜を有することを特徴とする請求項1または2に記載の半導体発光素子。
  4. 前記第1の半導体層と前記第2の金属膜との間に設けられた透明導電膜をさらに備えたことを特徴とする請求項1〜3のいずれか1つに記載の半導体発光素子。
  5. 前記積層体は、前記第1の主面に対向する第2の主面の側にサファイアからなる基板を有することを特徴とする請求項1〜4のいずれか1つに記載の半導体発光素子。
  6. 前記第1の半導体層と前記発光層と前記第2の半導体層は、単結晶の窒化アルミニウム層を介して前記基板の上に形成されていることを特徴とする請求項5記載の半導体発光素子。
  7. 前記窒化アルミニウム層の前記基板の側には、炭素の濃度が相対的に高い部分が設けられていることを特徴とする請求項6記載の半導体発光素子。
  8. 基板の上に、第1の半導体層、発光層及び第2の半導体層を積層する工程と、
    前記第2の半導体層と前記発光層の一部を除去して前記第1の半導体層を露出させる工程と、
    前記露出した前記第1の半導体層の第1の領域に、第1の金属膜を形成する工程と、
    前記露出した前記第1の半導体層の前記第1の領域に隣接する第2の領域と、前記第2の半導体層の上と、に前記発光層から放出される光に対する反射率が前記第1の金属膜よりも高く前記第1の半導体層に対するコンタクト抵抗が前記第1の金属膜よりも高い第2の金属膜を形成する工程と、
    を備えたことを特徴とする半導体発光素子の製造方法。
JP2007215597A 2007-08-22 2007-08-22 半導体発光素子及びその製造方法 Pending JP2009049267A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007215597A JP2009049267A (ja) 2007-08-22 2007-08-22 半導体発光素子及びその製造方法
US12/195,580 US7902565B2 (en) 2007-08-22 2008-08-21 Semiconductor light emitting device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007215597A JP2009049267A (ja) 2007-08-22 2007-08-22 半導体発光素子及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009049267A true JP2009049267A (ja) 2009-03-05

Family

ID=40406005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007215597A Pending JP2009049267A (ja) 2007-08-22 2007-08-22 半導体発光素子及びその製造方法

Country Status (2)

Country Link
US (1) US7902565B2 (ja)
JP (1) JP2009049267A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287680A (ja) * 2009-06-10 2010-12-24 Mitsubishi Chemicals Corp 発光装置
WO2012005252A1 (ja) * 2010-07-09 2012-01-12 昭和電工株式会社 半導体発光素子およびランプ、電子機器、機械装置
JP2012089754A (ja) * 2010-10-21 2012-05-10 Uv Craftory Co Ltd 窒化物半導体紫外線発光素子
WO2012127660A1 (ja) * 2011-03-23 2012-09-27 創光科学株式会社 窒化物半導体紫外線発光素子
WO2012144046A1 (ja) * 2011-04-21 2012-10-26 創光科学株式会社 窒化物半導体紫外線発光素子
JP2013506976A (ja) * 2009-09-30 2013-02-28 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス部品
KR101373765B1 (ko) * 2011-12-21 2014-03-13 주식회사 세미콘라이트 반도체 발광소자
US8674392B2 (en) 2010-02-26 2014-03-18 Sharp Kabushiki Kaisha Light-emitting device
JP5450625B2 (ja) * 2009-07-02 2014-03-26 シャープ株式会社 発光装置
JP2014063862A (ja) * 2012-09-20 2014-04-10 Toshiba Corp 半導体装置及びその製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5305790B2 (ja) * 2008-08-28 2013-10-02 株式会社東芝 半導体発光素子
CN101752477A (zh) * 2008-11-28 2010-06-23 清华大学 发光二极管
US20100327300A1 (en) * 2009-06-25 2010-12-30 Koninklijke Philips Electronics N.V. Contact for a semiconductor light emitting device
US8076682B2 (en) * 2009-07-21 2011-12-13 Koninklijke Philips Electronics N.V. Contact for a semiconductor light emitting device
WO2011027418A1 (ja) 2009-09-01 2011-03-10 株式会社 東芝 半導体発光素子及び半導体発光装置
US9000469B2 (en) * 2010-12-08 2015-04-07 Nichia Corporation Nitride group semiconductor light emitting device
TWI453968B (zh) * 2011-05-20 2014-09-21 Huga Optotech Inc 半導體發光結構
KR20180074198A (ko) 2016-12-23 2018-07-03 서울바이오시스 주식회사 반도체 발광 소자
JP6824501B2 (ja) * 2017-02-08 2021-02-03 ウシオ電機株式会社 半導体発光素子
US10804494B2 (en) 2017-11-10 2020-10-13 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display device, display panel and manufacturing method thereof
CN107994128B (zh) * 2017-11-10 2020-01-03 武汉华星光电半导体显示技术有限公司 显示装置、显示面板及其制作方法
JP7068577B2 (ja) * 2018-03-28 2022-05-17 日亜化学工業株式会社 窒化物半導体発光素子

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031588A (ja) * 1998-07-08 2000-01-28 Toshiba Corp 半導体素子
JP2003110140A (ja) * 2001-09-28 2003-04-11 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2004179347A (ja) * 2002-11-26 2004-06-24 Matsushita Electric Works Ltd 半導体発光素子
JP2006041403A (ja) * 2004-07-29 2006-02-09 Nichia Chem Ind Ltd 半導体発光素子

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2270199B (en) * 1992-08-25 1995-05-10 Mitsubishi Cable Ind Ltd Semiconductor light emitting element
KR0160684B1 (ko) * 1995-03-23 1999-02-01 김광호 표면광 레이저
JP3794876B2 (ja) * 1998-09-09 2006-07-12 松下電器産業株式会社 半導体装置の製造方法
JP2000252230A (ja) * 1998-12-28 2000-09-14 Sanyo Electric Co Ltd 半導体素子およびその製造方法
US6693352B1 (en) * 2000-06-05 2004-02-17 Emitronix Inc. Contact structure for group III-V semiconductor devices and method of producing the same
JP3866540B2 (ja) 2001-07-06 2007-01-10 株式会社東芝 窒化物半導体素子およびその製造方法
TW518771B (en) * 2001-09-13 2003-01-21 United Epitaxy Co Ltd LED and the manufacturing method thereof
TW513820B (en) * 2001-12-26 2002-12-11 United Epitaxy Co Ltd Light emitting diode and its manufacturing method
TW578318B (en) * 2002-12-31 2004-03-01 United Epitaxy Co Ltd Light emitting diode and method of making the same
KR100576849B1 (ko) * 2003-09-19 2006-05-10 삼성전기주식회사 발광소자 및 그 제조방법
US20050156183A1 (en) * 2003-10-06 2005-07-21 Tzong-Liang Tsai Light-emitting device having reflecting layer formed under electrode
JP2005116794A (ja) 2003-10-08 2005-04-28 Mitsubishi Cable Ind Ltd 窒化物半導体発光素子
KR100799857B1 (ko) 2003-10-27 2008-01-31 삼성전기주식회사 전극 구조체 및 이를 구비하는 반도체 발광 소자
KR100647278B1 (ko) * 2003-10-27 2006-11-17 삼성전자주식회사 III - V 족 GaN 계 화합물 반도체 및 이에적용되는 p-형 전극
KR100586948B1 (ko) * 2004-01-19 2006-06-07 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
US7615798B2 (en) * 2004-03-29 2009-11-10 Nichia Corporation Semiconductor light emitting device having an electrode made of a conductive oxide
TWI308397B (en) * 2004-06-28 2009-04-01 Epistar Corp Flip-chip light emitting diode and fabricating method thereof
TWM266551U (en) * 2004-11-23 2005-06-01 Super Nova Optoelectronics Cor GaN LED
JP4653671B2 (ja) 2005-03-14 2011-03-16 株式会社東芝 発光装置
US7476912B2 (en) * 2006-04-24 2009-01-13 Formosa Epitaxy Incorporation Multi-directional light scattering LED and manufacturing method thereof
TWI344709B (en) * 2007-06-14 2011-07-01 Epistar Corp Light emitting device
JP5305790B2 (ja) * 2008-08-28 2013-10-02 株式会社東芝 半導体発光素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031588A (ja) * 1998-07-08 2000-01-28 Toshiba Corp 半導体素子
JP2003110140A (ja) * 2001-09-28 2003-04-11 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2004179347A (ja) * 2002-11-26 2004-06-24 Matsushita Electric Works Ltd 半導体発光素子
JP2006041403A (ja) * 2004-07-29 2006-02-09 Nichia Chem Ind Ltd 半導体発光素子

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287680A (ja) * 2009-06-10 2010-12-24 Mitsubishi Chemicals Corp 発光装置
US8928005B2 (en) 2009-07-02 2015-01-06 Sharp Kabushiki Kaisha Light-emitting device
JP5450625B2 (ja) * 2009-07-02 2014-03-26 シャープ株式会社 発光装置
US8853732B2 (en) 2009-09-30 2014-10-07 Osram Opto Semiconductors Gmbh Optoelectronic component
JP2013506976A (ja) * 2009-09-30 2013-02-28 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス部品
US8674392B2 (en) 2010-02-26 2014-03-18 Sharp Kabushiki Kaisha Light-emitting device
US8835966B2 (en) 2010-07-09 2014-09-16 Toyoda Gosei Co., Ltd. Semiconductor light-emitting element, lamp, electronic device and machine
WO2012005252A1 (ja) * 2010-07-09 2012-01-12 昭和電工株式会社 半導体発光素子およびランプ、電子機器、機械装置
JP2012089754A (ja) * 2010-10-21 2012-05-10 Uv Craftory Co Ltd 窒化物半導体紫外線発光素子
WO2012127660A1 (ja) * 2011-03-23 2012-09-27 創光科学株式会社 窒化物半導体紫外線発光素子
JP5715686B2 (ja) * 2011-03-23 2015-05-13 創光科学株式会社 窒化物半導体紫外線発光素子
JPWO2012144046A1 (ja) * 2011-04-21 2014-07-28 創光科学株式会社 窒化物半導体紫外線発光素子
WO2012144046A1 (ja) * 2011-04-21 2012-10-26 創光科学株式会社 窒化物半導体紫外線発光素子
KR101373765B1 (ko) * 2011-12-21 2014-03-13 주식회사 세미콘라이트 반도체 발광소자
JP2014063862A (ja) * 2012-09-20 2014-04-10 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US7902565B2 (en) 2011-03-08
US20090057707A1 (en) 2009-03-05

Similar Documents

Publication Publication Date Title
JP5325506B2 (ja) 半導体発光素子及びその製造方法
JP5305790B2 (ja) 半導体発光素子
JP5139519B2 (ja) 半導体発光素子及び半導体発光装置
JP5139005B2 (ja) 半導体発光素子及び半導体発光装置
JP2009049267A (ja) 半導体発光素子及びその製造方法
JP5191837B2 (ja) 半導体発光素子及び半導体発光装置
JP5334601B2 (ja) 半導体発光ダイオード素子及び半導体発光装置
JP4940363B1 (ja) 半導体発光素子及び半導体発光装置
JP4572597B2 (ja) 窒化物半導体素子
JP5514283B2 (ja) 半導体発光素子及び半導体発光装置
JP5608762B2 (ja) 半導体発光素子
JP5581427B2 (ja) 半導体発光ダイオード素子及び半導体発光装置
JP5851001B2 (ja) 半導体発光素子
JP5319820B2 (ja) 半導体発光ダイオード素子及び半導体発光装置
JP5886899B2 (ja) 半導体発光素子及び半導体発光装置
JP5563031B2 (ja) 半導体発光素子及び半導体発光装置
JP5372220B2 (ja) 半導体発光素子及び半導体発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120229

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120426

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130221