JP2008535246A - Ｐｍｏｓ素子電極としての添加物含有導電性金属酸化物 - Google Patents

Abstract

大きい仕事関数を持つｐ−ＭＯＳ素子（１０）の金属電極を形成する方法が提供される。一の実施形態では、金属電極（１３）を形成する方法が提供され、本方法は、露出表面を持つ高ｋ誘電体積層構造（１２）を形成する工程と、高ｋ誘電体積層構造の露出表面を、ＲｕＯ_ｘ，ＩｒＯ_ｘ，ＲｅＯ_ｘ，ＭｏＯ_ｘ，ＷＯ_ｘ，ＶＯ_ｘ，及びＰｄＯ_ｘから成るグループから選択される金属酸化物の蒸気に接触させる工程と、そして誘電体積層構造（１２）の露出表面を、ＳｉＯ_２，Ａｌ_２Ｏ_３，ＨｆＯ_２，ＺｒＯ_２，ＭｇＯ，ＳｒＯ，ＢａＯ，Ｙ_２Ｏ_３，Ｌａ_２Ｏ_３，及びＴｉＯ_２から成るグループから選択される添加物の蒸気に接触させる工程と、を含み、このようにして、誘電体積層構造（１２）の露出表面を、金属酸化物の蒸気に、かつ添加物の蒸気に接触させることにより電極（１３）を形成し、そして添加物は約１原子量％〜約５０原子量％だけ電極（１３）に含まれる。

Description

本発明は高ｋ誘電体素子に関する。詳細には、本発明は高ｋ誘電体ゲート積層構造及び積層構造と一緒に使用される金属電極を有するＣＭＯＳ素子に関する。

ムーアの法則に従って設計者は、トランジスタのサイズを縮小しようとし続ける。トランジスタが益々小さくなるに伴って、ゲート誘電体層も益々薄くなっている。ゲート誘電体層の膜厚が減少し続けると、技術的な問題が発生する。ゲートの二酸化シリコン誘電体層を流れるリーク電流は、当該誘電体層の膜厚の減少とともに指数関数的に増加する。将来世代に関して提案されるゲート寸法では、誘電体層を非常に薄くする必要があり、従って誘電体層が理想的な「オン」状態及び「オフ」状態から外れるような膜厚になる恐れがある。それどころか、リーク電流によって電力効率が低下する、または「リークの多い」オフ状態が生じる恐れがある。この困難な課題は将来世代のトランジスタへの継承を行なうために解決する必要がある。

提案されている一の別の解決手段として、二酸化シリコンの代わりに高ｋ材料をゲート誘電体層として使用する。高ｋとは高誘電率を指し、材料が材料内部での減分極電界の発生を抑制する能力の指標を表わす。異なる材料は異なる誘電率を持つ。高ｋ材料は、種々の材料の中でもとりわけ、二酸化ハフニウム（ＨｆＯ_２）、二酸化ジルコニウム（ＺｒＯ_２）、及び二酸化チタン（ＴｉＯ_２）のような酸素化合物を含み、かつ二酸化シリコンの値３．９を超える誘電率を持つ。

しかしながら、二酸化シリコン以外の材料を誘電体材料として使用することにより、トランジスタ構造の他の要素に影響が及ぶ。例えば、電極は普通、二酸化シリコン誘電体積層構造に使用されるドープトポリシリコンによって形成される。しかしながら、ドープトポリシリコンは高ｋ誘電体材料と一緒では良好に機能しないことが判明している。例えば、ゲート誘電体構造の二酸化ハフニウム材料と一緒に使用する場合、ドープトポリシリコン電極は仕事関数の利点を活かせなくなる。

従って、ドープトポリシリコン以外の材料をゲート電極として、高ｋ誘電体材料とともに使用することが提案されている。電極として使用するように提案されているこのような種類の材料の一つに導電性金属酸化物がある。しかしながら、導電性金属酸化物を電極材料として使用すると幾つかの新規の困難な課題が生じる。まず、選択材料は或る温度範囲に渡って安定する必要がある。実際、既存の導電性金属酸化物は高ｋ誘電体と組み合わせて電極として使用するには不十分であることが判明している、というのは、導電性金属酸化物はアニールすると劣化するからである。導電性金属酸化物材料は高温で解離し、昇華し、そして劣化し易かった。これによって、当該材料の電気的特性、または当該材料下の誘電体膜の構造に変化が生じ、この変化によって素子の電気的性能が低下する。更に、有用な導電性金属酸化物材料は許容できる仕事関数を実現する必要がある。しかしながら、所望の仕事関数は、ｐ−ＭＯＳ素子電極またはｎ−ＭＯＳ素子電極のいずれが望ましいかによって変わり得る。前者のｐ−ＭＯＳ素子電極の場合には普通、仕事関数値が大きい必要があり、そして後者のｎ−ＭＯＳ素子電極の場合には仕事関数値が小さい必要がある。

従って、新規材料、及びｐ−ＭＯＳ素子電極として高ｋ誘電体層と一緒に使用されるようにこれらの材料を適用する方法を見付け出すことが望ましい。所望のプロセス及び材料は、ゲート誘電体層の高ｋ材料と組み合わされて実効的に大きい仕事関数を実現する必要がある。或る温度範囲に渡って良好に機能するｐ−ＭＯＳ素子電極を開発することも望まれる。更に、これらの材料及び方法を開発して、集積回路製造において使用される現在の処理技術での使用に適するようにすることが望ましい。本発明は、これらの要求の内の一つ以上を満たすことができる。更に、本発明の他の所望の機能及び特徴は、本発明に関する以下の詳細な説明、及び添付の請求項から、添付の図及び本発明に関するこの背景説明を参照することにより明らかになる。

以下に、本発明について次の図を参照しながら説明することとし、これらの図では、同様の参照番号は同様の構成要素を指す。
本発明に関する以下の詳細な説明は本質的に単なる例示に過ぎず、本発明または本発明の適用形態及び使用を制限するものではない。更に、本発明は、本発明に関連して前に示した背景説明に提示される、または本発明に関する以下の詳細な説明に提示されるいかなる理論の制約を受けるものでもない。

現時点では、電極が導電性金属酸化物及び金属酸化物と組み合わせて使用される添加物材料（ドーパント材料と表記する場合がある）を含む構成の電極を形成して高ｋ誘電体ゲート積層構造に使用することが考案されている。電極がｐ−ＭＯＳ素子電極用途のゲート電極を含むことが好ましい。好適な実施形態では、適切な導電性金属酸化物は、これらには制限されないが、ＲｕＯ_ｘ，ＩｒＯ_ｘ，ＲｅＯ_ｘ，ＭｏＯ_ｘ，ＷＯ_ｘ，ＶＯ_ｘ，及びＰｄＯ_ｘから成るグループを含む。この技術分野の当業者であれば、導電性金属酸化物が、元素の化学量論組成の変化を可能にする化学式で表わされていることが理解できるであろう。ｘは１未満の実数とすることができ、そして異なる化合物におけるｘの値は変わり得る。金属酸化物と組み合わせて使用することができる添加物は、これらには制限されないが、ＳｉＯ_２，Ａｌ_２Ｏ_３，ＨｆＯ_２，ＺｒＯ_２，ＭｇＯ，ＳｒＯ，ＢａＯ，Ｙ_２Ｏ_３，Ｌａ_２Ｏ_３，ＴｉＯ_２から成るグループから選択されることが好ましい。更に、添加物は金属酸化物と組み合わせて、約１原子量％〜５０原子量％だけ金属酸化物に含有させることが好ましい。更に好適には、添加物は金属酸化物に約５原子量％〜２０原子量％だけ含有させることが好ましい。

次に、図１を参照すると、ＭＯＳ型構造が例示され、ＭＯＳ型構造は本発明の一の実施形態に従って形成することができる。ＭＯＳトランジスタ１０はソース１１と、誘電体積層構造１２と、ゲート電極１３と、そしてドレイン１４と、を含む。下地ベース層１５も構造に含まれる。ゲート電極１３は前に説明したように、導電性金属酸化物及び添加物を含む。この技術分野の当業者であれば、他の構造を基本ＭＯＳ構造に設けることもできることが理解できるであろう。ＭＯＳ型構造は通常、ゲートコンタクトを含み、ゲートコンタクトに電位が付与されると電界が半導体チャネル内に形成され、これにより電流がソース領域とドレイン領域との間に流れる。

誘電体積層構造１２は単一層として示されているが、当該積層構造は、誘電体積層構造として機能する一つよりも多くの材料、及び／又は材料層を含むことができる。誘電体積層構造１２は高ｋ誘電体積層構造であることが好ましく、そして本開示における電極は高ｋ誘電体材料を含む用途のために設計される。更に、誘電体積層構造１２はＨｆＯ_２またはＺｒＯ_２を含むことが好ましい。本明細書において使用するように、「高ｋ（ｈｉｇｈ ｋ）」または「高ｋ誘電体材料」という用語は、約３．９よりも大きいｋ値を有する誘電体材料を指す。このような高ｋ誘電体材料は、例えば酸化ハフニウム、酸化ジルコニウム、酸化チタン、酸化アルミニウム、及び他の金属酸化物を含む。一般的に、高ｋ誘電体材料は、２元酸化物、３元酸化物、及びこれよりも多い元数の酸化物である材料、及び約２０以上のｋ値を有する全ての強誘電体材料を包含する。更に、高ｋ誘電体材料は、ハフニウムシリケート、他のシリケート、酸窒化シリコンハフニウム、及び他の酸窒化物を含む。誘電体積層構造１２を形成することにより、露出表面が形成され、この露出表面に電極１３が形成される。

ベース層１５はシリコン層を含むことができる。このような実施形態では、ベース層１５はシリコン系半導体の作製に使用されるシリコン基板である。別の構成として、ベース層１５はシリコンオンインシュレータ材料（ＳＯＩ）を含むことができる。図１に示す半導体構造を形成する利用可能な方法は通常、ベース層１５の作製から始まる。ベース層の作製は、半導体分野で使用される公知の手順のいずれかにより行なうことができる。基板はｐ型ドーピング元素のようなドーパントを含むこともできる。ベース層１５を作製することにより、別の材料層、この場合は、高ｋ誘電体積層構造１２が堆積することになる基板の露出表面を形成する。

電極１３は添加物を有する導電性金属酸化物の材料を含む。更に、導電性金属酸化物及び添加物の複合材料は最高約１０００℃の温度までほぼ安定状態を維持する。どのような理論にも制約されないとすると、添加物材料を使用することにより、金属と酸素との間の結合が強くなると考えられる。従って、添加物を使用することにより、導電性金属酸化物が高温で示す前に説明した劣化を最小に抑える。

更に、本明細書に説明する導電性金属酸化物及び添加物を使用することにより、仕事関数が大きい電極／誘電体複合材料が実現する。次に、図２を参照すると、仕事関数データを添加物の添加量の関数としてプロットされる様子が示される。ｘ軸に沿って、添加物が導電性金属酸化物に対する添加物の比として示される。図２では、ＳｉＯ_２をＭｏＯ_ｘに取り込んでいる。従って、図２はＳｉＯ_２の添加がＭｏＳｉ_ｘＯ_ｙの真空仕事関数に与える影響を示している。データは、ＳｉＯ_２添加物の量が増加すると、真空仕事関数が６．５ｅＶから約５．４ｅＶに減少することを示している。所望の高ｋ誘電体と組み合わせることにより、ＣＭＯＳ型素子のｐ−ＭＯＳ素子電極用途に適する仕事関数を持つゲート電極を形成することができる。

更に、電極の実施形態はＣＭＯＳ用途に望ましい温度範囲に渡って安定であることを示している。図３及び４は、種々の温度でアニールされたアンドープトＭｏＯ_ｘ及びドープトＭｏＯ_ｘのＸＰＳコアレベルスペクトルのプロットを比較した様子を示している。強度の指標であるＸＰＳ Ｍｏ−３ｄコアレベルスペクトルが任意単位で示される。図３では、スペクトルの変化を示すプロットは、種々の温度でのアンドープトＭｏＯ_ｘの物理的変化を示している。従って、例えば曲線３１は最初に堆積したＭｏＯ_ｘに対応する。曲線３２は、５３０℃でアニールされたアンドープトＭｏＯ_ｘのスペクトルを表わす。曲線３３は、７３０℃でアニールされたアンドープトＭｏＯ_ｘのスペクトルを表わし、そして曲線３４は、８５０℃でアニールされたアンドープトＭｏＯ_ｘのスペクトルを表わす。スペクトルは重ならないのでデータはアンドープトＭｏＯ_ｘが温度上昇とともに安定する訳ではないことを示すことに注目されたい。安定するのではなく、材料は温度上昇と共に物理的構成が変化する。更に、最初のＭｏＯ_ｘ材料から変化しているスペクトル曲線は、Ｍｏ^０，Ｍｏ^４＋，及びＭｏ^６＋の種々の構造に対応し、更にＭｏＯ_ｘの構造が、温度が変化する状況において劣化することを明瞭に示している。

それとは異なり、図４は、ここでも同じように上昇する種々の高温でアニールされた、図３に示すデータと同じ種類のデータを示しているが、この場合は、データはドープトＭｏＯ_ｘに関するデータである。この場合、材料はＳｉＯ_２添加物を有するＭｏＯ_ｘであったので、堆積直後はＭｏＳｉ_ｘＯ_ｙ材料となっている。図４では、曲線４１は９００℃の温度でアニールを行なったときのスペクトルを表わし、曲線４２は８００℃の温度、曲線４３は６００℃の温度でアニールを行なったときのスペクトルを表わし、そして曲線４４は堆積直後のスペクトルを表わす。この図では、各スペクトル曲線は元の材料のスペクトル曲線に重なる。これらの曲線は図３の曲線のように発散することはない。従って、上昇した温度では、図３において調査した温度範囲における現象と同様に、組成及び化学的状態は同じ状態を維持する。図４は、添加物材料を有するＭｏＯ_ｘは、当該材料の化学的完全性及び組成完全性を所望の温度範囲に渡って維持することを示している。

同様の挙動が、ＨｆＯ_２添加物と組み合わせたＭｏＯ_ｘにも観察されている。図５は、ＨｆＯ_２添加物と組み合わせたＭｏＯ_ｘに関する、図４と同じ種類のプロットを示している。高温での劣化を示す、図３のＭｏＯ_ｘのみを含む材料とは異なり、ＨｆＯ_２が添加されたＭｏＯ_ｘは安定性が格段に改善されている。図５のデータ曲線は堆積直後の材料のスペクトル（曲線５３）、８００℃でアニールされた材料のスペクトル（曲線５２）、及び９００℃でアニールされた材料のスペクトル（曲線５１）である。図４の場合と同じように、図５の曲線はほぼ重なっていることに注目されたい。従って、ＭｏＯ_ｘ／ＨｆＯ_２材料は更に、構造的完全性を所望の温度範囲に渡って実現する。

図２に参照しながら、添加物材料を導電性金属酸化物に添加することにより、材料がＣＭＯＳ用途に使用し得る大きい仕事関数を持つようになることを前に説明している。このデータから得られる別の結論は、導電性金属酸化物に含まれる添加物の量は制御可能な変数でもあるということである。添加物が相対的に多くなる、または少なくなるように添加物の添加を制御して所望の仕事関数を実現することができる。従って、仕事関数は、導電性金属酸化物に含まれる添加物の量によって調整することができる。図２は、真空仕事関数（ｙ軸）が、含まれる添加物の量（ｘ軸）によって変化するという意味での調整効果を示している。同様の傾向が、ＨｆＯ_２がドープされたＭｏＯ_ｘについても観察されている。次に、図６を参照すると、仕事関数データが添加物の関数として変化する様子を示すプロットが示される。図６では、ｘ軸は、ＨｆＯ_２添加物がＭｏＯ_ｘに添加される構成の材料に関するＨｆとＭｏとの比を示す。図６では、真空仕事関数は添加物の濃度とともに変化するので、真空仕事関数と添加物濃度との間には調整可能な関係があることが示される。従って、導電性金属酸化物及び添加物を含む電極を本発明の実施形態に従って形成することにより、設計者による仕事関数目標値選択の際のフレキシビリティが向上する。

導電性金属酸化物／添加物の組み合わせから成る金属電極は、電子ビーム蒸着法により形成することができる。しかしながら、他の物理蒸着法及び化学蒸着法を含む他の方法を使用して電極を堆積させる、そして／または形成することができる。使用可能なＰＶＤ法として、スパッタリング法及びパルスレーザ蒸着法を挙げることができる。スパッタリング法として、反応性スパッタリング法、同時スパッタリング法、または事前に組成調整された混合組成物を用いるシングルターゲット型スパッタリング法を挙げることができる。使用可能なＣＶＤ法として、有機金属化学蒸着法（ＭＯＣＶＤ）及び原子層堆積法（ＡＬＤ）を挙げることができる。電子ビーム蒸着法に関して、一の実施形態では、当該蒸着法は複数の蒸発源を用いてプロセスに使用する。この実施形態では、一つの蒸発源は天然金属用に設けられ、そして別の蒸発源は添加物用に設けられる。蒸着は分子酸素のような酸化剤が存在する状態で行なって、添加物が添加されたホスト金属酸化物が形成されるようにする。実験に用いる蒸着法は、例えばこの手順に従って行なわれた。各蒸発源（ホスト金属及び添加物）からの蒸気の流束が、酸素が存在する状態で混合して一つの堆積膜が形成される。他の蒸着法では、ホスト金属酸化物及び添加物を混合して単一のインゴットまたは単一の蒸発源として、処理蒸着法において単一の蒸発源が使用されるようにする。電子ビーム蒸着法は通常、均一な被覆膜をサンプル表面に形成するための好適な方法である。電子ビーム蒸着法は更に、この蒸着法が側面に被覆膜をほとんど形成することがないので有用である。従って、金属電極の形成方法は集積回路の形成方法にも使用することができる。

一の実施形態では、半導体電極を形成する方法は、露出表面を有する高ｋ誘電体積層構造を形成する工程を含む。次に、電極を搭載することが望ましい露出表面がホスト金属酸化物の金属蒸気に、添加物の蒸気に、そして分子酸素のような酸化剤の蒸気に曝される。このようにして、露出表面と蒸気とが接触して電極が形成される／堆積する。この技術分野では公知のことであるが、時間、温度、酸素分圧、及び電子ビーム強度のような制御変数を変えて所望の電極構造を得る。従って、例えば添加物蒸発源に衝突するときの電子ビーム強度を制御して所望濃度の添加物を含む電極を形成することができる。

酸素分圧は、ホスト金属酸化物の所望の化学特性が得られるように制御することもできる。好適には、分子酸素の圧力は、ＭｏＳｉ_ｘＯ_ｙ及びＭｏＨｆ_ｘＯ_ｙを形成するために１０^−５Ｔｏｒｒ〜１０^−７Ｔｏｒｒとし、更に好適には、分子酸素の圧力を約１０^−６Ｔｏｒｒとして、所望の４価の化学状態をとるＭｏが形成されるようにする。

温度は別の変数であり、この変数を制御することにより所望の電極を高ｋ誘電体の上に形成することができる。好適には、ウェハ温度は室温〜８００℃の範囲であり、更に好適には、ウェハ温度は２００℃〜５００℃の範囲である。

本発明の別の実施形態によれば、半導体電極を形成する方法は、露出表面を有する高ｋ誘電体積層構造を形成する工程を含む。次に、電極を搭載することが望ましい露出表面がホスト金属酸化物及び添加物の蒸気に曝される。この方法では、露出表面と蒸気とが接触して電極が形成される／堆積する。この技術分野では公知のことであるが、時間、温度、及び電子ビーム強度のような制御変数を変えて所望の電極構造を得る。従って、例えば添加物蒸発源に衝突するときの電子ビーム強度を制御して所望濃度の添加物を含む電極を形成することができる。

ホスト金属酸化物及び添加物を、これまでの例示としての実施形態において提示されるように均一に混合する他に、添加物は、ホスト金属酸化物に積層法を用いて導入することもできる。これは、ホスト金属酸化物及び添加物材料を電極／形成堆積の間に連続堆積することにより行なわれる。各ホスト金属酸化物層及び添加物層の膜厚比は、ホスト金属酸化物及び添加物の所望の化学量論比に近付ける必要がある。例えば、９０％のＭｏＯ_ｘ及び１０％のＳｉＯ_２を有するＭｏＳｉ_ｘＯ_ｙの場合、積層構造のＭｏＯ_ｘ及びＳｉＯ_２の膜厚比は９：１に近付ける必要がある。この構成は、例えばＰＶＤまたはＡＬＤを使用して、ＭｏＯ_ｘ及びＳｉＯ_２を、１オングストロームのＳｉＯ_２を９オングストロームのＭｏＯ_ｘを堆積させるたびに堆積させる形で、交互に堆積させることにより得られる。この積層構造の各膜厚の選択は、２つの膜厚の比が化学量論比に近い限り、さほど重要ではないが、ホスト金属酸化物の膜厚を、添加物がホスト材料から極めて近い距離に位置するように十分に薄くすることが好ましい。

金属酸化物層／添加物から成る材料層を高ｋ層の上に形成したサンプルを示す顕微鏡写真を図７に示す。２０ｎｍの分解能を示すこの顕微鏡写真は、シリコンベース層７１、ＨｆＯ_２層７２、及びＭｏＳｉ_ｘＯ_ｙ層７３を示している。この材料は、ＩＣ製造では普通に使用される形成ガスの中で、４５０℃でアニール処理されている。図７は、高ｋ層７２と電極層７３との間のクリーンかつ明瞭な界面を示している。電極層７３には、金属酸化物のみが当該層に使用されるとした場合に予測されるように、ピンホールまたは他の物理的劣化構造は全く観察されない。

材料が特定の化学名または化学式によって示される場合、材料は、化学名によって特定される化学式であって、化学量論的に正確な係数を含む化学式に対して非化学量論組成を持つ不定比化合物を含むことができる。従って、例えば二酸化ハフニウムは、化学量論的に正確な組成の化学式ＨｆＯ_２だけでなく、ｘまたはｙのいずれかが、それぞれ１及び２から或る量だけ変化する化学式Ｈｆ_ｘＯ_ｙの両方を含むことができる。

一の実施形態では、金属電極を形成する方法が提供され、本方法では、露出表面を持つ高ｋ誘電体積層構造を形成し、ｘ，ｙ，ｚ，ａ，ｂ，及びｃの各々を実数とする場合に、高ｋ誘電体積層構造の露出表面を、ＲｕＯ_ｘ，ＩｒＯ_ｙ，ＲｅＯ_ｚ，ＭｏＯ_ａ，ＷＯ_ｂ，ＶＯ_ｘ，及びＰｄＯ_ｃから成るグループから選択される材料を含む金属酸化物の蒸気に接触させ、そして誘電体積層構造の露出表面を、ＳｉＯ_２，Ａｌ_２Ｏ_３，ＨｆＯ_２，ＺｒＯ_２，ＭｇＯ，ＳｒＯ，ＢａＯ，Ｙ_２Ｏ_３，Ｌａ_２Ｏ_３，及びＴｉＯ_２から成るグループから選択される添加物の蒸気に接触させ、このようにして、誘電体積層構造の露出表面を、金属酸化物の蒸気に、かつ添加物の蒸気に接触させることにより電極を形成し、そして添加物は約１原子量％〜約５０原子量％だけ電極に含まれる。

別の実施形態では、本方法は誘電体積層構造の露出表面を金属酸化物の蒸気に接触させる工程を含み、そして誘電体積層構造の露出表面を添加物の蒸気に接触させる工程では更に、電子ビーム蒸着法、スパッタリング法、及びパルスレーザ蒸着法から成るグループから選択される物理気相堆積法を使用する。

更に別の実施形態では、誘電体積層構造の露出表面を金属酸化物の蒸気に接触させる工程、及び誘電体積層構造の露出表面を添加物の蒸気に接触させる工程では更に、電子ビーム蒸着法、スパッタリング法、及びパルスレーザ蒸着法から成るグループから選択される物理気相堆積法を使用する。

更に別の実施形態では、誘電体積層構造の露出表面を金属酸化物の蒸気に接触させる工程、及び誘電体積層構造の露出表面を添加物の蒸気に接触させる工程では更に、約５原子量％〜約２０原子量％の添加物を含有する電極を形成する。

更に別の実施形態では、誘電体積層構造の露出表面を金属酸化物の蒸気に接触させる工程、及び誘電体積層構造の露出表面を添加物の蒸気に接触させる工程では更に、最高約１０００℃までの温度でほぼ安定した状態を維持する電極を形成する。

更に別の実施形態においては、本方法では更に、電極をＣＭＯＳ素子に形成する。
更に別の実施形態においては、本方法では、電極をｐ−ＭＯＳ素子電極金属構造として形成する。

更に別の実施形態においては、本方法では、約５ｅＶよりも大きい表面仕事関数を持つ電極を形成する。
更に別の実施形態では、電極は、ＰＶＤ法及びＭＯＣＶＤ法により形成されるホスト導電性金属酸化物及び添加物の均一混合物を含む。

更に別の実施形態においては、本方法では更に、電極をゲート電極として形成する。
更に別の実施形態では、電極の仕事関数を調整する方法が提供され、本方法では、露出表面を持つ高ｋ誘電体積層構造を形成し、高ｋ誘電体積層構造の露出表面を、ＲｕＯ_ｘ，ＩｒＯ_ｘ，ＲｅＯ_ｘ，ＭｏＯ_ｘ，ＷＯ_ｘ，ＶＯ_ｘ，及びＰｄＯ_ｘから成るグループから選択され金属酸化物の蒸気に接触させ、誘電体積層構造の露出表面を、ＳｉＯ_２，Ａｌ_２Ｏ_３，ＨｆＯ_２，ＺｒＯ_２，ＭｇＯ，ＳｒＯ，ＢａＯ，Ｙ_２Ｏ_３，Ｌａ_２Ｏ_３，及びＴｉＯ_２から成るグループから選択される添加物の蒸気に接触させ、高ｋ誘電体積層構造の露出表面と、金属酸化物の蒸気及び添加物の蒸気との接触を維持して、添加物が約１原子量％〜約５原子量％だけ電極に含まれるように電極を形成し、そして電極に含まれる添加物の量を制御して所望の仕事関数を実現する。

更に別の実施形態においては、含まれる添加物の量を制御する工程では更に、電極に含まれる添加物の量を制御して、少なくとも５ｅＶの仕事関数を実現する。
更に別の実施形態においては、本方法では、設定ｋ値を有する高ｋ誘電体積層構造を形成し、そして所望の仕事関数を有する電極を形成して、複合誘電体積層構造及び電極が約５．０ｅＶ〜約５．４ｅＶの間の電子仕事関数を持つようにする。

更に別の実施形態では、高ｋ誘電体ゲート積層構造に使用される電極が提供され、当該電極は、ｘ，ｙ，ｚ，ａ，ｂ，及びｃを実数とする場合、ＲｕＯ_ｘ，ＩｒＯ_ｙ，ＲｅＯ_ｚ，ＭｏＯ_ａ，ＷＯ_ｂ，ＶＯ_ｘ，及びＰｄＯ_ｃから成るグループから選択される材料を含む金属酸化物と、そして金属酸化物内に分散し、かつＳｉＯ_２，Ａｌ_２Ｏ_３，ＨｆＯ_２，ＺｒＯ_２，ＭｇＯ，ＳｒＯ，ＢａＯ，Ｙ_２Ｏ_３，Ｌａ_２Ｏ_３，及びＴｉＯ_２から成るグループから選択される添加物と、を含み、添加物は約１原子量％〜約５０原子量％だけ含まれる。

更に別の実施形態では、添加物は約５原子量％〜約２０原子量％だけ含まれる。
更に別の実施形態では、金属酸化物は、最高約１０００℃までの温度でほぼ安定した状態を維持する。

更に別の実施形態では、電極はＣＭＯＳ素子に配置される。
更に別の実施形態では、電極はｐ−ＭＯＳ構造を含む。
更に別の実施形態では、金属酸化物及び添加物を組み合わせて、約５ｅＶよりも大きい表面仕事関数を実現する。

更に別の実施形態では、電極は、ＰＶＤ法及びＡＬＤ法により形成されるホスト導電性金属酸化物及び添加物から成る積層構造を含む。
更に別の実施形態では、電極はゲート電極を含む。

少なくとも一つの例示としての実施形態について、本発明についての以上の詳細記述に記載してきたが、非常に多くの変形例が存在することを理解されたい。例示としての実施形態または例示としての複数の実施形態は例としてのみ提示されるのであり、決して本発明の技術範囲、適用可能性、または構成を制限するものではないことも理解されたい。制限するというのではなく、以上の詳細記述によってこの技術分野の当業者は、本発明の例示としての実施形態を実施するための有用な指針を得ることができ、従って、種々の変更を、例示としての実施形態に記述される要素の機能及び構成に、添付の請求項に示される本発明の技術範囲から逸脱しない範囲で加え得ることが理解できるであろう。

本発明の一の実施形態によるｐ−ＭＯＳ素子電極を有するように形成することができるＭＯＳ型構造を示す斜視図。 本発明の一の実施形態による真空仕事関数データをＳｉＯ_２添加物濃度の関数として示すプロット（添加物が仕事関数に与える影響を示している）。 種々の温度でアニールされたアンドープトＭｏＯ_ｘの結合エネルギーの関数として任意単位で示す、ＸＰＳ Ｍｏ−３ｄコアレベルスペクトル。 種々の温度でアニールされたＳｉＯ_２添加物含有ＭｏＯ_ｘの結合エネルギーの関数として任意単位で示す、ＸＰＳ Ｍｏ−３ｄコアレベルスペクトル。 種々の温度でアニールされたＨｆＯ_２添加物含有ＭｏＯ_ｘの結合エネルギーの関数として任意単位で示す、ＸＰＳ Ｍｏ−３ｄコアレベルスペクトル。 本発明の一の実施形態による真空仕事関数データをＨｆＯ_２添加物濃度の関数として示すプロット（添加物が仕事関数に与える影響を示している）。 本発明の一の実施形態による、金属酸化物が添加されたゲート電極、及び高ｋ誘電体積層構造の顕微鏡写真。

Claims (20)

1. 金属電極を形成するための方法であって、
   露出表面を持つ高ｋ誘電体積層構造を形成する工程と、
   ｘ，ｙ，ｚ，ａ，ｂ，及びｃを実数とする場合に、高ｋ誘電体積層構造の露出表面を、ＲｕＯ_ｘ，ＩｒＯ_ｙ，ＲｅＯ_ｚ，ＭｏＯ_ａ，ＷＯ_ｂ，ＶＯ_ｘ，及びＰｄＯ_ｃから成るグループから選択される材料を含む金属酸化物の蒸気に接触させる工程と、
   高ｋ誘電体積層構造の露出表面を、ＳｉＯ_２，Ａｌ_２Ｏ_３，ＨｆＯ_２，ＺｒＯ_２，ＭｇＯ，ＳｒＯ，ＢａＯ，Ｙ_２Ｏ_３，Ｌａ_２Ｏ_３，及びＴｉＯ_２から成るグループから選択される添加物の蒸気に接触させる結果、誘電体積層構造の露出表面を、金属酸化物の蒸気、及び添加物の蒸気に接触させることによって、前記添加物が約１原子量％〜約５０原子量％だけ含有する電極を形成する工程とを備える、方法。
2. 誘電体積層構造の露出表面を金属酸化物の蒸気に接触させる工程、及び誘電体積層構造の露出表面を添加物の蒸気に接触させる工程では更に、電子ビーム蒸着法、スパッタリング法、及びパルスレーザ蒸着法から成るグループから選択される物理気相堆積法を使用する、請求項１記載の方法。
3. 誘電体積層構造の露出表面を金属酸化物の蒸気に接触させる工程、及び誘電体積層構造の露出表面を添加物の蒸気に接触させる工程では更に、約５原子量％〜約２０原子量％の添加物を含有する電極を形成する、請求項１記載の方法。
4. 誘電体積層構造の露出表面を金属酸化物の蒸気に接触させる工程、及び誘電体積層構造の露出表面を添加物の蒸気に接触させる工程では更に、最高約１０００℃までの温度でほぼ安定した状態を維持する電極を形成する、請求項１記載の方法。
5. 更に、電極をＣＭＯＳ素子に形成する、請求項１記載の方法。
6. 更に、電極をｐ−ＭＯＳ素子電極金属構造として形成する、請求項１記載の方法。
7. 更に、約５ｅＶよりも大きい表面仕事関数を持つ電極を形成する、請求項１記載の方法。
8. 電極は、ＰＶＤ法及びＭＯＣＶＤ法により形成されるホスト導電性金属酸化物及び添加物の均一混合物を含む、請求項１記載の方法。
9. 更に、電極をゲート電極として形成する、請求項１記載の方法。
10. 電極の仕事関数を調整するための方法であって、
    露出表面を持つ高ｋ誘電体積層構造を形成する工程と、
    高ｋ誘電体積層構造の露出表面を、ＲｕＯ_ｘ，ＩｒＯ_ｘ，ＲｅＯ_ｘ，ＭｏＯ_ｘ，ＷＯ_ｘ，ＶＯ_ｘ，及びＰｄＯ_ｘから成るグループから選択される金属酸化物の蒸気に接触させる工程と、
    誘電体積層構造の露出表面を、ＳｉＯ_２，Ａｌ_２Ｏ_３，ＨｆＯ_２，ＺｒＯ_２，ＭｇＯ，ＳｒＯ，ＢａＯ，Ｙ_２Ｏ_３，Ｌａ_２Ｏ_３，及びＴｉＯ_２から成るグループから選択される添加物の蒸気に接触させる工程と、
    高ｋ誘電体積層構造の露出表面と、金属酸化物の蒸気及び添加物の蒸気との接触を維持して、添加物が約１原子量％〜約５０原子量％だけ電極に含まれるように電極を形成する工程と、
    所望の仕事関数を実現すべく、電極に含まれる添加物の量を制御する工程とを備える、方法。
11. 含まれる添加物の量を制御する工程では更に、電極に含まれる添加物の量を制御して、少なくとも５ｅＶの仕事関数を実現する、請求項１０記載の方法。
12. 更に、設定ｋ値を有する高ｋ誘電体積層構造を形成し、そして所望の仕事関数を有する電極を形成して、複合誘電体積層構造及び電極が約５．０ｅＶ〜約５．４ｅＶの間の電子仕事関数を持つようにする、請求項１０記載の方法。
13. 高ｋ誘電体ゲート積層構造に使用される電極であって、前記電極は、ｘ，ｙ，ｚ，ａ，ｂ，及びｃを実数とする場合、ＲｕＯ_ｘ，ＩｒＯ_ｙ，ＲｅＯ_ｚ，ＭｏＯ_ａ，ＷＯ_ｂ，ＶＯ_ｘ，及びＰｄＯ_ｃから成るグループから選択される材料を含む金属酸化物と、
    金属酸化物内に分散し、かつＳｉＯ_２，Ａｌ_２Ｏ_３，ＨｆＯ_２，ＺｒＯ_２，ＭｇＯ，ＳｒＯ，ＢａＯ，Ｙ_２Ｏ_３，Ｌａ_２Ｏ_３，及びＴｉＯ_２から成るグループから選択される添加物と、を含み、前記添加物は約１原子量％〜約５０原子量％だけ含まれる、電極。
14. 前記添加物は約５原子量％〜約２０原子量％だけ含まれる、請求項１３記載の電極。
15. 金属酸化物は、最高約１０００℃までの温度でほぼ安定した状態を維持する、請求項１３記載の電極。
16. 電極はＣＭＯＳ素子に配置される、請求項１３記載の電極。
17. 電極はｐ−ＭＯＳ電極構造を含む、請求項１３記載の電極。
18. 金属酸化物及び添加物を組み合わせて、約５ｅＶよりも大きい表面仕事関数を実現する、請求項１３記載の電極。
19. 電極は、ＰＶＤ法及びＡＬＤ法により形成されるホスト導電性金属酸化物及び添加物から成る積層構造を含む、請求項１３記載の電極。
20. 電極はゲート電極を含む、請求項１３記載の電極。

Images