[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2008205351A - 光結合型半導体リレー - Google Patents

光結合型半導体リレー Download PDF

Info

Publication number
JP2008205351A
JP2008205351A JP2007041986A JP2007041986A JP2008205351A JP 2008205351 A JP2008205351 A JP 2008205351A JP 2007041986 A JP2007041986 A JP 2007041986A JP 2007041986 A JP2007041986 A JP 2007041986A JP 2008205351 A JP2008205351 A JP 2008205351A
Authority
JP
Japan
Prior art keywords
light
emitting element
light emitting
housing
semiconductor relay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007041986A
Other languages
English (en)
Inventor
Yoshihiro Fujiwara
嘉宏 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2007041986A priority Critical patent/JP2008205351A/ja
Publication of JP2008205351A publication Critical patent/JP2008205351A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

【課題】組立て時に容易に位置決めができて、効率よく作業ができる光結合型半導体リレーを提供する。
【解決手段】周壁部3cと開口部3bと底部3gとを有し、内底面3dに、受光素子4および受光素子4から出力された信号を受けて動作するスイッチング素子5実装した、開口部3bを有した筐体3と、発光素子2を実装した発光素子基板1とを組み合わせ、受光素子4と発光素子2とが離間して対向されて光伝達空間6が形成されている光結合型半導体リレー20であって、筐体3の内底面3dには、開口部3bより嵌め入れた発光素子基板1を水平に保持するための載置台部3aが、その載置台部3aに発光素子基板1を載せ置いたときに発光素子2と受光素子4とが対峙するように設けられている。
【選択図】図1

Description

本発明は、発光素子、受光素子を筐体内に配置して構成した光結合型半導体リレーの改良に関するものである。
従来、小型化、薄型化を目的として、リードフレームを使用せず、立体型の回路基板に受光素子と発光素子を実装させた光結合型半導体リレーが種々、提案されている。例えば、次の特許文献1に示す半導体リレーは、開口を有した筐体型の回路基板の内底面に受光素子を実装し、蓋板型の回路基板には発光素子を実装させ、蓋板基板を筐体基板の開口を塞ぐように載せ置き、両基板を組み合わせて中空箱型状のパッケージ体に形成したものである。
この構造によれば、金属製のリードフレームを使用しないため、リードフレームの肉厚分、パッケージの薄型化が実現できる。
なお、筐体基板と蓋板基板には、適所に配線パターンやスルーホールが形成されており、両基板を正確に組み合わせることによって、電気的導通が可能な状態となる。
特開2005−243663号公報
しかしながら、上記従来の立体型のものは、蓋板基板を筐体基板の開口上端に載せ置いて形成されているため(上記文献の図1、図2参照)、製造工程において、蓋板基板を機械で持ち上げて筐体基板に載せ置く際、ずれが発生しないように載置しなければ電気的導通を可能とした接続ができないおそれがある。そのため、冶具などを利用して位置決めできるようにするか、事後的に1つずつ位置ずれを確認し、修正する必要があった。
また、筐体基板と蓋板基板とは導電ペーストなどで接着させるが、導電ペーストが硬化する前に振動などで位置ずれやずれ落ちが起こるおそれもあった。そのため、効率よく製造することのできる光結合型半導体リレーが求められていた。
本発明は、このような事情を考慮して提案されたもので、その目的は、組立て時に容易に位置決めができて、効率よく作業ができる光結合型半導体リレーを提供することにある。
上記目的を達成するために、請求項1に記載の光結合型半導体リレーは、周壁部と開口部と底部とを有し、内底面に、受光素子および該受光素子から出力された信号を受けて動作するスイッチング素子を実装した筐体と、発光素子を実装した発光素子基板とを組み合わせ、受光素子と発光素子とが離間して対向されて、光伝達空間が形成されている光結合型半導体リレーであって、筐体の内壁面には、開口部より嵌め入れた発光素子基板を略水平に保持するための載置台部が、その載置台部に発光素子基板を載せ置いたときに発光素子と受光素子とが対峙するように設けられていることを特徴とする。
請求項2に記載の光結合型半導体リレーは、載置台部に載せ置くべき脚部を備えている。
請求項3に記載の光結合型半導体リレーでは、少なくとも光伝達空間に透光性樹脂が充填されている。
請求項4に記載の光結合型半導体リレーでは、発光素子基板と透光性樹脂の充填層とを覆う遮光性樹脂層によって、筐体の開口部が閉塞されている。
請求項5に記載の光結合型半導体リレーでは、筐体の開口部にさらに遮光蓋が被せられている。
請求項6に記載の光結合型半導体リレーでは、導電性のシールド膜が筐体の外底面、外周面に形成されている。
本発明の光結合型半導体リレーによれば、次のような効果を奏する。
すなわち、本発明の光結合型半導体リレーは、筐体の開口部より嵌め入れた発光素子基板を略水平に保持するための載置台部が、載置台部に発光素子基板を載せ置いたときに発光素子と受光素子とが対峙するように設けられているため、組立て工程において発光素子を受光素子に対向配置させるとき、発光素子基板を筐体に設けた載置台部に載置するだけで位置決めが行え、そのため、配線パターン同士の接合ずれは発生しない。
また、発光素子基板を載置台部に載せ置けば結果的には発光素子基板の少なくとも一部が筐体の内部に収容された状態となるため、振動などにより、発光素子基板が筐体の外にずれることはない。
さらに、発光素子基板を載置台部に載せ置けば発光素子基板が略水平に保持されるため、載置台部よりずれ落ちることもなく、筐体内で、発光素子基板を落ち込ませることなく、確実に水平に組み付けることができる。
また、発光素子基板に脚部を設けたものは、それによって発光素子基板がより立体的な構造となるため、機械で持ち上げて載置台部へ載せ置く際の取り扱いがしやすくなる。
また、光伝達空間に透光性樹脂を充填したものでは、光伝達空間が確実に確保できる。
さらに、開口部を遮光性樹脂層あるいは遮光蓋で覆ったものでは、光伝達空間への外光を遮断できるとともに、発光素子、受光素子は、内部空間にほぼ密閉された状態で保護され得、変形、損傷するおそれがきわめて低い。
また、筐体の外周面に導電性のシールド膜を形成したものでは、電磁波などのノイズの影響を受けにくい半導体リレーに構成することができる。また、シールド膜による放熱効果も期待できる。
以下に、本発明の実施の形態について、添付図面を参照しながら説明する。
図1は、本発明の一例である光結合型半導体リレーの構造を説明するための斜視図である。図1(a)、(b)はそれぞれ、同半導体リレーを構成する発光素子基板、筐体であり、(c)は筐体と発光素子基板とを組み合わせた状態を示している。
発光素子基板1および筐体3は、プリント基板、セラミック基板などで構成されている。発光素子基板1は、方形状のベース部1aの長手方向の両端縁に、同一長さの1対の脚部1b、1bを備え、側面視コの字状とした形状とされ、発光素子2がベース部1aの脚部1bを突出させた面の略中央に実装されている。
また、筐体3は上方に開口部3bを有し、周壁部3cと底部3gとを備え、方形状の内底面3dには、対向する周壁部3c、3cの内壁面に、同一高さの1対の載置台部3a、3aを有するとともに、それら1対の載置台部3a、3aに挟まれた箇所には、発光素子2からの光を受けて電気信号に変換する受光素子(光電変換素子)4と、受光素子4から出力される信号を受けてオン、オフ動作するスイッチング素子5とが実装されている。
なお、発光素子基板1および筐体3には、電気信号を伝達するために、スルーホール11を含む配線パターン10(図3,4参照)が形成されているが、本図ではこれを省略する。また、受光素子4とスイッチング素子5とは、金属ワイヤ12(図3,4参照)にてボンディングされている。
図1(c)は、半導体リレー20を構成する発光素子基板1と筐体3とを組み合わせた状態であり、図1(b)に示した筐体3の内方に、図1(a)に示した発光素子基板1が、脚部1bを下に向けた状態で挿入され、2つの載置台部3a、3aに橋架されている。このように、発光素子基板1が筐体3の内底面3dに実装した受光素子3を跨ぐように、1対の脚部1b、1bが筐体3内の載置台部3aに略水平に載せ置かれ支持され、発光素子2と受光素子4とが対向した状態に配置されて、光伝達空間6(図3,4参照)が形成される。
すなわち、発光素子基板1の脚部1bと筐体3の載置台部3aとによって、発光素子2と受光素子4とが適切に離間して配置され、光伝達空間6が形成される。換言すれば、発光素子2と受光素子4とを適切に離間配置するために、脚部1bと載置台部3aの高さ調整がなされている。さらに、これらの寸法条件を満足するとともに、本発明においては、後述するように、発光素子基板1の少なくとも一部が筐体3の内部に収容された構造とする必要があるため、筐体3の高さ寸法も、脚部1b、載置台部3cの高さとの関係において設計がされている。
したがって、発光素子基板1の1対の脚部1b、1b、および筐体3の1対の載置台部3a、3aは、それぞれを同一長さ、同一高さにしなくてもよく、少なくとも、載置した発光素子基板1が略水平に保持されて、発光素子2と受光素子4とが適切に離間配置されるように設計されればよい。
また、図4で後述するように、発光素子基板1の橋架方向(本例では長手方向)幅は、発光素子基板1の橋架方向に位置する周壁部3c、3cの内側部間幅より短くてもよいが、発光素子基板1が橋架方向のいずれかに移動して一方の脚部1bが周壁部3cに規制されたときに、他方の脚部1bが載置台部3cよりずれ落ちない程度の長さ寸法を有している。
また本実施例では、発光素子基板1は、筐体3に収容した状態では受光素子4の上方を塞ぐ程度の平面寸法に形成されており、発光素子基板1を組み付けた状態では、スイッチング素子5の上方が開口している。このように開口しているため、その開口から、後述する透光性樹脂の滴下、充填を容易にすることができる。
図2は、図1(c)に示した状態において、筐体3内に、透明シリコーンなどの透光性樹脂(JCR:ジャンクション・コーティング・レジン)を注入し、さらに遮光性樹脂を封入して開口部3bを塞いだ同半導体リレー20の完成状態を示す外観斜視図である。
発光素子2と受光素子4とは対向しており、少なくともその光伝達空間6には、光伝達性を確保するために、透明シリコーンなどの透光性樹脂が充填されている。透明シリコーンは、粘性の低い液状化状態で注入してゆき、光伝達空間6に確実に充填し、さらに発光素子2の一部あるいは全部を含む高さまで充填し、その後、熱や紫外線などを当てて、保形性を有する程度に硬化させて透光性樹脂の充填層7が形成される。
さらに、その透光性樹脂の充填層7と、上方に突出した発光素子基板1のベース部1aとを、エポキシ系の遮光性樹脂層8で覆っている。この遮光性樹脂層8によって、筐体3の開口部3bが完全に閉塞される。
図3は、図1に示した各図に対応させた縦断面図を示したもので、(a)は図1(a)のA−A線矢視縦断面図、(b)は図1(b)のB−B線矢視縦断面図、(c)は図1(c)のC−C線矢視縦断面図である。
また、図4(a)は図1(c)のD−D線矢視縦断面図、(b)は図2のE−E線矢視縦断面図、(c)は他の封止形態例を示し、図2のE−E線矢視に対応した縦断面図である。図3、図4を参照しながら製造手順を説明する。
図4(a)に示すように、筐体3の内底面3dには1対の載置台部3a、3aが設けられ、それらによって形成される凹部に相当する内底面3dに受光素子4が実装される。それらの載置台部3a、3aには、発光素子基板1に設けた1対の脚部1b、1bが載せ置かれ、発光素子2と受光素子4とが対向配置される。ここで、載置台部3aには、脚部1bを載せ置く箇所に配線パターン10が形成されているとともに、筐体3の外底面3eに貫通するスルーホール11が形成されている。スルーホール11は、孔の内面と孔の開口周囲に導電性のメッキが施されている。
発光素子基板1は、脚部1bで立たせた状態で作業台(不図示)などに準備され、組立てアームなどで持ち上げられ、1対の脚部1b、1bを1対の載置台部3aに橋架するように、筐体3内に収容されるが、スムースに収容するために、発光素子基板1の脚部1bの外側部間幅は、筐体3の内幅(開口部幅)寸法よりもやや小とされることが望ましい。
また、脚部1bの一方が凹部に落ち込まないようにするために、発光素子基板1の脚部1b、1bの外側部間幅は、一方の載置台部3aと対向する周壁部3cとの内側部間幅よりも大とされることが望ましい。逆に言えば、発光素子基板1を落ち込ませないために、載置台部3aの幅寸法は、筐体3の内側部間幅と、発光素子基板1の外側部間幅との関係によって律せられている。図4に示すように、発光素子基板1を収容した状態では、脚部1bと周壁部3cとの間にわずかな隙間Sが形成される。
こうして、発光素子基板1と筐体3とは組み合わされ、載置台部3aに載置した発光素子基板1が水平状態に保持され、発光素子基板1の脚部1bの下端面、あるいは載置台部3aの上面に塗布しておいた導電ペースト(不図示)で接着固定される。
このように、発光素子基板1の一部(特に脚部1b)を筐体3の内空間に収容する構成であるため、組立て時に位置決め、位置合わせがしやすく、配線パターン10同士の接合がずれるおそれがない。もちろん、周壁部3cがストッパとして作用するため、導電ペーストが硬化する前であっても、発光素子基板1が振動などで位置ずれやずれ落ちを起こすおそれはない。
また、隙間Sがあるため挿着時に多少のずれが生じる可能性はあるが、発光素子2と受光素子4との光結合が確実に行え、かつ発光素子基板1の脚部1bに設けた配線パターン10と、載置台部3aに形成したスルーホール11を含む配線パターン10とが確実に接合されように、あらかじめ寸法設計しておけば、なんら問題はない。
以上のように、発光素子基板1を載置台部3aに固定したときには、導電ペーストを介して、発光素子基板1の配線パターン10が載置台部3aに形成したスルーホール11と電気的導通可能な状態に接続され、さらにスルーホール11を介して、筐体3の外底面3eの配線パターン10と導通可能な状態となる。
また筐体3には、受光素子4、スイッチング素子5の信号伝達のための配線パターン10やスルーホール11が形成されており、受光素子4が出力する電気信号が、金属ワイヤ12を介してスイッチング素子5に伝達され、スイッチング素子5が出力する信号は金属ワイヤ12、配線パターン10、スルーホール11を介して、筐体3の外底面3eの配線パターン10へと出力されるように接続されている。
このように、筐体3と発光素子基板1が組み合わさった状態で、筐体3内に透明シリコーンが注入され(図4(b)参照)、その充填層7を遮光性樹脂層8で覆って、開口部3bを閉塞する(図4(b)参照)。
また図4(c)に示すように、遮光性樹脂層8に代えて、遮光蓋9で封止してもよい。その場合、塵、埃など光伝達空間に入り込まないように透光性樹脂層7を形成して、光結合精度を高めてもよいし、製造工程を短縮するために、透明シリコーンを充填せずに光伝達空間6を確保するようにしてもよい。
また、本例の光結合型半導体リレー1において、筐体3の外底面3e、外周面3fなどに、配線パターン10やスルーホール11と接触しないように、銅箔などによる導電性のシールド膜13による外皮を形成して、電磁波を遮断できる構造としてもよい。
ついで、本発明の光結合型半導体リレーの他例について、図5〜図8を参照しながら説明する。
図5は、本発明の他例である光結合型半導体リレーの構造を説明するための斜視図で、(a)は発光素子基板、(b)は筐体、(c)は筐体と発光素子基板とを組み合わせた状態を示している。図6は、同光結合型半導体リレーの外観斜視図である。図7(a)は図5(a)のA−A線矢視縦断面図、(b)は図5(b)のB−B線矢視縦断面図、(c)は図5(c)のC−C線矢視縦断面図である。図8(a)は図5(c)のD−D線矢視縦断面図、(b)は図6のE−E線矢視縦断面図、(c)は他の封止形態例を示し、図6のE−E線矢視に対応した縦断面図である。
本例では、発光素子基板1が脚部を有さず、平板に形成され(図5(a)参照)、その発光素子基板1を載せ置くための筐体3の載置台部3aが、図1の例のものよりも高く形成されている。発光素子基板1を載置台部3aに載せ置いた状態では、発光素子2と受光素子4とが離間して対向し、光伝達空間6(図7,8参照)が形成される。
また、発光素子基板1を載置台部3aに載せ置いたときには、発光素子基板1の少なくとも一部が筐体3の内部に収容された状態となるように、発光素子基板1、筐体3、載置台部3cの各高さ調整がなされている。
また、発光素子2は、発光素子基板1に設けた配線パターン10、金属ワイヤ12、筐体3の載置台部3aに設けた配線パターン10、スルーホール11を通じて外部と電気的導通可能な状態に接続されており、受光素子4、スイッチング素子5は、金属ワイヤ12、配線パターン10、スルーホール11を通じて外部と導通可能な状態に接続されている。
なお、透光性樹脂充填層7、遮光性樹脂層8、遮光蓋9、導電性のシールド膜13については、図1〜図4の例と同様であるため、説明を省略する。
本例においても、発光素子基板1の一部を筐体3の内空間に収容する構成であるため、位置決めがしやすく、配線パターン10同士の接合がずれるおそれがない。もちろん、周壁部3cがストッパとして作用するため、導電ペーストが硬化する前であっても、発光素子基板1が振動などで位置ずれや、ずれ落ちを起こすおそれはない。
また、本例のものは、発光素子基板1を平板に形成しているため、製造が容易である。
以上に説明した2種の実施例では、発光素子基板1を載せ置く載置台部3a、3aを1対、筐体の1対の対向した周壁部3c、3cの内側に設けたものを示しているが、図9(a)、(b)の平面図に示すように、3つの周壁部3cにわたって設けたもの、全内周に対して設けたものでもよい。
また図9(c)の平面図に示すように、隣接する2つの周壁部3cに設けたものでもよい。つまり、発光素子基板1の橋架方向の一方の周壁部4cと、それに隣接する発光素子基板1側方の周壁部4cとの内壁面に設けられた載置台部3aでもって、変則的に発光素子基板1を橋架させるようにしてもよい。
これらの載置台部3aは筐体3と一体成形してもよいが、別体として準備して、それを筐体3に嵌め込みまたは接着するようにしてもよい。
また、上記実施例では、発光素子基板1は、筐体3に収容したときに開口部3bの一部を塞ぐものであるが、開口部3bの略全面を覆い隠すものでもよい。このように発光素子基板1を開口部3bに対応させたものでは、位置決めがより確実に行える。
本発明の一例である光結合型半導体リレーの構造を説明するための斜視図で、(a)は発光素子基板、(b)は筐体、(c)は筐体と発光素子基板とを組み合わせた状態を示している。 同光結合型半導体リレーの外観斜視図である。 (a)は図1(a)のA−A線矢視縦断面図、(b)は図1(b)のB−B線矢視縦断面図、(c)は図1(c)のC−C線矢視縦断面図である。 (a)は図1(c)のD−D線矢視縦断面図、(b)は図2のE−E線矢視縦断面図、(c)は他の封止形態例を示し、図2のE−E線矢視に対応した縦断面図である。 本発明の他例である光結合型半導体リレーの構造を説明するための斜視図で、(a)は発光素子基板、(b)は筐体、(c)は筐体と発光素子基板とを組み合わせた状態を示している。 同光結合型半導体リレーの外観斜視図である。 (a)は図5(a)のA−A線矢視縦断面図、(b)は図5(b)のB−B線矢視縦断面図、(c)は図5(c)のC−C線矢視縦断面図である。 (a)は図5(c)のD−D線矢視縦断面図、(b)は図6(a)のE−E線矢視縦断面図、(c)は他の封止形態例を示し、図6(a)のE−E線矢視に対応した縦断面図である。 (a)〜(c)は載置台部の他例の形状を示す平面図である。
符号の説明
20 光結合型半導体リレー
1 発光素子基板
1a ベース部
1b 脚部
2 発光素子
3 筐体
3a 載置台部
3b 開口部
3c 周壁部
3d 内底面
3e 外底面
3f 外周面
3g 底部
4 受光素子
5 スイッチング素子
6 光伝達空間
7 透光性樹脂充填層
8 遮光性樹脂層
9 遮光蓋
10 配線パターン
11 スルーホール
12 金属ワイヤ
13 導電性シールド膜

Claims (6)

  1. 周壁部と開口部と底部とを有し、内底面に、受光素子および該受光素子から出力された信号を受けて動作するスイッチング素子を実装した筐体と、発光素子を実装した発光素子基板とを組み合わせ、上記受光素子と上記発光素子とが離間して対向されて、光伝達空間が形成されている光結合型半導体リレーであって、
    上記筐体の内壁面には、上記開口部より嵌め入れた上記発光素子基板を略水平に保持するための載置台部が、該載置台部に上記発光素子基板を載せ置いたときに上記発光素子と上記受光素子とが対峙するように設けられていることを特徴とする光結合型半導体リレー。
  2. 請求項1において、
    上記発光素子基板は、上記載置台部に載せ置くべき脚部を備えている光結合型半導体リレー。
  3. 請求項1または2において、
    少なくとも上記光伝達空間には、透光性樹脂が充填されている光結合型半導体リレー。
  4. 請求項3において、
    上記発光素子基板と上記透光性樹脂の充填層と覆う遮光性樹脂層によって、上記筐体の開口部が閉塞されている光結合型半導体リレー。
  5. 請求項1〜3のいずれか1項において、
    上記筐体の開口部には、さらに遮光蓋が被せられている光結合型半導体リレー。
  6. 請求項1〜5のいずれか1項において、
    上記筐体の外底面、外周面には、導電性のシールド膜が形成されている光結合型半導体リレー。
JP2007041986A 2007-02-22 2007-02-22 光結合型半導体リレー Pending JP2008205351A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007041986A JP2008205351A (ja) 2007-02-22 2007-02-22 光結合型半導体リレー

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007041986A JP2008205351A (ja) 2007-02-22 2007-02-22 光結合型半導体リレー

Publications (1)

Publication Number Publication Date
JP2008205351A true JP2008205351A (ja) 2008-09-04

Family

ID=39782496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007041986A Pending JP2008205351A (ja) 2007-02-22 2007-02-22 光結合型半導体リレー

Country Status (1)

Country Link
JP (1) JP2008205351A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5046491A (ja) * 1973-08-30 1975-04-25
JPS51122572A (en) * 1975-04-08 1976-10-26 Gladu Ag Paperboard box
JPS53108881A (en) * 1977-03-07 1978-09-22 Babcock Hitachi Kk Method and apparatus for preventing reaction product from sticking to stirring blades in reacion vessel
JPH05283734A (ja) * 1992-04-03 1993-10-29 Sharp Corp 光結合装置
JP2004200551A (ja) * 2002-12-20 2004-07-15 Matsushita Electric Works Ltd 半導体リレー
JP2005243663A (ja) * 2004-02-24 2005-09-08 Matsushita Electric Works Ltd 半導体リレー

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5046491A (ja) * 1973-08-30 1975-04-25
JPS51122572A (en) * 1975-04-08 1976-10-26 Gladu Ag Paperboard box
JPS53108881A (en) * 1977-03-07 1978-09-22 Babcock Hitachi Kk Method and apparatus for preventing reaction product from sticking to stirring blades in reacion vessel
JPH05283734A (ja) * 1992-04-03 1993-10-29 Sharp Corp 光結合装置
JP2004200551A (ja) * 2002-12-20 2004-07-15 Matsushita Electric Works Ltd 半導体リレー
JP2005243663A (ja) * 2004-02-24 2005-09-08 Matsushita Electric Works Ltd 半導体リレー

Similar Documents

Publication Publication Date Title
TWI475715B (zh) 用於光電子元件之殼體及在該殼體內的光電子元件之配置
CN205792880U (zh) 基于一体封装工艺的摄像模组的一体基座组件
JP6204577B2 (ja) オプトエレクトロニクス部品およびその製造方法
JP2013115116A (ja) Ledモジュール
JP4315833B2 (ja) 回路装置
JP2004200207A (ja) 発光装置
JP6092645B2 (ja) 半導体装置
JP3996904B2 (ja) 電子素子用の表面実装ベース
JP2001053332A (ja) 光半導体装置及びその製造方法
JP2016129210A (ja) 電子装置
JP2008205351A (ja) 光結合型半導体リレー
JP2006156643A (ja) 表面実装型発光ダイオード
JP2011099911A (ja) 光モジュール
JP6002858B2 (ja) 発光素子搭載用基板、及び、それを用いた発光装置
JP2008182155A (ja) 光結合型半導体リレー
JP2013089739A (ja) 電子部品収納用パッケージおよび電子装置
KR101146097B1 (ko) 발광소자 패키지 및 이를 구비하는 백라이트 모듈
JP4440381B2 (ja) 赤外線送受信モジュール
KR101445804B1 (ko) 비대칭 led 패키지를 채택한 백라이트 모듈
JP2018088475A (ja) 電子機器、電源装置および電子機器の製造方法
JP2014146846A (ja) チップ型発光素子
JP4185352B2 (ja) 発光ダイオード及びその製造方法
JP2013153004A (ja) テレビジョン受像機、及び電子機器
JP2013098431A (ja) 光通信モジュール
JP2012238750A (ja) モールドパッケージ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110419