[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2008203376A - 半導体装置、並びに表示装置 - Google Patents

半導体装置、並びに表示装置 Download PDF

Info

Publication number
JP2008203376A
JP2008203376A JP2007037259A JP2007037259A JP2008203376A JP 2008203376 A JP2008203376 A JP 2008203376A JP 2007037259 A JP2007037259 A JP 2007037259A JP 2007037259 A JP2007037259 A JP 2007037259A JP 2008203376 A JP2008203376 A JP 2008203376A
Authority
JP
Japan
Prior art keywords
heat sink
potential
wiring board
semiconductor device
layer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007037259A
Other languages
English (en)
Inventor
Kenji Yamashita
謙治 山下
Hiroyuki Kageyama
博行 景山
Seiichi Moriyama
誠一 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007037259A priority Critical patent/JP2008203376A/ja
Priority to CN200710152612.2A priority patent/CN101252820B/zh
Priority to US11/933,695 priority patent/US7719841B2/en
Publication of JP2008203376A publication Critical patent/JP2008203376A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/405—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4062—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to or through board or cabinet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】多ピン出力化に伴うフリップチップ内部の電源配線の長配線による高インピーダンス化や、フリップチップ内部の長辺方向における両端での電圧降下を抑制することができる半導体装置を提供する。
【解決手段】フリップチップ１０１が実装された単層配線基板１０３の電源配線１０５の途中に中継電極領域１０８を設けるとともに、フリップチップ１０１の上部に、導電性および熱伝導性を有した上部放熱板１０７を配置して、上部放熱板１０７と中継電極領域１０８を接続用部材１１１を介して電気的に接続する。そして、コネクタ部１０６からの電源電位あるいは接地電位を、電源配線１０５を介してフリップチップ１０１のバンプ電極へ供給するとともに、上部放熱板１０７を経由して、コネクタ部１０６から見て遠い側のフリップチップ１０１の端部付近のバンプ電極に対しても供給する。
【選択図】図１

Description

本発明は、ＰＤＰ（プラズマディスプレイパネル）などのフラットパネルディスプレイにおいて駆動用ドライバＩＣとして用いられる半導体装置、並びにその半導体装置を使用した表示装置に関する。
以下、フラットパネルディスプレイにおいて駆動用ドライバＩＣとして用いられる従来の半導体装置について、薄型で大画面、高精細の表示パネルとして注目されているＰＤＰを表示駆動する半導体装置を例に説明する。
ＰＤＰは、マトリックス状に配置された複数の放電セルを画素として備えており、放電セルの放電の際の発光・非発光を利用して画像を表示するように構成されている。一般的なＡＣ型ＰＤＰでは、マトリックス状に配置された複数の放電セル（画素）は、複数の走査維持電極と、この走査維持電極に直交する方向に配置された複数のデータ電極により構成されている。各走査維持電極は、走査電極と維持電極が隣接して配置されてなり、複数の走査維持電極は、走査電極と維持電極が隣接して交互に配置されて構成されている。
このＡＣ型ＰＤＰにおいて駆動用ドライバＩＣとして用いられる半導体装置は、配線基板に実装されてドライバモジュール化され、パネルの駆動用電極に接続されて、ＰＤＰに以下の画像表示動作を行わせる。すなわち、ＰＤＰは、まず、リセット動作によりすべての放電セルを同一状態に初期化した後、走査電極に走査パルスを印加するとともに、この走査パルスの印加に同期して、データ電極に表示・非表示のデータ信号である負荷駆動信号を印加する。この信号印加によって表示が選択された放電セルには壁電荷が蓄積される。この処理をすべての走査電極に対して行う。次に、走査電極と維持電極に対して交互に電圧極性が入れ替わるように維持パルスを印加する。その結果、壁電荷が蓄積されている放電セルは、壁電荷と維持パルス電圧とが重畳されて、放電の閾値を超えて発光状態となり、負荷駆動信号によって非表示が選択された放電セルは、電圧が放電の閾値を越えずに発光しない状態となる。この放電セルの発光・非発光により全画面表示される。以上の動作を繰り返すことにより画像表示が行われる。
一方、近年、パネルの大画面化、高精細化、高輝度化の進展に伴い、フラットパネルディスプレイにおいて駆動用ドライバＩＣとして用いられる半導体装置には、多ピン出力化、高電圧駆動化、高駆動能力化への対応が必要となってきているが、高駆動能力化や多ピン出力化が進むと、半導体装置の駆動負荷が増大し、動作時の発熱量が増大する。
そこで、従来の半導体装置では、配線基板に実装されたフリップチップを包囲する周囲壁でフリップチップを保護するとともに、その開口部から熱伝導性を備えた導電性部材をフリップチップに接触させ、かつ、フリップチップを実装した配線基板とシャーシを接続して、放熱性を高めつつ、シャーシをシステムとしての接地電位にすることにより接地電位を強化していた（例えば特許文献１参照。）。
特開２００３−１１４５６８公報
しかしながら、パネルの大画面化、高精細化の進展に伴い、半導体装置の高駆動能力化や多ピン出力化が進むと、半導体装置の駆動負荷が増大して動作時の発熱量が増大するのに加えて、多ピン出力化によるフリップチップの長尺化に伴い、フリップチップ内部の電源配線の長配線による高インピーダンス化や、フリップチップ内部の長辺方向における両端での電圧降下が問題となる。上述した従来の半導体装置では、放熱性と接地電位の強化は図れるものの、フリップチップ内部の電源配線の長配線による高インピーダンス化や、フリップチップ内部の長辺方向における両端での電圧降下を抑制することはできない。そため、配線抵抗を抑えるために配線幅を確保しなければならず、チップサイズが増大してきた。
チップサイズの増大は、フリップチップを配線基板に実装するモジュール化によりある程度は吸収できるが、フリップチップ内部の電源配線の長配線による高インピーダンス化や、フリップチップ内部の長辺方向における両端での電圧降下を抑制するには、チップサイズを増大させることに加えて、従来の安価な単層配線の配線基板を、高価な多層配線の配線基板にする必要がある。しかし、大画面化したパネルを表示駆動する場合には、駆動用ドライバＩＣを数個から数十個程度使用するため、チップサイズの増加と配線基板の多層化は、コストに大きく影響する。また、フリップチップを実装する配線基板を多層の配線基板にすると、放熱効率を従来よりも落としてしまうことが懸念される。
また、フリップチップを実装する配線基板を安価でコストパフォーマンスのある単層配線基板のままで対応させるために、フリップチップの実装の向きをモジュール化の段階でコネクタに対して縦置きから横置きにすることが考えられる。すなわち、配線基板の端部に設けるコネクタに対してフリップチップを横置きにすれば、コネクタからフリップチップの入力端子までの配線長を短くでき、かつフリップチップの長辺の対して任意の位置に複数の電源電位、接地電位を供給でき、フリップチップ内部の電源配線の長配線による高インピーダンス化や、フリップチップ内部の長辺方向における両端での電圧降下を抑制できるようになる。
しかしながら、フリップチップをコネクタに対して横置きにした場合、単層配線基板内での配線の引き回し領域が増え、単層配線基板内での配線経路長差が大きくなり、単層配線基板の配線インピーダンスが大きくなることや、単層配線基板の面積、単層配線基板自体の長さが増大するなどの課題が残る。
本発明は、上述のような課題を解決するものであり、ＰＤＰなどのフラットパネルディスプレイにおいて駆動用ドライバＩＣとして用いられる半導体装置を単層配線基板で実現でき、多ピン出力化に伴うフリップチップ内部の電源配線の長配線による高インピーダンス化や、フリップチップ内部の長辺方向における両端での電圧降下を抑制しながら、なおかつ大画面化に伴う駆動負荷の増大に対しても、放熱性と電源電位、接地電位を強化することができる半導体装置、並びにその半導体装置を使用した表示装置を提供することを目的とする。
本発明の請求項１記載の半導体装置は、素子電極が設けられた半導体素子と、前記素子電極に電気的に接続される基板電極が設けられた単層配線基板とを備え、前記半導体素子が前記単層配線基板に実装された半導体装置であって、前記単層配線基板の端部に設けられ、前記半導体素子を駆動するための第１の電位および第２の電位を含む外部信号を受信するコネクタ部と、前記第１の電位および／または前記第２の電位の伝送に使用される導電性および熱伝導性を有した１枚または複数枚の放熱板と、前記単層配線基板に１箇所または複数箇所設けられた中継電極部と、導電性を有した１個または複数個の接続用部材と、を備え、前記接続用部材は、前記放熱板と前記中継電極部との間に配置されて、前記放熱板と前記中継電極部とを電気的に接続し、前記単層配線基板は、前記コネクタ部により受信した前記第１の電位および／または前記第２の電位が、前記放熱板、前記中継電極部、および前記接続用部材からなる経路を経由し、前記基板電極を介して前記半導体素子の前記素子電極へ伝送される構造を有することを特徴とする。
また、本発明の請求項２記載の半導体装置は、請求項１記載の半導体装置であって、前記第１の電位は前記半導体素子の電源電位あるいは接地電位であり、前記第２の電位は前記半導体素子の接地電位あるいは電源電位であることを特徴とする。
また、本発明の請求項３記載の半導体装置は、請求項１もしくは２のいずれかに記載の半導体装置であって、前記接続用部材は、鍔部を有する頭部と、胴部とを備え、前記頭部が前記放熱板の一方の表面から露出し、且つ前記胴部の一部が前記放熱板の他方の表面から突出して前記中継電極部に接続するよう配置され、前記接続用部材の前記鍔部と前記放熱板の一方の表面との間には、前記鍔部を支持する導電性を有した接続保持部材が設けられていることを特徴とする。
また、本発明の請求項４記載の半導体装置は、請求項１ないし３のいずれかに記載の半導体装置であって、前記半導体素子は、その外形が短辺２辺、長辺２辺からなり、前記短辺のうちの一方が前記コネクタ部に対して近い側に配置され、他方が遠方側に配置されることを特徴とする。
また、本発明の請求項５記載の半導体装置は、請求項１ないし４のいずれかに記載の半導体装置であって、前記半導体素子は、少なくとも前記コネクタ部から最も遠い端部付近に、前記放熱板を経由した前記第１の電位および／または前記第２の電位が伝送される１個又は複数個の前記素子電極を備えることを特徴とする。
また、本発明の請求項６記載の半導体装置は、請求項１ないし５のいずれかに記載の半導体装置であって、前記中継電極部のうちの１個または複数個は、前記コネクタ部もしくは前記コネクタ部近傍に設けられて、前記コネクタ部に接続していることを特徴とする。
また、本発明の請求項７記載の半導体装置は、請求項１ないし６のいずれかに記載の半導体装置であって、前記放熱板は、前記半導体素子の前記単層配線基板側とは反対側の上部に配置されていることを特徴とする。
また、本発明の請求項８記載の半導体装置は、請求項７記載の半導体装置であって、前記放熱板は、第１の上部放熱板と第２の上部放熱板からなり、前記中継電極部は、前記第１の上部放熱板と前記第２の上部放熱板それぞれに対して複数個設けられ、前記接続用部材は、前記第１の上部放熱板と前記単層配線基板との間、および前記第２の上部放熱板と前記単層配線基板との間それぞれに複数個配置され、前記第１の上部放熱板には、前記第１の電位または前記第２の電位が前記接続用部材を介して伝達され、前記第２の上部放熱板には、前記第２の電位または前記第１の電位が前記接続用部材を介して伝達されることを特徴とする。
また、本発明の請求項９記載の半導体装置は、請求項１ないし６のいずれかに記載の半導体装置であって、前記放熱板は、前記半導体素子の前記単層配線基板側とは反対側の上部に設けられた上部放熱板と、前記単層配線基板の前記半導体素子側とは反対側の下部に設けられた下部放熱板からなり、前記中継電極部は、前記上部放熱板に対して複数個設けられ、前記下部放熱板に対して少なくとも１個設けられ、前記接続用部材は、前記上部放熱板と前記単層配線基板との間に複数個配置され、前記下部放熱板と前記単層配線基板との間に少なくとも１個配置され、前記上部放熱板には、前記第１の電位または前記第２の電位が前記接続用部材を介して伝達され、前記下部放熱板には、前記第２の電位または前記第１の電位が前記接続用部材を介して伝達されることを特徴とする。
また、本発明の請求項１０記載の半導体装置は、請求項９記載の半導体装置であって、前記接続用部材は、前記胴部の前記単層配線基板側の先端部あるいは先端面が電気的に絶縁されていることを特徴とする。
また、本発明の請求項１１記載の半導体装置は、請求項１ないし６のいずれかに記載の半導体装置であって、前記放熱板は、前記単層配線基板の前記半導体素子側とは反対側の下部に配置されていることを特徴とする。
また、本発明の請求項１２記載の半導体装置は、請求項１１記載の半導体装置であって、前記放熱板は、第１の下部放熱板と第２の下部放熱板からなり、前記中継電極部は、前記第１の下部放熱板と前記第２の下部放熱板それぞれに対して少なくとも１個設けられ、前記接続用部材は、前記第１の下部放熱板と前記単層配線基板との間、および前記第２の下部放熱板と前記単層配線基板との間それぞれに少なくとも１個配置され、前記第１の下部放熱板には、前記第１の電位または前記第２の電位が前記接続用部材を介して伝達され、前記第２の下部放熱板には、前記第２の電位または前記第１の電位が前記接続用部材を介して伝達されることを特徴とする。
また、本発明の請求項１３記載の半導体装置は、請求項１ないし６のいずれかに記載の半導体装置であって、前記放熱板は、前記半導体素子の前記単層配線基板側とは反対側の上部に設けられ、下側放熱板と絶縁層と上側放熱板の３層からなり、前記下側放熱板および前記絶縁層には、前記上側放熱板に接続される前記接続用部材が挿入される貫通穴が複数箇所に設けられており、前記中継電極部は、前記上側放熱板と前記下側放熱板それぞれに対して複数個設けられ、前記接続用部材は、前記上側放熱板と前記単層配線基板との間、および前記下側放熱板と前記単層配線基板との間それぞれに複数個配置され、前記上側放熱板には、前記第１の電位または前記第２の電位が前記接続用部材を介して伝達され、前記下側放熱板には、前記第２の電位または前記第１の電位が前記接続用部材を介して伝達されることを特徴とする。
また、本発明の請求項１４記載の半導体装置は、請求項１３記載の半導体装置であって、前記接続用部材は、前記貫通穴に対して、前記下側放熱板に接触しないように挿入されていることを特徴とする。
また、本発明の請求項１５記載の半導体装置は、請求項１３もしくは１４のいずれかに記載の半導体装置であって、前記貫通穴は、前記下側放熱板の部分と前記絶縁層の部分で大きさが異なることを特徴とする。
また、本発明の請求項１６記載の半導体装置は、請求項１ないし６のいずれかに記載の半導体装置であって、前記放熱板は、前記単層配線基板の前記半導体素子側とは反対側の下部に設けられ、上側放熱板と絶縁層と下側放熱板の３層からなり、前記上側放熱板および前記絶縁層には、前記下側放熱板に接続される前記接続用部材が挿入される貫通穴が複数箇所に設けられており、前記中継電極部は、前記上側放熱板に対して少なくとも１個設けられ、前記下側放熱板に対して複数個設けられ、前記接続用部材は、前記上側放熱板と前記単層配線基板との間に少なくとも１個配置され、前記下側放熱板と前記単層配線基板との間に複数個配置され、前記上側放熱板には、前記第１の電位または前記第２の電位が前記接続用部材を介して伝達され、前記下側放熱板には、前記第２の電位または前記第１の電位が前記接続用部材を介して伝達されることを特徴とする。
また、本発明の請求項１７記載の半導体装置は、請求項１６記載の半導体装置であって、前記接続用部材は、前記貫通穴に対して、前記上側放熱板に接触しないように挿入されていることを特徴とする。
また、本発明の請求項１８記載の半導体装置は、請求項１６もしくは１７のいずれかに記載の半導体装置であって、前記貫通穴は、前記上側放熱板の部分と前記絶縁層の部分で大きさが異なることを特徴とする。
また、本発明の請求項１９記載の半導体装置は、請求項１ないし６のいずれかに記載の半導体装置であって、前記半導体素子が実装された前記配線基板を下部側から支持する導電性を有した支持板をさらに備え、前記接続用部材は、前記放熱板と前記支持板との間にも配置されて、前記放熱板と前記支持板とを電気的に接続し、前記支持板には、前記第１の電位あるいは前記第２の電位が前記接続用部材を介して伝達されることを特徴とする。
また、本発明の請求項２０記載の表示装置は、請求項１ないし１９のいずれかに記載の半導体装置を複数個と、マトリックス状に画素が配置された表示パネルと、前記各半導体装置に含まれる半導体素子を駆動するための第１の電位および第２の電位を含む外部信号を生成する画像処理部と、前記画像処理部にて生成された前記外部信号を伝送する共通配線基板と、を備え、前記各半導体装置は、前記共通配線基板に、前記各半導体素子に設けられたコネクタ部を介して接続し、前記外部信号を受信して、各画素列ブロックを表示駆動することを特徴とする。
また、本発明の請求項２１記載の表示装置は、請求項２０記載の表示装置であって、さらに、前記共通配線基板の上部および／または下部に配置され、前記第１の電位および／または前記第２の電位の伝送に使用される導電性および熱伝導性を有した１枚または複数枚の放熱板と、前記共通配線基板の前記第１の電位および／または前記第２の電位を伝送する配線の一部に電気的に接続するように前記共通配線基板に設けられた複数個の中継電極部と、前記共通配線基板に対して設けられた前記放熱板と前記共通配線基板に設けられた前記中継電極部との間に配置され、前記共通配線基板に対して設けられた前記放熱板と前記共通配線基板に設けられた前記中継電極部とを電気的に接続する導電性を有した複数個の接続用部材と、を備えることを特徴とする。
本発明によれば、ＰＤＰなどのフラットパネルディスプレイにおいて駆動用ドライバＩＣとして用いられる半導体装置を単層配線基板で実現でき、多ピン出力化に伴う半導体素子内部の電源配線の長配線による高インピーダンス化や、半導体素子内部の長辺方向における両端での電圧降下を抑制しながら、なおかつ大画面化に伴う駆動負荷の増大に対しても、放熱性と電源電位、接地電位を強化することができる。
（実施の形態１）
以下、本発明の実施の形態１について、図面を参照しながら説明する。図１（ａ）は本発明の実施の形態１に係る半導体装置の概略構成を示す分解斜視図、図１（ｂ）は図１（ａ）における符号Ｃの部分を拡大した図である。また、図２は本発明の実施の形態１に係る半導体装置の概略構成を示す断面図であり、図１におけるＡ−Ａ’間の断面を示す。また、図３は本発明の実施の形態１に係る半導体装置の概略構成の他の例を示す断面図である。但し、図２、３においては、単層配線基板の配線を省略している。
図１ないし図３において、１０１はフリップチップ（半導体素子）、１０２はフリップチップのバンプ電極（素子電極）、１０３は単層配線基板、１０４は単層配線基板の基板電極、１０５は単層配線基板の電源配線、１０６はコネクタ部、１０７は上部放熱板、１０８は単層配線基板の中継電極領域（中継電極部）、１０９は単層配線基板の基板側接続用穴、１１０は上部放熱板の放熱板側接続用穴、１１１は接続用部材、１１２は絶縁層、１１３は接続用部材の頭部、１１４は接続用部材の胴部、１１５はワッシャーである。
図１、２に示すように、当該半導体装置は、フリップチップ１０１が単層配線基板１０３に実装され、フリップチップ１０１に設けられたバンプ電極１０２と単層配線基板１０３に設けられた基板電極１０４とが接合されて、バンプ電極１０２と基板電極１０４とが電気的に接続されている。
また、単層配線基板１０３の端部には、フリップチップ１０１を駆動するための電源電位（第１の電位）および接地電位（第２の電位）を含む外部信号を受信する端子群を備えたコネクタ部（Ｉ／Ｆ）１０６が設けられている。
また、フリップチップ１０１の単層配線基板１０３側とは反対側の上面には、熱伝導性を有する絶縁層１１２が設けられている。そして、絶縁層１１２の上面に、導電性および熱伝導性を有した上部放熱板１０７が面接触して設けられている。この上部放熱板１０７は、当該半導体装置の放熱に加えて、電源電位または接地電位の伝送にも使用される。
また、単層配線基板１０３の電源配線１０５の途中には、電源配線１０５に電気的に接続する中継電極領域１０８が設けられている。また、上部放熱板１０７には、中継電極領域１０８に対応する位置に放熱板側接続用穴１１０が形成されている。一方、中継電極領域１０８には、図１（ｂ）に示すように、基板側接続用穴１０９が形成されている。
また、導電性を有する接続用部材１１１は、上部放熱板１０７と中継電極領域１０８との間に配置されて、上部放熱板１０７と中継電極領域１０８とを電気的に接続する。具体的には、接続用部材１１１は、鍔部を有する頭部１１３と、胴部１１４とを備え、上部放熱板１０７の上側から放熱板側接続用穴１１０に挿入され、頭部１１３が上部放熱板１０７の上面（一方の表面）から露出し、且つ胴部１１４の一部が上部放熱板１０７の下面（他方の表面）から突出して基板側接続用穴１０９に挿入されて、中継電極領域１０８に電気的に接続するよう配置される。ここでは、基板側接続用穴１０９は雌ねじであり、接続用部材１１１の胴部１１４の一部が基板側接続用穴１０９に螺設される。このように構成することで、中継電極領域１０８と上部放熱板１０７との電気的接続を図っている。なお、接続用部材１１１の胴部１１４は、放熱板側接続用穴１１０の内面に電気的に接続していてもよいし、頭部１１３が上部放熱板１０７の上面と電気的に接続していれば、放熱板側接続用穴１１０の内面には電気的に接続していていなくてもよい。
また、図３に示すように、接続用部材１１１の鍔部と上部放熱板１０７の上面との間に反発力および導電性を有したワッシャー（接続保持部材）１１５を設けて、このワッシャー１１５により鍔部を支持してもよい。このように、接続用部材１１１と上部放熱板１０７とが接触する部分にワッシャー１１５を配置することで、上部放熱板１０７と単層配線基板１０３との間で熱膨張などにより反り返りなどの一時的な変形が発生しても、上部放熱板１０７と接続用部材１１１との電気的接続を確保でき、接続用部材１１１と上部放熱板１０７との接触面において電気的接続が切れないようにすることができる。なお、接続用部材１１１と上部放熱板１０７とが接触する部分に配置する接続保持部材としては、例えば反発力および導電性を有したスペーサーなどでもよい。
また、コネクタ部１０６に電気的に接続する単層配線基板１０３の電源配線は、コネクタ部１０６により受信した電源電位および接地電位を、基板電極１０４を介してフリップチップ１０１のバンプ電極１０２へ伝送する。また、そのコネクタ部１０６に電気的に接続する電源配線のうちの電源電位または接地電位を伝送する電源配線１０５には中継電極領域１０８が電気的に接続しており、電源電位または接地電位は、接続用部材１１１を介して上部放熱板１０７へ伝達される。この上部放熱板１０７へ伝送された電源電位または接地電位は、他の接続用部材１１１を介して、コネクタ部１０６に電気的に接続していない電源配線１０５へ伝送される。このコネクタ部１０６に電気的に接続していない電源配線１０５は、フリップチップ１０１の他のバンプ電極１０２に接合する基板電極１０４に接続しており、フリップチップ１０１には、上部放熱板１０７を経由した電源電位または接地電位も供給される。
このように、単層配線基板１０３は、コネクタ部１０６により受信した電源電位または接地電位が、上部放熱板１０７、中継電極領域１０８、および接続用部材１１１からなる経路を経由し、基板電極１０４を介してフリップチップ１０１のバンプ電極１０２へ伝送される構造を有する。
なお、図１には、中継電極領域１０８および接続用部材１１１がそれぞれ４個設けられている例を示しているが、これに限定されるものではなく、中継電極領域１０８および接続用部材１１１はそれぞれ少なくとも２個あればよい。
以上のように、当該半導体装置は、接続用部材１１１により上部放熱板１０７が単層配線基板１０３およびフリップチップ１０１に電気的に接続された構造を有する。したがって、コネクタ部１０６に印加された電源電位または接地電位を、単層配線基板１０３に設けられた電源配線１０５により、直接、単層配線基板１０３に実装されたフリップチップ１０１に供給するとともに、接続用部材１１１および上部放熱板１０７を経由して他の接続用部材１１１へ伝送し、他の電源配線１０５によりフリップチップ１０１の遠端側にも供給することができるようになり、電源電位または接地電位を強化することができる。
なお、接続用部材１１１の形状は、鍔部を有する頭部１１３と、胴部１１４とを備え、胴部１１４の一部が基板側接続用穴（雌ねじで）１０９に螺設される形状に限定されるものではなく、中継電極領域１０８と上部放熱板１０７とを電気的に接続できればよい。したがって、上部放熱板１０７と単層配線基板１０３に接続用の穴部（放熱板側接続用穴１１０および基板側接続用穴１０９）を設けたが、接続用部材１１１を上部放熱板１０７および単層配線基板１０３に電気的に接続できれば、穴部を設けて接続用部材１１１を挿入する構成に限定されるものではない。
また、図１に示す例では、フリップチップ１０１は、その外形が短辺２辺、長辺２辺からなり、短辺のうちの一方をコネクタ部１０６に対して近い側に配置し、他方を遠方側に配置する縦置きの配置（コネクタ部１０６から見てフリップチップ１０１の長辺を縦とする置き方）となっているが、これに限らず、例えば、長辺のうちの一方をコネクタ部１０６に対して近い側に配置し、他方を遠方側に配置する横置きの配置（コネクタ部１０６から見てフリップチップ１０１の長辺を横とする置き方）としてもよい。また、ここでは半導体素子としてフリップチップを例に説明したが、これに限らず、例えば、単層配線基板とボンディングワイヤにより電気的に接続される構成の半導体素子であってもよい。
続いて、上記した構成の半導体装置において、フリップチップ内部の電源配線（内部電源配線）を低インピーダンス化する方法について説明する。図４はフリップチップ内部において電源電位もしくは接地電位を伝送する内部電源配線の配線形状、およびその内部電源配線に接続するバンプ電極の配置位置を示す概念図である。図４において、１１６はフリップチップ１０１内部の内部電源配線である。
内部電源配線１１６およびバンプ電極１０２−Ａ〜１０２−Ｅが、図４に示すように配置され、コネクタ部１０６より供給される電源電位あるいは接地電位が、コネクタ部１０６から見て最も近いフリップチップ１０１の端部付近に設けられたバンプ電極１０２−Ａへ供給されている場合、上部放熱板１０７を介した電源電位または接地電位を、コネクタ部１０６から見て最も遠いフリップチップ１０１の端部付近に設けられたバンプ電極１０２−Ｅへ供給することで、内部電源配線１１６の配線抵抗は約半分になり、低インピーダンス化することができ、且つ電源電流を均等に分散することができる。
さらに、バンプ電極１０２−Ｅに加えて、バンプ電極１０３−Ｃにも上部放熱板１０７を経由した電源電位あるいは接地電位を供給することで、さらに内部電源配線１１６の低インピーダンス化を図ることができる。さらに、バンプ電極１０２−Ｅ、１０３−Ｃに加えて、バンプ電極１０３−Ｂ、１０３−Ｄにも上部放熱板１０７を経由した電源電位あるいは接地電位を供給することで、内部電源配線１１６はさらに低インピーダンス化する。
このように、フリップチップ１０１のバンプ電極１０２のうち、コネクタ部１０６から見て最も遠いフリップチップ１０１の端部付近に設けられているバンプ電極１０２−Ｅに対して、上部放熱板１０７を経由した電源電位または接地電位を供給して、フリップチップ１０１の内部電源配線１１６における電源電位または接地電位を強化することで、内部電源配線１１６を低インピーダンス化することができ、且つ電源電流を均等に分散することができる。
以上のように、本実施の形態１によれば、フリップチップ内部の電源配線を低インピーダンス化でき、フリップチップの遠端にも駆動用電位（電源電位、接地電位）を供給することが可能となり、放熱性を高めながらも、多ピン出力化に対応して電源電位、接地電位を強化することができる。
なお、本実施の形態１では、単層配線基板の上部に設ける放熱板に導電性を持たせて、その上部放熱板を利用してフリップチップに電源電位あるいは接地電位を供給する構成としたが、単層配線基板のフリップチップ側とは反対側の下部に、熱伝導性および導電性を有した放熱板（下部放熱板）を面接触させて設け、その下部放熱板を利用してフリップチップに電源電位あるいは接地電位を供給する構成としてもよい。この場合、中継電極領域および接続用部材は少なくとも１個設ければよい。また、この場合、単層配線基板の上部に熱伝導性を有した放熱板を設けてもよい。
（実施の形態２）
以下、本発明の実施の形態２について、図面を参照しながら説明する。図５は本発明の実施の形態２に係る半導体装置の概略構成を示す分解斜視図である。但し、前述した実施の形態１で説明した部材と同一の部材には同一符号を付して、説明を省略する。
当該半導体装置は、コネクタ部１０６もしくはコネクタ部１０６近傍に中継電極領域１０８を設けて、コネクタ部１０６と中継電極領域１０８とを直接接続させ、電源配線を介すことなくコネクタ部１０６から中継電極領域１０８へ電源電位または接地電位を伝送する構造としている点に特徴がある。
すなわち、例えば図５に示すように、単層配線基板１０３の端部に設けたコネクタ部１０６の近傍に中継電極領域１０８および基板側接続用穴１０９を設け、その中継電極領域１０８と上部放熱板１０７とを接続用部材１１１を介して電気的に接続する。このように構成すれば、上部放熱板１０７が電源配線の一部として機能し、単層配線基板１０３内において、コネクタ部１０６とフリップチップ１０１とを接続していた電源電位供給用の電源配線または接地電位供給用の電源配線を省くことができるので、単層配線基板１０３内の配線領域を低減させることが可能になる。
なお、図５に示す例では、コネクタ部１０６の近傍に、中継電極領域１０８（基板側接続用穴１０９）を２個設けたが、これに限定されるものではなく、少なくとも１個設ければよい。
また、本実施の形態２では、単層配線基板の上部に設ける放熱板に導電性を持たせて、その上部放熱板を利用してフリップチップに電源電位あるいは接地電位を供給する構成としたが、単層配線基板のフリップチップ側とは反対側の下部に、熱伝導性および導電性を有した放熱板（下部放熱板）を単層配線基板の裏面に面接触させて設け、その下部放熱板を利用してフリップチップに電源電位あるいは接地電位を供給する構成としてもよい。この場合、単層配線基板の上部に熱伝導性を有した放熱板を設けてもよい。
（実施の形態３）
以下、本発明の実施の形態３について、図面を参照しながら説明する。図６は本発明の実施の形態３に係る半導体装置の概略構成を示す分解斜視図である。但し、前述した実施の形態１、２で説明した部材と同一の部材には同一符号を付して、説明を省略する。図６において、２０１は第１の上部放熱板、２０２は第２の上部放熱板である。
前述した実施の形態１、２では、単層配線基板１０３の上部に１枚の放熱板を設けて、その放熱板を経由して電源電位または接地電位をフリップチップへ供給したが、本実施の形態３では、図６に示すように、単層配線基板１０３の上部に２枚の上部放熱板２０１、２０２を設けて、これらの放熱板２０１、２０２を経由して電源電位および接地電位をフリップチップ１０１へ供給する構成としている。
以下、前述した実施の形態１、２と異なる点について詳細に説明し、実施の形態１、２と同じ点については詳しい説明を省略する。なお、ここでは、第１の上部放熱板２０１を電源電位の伝送に使用し、第２の上部放熱板２０２を接地電位の伝送に使用する場合について説明するが、無論、第１の上部放熱板２０１を接地電位の伝送に使用し、第２の上部放熱板２０２を電源電位の伝送に使用してもよい。
図６に示すように、導電性および熱伝導性を有する第１の上部放熱板２０１および第２の上部放熱板２０２は、それぞれ、絶縁層１１２の上面に面接触して設けられている。また、第１の上部放熱板２０１および第２の上部放熱板２０２には、それぞれ、中継電極領域１０８に対応する位置に放熱板側接続用穴１１０が形成されている。
また、中継電極領域１０８は、第１の上部放熱板２０１および第２の上部放熱板２０２それぞれに対して複数個設けられている。また、接続用部材１１１は、第１の上部放熱板２０１と単層配線基板１０３（中継電極領域１０８）との間および第２の上部放熱板２０２と単層配線基板１０３（中継電極領域１０８）との間のそれぞれに複数個配置されて、第１の上部放熱板２０１および第２の上部放熱板２０２と単層配線基板１０３（中継電極領域１０８）とを電気的に接続する。
また、コネクタ部１０６に電気的に接続して電源電位および接地電位を伝送する電源配線１０５にはそれぞれ中継電極領域１０８が電気的に接続しており、電源電位および接地電位は、それぞれ、接続用部材１１１を介して第１の上部放熱板２０１および第２の上部放熱板２０２へ伝達される。この第１の上部放熱板２０１および第２の上部放熱板２０２へ伝送された電源電位と接地電位は、他の接続用部材１１１を介して、コネクタ部１０６に電気的に接続していない電源配線１０５へ伝送される。このコネクタ部１０６に電気的に接続していない電源配線１０５は、フリップチップ１０１のバンプ電極１０２に接合する基板電極１０４に接続しており、フリップチップ１０１には、第１の上部放熱板２０１および第２の上部放熱板２０２を経由した電源電位および接地電位が供給される。
このように、単層配線基板１０３は、コネクタ部１０６により受信した電源電位が第１の上部放熱板２０１、中継電極領域１０８、および接続用部材１１１からなる経路を経由してフリップチップ１０１のバンプ電極１０２へ伝送される構造と、コネクタ部１０６により受信した接地電位が第２の上部放熱板２０２、中継電極領域１０８、および接続用部材１１１からなる経路を経由してフリップチップ１０１の他のバンプ電極１０２へ伝送される構造を有する。
なお、図６には、第１の上部放熱板２０１と第２の上部放熱板２０２それぞれに対して中継電極領域１０８および接続用部材１１１が３個設けられている例を示しているが、これに限定されるものではなく、中継電極領域１０８および接続用部材１１１は、第１の上部放熱板２０１と第２の上部放熱板２０２それぞれに対して２個以上設ければよい。
また、コネクタ部１０６に電気的に接続した電源配線１０５から電源電位および接地電位を供給する例を説明したが、例えば前述の実施の形態２のように、コネクタ部１０６もしくはコネクタ部１０６近傍に中継電極領域１０８を設けてもよい。また、例えば前述の実施の形態１のように、フリップチップ１０１のバンプ電極の一部に、コネクタ部１０６に電気的に接続した電源配線１０５から、直接、電源電位および／または接地電位を供給する構成としてもよい。
以上のように、当該半導体装置は、第１の上部放熱板２０１に電源電位を供給し、接続用部材１１１および単層配線基板１０３を介してフリップチップ１０１と第１の上部放熱板２０１とを電気的に接続することで電源電位を強化した構造と、第２の上部放熱板２０２に接地電位を供給し、接続用部材１１１および単層配線基板１０３を介してフリップチップ１０１と第２の上部放熱板２０２とを電気的に接続することで接地電位を強化した構造を有し、電源電位と接地電位の２つの異なる電位を同時にフリップチップ１０１に供給することが可能となる。
なお、本実施の形態３では、単層配線基板の上部に２枚の放熱板を設ける場合について説明したが、単層配線基板のフリップチップ側とは反対側の下部に、熱伝導性および導電性を有した２枚の放熱板（第１および第２の下部放熱板）を単層配線基板の裏面に面接触させて設け、それらの下部放熱板を利用してフリップチップに電源電位および接地電位を供給する構成としてもよい。この場合、中継電極領域は、２枚の下部放熱板それぞれに対して少なくとも１個設け、接続用部材は、各下部放熱板と単層配線基板（中継電極領域）との間それぞれに少なくとも１個配置する。また、この場合、単層配線基板の上部に熱伝導性を有した放熱板を設けてもよい。
（実施の形態４）
以下、本発明の実施の形態４について、図面を参照しながら説明する。図７は本発明の実施の形態４に係る半導体装置の概略構成を示す断面図である。但し、前述した実施の形態１〜３で説明した部材と同一の部材には同一符号を付して、説明を省略する。図７において、２０３は下部放熱板である。
前述した実施の形態３では、単層配線基板１０３の上部に２枚の放熱板を設けて、各放熱板を経由して電源電位および接地電位をフリップチップへ供給したが、本実施の形態４では、図７に示すように、フリップチップ１０１の単層配線基板１０３側とは反対側の上部に上部放熱板１０７を設けるとともに、単層配線基板１０３のフリップチップ１０１側とは反対側の下部に下部放熱板２０３を設けて、これらの放熱板１０７、２０３を経由して電源電位および接地電位をフリップチップ１０１へ供給する構成としている。
以下、前述した実施の形態１〜３と異なる点について詳細に説明し、実施の形態１〜３と同じ点については詳しい説明を省略する。なお、ここでは、上部放熱板１０７を電源電位の伝送に使用し、下部放熱板２０３を接地電位の伝送に使用する場合について説明するが、無論、上部放熱板１０７を接地電位の伝送に使用し、下部放熱板２０３を電源電位の伝送に使用してもよい。
図７に示すように、導電性および熱伝導性を有する下部放熱板２０３は、単層配線基板１０３の下面に面接触して設けられている。また、下部放熱板２０３には、中継電極領域１０８に対応する位置に放熱板側接続用穴１１０が形成されている。
また、中継電極領域１０８は、下部放熱板２０３に対して少なくとも１個設けられている。また、接続用部材１１１は、下部放熱板２０３と単層配線基板１０３（中継電極領域１０８）との間にも配置されて、下部放熱板２０３と単層配線基板１０３（中継電極領域１０８）とを電気的に接続する。
また、コネクタ部１０６に電気的に接続して電源電位および接地電位を伝送する電源配線１０５にはそれぞれ中継電極領域１０８が電気的に接続しており、電源電位および接地電位は、それぞれ、接続用部材１１１を介して上部放熱板１０７および下部放熱板２０３へ伝達される。この上部放熱板１０７および下部放熱板２０３へ伝送された電源電位と接地電位は、他の接続用部材１１１を介して、コネクタ部１０６に電気的に接続していない電源配線１０５へ伝送される。このコネクタ部１０６に電気的に接続していない電源配線１０５は、フリップチップ１０１のバンプ電極１０２に接合する基板電極１０４に接続しており、フリップチップ１０１には、上部放熱板１０７および下部放熱板２０３を経由した電源電位および接地電位が供給される。
このように、単層配線基板１０３は、コネクタ部１０６により受信した電源電位が上部放熱板１０７、中継電極領域１０８、および接続用部材１１１からなる経路を経由してフリップチップ１０１のバンプ電極１０２へ伝送される構造と、コネクタ部１０６により受信した接地電位が下部放熱板２０３、中継電極領域１０８、および接続用部材１１１からなる経路を経由してフリップチップ１０１の他のバンプ電極１０２へ伝送される構造を有する。
なお、中継電極領域１０８は、上部放熱板１０７に対して複数個設け、下部放熱板２０３に対して少なくとも１個設け、接続用部材１１１は、上部放熱板１０７と単層配線基板１０３（中継電極領域１０８）との間に複数個配置し、下部放熱板２０３と単層配線基板１０３（中継電極領域１０８）との間に少なくとも１個配置する。
以上のように、当該半導体装置は、上部放熱板１０７に電源電位を供給し、接続用部材１１１および単層配線基板１０３を介してフリップチップ１０１と上部放熱板１０７とを電気的に接続することで電源電位を強化した構造と、下部放熱板２０３に接地電位を供給し、接続用部材１１１および単層配線基板１０３を介してフリップチップ１０１と下部放熱板２０３とを電気的に接続することで接地電位を強化した構造を有し、電源電位と接地電位の２つの異なる電位を同時にフリップチップ１０１に供給することが可能となる。
また、本実施の形態４では、上部放熱板１０７と単層配線基板１０３とを電気的に接続する接続用部材１１１が下部放熱板２０３に接触したり、下部放熱板２０３と単層配線基板１０３とを電気的に接続する接続用部材１１１が上部放熱板１０７に接触したりしても、上部放熱板１０７と下部放熱板２０３が短絡しないように、接続用部材１１１の胴部の先端部あるいは先端面を電気的に絶縁することが好ましい。図８に、本実施の形態４に係る半導体装置に好ましい接続用部材の一例を示す。
図８において、３０１は導電部、３０２は絶縁部である。図８に示すように、接続用部材１１１の胴部の先端部あるいは先端面を絶縁部３０２で構成するには、例えば、接続用部材１１１の表面を導電性を有した材料で構成し、接続用部材１１１の内部を絶縁物で構成し、接続用部材１１１の胴部の先端側において内部を露出させるようにすればよい。接続用部材１１１は、上記した接続関係を図ることができれば、導電性テープのような平らで薄いものであってもよい。
（実施の形態５）
以下、本発明の実施の形態５について、図面を参照しながら説明する。図９は本発明の実施の形態５に係る半導体装置の概略構成を示す分解斜視図である。また、図１０は本発明の実施の形態５に係る半導体装置の概略構成を示す断面図であり、図９におけるＢ−Ｂ’間の断面を示す。但し、図１０においては、単層配線基板の配線を省略している。また、前述した実施の形態１〜４で説明した部材と同一の部材には同一符号を付して、説明を省略する。
図９、１０において、４０１は上側放熱板、４０２は下側放熱板、４０３は高絶縁部材（絶縁層）、４０４は上側放熱板用貫通穴、４０５は下側放熱板用貫通穴、４０６は絶縁層用貫通穴である。また、１１１Ａは上側放熱板に接続する接続用部材、１１１Ｂは下側放熱板に接続する接続用部材である。本実施の形態５は、図９、１０に示すように、導電性および熱伝導性を有した上部放熱板が、上側放熱板４０１、高絶縁部材４０３、および下側放熱板４０２の３層からなる点が前述した実施の形態１〜４と異なる。
以下、前述した実施の形態１〜４と異なる点について詳細に説明し、実施の形態１〜４と同じ点については詳しい説明を省略する。なお、ここでは、上側放熱板４０１を電源電位の伝送に使用し、下側放熱板４０２を接地電位の伝送に使用する場合について説明するが、無論、上側放熱板４０１を接地電位の伝送に使用し、下側放熱板４０２を電源電位の伝送に使用してもよい。
図９、１０に示すように、当該半導体装置は、フリップチップ１０１の単層配線基板１０３側とは反対側の上部に、導電性および熱伝導性を有した上側放熱板４０１および下側放熱板４０２が、高絶縁部材４０３を挟んで設けられている。また、下側放熱板４０２は、絶縁層１１２の上面に面接触して設けられている。
また、中継電極領域１０８は、上側放熱板４０１と下側放熱板４０２それぞれに対して複数個設けられている。また、接続用部材１１１Ａは上側放熱板４０１と単層配線基板１０３（中継電極領域１０８）との間に複数個配置され、接続用部材１１１Ｂは下側放熱板４０２と単層配線基板１０３（中継電極領域１０８）との間に複数個配置され、上側放熱板４０１および下部放熱板４０２と単層配線基板１０３（中継電極領域１０８）とを電気的に接続する。
また、コネクタ部１０６に電気的に接続して電源電位および接地電位を伝送する電源配線１０５にはそれぞれ中継電極領域１０８が電気的に接続しており、電源電位および接地電位は、それぞれ、接続用部材１１１Ａおよび１１１Ｂを介して上側放熱板４０１および下側放熱板４０２へ伝達される。この上側放熱板４０１および下側放熱板４０２へ伝送された電源電位と接地電位は、他の接続用部材１１１Ａ、１１１Ｂを介して、コネクタ部１０６に電気的に接続していない電源配線１０５へ伝送される。このコネクタ部１０６に電気的に接続していない電源配線１０５は、フリップチップ１０１のバンプ電極１０２に接合する基板電極１０４に接続しており、フリップチップ１０１には、上側放熱板４０１および下側放熱板４０２を経由した電源電位および接地電位が供給される。
このように、単層配線基板１０３は、コネクタ部１０６により受信した電源電位が上側放熱板４０１、中継電極領域１０８、および接続用部材１１１Ａからなる経路を経由してフリップチップ１０１のバンプ電極１０２へ伝送される構造と、コネクタ部１０６により受信した接地電位が下側放熱板４０２、中継電極領域１０８、および接続用部材１１１Ｂからなる経路を経由してフリップチップ１０１の他のバンプ電極１０２へ伝送される構造を有する。
なお、図９には、上側放熱板４０１と下側放熱板４０２それぞれに対して中継電極領域１０８および接続用部材１１１Ａ、１１１Ｂが３個設けられている例を示しているが、これに限定されるものではなく、中継電極領域１０８および接続用部材１１１Ａ、１１１Ｂは、上側放熱板４０１と下側放熱板４０２それぞれに対して少なくとも２個あればよい。
また、コネクタ部１０６に電気的に接続した電源配線１０５から電源電位および接地電位を供給する例を説明したが、例えば前述の実施の形態２のように、コネクタ部１０６もしくはコネクタ部１０６近傍に中継電極領域１０８を設けてもよい。また、例えば前述の実施の形態１のように、フリップチップ１０１のバンプ電極の一部に、コネクタ部１０６に電気的に接続した電源配線１０５から、直接、電源電位および／または接地電位を供給する構成としてもよい。
以上のように、当該半導体装置は、上側放熱板４０１に電源電位を供給し、接続用部材１１１Ａおよび単層配線基板１０３を介してフリップチップ１０１と上側放熱板４０１とを電気的に接続することで電源電位を強化した構造と、下側放熱板４０２に接地電位を供給し、接続用部材１１１Ｂおよび単層配線基板１０３を介してフリップチップ１０１と下側放熱板４０２とを電気的に接続することで接地電位を強化した構造を有し、電源電位と接地電位の２つの異なる電位を同時にフリップチップ１０１に供給することが可能となる。
なお、本実施の形態５では、単層配線基板の上部に３層の放熱板を設ける場合について説明したが、単層配線基板のフリップチップ側とは反対側の下部に、熱伝導性および導電性を有した３層の放熱板（上側放熱板、高絶縁部材、および下側放熱板）を単層配線基板の裏面に面接触させて設け、フリップチップに電源電位および接地電位を供給する構成としてもよい。この場合、中継電極領域は、上側放熱板（単層配線基板に近い側の放熱板）に対して少なくとも１個設け、下側放熱板（単層配線基板から遠い側の放熱板）に対して複数個設け、接続用部材は、上側放熱板（単層配線基板に近い側の放熱板）と単層配線基板との間に少なくとも１個配置し、下側放熱板（単層配線基板から遠い側の放熱板）と単層配線基板との間に複数個配置する。また、この場合、単層配線基板の上部に熱伝導性を有した放熱板を設けてもよい。
続いて、図１０を用いて、本実施の形態５における接続用部材の放熱板への取り付け方法を説明する。本実施の形態５では、上側放熱板４０１と単層配線基板１０３とを電気的に接続する接続用部材１１１Ａが下側放熱板４０２に接触したり、下側放熱板４０２と単層配線基板１０３とを電気的に接続する接続用部材１１１Ｂが上側放熱板４０１に接触したりしないように、図１０に示すように貫通穴４０４〜４０６を設けている。
すなわち、本実施の形態５では、接続用部材１１１Ａは、鍔部を有する頭部１１３と、胴部１１４とを備え、上側放熱板４０１の上側から上側放熱板４０１の放熱板側接続用穴１１０に挿入され、頭部１１３が上側放熱板４０１の上面から露出し、且つ胴部１１４の一部が、絶縁層用貫通穴４０６および下側放熱板用貫通穴４０５を貫通し、下側放熱板４０２の下面から突出して基板側接続用穴１０９に挿入されて、中継電極領域１０８に電気的に接続するよう配置される。一方、接続用部材１１１Ｂは、鍔部を有する頭部１１３と、胴部１１４とを備え、上側放熱板４０１の上側から、上側放熱板用貫通穴４０４および絶縁層用貫通穴４０６を貫通して、下側放熱板４０２の放熱板側接続用穴１１０に挿入され、頭部１１３が下側放熱板４０２の上面から露出し、且つ胴部１１４の一部が、下側放熱板４０２の下面から突出して基板側接続用穴１０９に挿入されて、中継電極領域１０８に電気的に接続するよう配置される。
ここで、上側放熱板４０１に接続する接続用部材１１１Ａは、下側放熱板用貫通穴４０５に接触しないように挿入し、下側放熱板４０２に接続する接続用部材１１１Ｂは、上側放熱板用貫通穴４０４に接触しないように挿入する。そのため、本実施の形態５では、図１０に示すように、下側放熱板用貫通穴４０５の径を接続用部材１１１Ａの径よりも大きくし、上側放熱板用貫通穴４０４の径を接続用部材１１１Ｂの径よりも大きくしている。例えば、下側放熱板用貫通穴４０５、絶縁層用貫通穴４０６、および放熱板側接続用穴１１０からなる穴と、上側放熱板用貫通穴４０４、絶縁層用貫通穴４０６、および放熱板側接続用穴１１０からなる穴は、その径が上部と下部で異なるように略円錐形状にしてもよい。
なお、ここでは、接続用部材１１１Ａ、１１１Ｂの胴部１１４の断面形状が円形状であるので、下側放熱板用貫通穴４０５の径を接続用部材１１１Ａの径よりも大きくし、上側放熱板用貫通穴４０４の径を接続用部材１１１Ｂの径よりも大きくしたが、接続用部材１１１Ａ、１１１Ｂの胴部１１４の断面形状は円形状に限るものではなく、下側放熱板用貫通穴４０５は接続用部材１１１Ａの断面寸法よりも大きくし、上側放熱板用貫通穴４０４は接続用部材１１１Ｂの断面寸法よりも大きくすればよい。
また、接続用部材１１１Ａが貫通する下側放熱板用貫通穴４０５と、接続用部材１１１Ｂが貫通する上側放熱板用貫通穴４０４の内面に、絶縁層を設ける構成としてもよい。また、ここでは、頭部１１３と胴部１１４からなる接続用部材１１１を用いたので、上側放熱板４０１にも貫通穴４０４を設けたが、例えば、接続用部材として導電性テープを用いる場合、下側放熱板４０２の下面に接合させればよいので、この場合、上側放熱板４０１に貫通穴を設ける必要はない。
（実施の形態６）
以下、本発明の実施の形態６について、図面を参照しながら説明する。図１１は本発明の実施の形態６に係る半導体装置の概略構成を示す分解斜視図である。但し、前述した実施の形態１〜５で説明した部材と同一の部材には同一符号を付して、説明を省略する。
図１１において、５０１は支持板であるシャーシ、５０２はシャーシ５０１に設けられた突起部である。本実施の形態６は、本来、機械的強度および放熱性を増すために設けるシャーシ５０１を、導電性を有する熱伝導率の高い部材で構成し、導電性を有する上部放熱板１０７と電気的に接続させることにより、シャーシ５０１を利用して電源電位もしくは接地電位を強化する点が前述した実施の形態１〜５と異なる。以下、前述した実施の形態１〜４と異なる点について詳細に説明する。
図１１に示すように、フリップチップ１０１が実装された単層配線基板１０１を下部側から支持するシャーシ５０１は、単層配線基板１０３の裏面に面接触して設けられており、その上部側の面の放熱板側接続用穴１１０に対応する位置には、突起部５０２が設けられている。
放熱板側接続用穴１１０は、単層配線基板１０３の中継電極領域１０８に対応する位置に加えて、シャーシ５０１の突起部５０２に対応する位置にも設けられており、接続用部材１１１は、上部放熱板１０７とシャーシ５０１との間にも配置されて、上部放熱板１０７とシャーシ５０１とを電気的に接続する。具体的には、上部放熱板１０７とシャーシ５０１とを電気的に接続する接続用部材１１１は、上部放熱板１０７の上側から放熱板側接続用穴１１０および突起部５０２に設けられた雌ねじに挿入され、接続用部材１１１の胴部１１４の一部が突起部５０２の雌ねじに螺設される。
なお、図１１には、上部放熱板１０７とシャーシ５０１とを電気的に接続するための放熱板側接続用穴１１０、接続用部材１１１、および突起部５０２を複数個設けた場合を例示しているが、放熱板側接続用穴１１０、接続用部材１１１、および突起部５０２は少なくとも１個設ければよい。
以上のように、本実施の形態６によれば、シャーシ５０１と上部放熱板１０７とを電気的に接続して、電源電位あるいは接地電位の強化を図ることができる。またシャーシ５０１から電源電位あるいは接地電位を供給できるので、コネクタ部１０６から電源電位あるいは接地電位を供給する必要がなくなり、単層配線基板１０３の配線領域をさらに低減させることができる。
なお、ここでは上部放熱板とシャーシを電気的に接続する場合について説明したが、下部放熱板を設けるとともに、その下部放熱板の下部に絶縁層を介してシャーシを設け、下部放熱板、絶縁層、シャーシの３層からなる放熱板を構成してもよい。この場合、接続用部材の取り付けは、前述の実施の形態５と同様に行う。
（実施の形態７）
以下、本発明の実施の形態７に係る表示装置ついて、図面を参照しながら説明する。図１２（ａ）は本発明の実施の形態７に係る表示装置の概略構成を示す図、図１２（ｂ）は図１２（ａ）における符号Ｄの部分を拡大した図である。また、図１３はその表示装置に用いられるモジュール化された半導体装置の概略構成を示す図である。但し、前述した実施の形態１〜６にて説明した部材と同一の部材には同一符号を付して説明を省略する。
図１２、１３において、６０１は半導体装置、６０２は表示パネル、６０３は画像処理ＬＳＩ（画像処理部）、６０４は共通配線基板、６０５は接続コネクタである。半導体装置６０１は、前述の実施の形態１〜６で述べた構造でモジュール化された半導体装置であり、当該表示装置は、半導体装置６０１を複数個使用して、各半導体装置６０１毎に１つの画素列ブロックを表示駆動することで、マトリックス状に画素が配置された大画面パネル（表示パネル６０２）を表示駆動する。
画像処理ＬＳＩ６０３は、表示データ、表示データ制御信号、電源電位、および接地電位などの各半導体装置６０１に含まれるフリップチップ（半導体素子）１０１を動作させるための外部信号を生成して、表示パネル６０２への表示を制御する。
共通配線基板６０４は、画像処理ＬＳＩ６０３にて生成された外部信号を各半導体装置６０１のコネクタ部１０６に共通に伝達する。共通配線基板６０２には、各半導体装置６０１毎に接続コネクタ６０５が設けられている。各半導体装置６０１は、共通配線基板６０４に設けられた接続コネクタ６０５に、コネクタ部１０６を介して電気的、機械的に接続して外部信号を受信し、表示パネル６０２の各画素列ブロックを表示駆動する。
図１２に示すように、半導体装置６０１を複数個使用することにより、複数の画素列ブロックを構成でき、また各半導体装置６０１を共通配線基板６０４に電気的に接続することで、画像処理ＬＳＩ６０３からのパネルへの表示を制御する信号を各半導体装置６０１に伝送することができるようになり、所望の画面サイズに応じた画素数列に対応して表示パネル６０２に表示データを出力することが可能な表示装置を実現できる。
また、前述した実施の形態１〜６で述べた構造でモジュール化された半導体装置６０１を複数個使用することにより、コストを抑制し、放熱性を保ちながら、電源電位、接地電位を強化することができるので、大画面化にも対応できる。
図１４は上記表示装置を組み込んで応用したＰＤＰテレビのシステム構成図である。図１４において、７０１は表示装置、７０２は表示装置７０１を含む映像表示システムとしてのＰＤＰパネルブロックである。図１４に示すように、上記した表示装置７０１は映像表示システムに容易に組み込むことができ、良好な放熱性を保ちつつ、電源電位、接地電位を強化することができる。
（実施の形態８）
以下、本発明の実施の形態８に係る表示装置ついて、図面を参照しながら説明する。図１５（ａ）は本発明の実施の形態８に係る表示装置の概略構成を示す図、図１５（ｂ）は図１５（ａ）における符号Ｅの部分を拡大した図である。但し、前述した実施の形態１〜７にて説明した部材と同一の部材には同一符号を付して説明を省略する。
図１５において、６０６は第１の上部放熱長板（放熱板）、６０７は第２の上部放熱長板（放熱板）、６０８は共通配線基板６０４に設けられた中継電極領域、６０９は中継電極領域６０８内に設けられた基板側接続用穴、６１０は第１の上部放熱長板６０６と第２の上部放熱長板６０７に設けられた放熱板側接続用穴である。なお、ここでは、第１の上部放熱長板６０６を電源電位の伝送に使用し、第２の上部放熱長板６０７を接地電位の伝送に使用する場合について説明するが、無論、第１の上部放熱長板６０６を接地電位の伝送に使用し、第２の上部放熱長板６０７を電源電位の伝送に使用してもよい。
本実施の形態８では、共通配線基板６０４に対して、前述した実施の形態１〜６で述べた構成を応用適用している。すなわち、図１５に示すように、共通配線基板６０４の上部には、導電性および熱伝導性を有した第１および第２の上部放熱長板６０６、６０７が設けられている。また、共通配線基板６０４の電源配線の途中には、電源配線に電気的に接続する中継電極領域６０８が設けられている。また、第１および第２の上部放熱長板６０６、６０７には、中継電極領域６０８に対応する位置に放熱板側接続用穴６１０が形成されている。一方、中継電極領域６０８には、基板側接続用穴６０９が形成されている。
また、本実施の形態８では、第１および第２の上部放熱長板６０６、６０７と共通配線基板６０４とを電気的に接続する接続用部材として、前述した実施の形態１〜６で説明した接続用部材１１１を用いる。この接続用部材１１１は、第１および第２の上部放熱長板６０６、６０７と中継電極領域６０８との間に配置されて、第１および第２の上部放熱長板６０６、６０７と中継電極領域６０８とを電気的に接続する。具体的には、前述した実施の形態１〜６と同様に、接続用部材１１１は、第１および第２の上部放熱長板６０６、６０７の上側から放熱板側接続用穴６１０および基板側接続用穴６０９に挿入され、接続用部材１１１の胴部の一部が基板側接続用穴６０９に螺設される。
また、画像処理ＬＳＩ６０３からの電源電位および接地電位を伝送する共通配線基板６０４の電源配線には、中継電極領域６０８が電気的に接続しており、電源電位、接地電位は、それぞれ、接続用部材１１１を介して第１および第２の上部放熱長板６０６、６０７へも伝送される。この第１および第２の上部放熱長板６０６、６０７へ伝送された電源電位および接地電位は、それぞれ、他の接続用部材１１１を介して、再度、共通配線基板６０４の電源配線へ供給される。
なお、本実施の形態８では、共通配線基板の上部に２枚の放熱長板を設ける場合について説明したが、共通配線基板の下部に２枚の放熱長板（放熱板）を設けてもよいし、共通配線基板の上部と下部それぞれに１枚の放熱長板（放熱板）を設けてもよいし、実施の形態５で説明したように、共通配線基板の上部もしくは下部に３層の放熱長板（放熱板）を設けてもよい。また、中継電極領域６０９および接続用部材１１１は、第１および第２の上部放熱長板６０６、６０７それぞれに対して２個以上設ければよい。
以上のように、本実施の形態８によれば、共通配線基板に対しても導電性を有した放熱板を設け、共通配線基板と放熱板とを電気的に接続したので、放熱性、電源電位、接地電位をさらに高めることができる。
本発明にかかる半導体装置は、単層配線基板で実現でき、多ピン出力化に伴うフリップチップ内部の電源配線の長配線による高インピーダンス化や、フリップチップ内部の長辺方向における両端での電圧降下を抑制しながら、なおかつ大画面化に伴う駆動負荷の増大に対しても、放熱性と電源電位、接地電位を強化することができ、例えばＰＤＰの駆動用ドライバＩＣなどの半導体装置として有用である。また、大画面化、高精細化を伴うフラットパネルディスプレイを駆動するドライバＩＣなど、高駆動能力および多ピン出力を必要とする長尺型の半導体装置にも応用できる。
（ａ）は本発明の実施の形態１に係る半導体装置の概略構成を示す分解斜視図、（ｂ）は（ａ）における符号Ｃの部分を拡大した図 本発明の実施の形態１に係る半導体装置の概略構成を示す断面図 本発明の実施の形態１に係る半導体装置の概略構成の他の例を示す断面図 本発明の実施の形態１に係る半導体装置のフリップチップ内部において電源電位もしくは接地電位を伝送する内部電源配線の配線形状、およびその内部電源配線に接続するバンプ電極の配置位置を示す概念図 本発明の実施の形態２に係る半導体装置の概略構成を示す分解斜視図 本発明の実施の形態３に係る半導体装置の概略構成を示す分解斜視図 本発明の実施の形態４に係る半導体装置の概略構成を示す断面図 本発明の実施の形態４に係る半導体装置に好ましい接続用部材の一例を示す図 本発明の実施の形態５に係る半導体装置の概略構成を示す分解斜視図 本発明の実施の形態５に係る半導体装置の概略構成を示す断面図 本発明の実施の形態６に係る半導体装置の概略構成を示す分解斜視図 （ａ）は本発明の実施の形態７に係る表示装置の概略構成を示す図、（ｂ）は（ａ）における符号Ｄの部分を拡大した図 本発明の実施の形態７に係る表示装置に用いられるモジュール化された半導体装置の概略構成を示す図 本発明の実施の形態７に係る表示装置を組み込んで応用したＰＤＰテレビのシステム構成図 （ａ）は本発明の実施の形態８に係る表示装置の概略構成を示す図、（ｂ）は（ａ）における符号Ｅの部分を拡大した図
符号の説明
１０１ フリップチップ
１０２ バンプ電極
１０３ 単層配線基板
１０４ 基板電極
１０５ 単層配線基板の電源配線
１０６ コネクタ部
１０７ 上部放熱板
１０８、６０８ 中継電極領域
１０９、６０９ 基板側接続用穴
１１０、６１０ 放熱板側接続用穴
１１１、１１１Ａ、１１１Ｂ 接続用部材
１１２ 絶縁層
１１３ 頭部
１１４ 胴部
１１５ ワッシャー
１１６ フリップチップの内部電源配線
２０１ 第１の上部放熱板
２０２ 第２の上部放熱板
２０３ 下部放熱板
３０１ 導電部
３０２ 絶縁部
４０１ 上側放熱板
４０２ 下側放熱板
４０３ 高絶縁部材
４０４ 上側放熱板用貫通穴
４０５ 下側放熱板用貫通穴
４０６ 絶縁層用貫通穴
５０１ シャーシ
５０２ 突起部
６０１ 半導体装置
６０２ 表示パネル
６０３ 画像処理ＬＳＩ
６０４ 共通配線基板
６０５ 接続コネクタ
６０６ 第１の上部放熱長板
６０７ 第２の上部放熱長板
７０１ 表示装置
７０２ ＰＤＰパネルブロック

Claims (21)

  1. 素子電極が設けられた半導体素子と、前記素子電極に電気的に接続される基板電極が設けられた単層配線基板とを備え、前記半導体素子が前記単層配線基板に実装された半導体装置であって、
    前記単層配線基板の端部に設けられ、前記半導体素子を駆動するための第１の電位および第２の電位を含む外部信号を受信するコネクタ部と、
    前記第１の電位および／または前記第２の電位の伝送に使用される導電性および熱伝導性を有した１枚または複数枚の放熱板と、
    前記単層配線基板に１箇所または複数箇所設けられた中継電極部と、
    導電性を有した１個または複数個の接続用部材と、を備え、
    前記接続用部材は、前記放熱板と前記中継電極部との間に配置されて、前記放熱板と前記中継電極部とを電気的に接続し、
    前記単層配線基板は、前記コネクタ部により受信した前記第１の電位および／または前記第２の電位が、前記放熱板、前記中継電極部、および前記接続用部材からなる経路を経由し、前記基板電極を介して前記半導体素子の前記素子電極へ伝送される構造を有する
    ことを特徴とする半導体装置。
  2. 前記第１の電位は前記半導体素子の電源電位あるいは接地電位であり、前記第２の電位は前記半導体素子の接地電位あるいは電源電位であることを特徴とする請求項１記載の半導体装置。
  3. 請求項１もしくは２のいずれかに記載の半導体装置であって、
    前記接続用部材は、鍔部を有する頭部と、胴部とを備え、前記頭部が前記放熱板の一方の表面から露出し、且つ前記胴部の一部が前記放熱板の他方の表面から突出して前記中継電極部に接続するよう配置され、
    前記接続用部材の前記鍔部と前記放熱板の一方の表面との間には、前記鍔部を支持する導電性を有した接続保持部材が設けられている
    ことを特徴とする半導体装置。
  4. 前記半導体素子は、その外形が短辺２辺、長辺２辺からなり、前記短辺のうちの一方が前記コネクタ部に対して近い側に配置され、他方が遠方側に配置されることを特徴とする請求項１ないし３のいずれかに記載の半導体装置。
  5. 前記半導体素子は、少なくとも前記コネクタ部から最も遠い端部付近に、前記放熱板を経由した前記第１の電位および／または前記第２の電位が伝送される１個又は複数個の前記素子電極を備えることを特徴とする請求項１ないし４のいずれかに記載の半導体装置。
  6. 前記中継電極部のうちの１個または複数個は、前記コネクタ部もしくは前記コネクタ部近傍に設けられて、前記コネクタ部に接続していることを特徴とする請求項１ないし５のいずれかに記載の半導体装置。
  7. 前記放熱板は、前記半導体素子の前記単層配線基板側とは反対側の上部に配置されていることを特徴とする請求項１ないし６のいずれかに記載の半導体装置。
  8. 前記放熱板は、第１の上部放熱板と第２の上部放熱板からなり、
    前記中継電極部は、前記第１の上部放熱板と前記第２の上部放熱板それぞれに対して複数個設けられ、
    前記接続用部材は、前記第１の上部放熱板と前記単層配線基板との間、および前記第２の上部放熱板と前記単層配線基板との間それぞれに複数個配置され、
    前記第１の上部放熱板には、前記第１の電位または前記第２の電位が前記接続用部材を介して伝達され、
    前記第２の上部放熱板には、前記第２の電位または前記第１の電位が前記接続用部材を介して伝達される
    ことを特徴とする請求項７記載の半導体装置。
  9. 前記放熱板は、前記半導体素子の前記単層配線基板側とは反対側の上部に設けられた上部放熱板と、前記単層配線基板の前記半導体素子側とは反対側の下部に設けられた下部放熱板からなり、
    前記中継電極部は、前記上部放熱板に対して複数個設けられ、前記下部放熱板に対して少なくとも１個設けられ、
    前記接続用部材は、前記上部放熱板と前記単層配線基板との間に複数個配置され、前記下部放熱板と前記単層配線基板との間に少なくとも１個配置され、
    前記上部放熱板には、前記第１の電位または前記第２の電位が前記接続用部材を介して伝達され、
    前記下部放熱板には、前記第２の電位または前記第１の電位が前記接続用部材を介して伝達される
    ことを特徴とする請求項１ないし６のいずれかに記載の半導体装置。
  10. 前記接続用部材は、前記胴部の前記単層配線基板側の先端部あるいは先端面が電気的に絶縁されていることを特徴とする請求項９記載の半導体装置。
  11. 前記放熱板は、前記単層配線基板の前記半導体素子側とは反対側の下部に配置されていることを特徴とする請求項１ないし６のいずれかに記載の半導体装置。
  12. 前記放熱板は、第１の下部放熱板と第２の下部放熱板からなり、
    前記中継電極部は、前記第１の下部放熱板と前記第２の下部放熱板それぞれに対して少なくとも１個設けられ、
    前記接続用部材は、前記第１の下部放熱板と前記単層配線基板との間、および前記第２の下部放熱板と前記単層配線基板との間それぞれに少なくとも１個配置され、
    前記第１の下部放熱板には、前記第１の電位または前記第２の電位が前記接続用部材を介して伝達され、
    前記第２の下部放熱板には、前記第２の電位または前記第１の電位が前記接続用部材を介して伝達される
    ことを特徴とする請求項１１記載の半導体装置。
  13. 前記放熱板は、前記半導体素子の前記単層配線基板側とは反対側の上部に設けられ、下側放熱板と絶縁層と上側放熱板の３層からなり、
    前記下側放熱板および前記絶縁層には、前記上側放熱板に接続される前記接続用部材が挿入される貫通穴が複数箇所に設けられており、
    前記中継電極部は、前記上側放熱板と前記下側放熱板それぞれに対して複数個設けられ、
    前記接続用部材は、前記上側放熱板と前記単層配線基板との間、および前記下側放熱板と前記単層配線基板との間それぞれに複数個配置され、
    前記上側放熱板には、前記第１の電位または前記第２の電位が前記接続用部材を介して伝達され、
    前記下側放熱板には、前記第２の電位または前記第１の電位が前記接続用部材を介して伝達される
    ことを特徴とする請求項１ないし６のいずれかに記載の半導体装置。
  14. 前記接続用部材は、前記貫通穴に対して、前記下側放熱板に接触しないように挿入されていることを特徴とする請求項１３記載の半導体装置。
  15. 前記貫通穴は、前記下側放熱板の部分と前記絶縁層の部分で大きさが異なることを特徴とする請求項１３もしくは１４のいずれかに記載の半導体装置。
  16. 前記放熱板は、前記単層配線基板の前記半導体素子側とは反対側の下部に設けられ、上側放熱板と絶縁層と下側放熱板の３層からなり、
    前記上側放熱板および前記絶縁層には、前記下側放熱板に接続される前記接続用部材が挿入される貫通穴が複数箇所に設けられており、
    前記中継電極部は、前記上側放熱板に対して少なくとも１個設けられ、前記下側放熱板に対して複数個設けられ、
    前記接続用部材は、前記上側放熱板と前記単層配線基板との間に少なくとも１個配置され、前記下側放熱板と前記単層配線基板との間に複数個配置され、
    前記上側放熱板には、前記第１の電位または前記第２の電位が前記接続用部材を介して伝達され、
    前記下側放熱板には、前記第２の電位または前記第１の電位が前記接続用部材を介して伝達される
    ことを特徴とする請求項１ないし６のいずれかに記載の半導体装置。
  17. 前記接続用部材は、前記貫通穴に対して、前記上側放熱板に接触しないように挿入されていることを特徴とする請求項１６記載の半導体装置。
  18. 前記貫通穴は、前記上側放熱板の部分と前記絶縁層の部分で大きさが異なることを特徴とする請求項１６もしくは１７のいずれかに記載の半導体装置。
  19. 請求項１ないし６のいずれかに記載の半導体装置であって、
    前記半導体素子が実装された前記配線基板を下部側から支持する導電性を有した支持板をさらに備え、
    前記接続用部材は、前記放熱板と前記支持板との間にも配置されて、前記放熱板と前記支持板とを電気的に接続し、
    前記支持板には、前記第１の電位あるいは前記第２の電位が前記接続用部材を介して伝達される
    ことを特徴とする半導体装置。
  20. 請求項１ないし１９のいずれかに記載の半導体装置を複数個と、
    マトリックス状に画素が配置された表示パネルと、
    前記各半導体装置に含まれる半導体素子を駆動するための第１の電位および第２の電位を含む外部信号を生成する画像処理部と、
    前記画像処理部にて生成された前記外部信号を伝送する共通配線基板と、を備え、
    前記各半導体装置は、前記共通配線基板に、前記各半導体素子に設けられたコネクタ部を介して接続し、前記外部信号を受信して、各画素列ブロックを表示駆動する
    ことを特徴とする表示装置。
  21. 請求項２０記載の表示装置であって、
    前記共通配線基板の上部および／または下部に配置され、前記第１の電位および／または前記第２の電位の伝送に使用される導電性および熱伝導性を有した１枚または複数枚の放熱板と、
    前記共通配線基板の前記第１の電位および／または前記第２の電位を伝送する配線の一部に電気的に接続するように前記共通配線基板に設けられた複数個の中継電極部と、
    前記共通配線基板に対して設けられた前記放熱板と前記共通配線基板に設けられた前記中継電極部との間に配置され、前記共通配線基板に対して設けられた前記放熱板と前記共通配線基板に設けられた前記中継電極部とを電気的に接続する導電性を有した複数個の接続用部材と、
    をさらに備えることを特徴とする表示装置。
JP2007037259A 2007-02-19 2007-02-19 半導体装置、並びに表示装置 Pending JP2008203376A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007037259A JP2008203376A (ja) 2007-02-19 2007-02-19 半導体装置、並びに表示装置
CN200710152612.2A CN101252820B (zh) 2007-02-19 2007-09-20 半导体器件和显示装置
US11/933,695 US7719841B2 (en) 2007-02-19 2007-11-01 Semiconductor device and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007037259A JP2008203376A (ja) 2007-02-19 2007-02-19 半導体装置、並びに表示装置

Publications (1)

Publication Number Publication Date
JP2008203376A true JP2008203376A (ja) 2008-09-04

Family

ID=39706464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007037259A Pending JP2008203376A (ja) 2007-02-19 2007-02-19 半導体装置、並びに表示装置

Country Status (3)

Country Link
US (1) US7719841B2 (ja)
JP (1) JP2008203376A (ja)
CN (1) CN101252820B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8237261B2 (en) 2009-06-15 2012-08-07 Renesas Electronics Corporation Semiconductor device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4466744B2 (ja) * 2008-02-06 2010-05-26 株式会社デンソー 電子装置の放熱構造
JP2011242415A (ja) * 2010-05-14 2011-12-01 Hitachi Displays Ltd 表示装置
DE102011084326A1 (de) * 2011-10-12 2013-04-18 Osram Opto Semiconductors Gmbh Flexible Leiterplatte zur elektrischen Kontaktierung und mechanischen Befestigung einer Lampe in einer Leuchte
GB2512378A (en) * 2013-03-28 2014-10-01 Ibm Device and method for cooling electronic components and for supplying power to the electronic components
CN105163563B (zh) * 2015-08-27 2018-04-17 苏州佳世达电通有限公司 显示装置
US10389966B2 (en) * 2016-09-02 2019-08-20 Funai Electric Co., Ltd. Display device
DE102017002357A1 (de) * 2017-03-10 2018-09-13 Wabco Gmbh Befestigungsanordnung zur Befestigung wenigstens einer Komponente an einem Gerät
US10522443B2 (en) * 2017-06-05 2019-12-31 Microsemi Corporation Lid cover spring design
KR102756827B1 (ko) * 2019-03-20 2025-01-20 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 표시 장치
CN113436538B (zh) * 2021-06-30 2023-04-21 上海天马微电子有限公司 显示模组及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299416A (ja) * 1999-04-13 2000-10-24 Fuji Electric Co Ltd ドライバーモジュール構造
JP2002244568A (ja) * 2001-02-14 2002-08-30 Matsushita Electric Ind Co Ltd データ電極駆動装置
JP2003115568A (ja) * 2001-07-30 2003-04-18 Fujitsu Hitachi Plasma Display Ltd Ｉｃチップの実装構造及びディスプレイ装置
JP2005327850A (ja) * 2004-05-13 2005-11-24 Matsushita Electric Ind Co Ltd ドライバモジュール構造
JP2006243733A (ja) * 2005-03-03 2006-09-14 Lg Electronics Inc ディスプレイ装置及びフレキシブル基板
WO2007007398A1 (ja) * 2005-07-12 2007-01-18 Fujitsu Hitachi Plasma Display Limited フラットディスプレイ装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3886091B2 (ja) * 2000-03-21 2007-02-28 パイオニア株式会社 フラットパネル型表示装置及びその製造方法
US6677664B2 (en) * 2000-04-25 2004-01-13 Fujitsu Hitachi Plasma Display Limited Display driver integrated circuit and flexible wiring board using a flat panel display metal chassis
JP4650822B2 (ja) * 2001-05-24 2011-03-16 パナソニック株式会社 フラットパネル型表示装置
US6635970B2 (en) 2002-02-06 2003-10-21 International Business Machines Corporation Power distribution design method for stacked flip-chip packages
US7196415B2 (en) 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
US6882536B2 (en) * 2002-04-25 2005-04-19 Hewlett-Packard Development Company, L.P. Wrap-around cooling arrangement for printed circuit board
JP2003202811A (ja) * 2002-12-25 2003-07-18 Matsushita Electric Ind Co Ltd プラズマディスプレイ
KR100625976B1 (ko) * 2003-10-16 2006-09-20 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
US7582959B2 (en) * 2004-03-16 2009-09-01 Panasonic Corporation Driver module structure with flexible circuit board
JP2006011242A (ja) * 2004-06-29 2006-01-12 Kyocera Corp 液晶表示装置
KR100795786B1 (ko) * 2005-12-06 2008-01-17 삼성에스디아이 주식회사 플라즈마 디스플레이 모듈
JP2009016626A (ja) * 2007-07-06 2009-01-22 Panasonic Corp 半導体モジュール装置および半導体モジュール装置の製造方法ならびにフラットパネル型表示装置，プラズマディスプレイパネル

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299416A (ja) * 1999-04-13 2000-10-24 Fuji Electric Co Ltd ドライバーモジュール構造
JP2002244568A (ja) * 2001-02-14 2002-08-30 Matsushita Electric Ind Co Ltd データ電極駆動装置
JP2003115568A (ja) * 2001-07-30 2003-04-18 Fujitsu Hitachi Plasma Display Ltd Ｉｃチップの実装構造及びディスプレイ装置
JP2005327850A (ja) * 2004-05-13 2005-11-24 Matsushita Electric Ind Co Ltd ドライバモジュール構造
JP2006243733A (ja) * 2005-03-03 2006-09-14 Lg Electronics Inc ディスプレイ装置及びフレキシブル基板
WO2007007398A1 (ja) * 2005-07-12 2007-01-18 Fujitsu Hitachi Plasma Display Limited フラットディスプレイ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8237261B2 (en) 2009-06-15 2012-08-07 Renesas Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
US20080198555A1 (en) 2008-08-21
CN101252820B (zh) 2010-12-08
US7719841B2 (en) 2010-05-18
CN101252820A (zh) 2008-08-27

Similar Documents

Publication Publication Date Title
JP2008203376A (ja) 半導体装置、並びに表示装置
KR100595782B1 (ko) 디스플레이 드라이버 모듈 및 그 장착 구조
US8432334B2 (en) Organic light emitting display device
US20080232052A1 (en) Plasma display device
JP2007156490A (ja) 画像表示システム
JP2003108017A (ja) フラットパネル型表示装置
CN101807372A (zh) 等离子体显示装置
KR100966948B1 (ko) 플라즈마 디스플레이 장치
JP2002014625A (ja) プラズマディスプレイパネル装置用ドライバモジュールの実装構造
US7557779B2 (en) Display device
JP2008298828A (ja) プラズマディスプレイ装置
JP5326536B2 (ja) 液晶表示装置
US20080094790A1 (en) Plasma display device
US7502021B2 (en) Stacked structure display device
CN1787045B (zh) 等离子体显示装置
US20110025660A1 (en) Plasma display device
JP2022551619A (ja) 表示デバイスおよび表示ユニット
US7315116B2 (en) Organic electroluminescent display device with separately connected signal lines and power lines
KR101388976B1 (ko) 테이프 캐리어 패키지
JP2010139771A (ja) 液晶表示装置
JP2005309018A (ja) 電子部品、表示駆動用ドライバおよび表示装置
US12118922B2 (en) Display apparatus
JP2008256773A (ja) プラズマディスプレイ装置
KR100670275B1 (ko) 플라즈마 디스플레이 장치
KR102135921B1 (ko) 연성회로기판 및 이를 포함하는 영상표시장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120710