[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2008294247A - 低温焼成セラミックス多層基板およびその製造方法 - Google Patents

低温焼成セラミックス多層基板およびその製造方法 Download PDF

Info

Publication number
JP2008294247A
JP2008294247A JP2007138551A JP2007138551A JP2008294247A JP 2008294247 A JP2008294247 A JP 2008294247A JP 2007138551 A JP2007138551 A JP 2007138551A JP 2007138551 A JP2007138551 A JP 2007138551A JP 2008294247 A JP2008294247 A JP 2008294247A
Authority
JP
Japan
Prior art keywords
low
fired ceramic
temperature fired
multilayer substrate
substrate portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007138551A
Other languages
English (en)
Inventor
Isao Touchi
功 登内
Shintaro Yoneyama
慎太郎 米山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2007138551A priority Critical patent/JP2008294247A/ja
Publication of JP2008294247A publication Critical patent/JP2008294247A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】低温焼成セラミックス多層基板にボールグリッドアレイ構造を採用し、熱膨張係数が大きく異なる樹脂基板からなる回路基板に実装する場合にも、熱応力により低温焼成セラミックス多層基板にクラックが発生するという問題が生ぜず、その信頼性を向上させた低温焼成セラミックス多層基板を提供する。
【解決手段】低温焼成セラミックス多層基板部分11の下面に配置した表層電極12と、表層電極12の部分に開口13aを備え、多層基板部分11の下面に配置した低温焼成セラミックス単層基板部分13と、単層基板部分13の開口13aに充填したハンダペースト14と、ハンダペースト14を介して前記表層電極に融着したハンダボール15とを備えた。
【選択図】図1

Description

本発明は、低温焼成セラミックス(LTCC)グリーンシートを複数層積層および圧着してセラミックスグリーンブロックを形成し、その後個片基板に切断し、800−1000℃程度の比較的低温で焼成して形成する低温焼成セラミックス多層基板(LTCC基板)に係り、特にLTCC基板の接続電極としてハンダボールを備えたボールグリッドアレイ(BGA)構造に関する。
従来から、半導体装置等の基板の下面に配置する、回路基板への接続電極として、ハンダボールを備えたボールグリッドアレイ構造を採用する場合がある(特許文献1)。係るボールグリッドアレイ構造では、半導体装置等の基板の下面にパッド電極を配置し、該パッド電極にハンダボールを融着等により固定したものである。実装時には、ハンダボールが半導体装置等を搭載する回路基板上の配線パッドに融着され、回路基板上の配線と半導体装置等の内部配線との接続が得られる。
特開2001−60639号公報
しかしながら、焼成を低温で行える低温焼成セラミックス(LTCC)多層基板にボールグリッドアレイ構造を採用する場合には、低温焼成セラミックス基板はエポキシ基板等の樹脂基板からなる回路基板に実装される場合が多いが、低温焼成セラミックス基板と上記樹脂基板からなる回路基板とは、熱膨張係数が大きく相違し、熱応力の差から低温焼成セラミックス基板に大きなストレスが加わり、低温焼成セラミックス基板のハンダボールとの接続部分近傍にクラックが生じ、その結果、導通不良となる場合があるという問題がある。
本発明は上述した事情に基づいてなされたもので、低温焼成セラミックス多層基板にボールグリッドアレイ構造を採用し、熱膨張係数が大きく異なる樹脂基板からなる回路基板に実装する場合にも、熱応力により低温焼成セラミックス多層基板にクラックが発生するという問題が生ぜず、その信頼性を向上させた低温焼成セラミックス多層基板を提供することを目的とする。
本発明の低温焼成セラミックス多層基板は、低温焼成セラミックス多層基板部分の下面に配置した表層電極と、前記表層電極の部分に開口を備え、前記多層基板部分の下面に配置した低温焼成セラミックス単層基板部分と、前記単層基板部分の前記開口に充填したハンダペーストと、前記ハンダペーストを介して前記表層電極に融着したハンダボールとを備えたことを特徴とする。
また、本発明の低温焼成セラミックス多層基板の製造方法は、下面に表層電極となる導電体パターンを配置した低温焼成セラミックス多層基板部分となるグリーンシートを準備し、前記表層電極となる導電体パターンの部分に開口を備えた低温焼成セラミックス単層基板部分となるグリーンシートを準備し、前記多層基板部分となるグリーンシートと、前記単層基板部分となるグリーンシートとを積層および圧着してセラミックスグリーンブロックを形成し、低温で焼成し、その後個片基板に切断し、低温焼成セラミックス多層基板部分と、その下面に配置した表層電極と、前記表層電極の部分に開口を備え、前記多層基板部分の下面に配置した低温焼成セラミックス単層基板部分とを形成し、前記単層基板部分の前記開口にハンダペーストを充填し、前記ハンダペーストを介して前記表層電極にハンダボールを融着することを特徴とする。
本発明の低温焼成セラミックス基板のボールグリッドアレイ構造によれば、低温焼成セラミックス多層基板10と樹脂基板からなる回路基板20との間で、熱膨張によりハンダボール15に大きなストレスが加わっても、ハンダペースト14の部分がクッション材としての役割を果たし、これによりストレス(熱応力の差)を吸収することができ、低温焼成セラミックス多層基板10の信頼性を高めることができる。
以下、本発明の一実施形態について、添付図面を参照して説明する。図1は、本発明の低温焼成セラミックス多層基板を示し、図2はその実装状態を示す。
低温焼成セラミックス多層基板部分11は、複数層のセラミックス基板11a,11b,・・・の積層体であり、それぞれの基板には仕様に応じて銀層からなる配線層が配置され、ビアを介して上下の基板の配線層が接続されている。また、図示しないがその上面には仕様に応じて半導体素子等が搭載される。多層基板部分11は、その下面に表層電極12を備え、該表層電極12は、多層基板部分11内部の銀層等からなる配線層にビアを介して接続され、多層基板部分11の接続電極としての役割を果たしている。
低温焼成セラミックス多層基板部分11の下面には、表層電極12の部分に開口13aを備えた低温焼成セラミックス単層基板部分13が配置されている。従って、この開口部13aには、表層電極12が露出している。この低温焼成セラミックス単層基板部分13は、単層の低温焼成セラミックス(LTCC)グリーンシートを、多層基板部分11を構成する複数層のグリーンシートに加えて積層および圧着してセラミックスグリーンブロックを形成し、800−1000℃程度の比較的低温で焼成し、その後個片基板に切断して形成したものである。低温焼成セラミックス単層基板部分13の厚さは、40〜200μmが好適であり、特に100〜200μmが好適である。
低温焼成セラミックス単層基板部分13の開口13aには、ハンダペースト14が充填され、ハンダペースト14は表層電極12に融着し、また、ハンダペースト14はハンダボール15に融着し、その結果、ハンダボール15はハンダペースト14を介して表層電極12に融着している。ハンダボール15のサイズは、この実施形態では、直径0.4〜0.8mm程度である。開口13aの深さは、40〜200μm程度であるので、ハンダペースト14は同寸法の厚さを有し、ハンダボール15と表層電極12との間のクッション材の役割を果たし、実装対象のエポキシ基板等の樹脂基板からなる回路基板との熱応力を緩和する作用を果たす。特に、開口13aの深さ、すなわち、ハンダペースト14の厚さは、100μmから200μmであることがクッション材としての役割を果たす上で好ましい。
図2は、図1に示すボールグリッドアレイ構造を採用した低温焼成セラミックス多層基板10をエポキシ基板等の樹脂基板からなる回路基板20の配線パッド21に実装した状態を示す。ここで、ハンダボール15は、回路基板20の配線パッド21に溶着(リフロー)により固定されている。低温焼成セラミックス多層基板10と上記樹脂基板からなる回路基板20とは、熱膨張係数が大きく相違する。例えば、低温焼成セラミックス多層基板10の熱膨張係数が5.5×10−6/K程度であるのに対し、樹脂基板からなる回路基板20の熱膨張係数は20〜30×10−6/Kと大きく相違する。
このため、低温焼成セラミックス多層基板10のハンダボール15をハンダリフローにより配線パッド21に溶着する場合やヒートサイクル試験等の樹脂基板からなる回路基板20の温度が著しく上昇する場合には、両基板の熱膨張による熱応力の差がハンダボール15に印加される。しかしながら、本発明の低温焼成セラミックス基板のボールグリッドアレイ構造によれば、ハンダボール15に大きなストレスが加わっても、ハンダペースト14の部分がクッション材としての役割を果たし、これによりストレス(熱応力の差)を吸収することができる。このため、従来の構造では、低温焼成セラミックス基板のハンダボールとの接続部分近傍(図示の例ではビア付近)にクラックが生じ、その結果、導通不良となる場合があるという問題があったが、これを解消することができる。
次に、本発明のボールグリッドアレイ構造を採用した低温焼成セラミックス多層基板の製造方法について説明する。まず、アルミナとガラス材料等からなる800−1000℃程度の低温焼成が可能なセラミックス粉末に、樹脂、可塑剤、分散剤などを加えたスラリーを用いてドクターブレード等の方法でセラミックスグリーンシートを作成し、適当な大きさのグリーンシートに切り出す。
次に、打ち抜き型やパンチングマシンを使用してビア等を作成し、配線層となる銀層等をスクリーン印刷により形成する。そして、下面に表層電極12となる導電体パターンを配置した低温焼成セラミックス多層基板部分となる複数層のグリーンシートを準備し、表層電極12となる導電体パターンの部分に開口を備えた低温焼成セラミックスの単層基板部分となるグリーンシートを準備する。そして、多層基板部分11となるグリーンシートと、単層基板部分13となるグリーンシートとを積層および圧着してセラミックスグリーンブロックを形成し、800−1000℃程度の低温で焼成し、その後個片基板に切断して、低温焼成セラミックス多層基板部分11と、その下面に配置した表層電極12と、表層電極12の部分に開口13aを備え、多層基板部分11の下面に配置した低温焼成セラミックス単層基板部分13を備えた低温焼成セラミックス多層基板10を形成する(図3参照)。
そして、低温焼成セラミックス単層基板部分13の開口13aにハンダペースト14を充填する(図4参照)。次に、予め準備したハンダボール15をハンダペースト14を介して表層電極12に融着する(図5参照)。これにより、図1に示す本発明の低温焼成セラミックス多層基板10が完成する。そして、この低温焼成セラミックス多層基板10は、熱膨張係数が大きく異なるエポキシ基板などの回路基板に実装しても、熱応力の差をハンダペースト14がクッション材としての役割を果たすことにより、吸収することができる。
従って、この低温焼成セラミックス多層基板10では耐熱性・耐湿性に優れる他、配線導体として低抵抗損失の銀を使用することができ、高周波回路において良好な損失特性(周波数特性)が得られるという長所を生かしつつ、ボールグリッドアレイ構造による樹脂基板への実装における信頼性を高めることができる。
これまで本発明の一実施形態について説明したが、本発明は上述の実施形態に限定されず、その技術的思想の範囲内において種々異なる形態にて実施されてよいことは言うまでもない。
本発明の一実施形態の低温焼成セラミックス多層基板のボールグリッドアレイ構造を示す断面図である。 上記低温焼成セラミックス多層基板の実装状態を示す断面図である。 本発明の一実施形態の低温焼成セラミックス多層基板の製造工程を示す断面図である。 本発明の一実施形態の低温焼成セラミックス多層基板の製造工程を示す断面図である。 本発明の一実施形態の低温焼成セラミックス多層基板の製造工程を示す断面図である。
符号の説明
10 低温焼成セラミックス多層基板
11 低温焼成セラミックス多層基板部分
12 表層電極
13 低温焼成セラミックス単層基板部分
13a 開口
14 ハンダペースト
15 ハンダボール
20 樹脂基板からなる回路基板
21 配線パッド

Claims (4)

  1. 低温焼成セラミックス多層基板部分の下面に配置した表層電極と、
    前記表層電極の部分に開口を備え、前記多層基板部分の下面に配置した低温焼成セラミックス単層基板部分と、
    前記単層基板部分の前記開口に充填したハンダペーストと、
    前記ハンダペーストを介して前記表層電極に融着したハンダボールとを備えたことを特徴とする低温焼成セラミックス多層基板。
  2. 前記低温焼成セラミックス単層基板部分の厚さが40μmから200μmであることを特徴とする請求項1記載の低温焼成セラミックス多層基板。
  3. 前記低温焼成セラミックス単層基板部分の厚さが100μmから200μmであることを特徴とする請求項1記載の低温焼成セラミックス多層基板。
  4. 下面に表層電極となる導電体パターンを配置した低温焼成セラミックス多層基板部分となるグリーンシートを準備し、
    前記表層電極となる導電体パターンの部分に開口を備えた低温焼成セラミックス単層基板部分となるグリーンシートを準備し、
    前記多層基板部分となるグリーンシートと、前記単層基板部分となるグリーンシートとを積層および圧着してセラミックスグリーンブロックを形成し、低温で焼成し、その後個片基板に切断し、低温焼成セラミックス多層基板部分と、その下面に配置した表層電極と、前記表層電極の部分に開口を備え、前記多層基板部分の下面に配置した低温焼成セラミックス単層基板部分とを形成し、
    前記単層基板部分の前記開口にハンダペーストを充填し、
    前記ハンダペーストを介して前記表層電極にハンダボールを融着することを特徴とする低温焼成セラミックス多層基板の製造方法。
JP2007138551A 2007-05-25 2007-05-25 低温焼成セラミックス多層基板およびその製造方法 Pending JP2008294247A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007138551A JP2008294247A (ja) 2007-05-25 2007-05-25 低温焼成セラミックス多層基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007138551A JP2008294247A (ja) 2007-05-25 2007-05-25 低温焼成セラミックス多層基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2008294247A true JP2008294247A (ja) 2008-12-04

Family

ID=40168656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007138551A Pending JP2008294247A (ja) 2007-05-25 2007-05-25 低温焼成セラミックス多層基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2008294247A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163359A (ja) * 1996-11-29 1998-06-19 Kyocera Corp 半導体素子収納用パッケージ及びその製造方法
JPH10200015A (ja) * 1997-01-10 1998-07-31 Sumitomo Metal Ind Ltd セラミックス基板とその製造方法
JP2007103736A (ja) * 2005-10-05 2007-04-19 Tdk Corp 電子部品、半導体装置およびその電子部品の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163359A (ja) * 1996-11-29 1998-06-19 Kyocera Corp 半導体素子収納用パッケージ及びその製造方法
JPH10200015A (ja) * 1997-01-10 1998-07-31 Sumitomo Metal Ind Ltd セラミックス基板とその製造方法
JP2007103736A (ja) * 2005-10-05 2007-04-19 Tdk Corp 電子部品、半導体装置およびその電子部品の製造方法

Similar Documents

Publication Publication Date Title
JP4748161B2 (ja) 多層配線基板及びその製造方法
KR20180037865A (ko) 세라믹 기판 및 세라믹 기판 제조 방법
JP6502205B2 (ja) 多層配線基板およびその製造方法
JP2007251017A (ja) 配線基板および多数個取り配線基板ならびにその製造方法
JP2004221388A (ja) 電子部品搭載用多層基板及びその製造方法
JP2008294247A (ja) 低温焼成セラミックス多層基板およびその製造方法
JP2007251192A (ja) 電子部品実装基板
JP2015002226A (ja) 多層配線基板及びその製造方法
CN107565922A (zh) Smd陶瓷平面基座的制备方法
JP5321833B2 (ja) 部品内蔵基板の製造方法
JP6121860B2 (ja) 配線基板および電子装置
JP4404063B2 (ja) 接続構造、その形成方法、回路基板、および実装基板に表面実装された電子部品
JP4573185B2 (ja) セラミック積層基板ならびにセラミック積層電子部品の製造方法
JPH10242324A (ja) 電極を内包したセラミック基板およびその製造方法
JP2019009243A (ja) 配線基板およびその製造方法
JP2013115123A (ja) 配線基板およびその製造方法
JP6258768B2 (ja) 配線基板および電子装置
JP2007067246A (ja) 配線基板およびその製造方法、ならびに電子装置
JP4062432B2 (ja) 回路基板とその製造方法
JP2011049342A (ja) 電子部品搭載用基板およびその製造方法
JP2005032787A (ja) セラミック配線基板及びその製造方法
JP2018181995A (ja) 配線基板
JP6441696B2 (ja) 配線基板、電子装置および電子モジュール
JP2008072151A (ja) 回路基板
JP4343082B2 (ja) 電子回路ユニット、及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110726

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120321