[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2008293167A - Random number generation circuit, non-contact type ic tag, reader/writer and ic tag system - Google Patents

Random number generation circuit, non-contact type ic tag, reader/writer and ic tag system Download PDF

Info

Publication number
JP2008293167A
JP2008293167A JP2007136367A JP2007136367A JP2008293167A JP 2008293167 A JP2008293167 A JP 2008293167A JP 2007136367 A JP2007136367 A JP 2007136367A JP 2007136367 A JP2007136367 A JP 2007136367A JP 2008293167 A JP2008293167 A JP 2008293167A
Authority
JP
Japan
Prior art keywords
tag
writer
reader
clock signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007136367A
Other languages
Japanese (ja)
Inventor
Tsutomu Nakazawa
務 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FEC Inc
Zixsys Inc
Original Assignee
FEC Inc
Zixsys Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FEC Inc, Zixsys Inc filed Critical FEC Inc
Priority to JP2007136367A priority Critical patent/JP2008293167A/en
Publication of JP2008293167A publication Critical patent/JP2008293167A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To properly maintain data communication with a reader/writer. <P>SOLUTION: An IC tag 20 is provided with a random number generation circuit 26 for generating a basic clock signal CL for a logic control circuit 25; a transmission means for repeatedly transmitting an initial signal to a reader/writer in every random interval time according to the establishment of a power supply voltage Vd; and a reception means for receiving a command including the ID information from the reader/writer. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

この発明は、無接触形のICタグ用のICチップに組み込む乱数発生回路、無接触形のICタグ、無接触形のICタグ用のリーダライタ、無接触形のICタグシステムに関する。   The present invention relates to a random number generation circuit incorporated in an IC chip for a contactless IC tag, a contactless IC tag, a reader / writer for a contactless IC tag, and a contactless IC tag system.

電波を介してリーダライタと双方向にデータ通信する無接触形のICタグは、セキュリティの向上のために、暗号化用の乱数発生回路を組み込むことがある。   A contactless IC tag that performs two-way data communication with a reader / writer via radio waves may incorporate a random number generation circuit for encryption in order to improve security.

従来の乱数発生回路は、電気回路の熱雑音を増幅するもの(たとえば特許文献1)、特殊な半導体素子(Si ドットMOSFET)内の単一電子現象を利用するもの(たとえば非特許文献1)などの物理乱数発生回路が知られている。なお、数学的な手法によるソフトウェア的な擬似乱数発生回路や、高周波の発振回路と、低速カウンタ、平滑化回路とを組み合わせる乱数発生回路は、回路規模や消費電力が過大になりがちであり、ICタグなどの小形機器に搭載することに不向きであるとされている。   Conventional random number generation circuits amplify the thermal noise of an electric circuit (for example, Patent Document 1), use a single electron phenomenon in a special semiconductor element (Si dot MOSFET) (for example, Non-Patent Document 1), etc. There are known physical random number generation circuits. In addition, software-like pseudo-random number generators based on mathematical methods and random number generators that combine high-frequency oscillators with low-speed counters and smoothing circuits tend to be excessive in circuit scale and power consumption. It is said to be unsuitable for mounting on small devices such as tags.

一方、無接触形ICタグシステムにおいて、ICタグとリーダライタとのデータ通信は、リーダライタからの搬送波を利用してICタグ内の論理制御回路用の基本クロック信号を作る同期通信方式が一般的である(たとえば特許文献2、3)。
特開2002−41281号公報 特開平7−105330号公報 特開平9−214366号公報 棚本 哲史他、超小型乱数発生素子、インターネット情報、www.toshiba.co.jp/tech/review/2006/02/61_02pdf/a05.pdf
On the other hand, in a contactless IC tag system, a data communication between an IC tag and a reader / writer is generally a synchronous communication method that uses a carrier wave from the reader / writer to generate a basic clock signal for a logic control circuit in the IC tag. (For example, Patent Documents 2 and 3).
JP 2002-41281 A JP-A-7-105330 JP-A-9-214366 Satoshi Tanamoto et al., Ultra-small random number generator, Internet information, www.toshiba.co.jp/tech/review/2006/02/61_02pdf/a05.pdf

かかる従来技術によるときは、従来の物理乱数発生回路のうち、電気回路の熱雑音を利用するものは、増幅回路やフィルタ回路が大げさになり、所要回路面積が過大になりがちであり、単一電子現象を利用するものは、特殊な半導体素子が必要であり、一般的でないという問題があった。また、従来のデータ通信方式は、リーダライタからの搬送波の周波数に自由度がないため、地域や用途などによって適用が制限されることがある上、複数のICタグが同時に応答すると、通信が錯綜して正常なデータ通信ができなくなることがあるという問題があった。   When using such conventional technology, among the conventional physical random number generation circuits, those that use thermal noise of the electric circuit tend to overload the amplifier circuit and filter circuit, and the required circuit area tends to be excessive. Those using the electronic phenomenon have a problem that a special semiconductor element is required and is not general. In addition, since the conventional data communication system has no flexibility in the frequency of the carrier wave from the reader / writer, the application may be limited depending on the region or application, and communication is complicated when multiple IC tags respond simultaneously. As a result, there is a problem that normal data communication cannot be performed.

そこで、この発明の目的は、かかる従来技術の問題に鑑み、簡単な標準的な回路素子を組み合わせながら、無接触形のICタグ用のICチップに好適に組み込むことができる乱数発生回路と、リーダライタからの搬送波の周波数に依存することなく動作し、複数のICタグが同時に応答しても適切なデータ通信を維持することができる無接触形のICタグ、リーダライタ、ICタグシステムとを提供することにある。   Accordingly, an object of the present invention is to provide a random number generation circuit that can be suitably incorporated in an IC chip for a contactless IC tag, combined with a simple standard circuit element, and a reader Provided are a contactless IC tag, a reader / writer, and an IC tag system that operate without depending on the frequency of a carrier wave from a writer and can maintain appropriate data communication even when a plurality of IC tags respond simultaneously. There is to do.

かかる目的を達成するためのこの出願の第1発明(請求項1に係る発明をいう、以下同じ)の構成は、無接触形のICタグに組み込む乱数発生回路であって、クロック信号を発生する第1のパルス源と、第1のパルス源からのクロック信号より長いパルス周期のクロック信号を発生する第2のパルス源と、第1、第2のパルス源からの各クロック信号をそれぞれシリアル入力端子、クロック入力端子に入力するシフトレジスタとを備えてなり、シフトレジスタは、第2のパルス源からのクロック信号に基づき、第1のパルス源からのクロック信号のレベルをサンプリングして2値データとして時系列的に記憶し、所定ビット数の乱数としてパラレル出力することをその要旨とする。   In order to achieve the above object, the first invention of the present application (referring to the invention according to claim 1, the same applies hereinafter) is a random number generation circuit incorporated in a contactless IC tag, which generates a clock signal. Serially input a first pulse source, a second pulse source that generates a clock signal having a longer pulse period than the clock signal from the first pulse source, and each clock signal from the first and second pulse sources. And a shift register for inputting to the clock input terminal. The shift register samples the level of the clock signal from the first pulse source based on the clock signal from the second pulse source, and outputs binary data. As a gist, the data is stored in time series and output in parallel as a random number of a predetermined number of bits.

なお、第1のパルス源は、パルス発振器の出力と、リーダライタからの搬送波の波形整形出力とのいずれかを選択出力可能であってもよく、第1のパルス源からのクロック信号は、ICタグの論理制御回路用の基本クロック信号として使用可能であってもよく、第2のパルス源からのクロック信号は、ICタグに搭載するメモリの書込み電圧を生成する昇圧回路用のクロック信号として使用可能であってもよい。   Note that the first pulse source may be capable of selectively outputting either the output of the pulse oscillator or the waveform shaping output of the carrier wave from the reader / writer, and the clock signal from the first pulse source is the IC It may be usable as a basic clock signal for the logic control circuit of the tag, and the clock signal from the second pulse source is used as a clock signal for the booster circuit that generates the write voltage of the memory mounted on the IC tag. It may be possible.

第2発明(請求項5に係る発明をいう、以下同じ)の構成は、電波を介してリーダライタと双方向にデータ通信する無接触形のICタグであって、論理制御回路用の基本クロック信号を発生するクロック発生手段と、電源電圧の確立により同期信号、ID情報を含む初期信号をランダムなインタバル時間ごとにリーダライタに繰返し送信する送信手段と、リーダライタからのID情報を含むコマンドを受信する受信手段とを備えてなり、送信手段は、クロック発生手段からの基本クロック信号に基づいて初期信号のビットレートを定め、受信手段は、リーダライタからのコマンドが自ICタグに対する選択コマンドであれば、送信手段による初期信号の繰返し送信を停止させてリーダライタからの自ICタグに対する通常コマンドの受信を待ち、他ICタグに対するコマンドであれば、送信手段による初期信号の繰返し送信を一時中断させることをその要旨とする。   The configuration of the second invention (referred to the invention according to claim 5, the same applies hereinafter) is a non-contact IC tag that performs bidirectional data communication with a reader / writer via radio waves, and is a basic clock for a logic control circuit A clock generation means for generating a signal; a transmission means for repeatedly transmitting an initial signal including a synchronization signal and ID information to the reader / writer at random intervals upon establishment of a power supply voltage; and a command including ID information from the reader / writer. Receiving means for receiving, the transmitting means determines the bit rate of the initial signal based on the basic clock signal from the clock generating means, the receiving means is a command from the reader / writer is a selection command for its own IC tag If there is, the transmission of the initial signal by the transmission means is stopped and the reception of the normal command for the own IC tag from the reader / writer is waited. , If the command for the other IC tag, and its gist that to suspend repeated transmission of the initial signal by the transmission means.

なお、第1発明に係る乱数発生回路を付設し、送信手段は、初期信号の繰返し送信の都度、乱数発生回路からの乱数に基づいてインタバル時間を設定することができ、クロック発生手段は、第1のパルス源からのクロック信号を基本クロック信号として出力することができる。   The random number generation circuit according to the first aspect of the invention is attached, and the transmission means can set the interval time based on the random number from the random number generation circuit every time the initial signal is repeatedly transmitted. A clock signal from one pulse source can be output as a basic clock signal.

第3発明(請求項8に係る発明をいう、以下同じ)の構成は、電波を介して複数の無接触形のICタグと双方向にデータ通信するリーダライタであって、ICタグからの同期信号、ID情報を含む初期信号を受信する受信手段と、受信手段によって受信された同期信号のビットレートを計測し、ID情報ごとに記憶する計測手段と、特定のICタグに対してID情報を含むコマンドを送信する送信手段とを備えてなり、送信手段は、記憶されているID情報ごとのビットレートに合わせてコマンドのビットレートを設定することをその要旨とする。   The configuration of the third invention (referring to the invention according to claim 8, the same applies hereinafter) is a reader / writer that performs bidirectional data communication with a plurality of contactless IC tags via radio waves, and is synchronized with the IC tags. A receiving means for receiving an initial signal including a signal and ID information; a measuring means for measuring a bit rate of a synchronization signal received by the receiving means; and storing each ID information; and ID information for a specific IC tag. And transmitting means for transmitting the command including the command. The transmitting means sets the bit rate of the command in accordance with the bit rate for each stored ID information.

なお、受信手段は、ICタグからのID情報を含む応答信号を受信し、計測手段は、受信手段によって受信された応答信号のビットレートを計測し、ID情報ごとに記憶されているビットレートを更新することができる。   The receiving means receives a response signal including ID information from the IC tag, and the measuring means measures the bit rate of the response signal received by the receiving means, and stores the bit rate stored for each ID information. Can be updated.

第4発明(請求項10に係る発明をいう、以下同じ)の構成は、第2発明に係る複数のICタグと、第3発明に係るリーダライタとを組み合わせてなることをその要旨とする。   The gist of the configuration of the fourth invention (referring to the invention according to claim 10, the same applies hereinafter) is that the plurality of IC tags according to the second invention and the reader / writer according to the third invention are combined.

かかる第1発明の構成によるときは、シフトレジスタは、第1のパルス源からの高周波のクロック信号をシリアル入力端子に入力し、第2のパルス源からの低周波のクロック信号をクロック入力端子に入力することにより、後者のクロック信号に基づいて前者のクロック信号のレベルをサンプリングし、1または0の2値データとして時系列的に記憶して所定ビット数の乱数としてパラレル出力する。第2のパルス源からのクロック信号により第1のパルス源からのクロック信号をサンプリングするとき、第1のパルス源からのクロック信号のレベルは、1または0のいずれかであって、予測不能であるからである。そこで、第1発明は、シフトレジスタに格別な平滑化回路を付設しなくても、第1、第2のパルス源からの各クロック信号の一方または双方の微少な周波数変動により乱数データを大幅に変動させることができる上、消費電力が小さく、所要回路面積も小さくて済み、無接触形のICタグ用のICチップに好適に組み込むことができる。   According to the first aspect of the invention, the shift register inputs the high frequency clock signal from the first pulse source to the serial input terminal, and the low frequency clock signal from the second pulse source to the clock input terminal. By inputting, the level of the former clock signal is sampled based on the latter clock signal, stored in a time series as binary data of 1 or 0, and output in parallel as a random number of a predetermined number of bits. When sampling the clock signal from the first pulse source with the clock signal from the second pulse source, the level of the clock signal from the first pulse source is either 1 or 0 and is unpredictable. Because there is. Therefore, according to the first aspect of the present invention, the random number data can be greatly increased by minute frequency fluctuations of one or both of the clock signals from the first and second pulse sources without adding a special smoothing circuit to the shift register. In addition, the power consumption and the required circuit area can be reduced, and it can be suitably incorporated into an IC chip for a contactless IC tag.

なお、シフトレジスタのビット数は、パラレル出力する乱数をセキュリティ用の暗号鍵として使用することを考慮して、16、32、64、128ビット程度にすることが好ましい。また、第1、第2のパルス源は、それぞれのクロック信号が互いに独立であり、相関性を有しないものとし、少なくとも一方のパルス源は、たとえば電源電圧、周囲温度などの動作パラメータに対して発振周波数の安定度がさほど高くないことが好ましい。また、双方のパルス源を同一の回路構成に揃えるときは、たとえば回路素子の形式などを違えることにより、周波数の安定度に差違を生じさせることが好ましい。   Note that the number of bits of the shift register is preferably set to about 16, 32, 64, or 128 bits in consideration of using a random number output in parallel as an encryption key for security. The first and second pulse sources are independent of each other in their clock signals, and at least one of the pulse sources is used for operating parameters such as power supply voltage and ambient temperature. It is preferable that the stability of the oscillation frequency is not so high. Further, when arranging both pulse sources in the same circuit configuration, it is preferable to cause a difference in frequency stability by, for example, changing the form of the circuit element.

第1のパルス源は、独立のパルス発振器を使用するに代えて、リーダライタからの搬送波を波形整形して出力してもよい。第2のパルス源は、当然に独立のパルス発振器であるから、第1のパルス源として独立のパルス発振器を使用しないことにより、第1、第2のパルス源からのクロック信号を互いに完全に独立させ、乱数特性を改善することができる。ただし、このときの第2のパルス源は、発振周波数の安定度が低い回路構成とする。   Instead of using an independent pulse oscillator, the first pulse source may waveform the carrier wave from the reader / writer and output it. Since the second pulse source is naturally an independent pulse oscillator, the clock signals from the first and second pulse sources are completely independent from each other by not using the independent pulse oscillator as the first pulse source. Random number characteristics can be improved. However, the second pulse source at this time has a circuit configuration with low stability of the oscillation frequency.

第1のパルス源からのクロック信号をICタグの論理制御回路用の基本クロック信号として使用すれば、基本クロック信号を発生させるためのクロック発生手段をICタグ内に別に設ける必要がない。また、第2のパルス源からのクロック信号をICタグに搭載するメモリ(たとえばEEPROMなどの書替可能な不揮発性メモリ)の書込み電圧生成用のクロック信号として使用すれば、専用のクロック信号発生手段をICタグ内に別に設ける必要がない。   If the clock signal from the first pulse source is used as the basic clock signal for the logic control circuit of the IC tag, there is no need to separately provide clock generating means for generating the basic clock signal in the IC tag. If the clock signal from the second pulse source is used as a clock signal for generating a write voltage in a memory (for example, a rewritable nonvolatile memory such as an EEPROM) mounted on an IC tag, dedicated clock signal generating means Need not be separately provided in the IC tag.

第2発明の構成によるときは、ICタグがリーダライタの通信可能領域に進入して電源電圧が確立すると、送信手段は、ランダムなインタバル時間ごとに初期信号を繰返し送信する。そこで、仮に複数のICタグが同時にリーダライタの通信可能領域に進入した場合であっても、リーダライタは、少なくとも2回目以降に送信されるいずれかのICタグからの初期信号を確実に受信し、初期信号に含まれるID情報に基づいてICタグを特定することができる。各ICタグからの初期信号は、ランダムなインタバル時間ごとに繰返し送信されるからである。一方、受信手段は、リーダライタからのコマンドが自ICタグに対する選択コマンドであれば、リーダライタとの通信が確立されたと判断し、初期信号の繰返し送信を停止させて、リーダライタからの自ICタグに対するデータ通信用の通常コマンドの受信を待てばよく、他ICタグに対するコマンドであれば、初期信号の繰返し送信を一時中断させることにより、リーダライタと他ICタグとのデータ通信の妨害を回避する。   According to the configuration of the second invention, when the IC tag enters the communicable area of the reader / writer and the power supply voltage is established, the transmission means repeatedly transmits an initial signal every random interval time. Therefore, even if a plurality of IC tags enter the communicable area of the reader / writer at the same time, the reader / writer reliably receives an initial signal from any one of the IC tags transmitted at least the second time or later. The IC tag can be specified based on the ID information included in the initial signal. This is because the initial signal from each IC tag is repeatedly transmitted every random interval time. On the other hand, if the command from the reader / writer is a selection command for the own IC tag, the receiving unit determines that communication with the reader / writer has been established, stops the repeated transmission of the initial signal, and determines the own IC from the reader / writer. It is only necessary to wait for the reception of a normal command for data communication with the tag. If the command is for another IC tag, data communication between the reader / writer and the other IC tag is prevented from being interrupted by temporarily interrupting the repeated transmission of the initial signal. To do.

なお、リーダライタからのコマンドには、ICタグからの初期信号に応答する選択コマンドと、データ通信用の通常コマンド(たとえばリードコマンド、ライトコマンド)とがあるものとし、いずれのコマンドにも、ICタグを特定するID情報が含まれているものとする。また、送信手段は、クロック発生手段からの基本クロック信号に基づいて初期信号のビットレートを定めるから、リーダライタにおいてそれを計測してコマンドに反映させることにより、リーダライタからの搬送波の周波数に依存しないデータ通信を実現することができる。   The commands from the reader / writer include a selection command that responds to the initial signal from the IC tag and a normal command for data communication (for example, a read command and a write command). It is assumed that ID information specifying a tag is included. In addition, since the transmission means determines the bit rate of the initial signal based on the basic clock signal from the clock generation means, it depends on the frequency of the carrier wave from the reader / writer by measuring it in the reader / writer and reflecting it in the command. Data communication can be realized.

第1発明に係る乱数発生回路を付設すれば、送信回路は、乱数発生回路からの乱数に基づいて、初期信号の繰返し送信の都度、繰返し送信のインタバル時間をランダムに設定することができる。また、乱数発生回路の第1のパルス源からのクロック信号を論理制御回路用の基本クロック信号として出力すれば、格別なクロック発生手段を別に設ける必要がない。   If the random number generation circuit according to the first aspect is added, the transmission circuit can set the interval time of the repeated transmission at random every time the initial signal is repeatedly transmitted based on the random number from the random number generation circuit. Further, if the clock signal from the first pulse source of the random number generation circuit is output as the basic clock signal for the logic control circuit, it is not necessary to provide a special clock generation means.

第3発明の構成によるときは、計測手段は、受信手段によって受信されたICタグからの初期信号に含まれる同期信号のビットレートを計測し、それをID情報ごとに記憶する。また、送信手段は、特定のICタグに対してコマンドを送信するに際し、そのICタグのID情報をコマンドに付加するとともに、ID情報ごとに記憶されているビットレートに合わせてコマンドのビットレートを設定する。そこで、ICタグ側では、自己が送出した初期信号のビットレートと同一のビットレートのコマンドを受信すればよく、リーダライタからの搬送波の周波数に全く依存しない双方向のデータ通信を実現することができる。なお、計測手段は、ID情報ごとにビットレートを記憶するから、ICタグごとにビットレートが異なっていてもよく、ビットレートが同一のICタグが複数存在していてもよい。   According to the configuration of the third invention, the measuring means measures the bit rate of the synchronization signal included in the initial signal from the IC tag received by the receiving means, and stores it for each ID information. Further, when transmitting a command to a specific IC tag, the transmission means adds the ID information of the IC tag to the command, and sets the bit rate of the command according to the bit rate stored for each ID information. Set. Therefore, on the IC tag side, it is only necessary to receive a command having the same bit rate as that of the initial signal transmitted by itself, and bi-directional data communication independent of the carrier frequency from the reader / writer can be realized. it can. Since the measuring means stores the bit rate for each ID information, the bit rate may be different for each IC tag, and a plurality of IC tags having the same bit rate may exist.

計測手段は、受信手段によって受信されたICタグからの応答信号のビットレートを計測し、ID情報ごとに記憶されているビットレートを更新することにより、送信手段は、ICタグに対し、そのICタグの最新のビットレートに合わせてコマンドを送信することができる。すなわち、ICタグ側の基本クロック信号が時間的に変動する場合であっても、常に最新のビットレートを反映して確実なデータ通信を実現することができる。   The measuring means measures the bit rate of the response signal from the IC tag received by the receiving means, and updates the bit rate stored for each ID information. Commands can be sent according to the latest bit rate of the tag. In other words, even when the basic clock signal on the IC tag side fluctuates with time, reliable data communication can always be realized by reflecting the latest bit rate.

第4発明の構成によるときは、第2発明に係る複数のICタグと、第3発明に係るリーダライタとを組み合わせることによって、リーダライタからの搬送波の周波数に依存することなく、複数のICタグがリーダライタの通信可能領域に同時に進入しても、互いの通信が錯綜することなく、適切な双方向のデータ通信を維持することができる。   According to the configuration of the fourth invention, by combining the plurality of IC tags according to the second invention and the reader / writer according to the third invention, a plurality of IC tags can be obtained without depending on the frequency of the carrier wave from the reader / writer. Even if they simultaneously enter the communicable area of the reader / writer, appropriate two-way data communication can be maintained without complication of mutual communication.

以下、図面を以って発明の実施の形態を説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

無接触形のICタグシステムは、リーダライタ10と、複数の無接触形のICタグ20、20…とを組み合わせてなる(図1)。   The non-contact type IC tag system is a combination of a reader / writer 10 and a plurality of non-contact type IC tags 20, 20,... (FIG. 1).

リーダライタ10には、電波Wを介してICタグ20、20…とデータ通信するために、送受信用のアンテナ10aが付設されている。ただし、図1において、ICタグ20、20…は、図示しないコンベヤ上の図示しない物品に個別に付設され、矢印K方向に搬送される。リーダライタ10は、ICタグ20、20…の進行経路と交錯する通信可能領域Sを有し、各ICタグ20は、通信可能領域S内にあるとき、電波Wを介してリーダライタ10と双方向にデータ通信することができる。   In order to perform data communication with the IC tags 20, 20... Via the radio wave W, the reader / writer 10 is provided with a transmission / reception antenna 10 a. However, in FIG. 1, the IC tags 20, 20,... Are individually attached to articles (not shown) on a conveyor (not shown) and are conveyed in the direction of arrow K. The reader / writer 10 has a communicable area S that intersects with the traveling paths of the IC tags 20, 20,... Data communication.

リーダライタ10は、アンテナ10aに接続する受信回路11、送信回路12と、マイクロコンピュータ13とを備えている(図2)。マイクロコンピュータ13には、メモリ14が内蔵されている。受信回路11の出力は、マイクロコンピュータ13に接続され、マイクロコンピュータ13の出力は、送信回路12に接続されている。また、マイクロコンピュータ13は、図示しない外部のホストコンピュータと双方向に接続されている。   The reader / writer 10 includes a receiving circuit 11, a transmitting circuit 12, and a microcomputer 13 connected to the antenna 10a (FIG. 2). The microcomputer 13 has a built-in memory 14. The output of the reception circuit 11 is connected to the microcomputer 13, and the output of the microcomputer 13 is connected to the transmission circuit 12. The microcomputer 13 is bidirectionally connected to an external host computer (not shown).

ICタグ20は、コイルL、コンデンサCによる並列共振回路21と、電源回路22、送信回路23、受信回路24と、マイクロコンピュータからなる論理制御回路25と、乱数発生回路26とを備えている。ただし、論理制御回路25には、たとえばEEPROMのような書替可能な不揮発性のメモリ25aが双方向に接続されている。乱数発生回路26は、パルス発振器26a、26b、シフトレジスタ26cと、波形整形回路26d、スイッチ26eとを備えている。なお、図3において、ICタグ20の各構成部材は、ICタグ20用のICチップに一体に組み込むことができる。ただし、コイルL、コンデンサCの一方または双方は、ICチップの外部に設けてもよい。   The IC tag 20 includes a parallel resonance circuit 21 including a coil L and a capacitor C, a power supply circuit 22, a transmission circuit 23, a reception circuit 24, a logic control circuit 25 including a microcomputer, and a random number generation circuit 26. However, a rewritable nonvolatile memory 25a such as an EEPROM is connected to the logic control circuit 25 bidirectionally. The random number generation circuit 26 includes pulse oscillators 26a and 26b, a shift register 26c, a waveform shaping circuit 26d, and a switch 26e. In FIG. 3, each component of the IC tag 20 can be integrated into an IC chip for the IC tag 20. However, one or both of the coil L and the capacitor C may be provided outside the IC chip.

電源回路22、送信回路23、受信回路24は、並列共振回路21に並列接続されている。なお、受信回路24の出力は、論理制御回路25に接続され、論理制御回路25の出力は、送信回路23に接続されている。また、電源回路22の出力は、直流の電源電圧Vd としてICタグ20の各構成部材に給電されている。   The power supply circuit 22, the transmission circuit 23, and the reception circuit 24 are connected in parallel to the parallel resonance circuit 21. Note that the output of the reception circuit 24 is connected to the logic control circuit 25, and the output of the logic control circuit 25 is connected to the transmission circuit 23. The output of the power supply circuit 22 is fed to each component of the IC tag 20 as a DC power supply voltage Vd.

並列共振回路21の一端は、波形整形回路26dを介してスイッチ26eの一方の切換端子に接続され、パルス発振器26aの出力は、スイッチ26eの他方の切換端子に接続され、スイッチ26eの共通端子は、シフトレジスタ26cのシリアル入力端子STに接続されている。なお、スイッチ26eの共通端子は、基本クロック信号CLとして論理制御回路25に分岐入力されている。パルス発振器26bの出力は、シフトレジスタ26cのクロック入力端子CTに接続され、メモリ25aの書込み電圧を生成する図示しない昇圧回路用のクロック信号WRとして論理制御回路25に分岐入力されている。シフトレジスタ26cのパラレル出力端子PTは、論理制御回路25に接続されている。   One end of the parallel resonant circuit 21 is connected to one switching terminal of the switch 26e via the waveform shaping circuit 26d, the output of the pulse oscillator 26a is connected to the other switching terminal of the switch 26e, and the common terminal of the switch 26e is Are connected to the serial input terminal ST of the shift register 26c. The common terminal of the switch 26e is branched and input to the logic control circuit 25 as the basic clock signal CL. The output of the pulse oscillator 26b is connected to the clock input terminal CT of the shift register 26c, and is branched and input to the logic control circuit 25 as a clock signal WR for a booster circuit (not shown) that generates a write voltage of the memory 25a. The parallel output terminal PT of the shift register 26 c is connected to the logic control circuit 25.

リーダライタ10は、送信回路12、アンテナ10aを介してICタグ20、20…に電波Wを送信することができる(図1、図2)。ただし、電波Wは、高周波の搬送波W1 に対して任意のパルスデータDが重畳されており(図4)、パルスデータDは、マイクロコンピュータ13により準備され(図2)、送信回路12内の図示しない変調回路を介して搬送波W1 に重畳される。なお、パルスデータDによる電波Wの変調率は、図4のように100%未満に設定してもよく、100%に設定してもよい。   The reader / writer 10 can transmit the radio wave W to the IC tags 20, 20,... Via the transmission circuit 12 and the antenna 10a (FIGS. 1 and 2). However, in the radio wave W, arbitrary pulse data D is superimposed on the high-frequency carrier wave W1 (FIG. 4), and the pulse data D is prepared by the microcomputer 13 (FIG. 2), and is shown in the transmission circuit 12. Is superimposed on the carrier wave W1 via a modulation circuit that does not. Note that the modulation factor of the radio wave W by the pulse data D may be set to less than 100% as shown in FIG. 4, or may be set to 100%.

ICタグ20がリーダライタ10の通信可能領域Sに進入すると、ICタグ20のコイルL、コンデンサCの両端には、リーダライタ10からの電波Wの搬送波W1 による高周波電圧Vf が発生する(図3)。そこで、電源回路22は、高周波電圧Vf を整流平滑して直流の電源電圧Vd を作り、ICタグ20の各部に供給してICタグ20を動作させる。たとえば、受信回路24は、高周波電圧Vf を入力し、リーダライタ10からの電波Wに重畳されているパルスデータDを復調して論理制御回路25に送出するから、論理制御回路25は、パルスデータDを解読し、パルスデータDの内容に従って所定の動作を実行することができる。   When the IC tag 20 enters the communicable region S of the reader / writer 10, a high-frequency voltage Vf due to the carrier wave W1 of the radio wave W from the reader / writer 10 is generated at both ends of the coil L and capacitor C of the IC tag 20 (FIG. 3). ). Therefore, the power supply circuit 22 rectifies and smoothes the high-frequency voltage Vf to generate a DC power supply voltage Vd, which is supplied to each part of the IC tag 20 to operate the IC tag 20. For example, the receiving circuit 24 receives the high frequency voltage Vf, demodulates the pulse data D superimposed on the radio wave W from the reader / writer 10, and sends it to the logic control circuit 25. D can be decoded and a predetermined operation can be executed according to the contents of the pulse data D.

また、論理制御回路25は、必要に応じて、リーダライタ10に向けて発信すべきデータを別のパルスデータD1 として送信回路23に送出し、送信回路23は、パルスデータD1 によりリーダライタ10からの搬送波W1 を負荷変調し、リーダライタ10に送信する。そこで、リーダライタ10の受信回路11は、パルスデータD1 を復調してマイクロコンピュータ13に送出し(図2)、マイクロコンピュータ13は、パルスデータD1 を解読して所定の動作を実行することができる。   In addition, the logic control circuit 25 sends data to be transmitted to the reader / writer 10 as another pulse data D1 to the transmission circuit 23 as necessary, and the transmission circuit 23 receives the pulse data D1 from the reader / writer 10. The carrier wave W1 is load-modulated and transmitted to the reader / writer 10. Therefore, the receiving circuit 11 of the reader / writer 10 demodulates the pulse data D1 and sends it to the microcomputer 13 (FIG. 2). The microcomputer 13 can decode the pulse data D1 and execute a predetermined operation. .

図3において、論理制御回路25は、乱数発生回路26からの基本クロック信号CLに基づいて動作し、メモリ25aの書替が必要なときは、乱数発生回路26からのクロック信号WRを利用して、図示しない昇圧回路により書替用の高電圧を作る。基本クロック信号CLは、スイッチ26eをパルス発振器26a側に切り換えることにより、パルス発振器26aの出力を選択し、スイッチ26eを波形整形回路26d側に切り換えることにより、高周波電圧Vf 、すなわちリーダライタ10からの搬送波W1 の波形整形出力を選択することができる。なお、基本クロック信号CL、クロック信号WRのパルス周期Tc 、Tw は、Tw ≫Tc に設定されている(図5)。ただし、パルス発振器26aの発振周波数は、高周波の搬送波W1 の周波数より低いものとし、スイッチ26eは、搬送波W1 の周波数が基本クロック信号CLとして高過ぎるとき、パルス発振器26a側に切り換える。   In FIG. 3, the logic control circuit 25 operates based on the basic clock signal CL from the random number generation circuit 26. When the memory 25a needs to be rewritten, the logic control circuit 25 uses the clock signal WR from the random number generation circuit 26. A high voltage for rewriting is created by a booster circuit (not shown). The basic clock signal CL selects the output of the pulse oscillator 26a by switching the switch 26e to the pulse oscillator 26a side, and switches the switch 26e to the waveform shaping circuit 26d side, so that the high-frequency voltage Vf, that is, from the reader / writer 10 is selected. The waveform shaping output of the carrier wave W1 can be selected. Note that the pulse periods Tc and Tw of the basic clock signal CL and the clock signal WR are set to Tw >> Tc (FIG. 5). However, the oscillation frequency of the pulse oscillator 26a is lower than the frequency of the high frequency carrier wave W1, and the switch 26e switches to the pulse oscillator 26a side when the frequency of the carrier wave W1 is too high as the basic clock signal CL.

シフトレジスタ26cは、基本クロック信号CL、クロック信号WRをそれぞれシリアル入力端子ST、クロック入力端子CTに入力することにより、クロック信号WRの立上りまたは立下りのエッジごとに基本クロック信号CLのレベルをサンプリングし、1または0の2値データとして時系列的に記憶する。ただし、図5において、クロック信号WRから基本クロック信号CLに向かう矢印は、クロック信号WRの立上りのエッジにより基本クロック信号CLのレベルをサンプリングすることを示している。   The shift register 26c samples the level of the basic clock signal CL at every rising or falling edge of the clock signal WR by inputting the basic clock signal CL and the clock signal WR to the serial input terminal ST and the clock input terminal CT, respectively. Then, it is stored in time series as binary data of 1 or 0. However, in FIG. 5, the arrow from the clock signal WR to the basic clock signal CL indicates that the level of the basic clock signal CL is sampled at the rising edge of the clock signal WR.

一方、シフトレジスタ26cは、このようにして記憶した所定ビット数の2値データをパラレル出力端子PTから乱数Rとして論理制御回路25にパラレル出力することができる。基本クロック信号CL、クロック信号WRは、それぞれパルス発振器26a、波形整形回路26d、スイッチ26eからなる第1のパルス源からのクロック信号、パルス発振器26bからなる第2のパルス源からのクロック信号であって、両者のクロック信号は、互いに相関性がなく、後者のクロック信号に基づいてサンプリングされる前者のクロック信号の各サンプリング時点のレベルは、予測不能であるからである。なお、乱数発生回路26は、常時作動させ、第2のパルス源からのクロック信号の1周期ごとに異なる乱数Rを連続的に発生させてもよく、必要に応じて、論理制御回路25からの図示しない指令信号によって作動させ、その都度新規の乱数Rを発生させてもよい。   On the other hand, the shift register 26c can output the binary data having the predetermined number of bits stored in this way to the logic control circuit 25 as a random number R from the parallel output terminal PT. The basic clock signal CL and the clock signal WR are a clock signal from the first pulse source including the pulse oscillator 26a, the waveform shaping circuit 26d, and the switch 26e, and a clock signal from the second pulse source including the pulse oscillator 26b, respectively. This is because the two clock signals are not correlated with each other, and the level at each sampling point of the former clock signal sampled based on the latter clock signal is unpredictable. Note that the random number generation circuit 26 may be operated at all times to continuously generate different random numbers R for each cycle of the clock signal from the second pulse source. It may be operated by a command signal (not shown), and a new random number R may be generated each time.

ICタグ20は、リーダライタ10の通信可能領域Sに進入し、電源回路22からの電源電圧Vd が確立すると、たとえば図6のプログラムフローチャートに従って動作する。   When the IC tag 20 enters the communicable area S of the reader / writer 10 and the power supply voltage Vd from the power supply circuit 22 is established, the IC tag 20 operates, for example, according to the program flowchart of FIG.

ICタグ20の論理制御回路25は、まず、乱数発生回路26から乱数Rを読み出し、乱数Rに基づいて、初期信号の繰返し送信のインタバル時間を設定する(図6のプログラムステップ(1)、以下、単に(1)のように記す)。つづいて、論理制御回路25は、送信回路23を介して、リーダライタ10に向けて初期信号を送信する(2)。ただし、論理制御回路25は、乱数発生回路26からの基本クロック信号CLに基づいて作動し、基本クロック信号CLに基づいて初期信号のビットレートを定めるものとする。次に、論理制御回路25は、受信回路24を介して受信するリーダライタ10からの電波WにいずれかのICタグ20に対するコマンドが重畳されているか否かを判断し(3)、リーダライタ10からのコマンドを検知しない限り、インタバル時間の経過を待って(6)、乱数発生回路26からの乱数Rを新たに読み出し(1)、以下同様の動作を繰り返す((1)〜(3)、(6)、(1))。   The logic control circuit 25 of the IC tag 20 first reads the random number R from the random number generation circuit 26, and sets an interval time for repeated transmission of the initial signal based on the random number R (program step (1) in FIG. Simply write as (1)). Subsequently, the logic control circuit 25 transmits an initial signal to the reader / writer 10 via the transmission circuit 23 (2). However, the logic control circuit 25 operates based on the basic clock signal CL from the random number generation circuit 26, and determines the bit rate of the initial signal based on the basic clock signal CL. Next, the logic control circuit 25 determines whether or not a command for any one of the IC tags 20 is superimposed on the radio wave W from the reader / writer 10 received via the receiving circuit 24 (3). Unless the command from is detected, the interval time elapses (6), the random number R is newly read from the random number generation circuit 26 (1), and the same operation is repeated thereafter ((1) to (3), (6), (1)).

ここで、ICタグ20からの初期信号、リーダライタ10からのコマンドのフォーマットは、たとえば図7のとおりである。初期信号は、たとえば図4のパルスデータDのような規則的なビットパターンの4〜16周期分からなるスタート信号、2値数値の11001110のような固定パターンの同期信号、ICタグ20を識別するための固有のID情報と、同期信号、ID情報を対象とするエラーチェック用のCRC(Cyclic Redundancy Check)情報、固定パターンのエンド信号とを縦続して構成されている。また、コマンドは、スタート信号、コマンドの種類を示すコマンドコードにつづけて、ICタグ20を指定するID情報と、必要なコマンドデータと、コマンドコード、ID情報、コマンドデータを対象とするCRC情報と、エンド信号とを縦続して構成されている。   Here, the format of the initial signal from the IC tag 20 and the command from the reader / writer 10 is, for example, as shown in FIG. The initial signal is, for example, a start signal composed of 4 to 16 periods of a regular bit pattern such as the pulse data D in FIG. 4, a sync signal having a fixed pattern such as a binary value 11001110, and the IC tag 20 Specific ID information, a synchronization signal, CRC (Cyclic Redundancy Check) information for error check for ID information, and a fixed pattern end signal are cascaded. The command includes a start signal, a command code indicating the type of command, ID information designating the IC tag 20, necessary command data, command code, ID information, CRC information for the command data, The end signal is cascaded.

なお、図7には、リーダライタ10からのコマンドに対して応答するためのICタグ20からの必要な応答信号の他、リーダライタ10からの選択コマンド、リーダライタ10からのリードコマンド、ライトコマンドの各フォーマットが併せて図示されている。ただし、リーダライタ10からのコマンドには、選択コマンド、通常コマンドがあり、通常コマンドには、リードコマンド、ライトコマンドなどがあるものとする。そこで、ICタグ20の論理制御回路25は、図6のプログラムステップ(1)〜(3)、(6)、(1)を繰返し実行することにより、乱数発生回路26からの乱数Rに基づいて、同期信号、ID情報を含む初期信号をランダムなインタバル時間ごとに送信回路23を介してリーダライタ10に繰返し送信するとともに、基本クロック信号CLに基づいて初期信号のビットレートを定めることができる。   In FIG. 7, in addition to a necessary response signal from the IC tag 20 for responding to a command from the reader / writer 10, a selection command from the reader / writer 10, a read command from the reader / writer 10, and a write command These formats are shown together. However, the command from the reader / writer 10 includes a selection command and a normal command, and the normal command includes a read command and a write command. Therefore, the logic control circuit 25 of the IC tag 20 executes the program steps (1) to (3), (6), and (1) in FIG. 6 repeatedly, based on the random number R from the random number generation circuit 26. The initial signal including the synchronization signal and ID information can be repeatedly transmitted to the reader / writer 10 through the transmission circuit 23 at random intervals, and the bit rate of the initial signal can be determined based on the basic clock signal CL.

一方、論理制御回路25は、インタバル時間の間に受信回路24を介してリーダライタ10からのコマンド(選択コマンドまたは通常コマンド)を検知すると(3)、そのコマンドが自ICタグ20に対する選択コマンドであれば((4)、(5))、初期信号の繰返し送信を停止させてリーダライタ10からの通常コマンドの受信を待つ(8)。また、リーダライタ10からのコマンドが自ICタグ20に対するコマンドでなく、他ICタグ20に対するコマンドであれば(4)、通常よりも長めのインタバル時間を設定して初期信号の繰返し送信を一時中断させる((7)、(6))。さらに、リーダライタ10からのコマンドが自ICタグ20に対する選択コマンドでないときは((4)、(5))、通常のランダムなインタバル時間による初期信号の繰返し送信を続行する((6)、(1)〜(6))。   On the other hand, when the logic control circuit 25 detects a command (selection command or normal command) from the reader / writer 10 via the reception circuit 24 during the interval time (3), the command is a selection command for the own IC tag 20. If there is ((4), (5)), the repeated transmission of the initial signal is stopped and the reception of the normal command from the reader / writer 10 is awaited (8). If the command from the reader / writer 10 is not a command for the own IC tag 20 but a command for the other IC tag 20 (4), the interval time longer than usual is set and the repeated transmission of the initial signal is suspended. ((7), (6)). Further, when the command from the reader / writer 10 is not the selection command for the own IC tag 20 ((4), (5)), the repeated transmission of the initial signal with the normal random interval time is continued ((6), ( 1) to (6)).

なお、論理制御回路25は、図6のプログラムステップ(8)において、受信回路24を介してリーダライタ10からの通常コマンド(リードコマンドまたはライトコマンド)を受信すると、それを実行する(9)。すなわち、リードコマンドであれば、メモリ25aの指定の読出しアドレスの内容を読み出し、応答信号として送信回路23を介してリーダライタ10に送信し、ライトコマンドであれば、メモリ25aの指定の書込みアドレスに指定の書込みデータを書き込めばよい。   When the logic control circuit 25 receives a normal command (read command or write command) from the reader / writer 10 via the receiving circuit 24 in the program step (8) of FIG. 6, it executes it (9). That is, if it is a read command, the content of the designated read address in the memory 25a is read and transmitted as a response signal to the reader / writer 10 via the transmission circuit 23. If it is a write command, it is sent to the designated write address in the memory 25a. Write the specified write data.

そこで、図3において、パルス発振器26a、波形整形回路26d、スイッチ26eは、論理制御回路25用の基本クロック信号CLを発生するクロック発生手段となっている。送信回路23と、図6のプログラムステップ(1)、(2)、(6)相当の論理制御回路25の機能は、電源電圧Vd の確立により同期信号、ID情報を含む初期信号をランダムなインタバル時間ごとにリーダライタ10に繰返し送信する送信手段になっており、送信手段は、クロック発生手段からの基本クロック信号CLに基づいて初期信号のビットレートを定めている。また、受信回路24と、図6のプログラムステップ(3)〜(5)、(7)、(8)相当の論理制御回路25の機能は、リーダライタ10からのID情報を含むコマンドを受信する受信手段となっており、受信手段は、リーダライタ10からのコマンドが自ICタグ20に対する選択コマンドであれば、初期信号の繰返し送信を停止させて自ICタグ20に対する通常コマンドを待ち、他ICタグ20に対するコマンドであれば、初期信号の繰返し送信を一時中断させる。   Therefore, in FIG. 3, a pulse oscillator 26 a, a waveform shaping circuit 26 d, and a switch 26 e serve as clock generation means for generating a basic clock signal CL for the logic control circuit 25. The functions of the transmission circuit 23 and the logic control circuit 25 corresponding to the program steps (1), (2), and (6) in FIG. The transmission means repeatedly transmits to the reader / writer 10 every time, and the transmission means determines the bit rate of the initial signal based on the basic clock signal CL from the clock generation means. Further, the functions of the reception circuit 24 and the logic control circuit 25 corresponding to the program steps (3) to (5), (7), and (8) in FIG. 6 receive a command including ID information from the reader / writer 10. If the command from the reader / writer 10 is a selection command for the own IC tag 20, the receiving means stops the repeated transmission of the initial signal, waits for the normal command for the own IC tag 20, If it is a command for the tag 20, the repeated transmission of the initial signal is temporarily suspended.

リーダライタ10は、電源が投入されると、たとえば図8のプログラムフローチャートに従って動作する。   When the power is turned on, the reader / writer 10 operates according to the program flowchart of FIG. 8, for example.

リーダライタ10のマイクロコンピュータ13は、まず、送信回路12を作動させてアンテナ10aから電波Wの搬送波W1 を連続送信し、受信回路11を介して、通信可能領域Sに進入する任意のICタグ20からの初期信号の受信を待って待機する(図8のプログラムステップ(1)、以下、単に(1)のように記す)。一方、任意のICタグ20がリーダライタ10の通信可能領域Sに進入すると、そのICタグ20は初期信号を送信するから(図6のプログラムステップ(2))、マイクロコンピュータ13は、受信回路11を介して初期信号のスタート信号を認識し(1)、初期信号に含まれる各データを読み取るとともに、同期信号のビットレートを計測する(2)。   First, the microcomputer 13 of the reader / writer 10 operates the transmission circuit 12 to continuously transmit the carrier wave W1 of the radio wave W from the antenna 10a, and then enters an arbitrary IC tag 20 that enters the communicable area S via the reception circuit 11. Waiting for the reception of the initial signal from the program (program step (1) in FIG. 8, hereinafter simply referred to as (1)). On the other hand, when an arbitrary IC tag 20 enters the communicable area S of the reader / writer 10, the IC tag 20 transmits an initial signal (program step (2) in FIG. 6). The start signal of the initial signal is recognized through (1), each data included in the initial signal is read, and the bit rate of the synchronization signal is measured (2).

つづいて、マイクロコンピュータ13は、初期信号から読み取ったCRC情報、ID情報の正否をチェックし((3)、(4))、CRC情報が正常であり、ID情報が有効であれば、ID情報とともにビットレートをメモリ14に記憶するが(5)、CRC情報、ID情報の一方または双方が正しくなければ、ICタグ20からの初期信号そのものを無視する((3)、(4)、(1))。なお、通信可能領域S内のICタグ20は、ランダムなインタバル時間ごとに初期信号を繰返し送信するから、最初の初期信号が無視されても、後続のいずれかの初期信号が正しく受信され、リーダライタ10、ICタグ20間の通信が確立されると((1)〜(4))、そのときの同期信号のビットレートがID情報ごとに記憶される(5)。   Subsequently, the microcomputer 13 checks whether the CRC information and ID information read from the initial signal are correct ((3), (4)). If the CRC information is normal and the ID information is valid, the ID information At the same time, the bit rate is stored in the memory 14 (5), but if one or both of the CRC information and the ID information are not correct, the initial signal itself from the IC tag 20 is ignored ((3), (4), (1 )). Since the IC tag 20 in the communicable area S repeatedly transmits an initial signal at random intervals, even if the initial initial signal is ignored, any subsequent initial signal is correctly received and the reader When communication between the writer 10 and the IC tag 20 is established ((1) to (4)), the bit rate of the synchronization signal at that time is stored for each ID information (5).

次いで、マイクロコンピュータ13は、ICタグ20に対し、送信回路12を介して、そのICタグ20のID情報を含む選択コマンドを送信する(6)。なお、このときの選択コマンドのビットレートは、ICタグ20からの初期信号から計測され、メモリ14に記憶されているビットレートに合致させるものとする。そこで、ICタグ20の論理制御回路25は、自己が送出した初期信号と同一のビットレートの自己宛ての選択コマンドを容易に、しかも確実に検出することができる(図6のプログラムステップ(3)〜(5))。   Next, the microcomputer 13 transmits a selection command including the ID information of the IC tag 20 to the IC tag 20 via the transmission circuit 12 (6). It is assumed that the bit rate of the selection command at this time is measured from the initial signal from the IC tag 20 and matches the bit rate stored in the memory 14. Therefore, the logic control circuit 25 of the IC tag 20 can easily and reliably detect a selection command addressed to itself having the same bit rate as the initial signal transmitted by itself (program step (3) in FIG. 6). (5)).

ICタグ20は、自ICタグ20に対する選択コマンドを受信すると、初期信号の繰返し送信を停止して、リーダライタ10からの通常コマンドの受信を待つ(図6のプログラムステップ((4)、(5)、(8))。そこで、リーダライタ10のマイクロコンピュータ13は、必要に応じて(7)、ICタグ20に対して通常コマンド(リードコマンドまたはライトコマンド)を送信し(8)、特にリードコマンドの場合は、受信回路11を介してICタグ20からの正常な応答信号が得られるまで、通常コマンドを繰返し送信する((8)、(9)、(8))。なお、このときの通常コマンドのビットレートも、先きにID情報ごとに記憶されているビットレートに合致させるものとする。   When the IC tag 20 receives the selection command for its own IC tag 20, the IC tag 20 stops the repeated transmission of the initial signal and waits for the reception of the normal command from the reader / writer 10 (program steps ((4), (5) in FIG. 6). Therefore, the microcomputer 13 of the reader / writer 10 transmits a normal command (read command or write command) to the IC tag 20 as necessary (7), especially when reading (8). In the case of a command, the normal command is repeatedly transmitted until a normal response signal is obtained from the IC tag 20 via the receiving circuit 11 ((8), (9), (8)). The bit rate of the normal command is also matched with the bit rate previously stored for each ID information.

そこで、図2の受信回路11と、図8のプログラムステップ(1)相当のマイクロコンピュータ13の機能は、ICタグ20からの初期信号を受信する受信手段となっている。また、図8のプログラムステップ(2)〜(5)相当のマイクロコンピュータ13の機能は、受信手段によって受信された同期信号のビットレートを計測し、ID情報ごとに記憶する計測手段となっている。さらに、図2の送信回路12と、図8のプログラムステップ(6)、(8)相当のマイクロコンピュータ13の機能は、特定のICタグ20に対してID情報を含むコマンドを送信する送信手段となっており、送信手段は、記憶されているID情報ごとのビットレートに合わせてコマンドのビットレートを設定することができる。   Therefore, the functions of the receiving circuit 11 in FIG. 2 and the microcomputer 13 corresponding to the program step (1) in FIG. 8 are receiving means for receiving an initial signal from the IC tag 20. Further, the function of the microcomputer 13 corresponding to the program steps (2) to (5) in FIG. 8 is a measuring unit that measures the bit rate of the synchronization signal received by the receiving unit and stores it for each ID information. . 2 and the microcomputer 13 corresponding to the program steps (6) and (8) in FIG. 8 are the transmission means for transmitting a command including ID information to the specific IC tag 20. Thus, the transmission means can set the bit rate of the command in accordance with the bit rate for each stored ID information.

なお、ICタグ20は、リーダライタ10からのコマンドが自ICタグ20に対する選択コマンドであることを認識すると(図6のプログラムステップ(3)〜(5))、同図のプログラムステップ(8)に進んでリーダライタ10からの通常コマンドを待つに先き立って、選択コマンドを正しく受信した旨の応答信号をリーダライタ10に送信してもよい。このときのリーダライタ10は、たとえば図8のプログラムステップ(6)において選択コマンドを送信すると、ICタグ20からの応答信号を確認するまで選択コマンドを繰返し送信し、応答信号を確認することにより、プログラムステップ(8)の通常コマンドの送信に進むことができる。   When the IC tag 20 recognizes that the command from the reader / writer 10 is a selection command for its own IC tag 20 (program steps (3) to (5) in FIG. 6), the program step (8) in FIG. Prior to awaiting a normal command from the reader / writer 10, a response signal indicating that the selection command has been correctly received may be transmitted to the reader / writer 10. At this time, when the reader / writer 10 transmits a selection command in the program step (6) of FIG. 8, for example, the selection command is repeatedly transmitted until the response signal from the IC tag 20 is confirmed, and the response signal is confirmed. It is possible to proceed to transmission of the normal command in the program step (8).

同様に、ICタグ20は、図6のプログラムステップ(8)、(9)において、リーダライタ10からの通常コマンドがリードコマンドのみならず、ライトコマンドのときにもリーダライタ10に応答信号を送信してもよい。このときのリーダライタ10は、図8のプログラムステップ(8)、(9)において、通常コマンドがライトコマンドのときでも、ICタグ20からの応答信号が得られるまで通常コマンドを繰返し送信することができる。   Similarly, the IC tag 20 transmits a response signal to the reader / writer 10 when the normal command from the reader / writer 10 is not only a read command but also a write command in the program steps (8) and (9) of FIG. May be. At this time, the reader / writer 10 can repeatedly transmit the normal command until the response signal from the IC tag 20 is obtained even when the normal command is a write command in the program steps (8) and (9) of FIG. it can.

また、以上のようにしてICタグ20からの応答信号が得られるとき、リーダライタ10のマイクロコンピュータ13は、ICタグ20からの応答信号のビットレートを再計測し、応答信号に含まれるID情報に従って、ID情報ごとにメモリ14に記憶されているビットレートを更新することにより、その後のコマンドのビットレートを最新のビットレートに合致させることができる。すなわち、計測手段は、受信手段によって受信された応答信号のビットレートを計測し、ID情報ごとに記憶されているビットレートを更新した上、その後のコマンドのビットレートに反映させることができる。   When the response signal from the IC tag 20 is obtained as described above, the microcomputer 13 of the reader / writer 10 remeasures the bit rate of the response signal from the IC tag 20, and the ID information included in the response signal. Accordingly, by updating the bit rate stored in the memory 14 for each ID information, the bit rate of the subsequent command can be matched with the latest bit rate. That is, the measuring unit can measure the bit rate of the response signal received by the receiving unit, update the bit rate stored for each ID information, and reflect the updated bit rate in the subsequent command.

なお、このシステムは、リーダライタ10の通信可能領域S内に複数のICタグ20、20が同時に存在しても(図9)、リーダライタ10と各ICタグ20とのデータ通信の錯綜を回避することができる。   Note that this system avoids the complication of data communication between the reader / writer 10 and each IC tag 20 even when a plurality of IC tags 20, 20 are simultaneously present in the communicable area S of the reader / writer 10 (FIG. 9). can do.

たとえば、複数のICタグ20、20が同時に通信可能領域Sに進入しても(図9(A))、ICタグ20、20は、それぞれランダムなインタバル時間ごとに初期信号を繰返し送信するから(図6のプログラムステップ(1)〜(6)、(1))、各ICタグ20からの少なくとも2回目以降の初期信号の送信タイミングが時間的にずれることにより、リーダライタ10は、特定の1個のICタグ20との通信を容易に確立することができる。また、このようにして1個のICタグ20との通信が確立すると、他のICタグ20は、初期信号の繰返し送信を一時中断し(図6のプログラムステップ(3)、(4)、(7)、(6))、先に通信が確立したICタグ20の通信を妨げるおそれがない。同様に、複数のICタグ20、20が相前後してリーダライタ10の通信可能領域Sに進入しても(図9(B))、先のICタグ20とリーダライタ10との間に確立されている通信が優先され、後のICタグ20が先のICタグ20の通信を妨げるおそれがない。   For example, even if a plurality of IC tags 20 and 20 enter the communicable region S at the same time (FIG. 9A), the IC tags 20 and 20 repeatedly transmit initial signals for each random interval time ( The program steps (1) to (6) and (1)) of FIG. 6 and the transmission timing of the initial signal from each IC tag 20 at least the second and subsequent times are shifted in time. Communication with each IC tag 20 can be easily established. When communication with one IC tag 20 is established in this way, the other IC tags 20 temporarily suspend the repeated transmission of the initial signal (program steps (3), (4), ( 7), (6)), there is no possibility of hindering communication of the IC tag 20 with which communication has been established previously. Similarly, even if a plurality of IC tags 20 and 20 enter the communicable area S of the reader / writer 10 in succession (FIG. 9B), they are established between the previous IC tag 20 and the reader / writer 10. The prior communication is prioritized, and there is no possibility that the subsequent IC tag 20 will interfere with the communication of the previous IC tag 20.

以上の説明において、ICタグ20の論理制御回路25は、マイクロコンピュータ内のソフトウェアによって構成するに代えて、ハードウェアによるロジック回路によって構築することができる。このとき、図6のプログラムステップ(3)のリーダライタ10からのコマンドの検知機能は、初期信号の繰返し送信のインタバル時間の間に限らず、初期信号の送信中を含む図6のプログラムステップ(1)〜(3)、(6)の全期間において有効であり、論理制御回路25は、リーダライタ10からのコマンドを検知すると、送信中の初期信号を中断させ、図6のプログラムステップ(4)、(5)の判定を優先させるものとする。なお、このとき、リーダライタ10からのコマンドと、ICタグ20からの初期信号を峻別するために、リーダライタ10からの電波Wは、変調率100%に、または100%近くに設定することが好ましい。ただし、以上のようなリーダライタ10からのコマンドの検知と、それに伴う判定の優先動作は、ソフトウェアによる論理制御回路25であっても、たとえばマイクロコンピュータの割込機能を利用して実現可能である。   In the above description, the logic control circuit 25 of the IC tag 20 can be constructed by a hardware logic circuit instead of being configured by software in the microcomputer. At this time, the function of detecting the command from the reader / writer 10 in the program step (3) in FIG. 6 is not limited to the interval time of the repeated transmission of the initial signal, but the program step (see FIG. 1) to (3) and (6) are valid during the entire period. When detecting a command from the reader / writer 10, the logic control circuit 25 interrupts the initial signal being transmitted, and the program step (4) in FIG. ) And (5) shall be prioritized. At this time, in order to distinguish the command from the reader / writer 10 from the initial signal from the IC tag 20, the radio wave W from the reader / writer 10 may be set to a modulation rate of 100% or close to 100%. preferable. However, the detection of commands from the reader / writer 10 as described above and the preferential operation of the determination associated therewith can be realized by using the interrupt function of the microcomputer, for example, even in the logic control circuit 25 by software. .

また、ICタグ20の論理制御回路25は、初期信号、応答信号を送出するに際し、乱数発生回路26からの最新の乱数Rを暗号鍵として初期信号、応答信号を暗号化して通信のセキュリティを向上させることができる。なお、このとき、ICタグ20は、乱数Rに基づく暗号鍵を初期信号、応答信号に付加して送信するものとし、リーダライタ10は、このようにして送信される暗号鍵を利用して初期信号、応答信号を復号化する。また、リーダライタ10も、ICタグ20からの暗号鍵によりコマンドを暗号化して送信することができる。ただし、暗号化のロジックは、ICタグ20、リーダライタ10の双方にあらかじめ共通に記憶させておくものとする。   Further, when sending the initial signal and the response signal, the logic control circuit 25 of the IC tag 20 improves the communication security by encrypting the initial signal and the response signal using the latest random number R from the random number generation circuit 26 as an encryption key. Can be made. At this time, the IC tag 20 transmits an encryption key based on the random number R added to the initial signal and the response signal, and the reader / writer 10 uses the encryption key transmitted in this way to Signals and response signals are decoded. Further, the reader / writer 10 can also encrypt the command with the encryption key from the IC tag 20 and transmit it. However, it is assumed that the encryption logic is previously stored in common in both the IC tag 20 and the reader / writer 10.

全体模式構成図Overall schematic configuration diagram リーダライタのブロック系統図Block diagram of reader / writer ICタグのブロック系統図IC tag block diagram データ通信用電波の波形図Waveform diagram of radio waves for data communication 基本クロック信号、クロック信号の波形図Basic clock signal, clock signal waveform diagram ICタグのプログラムフローチャートIC tag program flowchart データ通信用の信号フォーマットSignal format for data communication リーダライタのプログラムフローチャートReader / Writer Program Flowchart 動作状態を説明する図1相当説明図1 equivalent explanatory drawing explaining the operation state

符号の説明Explanation of symbols

W…電波
W1 …搬送波
R…乱数
Vd …電源電圧
CL…基本クロック信号
WR…クロック信号
Tc 、Tw …パルス周期
ST…シリアル入力端子
CT…クロック入力端子
10…リーダライタ
20…ICタグ
25…論理制御回路
25a…メモリ
26…乱数発生回路
26a、26b…パルス発振器
26c…シフトレジスタ

特許出願人 株式会社 エフ・イー・シー
株式会社 ジクシス
代理人 弁理士 松 田 忠 秋
W ... Radio wave W1 ... Carrier R ... Random number Vd ... Power supply voltage CL ... Basic clock signal WR ... Clock signal Tc, Tw ... Pulse cycle ST ... Serial input terminal CT ... Clock input terminal 10 ... Reader / writer 20 ... IC tag 25 ... Logic control Circuit 25a ... Memory 26 ... Random number generator 26a, 26b ... Pulse oscillator 26c ... Shift register

Patent applicant F.C. Co., Ltd.
Gyxis Corporation
Attorney Tadaaki Matsuda, Attorney

Claims (10)

無接触形のICタグに組み込む乱数発生回路であって、クロック信号を発生する第1のパルス源と、該第1のパルス源からのクロック信号より長いパルス周期のクロック信号を発生する第2のパルス源と、前記第1、第2のパルス源からの各クロック信号をそれぞれシリアル入力端子、クロック入力端子に入力するシフトレジスタとを備えてなり、該シフトレジスタは、前記第2のパルス源からのクロック信号に基づき、前記第1のパルス源からのクロック信号のレベルをサンプリングして2値データとして時系列的に記憶し、所定ビット数の乱数としてパラレル出力することを特徴とする乱数発生回路。   A random number generation circuit incorporated in a contactless IC tag, wherein a first pulse source that generates a clock signal, and a second pulse signal that generates a clock signal having a pulse period longer than the clock signal from the first pulse source A pulse source; and a shift register for inputting each clock signal from the first and second pulse sources to a serial input terminal and a clock input terminal, respectively. A random number generating circuit which samples the level of the clock signal from the first pulse source based on the clock signal, stores it in a time series as binary data, and outputs it in parallel as a random number of a predetermined number of bits. . 前記第1のパルス源は、パルス発振器の出力と、リーダライタからの搬送波の波形整形出力とのいずれかを選択出力可能であることを特徴とする請求項1記載の乱数発生回路。   2. The random number generation circuit according to claim 1, wherein the first pulse source can selectively output either an output of a pulse oscillator or a waveform shaping output of a carrier wave from a reader / writer. 前記第1のパルス源からのクロック信号は、ICタグの論理制御回路用の基本クロック信号として使用可能であることを特徴とする請求項1または請求項2記載の乱数発生回路。   3. The random number generation circuit according to claim 1, wherein the clock signal from the first pulse source can be used as a basic clock signal for a logic control circuit of an IC tag. 前記第2のパルス源からのクロック信号は、ICタグに搭載するメモリの書込み電圧を生成する昇圧回路用のクロック信号として使用可能であることを特徴とする請求項1ないし請求項3のいずれか記載の乱数発生回路。   4. The clock signal from the second pulse source can be used as a clock signal for a booster circuit that generates a write voltage of a memory mounted on an IC tag. The random number generator described. 電波を介してリーダライタと双方向にデータ通信する無接触形のICタグであって、論理制御回路用の基本クロック信号を発生するクロック発生手段と、電源電圧の確立により同期信号、ID情報を含む初期信号をランダムなインタバル時間ごとにリーダライタに繰返し送信する送信手段と、リーダライタからのID情報を含むコマンドを受信する受信手段とを備えてなり、前記送信手段は、前記クロック発生手段からの基本クロック信号に基づいて初期信号のビットレートを定め、前記受信手段は、リーダライタからのコマンドが自ICタグに対する選択コマンドであれば、前記送信手段による初期信号の繰返し送信を停止させてリーダライタからの自ICタグに対する通常コマンドの受信を待ち、他ICタグに対するコマンドであれば、前記送信手段による初期信号の繰返し送信を一時中断させることを特徴とするICタグ。   A contactless IC tag that performs two-way data communication with a reader / writer via radio waves, a clock generating means for generating a basic clock signal for a logic control circuit, and a synchronization signal and ID information by establishing a power supply voltage. A transmitting means for repeatedly transmitting the initial signal including the reader / writer at random intervals, and a receiving means for receiving a command including ID information from the reader / writer, the transmitting means from the clock generating means If the command from the reader / writer is a selection command for the own IC tag, the receiving means stops the repeated transmission of the initial signal by the transmitting means and determines the bit rate of the initial signal based on the basic clock signal. Wait for reception of the normal command for the own IC tag from the writer, and if it is a command for another IC tag, IC tag, characterized in that to suspend repeated transmission of the initial signal by the serial transmission means. 請求項1ないし請求項4のいずれか記載の乱数発生回路を付設し、前記送信手段は、初期信号の繰返し送信の都度、前記乱数発生回路からの乱数に基づいてインタバル時間を設定することを特徴とする請求項5記載のICタグ。   5. The random number generation circuit according to claim 1, wherein the transmission means sets an interval time based on a random number from the random number generation circuit every time an initial signal is repeatedly transmitted. The IC tag according to claim 5. 前記クロック発生手段は、前記第1のパルス源からのクロック信号を基本クロック信号として出力することを特徴とする請求項6記載のICタグ。   7. The IC tag according to claim 6, wherein the clock generation means outputs a clock signal from the first pulse source as a basic clock signal. 電波を介して複数の無接触形のICタグと双方向にデータ通信するリーダライタであって、ICタグからの同期信号、ID情報を含む初期信号を受信する受信手段と、該受信手段によって受信された同期信号のビットレートを計測し、ID情報ごとに記憶する計測手段と、特定のICタグに対してID情報を含むコマンドを送信する送信手段とを備えてなり、該送信手段は、記憶されているID情報ごとのビットレートに合わせてコマンドのビットレートを設定することを特徴とするリーダライタ。   A reader / writer for bidirectional data communication with a plurality of contactless IC tags via radio waves, receiving means for receiving an initial signal including a synchronization signal and ID information from the IC tag, and receiving by the receiving means Measuring means for measuring the bit rate of the synchronized signal and storing it for each ID information, and transmitting means for transmitting a command including ID information to a specific IC tag. A reader / writer characterized by setting a bit rate of a command in accordance with a bit rate for each ID information. 前記受信手段は、ICタグからのID情報を含む応答信号を受信し、前記計測手段は、前記受信手段によって受信された応答信号のビットレートを計測し、ID情報ごとに記憶されているビットレートを更新することを特徴とする請求項8記載のリーダライタ。   The receiving means receives a response signal including ID information from the IC tag, the measuring means measures the bit rate of the response signal received by the receiving means, and the bit rate stored for each ID information The reader / writer according to claim 8, wherein the reader / writer is updated. 請求項5ないし請求項7のいずれか記載の複数のICタグと、請求項8または請求項9記載のリーダライタとを組み合わせてなる無接触形のICタグシステム。   A contactless IC tag system comprising a combination of the plurality of IC tags according to any one of claims 5 to 7 and the reader / writer according to claim 8 or 9.
JP2007136367A 2007-05-23 2007-05-23 Random number generation circuit, non-contact type ic tag, reader/writer and ic tag system Pending JP2008293167A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007136367A JP2008293167A (en) 2007-05-23 2007-05-23 Random number generation circuit, non-contact type ic tag, reader/writer and ic tag system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007136367A JP2008293167A (en) 2007-05-23 2007-05-23 Random number generation circuit, non-contact type ic tag, reader/writer and ic tag system

Publications (1)

Publication Number Publication Date
JP2008293167A true JP2008293167A (en) 2008-12-04

Family

ID=40167844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007136367A Pending JP2008293167A (en) 2007-05-23 2007-05-23 Random number generation circuit, non-contact type ic tag, reader/writer and ic tag system

Country Status (1)

Country Link
JP (1) JP2008293167A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4983991B1 (en) * 2011-04-07 2012-07-25 パナソニック株式会社 Random number generation apparatus and random number generation method
JP2013149079A (en) * 2012-01-19 2013-08-01 Makita Corp Random number generating device
WO2021024778A1 (en) * 2019-08-07 2021-02-11 パナソニックIpマネジメント株式会社 Transmission device, power device drive circuit, and signal transmission method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4983991B1 (en) * 2011-04-07 2012-07-25 パナソニック株式会社 Random number generation apparatus and random number generation method
JP2012220649A (en) * 2011-04-07 2012-11-12 Panasonic Corp Random number generating device and random number generating method
JP2013149079A (en) * 2012-01-19 2013-08-01 Makita Corp Random number generating device
US9250861B2 (en) 2012-01-19 2016-02-02 Makita Corporation Random number generating device
WO2021024778A1 (en) * 2019-08-07 2021-02-11 パナソニックIpマネジメント株式会社 Transmission device, power device drive circuit, and signal transmission method

Similar Documents

Publication Publication Date Title
US10902308B2 (en) Device for dynamically generating and displaying a security code
EP2693368B1 (en) Rfid device, host, apparatus with rfid device mounted thereon, and method of controlling rfid device
JPH08123919A (en) Noncontact ic card system and communication method thereof
JP2003346113A (en) Combination type ic card
KR101646506B1 (en) Random number generator
JP2008293167A (en) Random number generation circuit, non-contact type ic tag, reader/writer and ic tag system
JP2008028641A (en) Data transmission device
KR101549531B1 (en) / reader/writer communication processing device communication processing method data management system and communication system
US9007176B2 (en) Portable electronic apparatus and control method of portable electronic apparatus
JPWO2006059726A1 (en) Mobile terminal device
JP2008028852A (en) Information processing terminal, data selection processing method, and program
JP4732024B2 (en) IC tag, reader / writer, communication method and communication system using them
JP5251110B2 (en) Information access system, information device, read / write device, and program
JP2010061367A (en) Reader/writer, program update method, communication system and communication method
JP2004185601A (en) Non-contact ic card
JP2010186390A (en) Wireless tag reader/writer
JP2007257543A (en) Composite portable electronic equipment and composite ic card
CN214311807U (en) Dynamic encryption chip and underground marker
KR100736405B1 (en) Semiconductor for performing direct memory access without FIFO and method for processing data thereof
WO2018105260A1 (en) Information processing device and relay device
JP6092342B2 (en) Non-contact portable electronic device and method for issuing non-contact portable electronic device
JP5661702B2 (en) Electronic system and communication control method
JP2019028666A (en) Semiconductor storage device with radio communication function and application control method
JP2018206150A (en) Electronic circuit
JP2009187495A (en) Information processing unit, information processing method, and program