[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2008287195A - 表示装置及び電子機器 - Google Patents

表示装置及び電子機器 Download PDF

Info

Publication number
JP2008287195A
JP2008287195A JP2007134796A JP2007134796A JP2008287195A JP 2008287195 A JP2008287195 A JP 2008287195A JP 2007134796 A JP2007134796 A JP 2007134796A JP 2007134796 A JP2007134796 A JP 2007134796A JP 2008287195 A JP2008287195 A JP 2008287195A
Authority
JP
Japan
Prior art keywords
drive
light emitting
transistor
emitting element
drive transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007134796A
Other languages
English (en)
Inventor
Yutaka Mitomi
豊 三富
Katsuhide Uchino
勝秀 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007134796A priority Critical patent/JP2008287195A/ja
Publication of JP2008287195A publication Critical patent/JP2008287195A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】ドライブトランジスタの電流供給能力を確保しつつ、ドライブトランジスタの特性ばらつきの影響を抑制することが可能な表示装置を提供する。
【解決手段】画素2は、発光素子ELを含む発光部Cと、発光素子ELを駆動する駆動部とに分かれている。駆動部は、少なくともサンプリングトランジスタTr1と、ドライブトランジスタTr2と、保持容量Ccsとを含む。サンプリングトランジスタTr1は、走査線WSから供給される制御信号に応じてオンし信号線SLから供給される映像信号Vsigをサンプリングして保持容量Ccsに書き込み、ドライブトランジスタTrdは、保持容量Ccsに書き込まれた映像信号に応じた駆動電流を発光素子ELに供給する。画素2は、一個の発光素子ELに対して二個の駆動部A,Bを含んでおり、一個の発光素子ELに二個のドライブトランジスタTrda,Trdbから同時に駆動電流を供給する。
【選択図】図5

Description

本発明は、画素毎に配した発光素子を電流駆動して表示を行なう表示装置に関する。詳しくは、各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって有機ELなどの発光素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の画像表示装置に関する。また本発明は、かかる画像表示装置をディスプレイに用いた電子機器に関する。
画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機EL素子を画素に用いた有機ELディスプレイなどにおいても同様であるが、液晶画素と異なり有機EL素子は自発光素子である。その為、有機ELディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル(階調)はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。
有機ELディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子(一般には薄膜トランジスタ、TFT)によって制御するものであり、以下の特許文献に記載がある。
特開2003−255856 特開2003−271095 特開2004−133240 特開2004−029791 特開2004−093682
従来の表示装置は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とからなる。各画素は、発光素子を含む発光部と、発光素子を駆動する駆動部とに分かれている。駆動部は、少なくともサンプリングトランジスタと、ドライブトランジスタと、保持容量とを含んでいる。サンプリングトランジスタは走査線から供給される制御信号に応じてオンし、信号線から供給される映像信号をサンプリングして保持容量に書き込む。ドライブトランジスタは、保持容量に書き込まれた映像信号に応じて駆動電流を発光素子に供給する。
ドライブトランジスタは、保持容量に保持された映像信号を入力電圧としてゲートに受けてソース/ドレイン間に出力電流Idsを流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。さらにドライブトランジスタの出力電流供給量はゲート電圧Vgs即ち保持容量に書き込まれた入力電圧によって制御される。この画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。
ここでドライブトランジスタの動作特性は以下の式1で表わされる。
Ids=(1/2)μ(W/L)Cox(Vgs−Vth)・・・式1
このトランジスタ特性式1において、Idsはソース/ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Vgsはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Vthはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Wはチャネル幅を表わし、Lはチャネル長を表わし、Coxはゲート容量を表わしている。このトランジスタ特性式1から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Vgsが閾電圧Vthを超えて大きくなると、オン状態となってドレイン電流Idsが流れる。原理的に見ると上記のトランジスタ特性式1が示す様に、ゲート電圧Vgsが一定であれば常に同じ量のドレイン電流Idsが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性(ユニフォーミティ)が得られるはずである。
しかしながら実際には各画素に形成される個々のドライブトランジスタは、閾電圧Vthや移動度μにばらつきがある。上記のトランジスタ特性式1から明らかなように、移動度μや閾電圧Vthにばらつきがあると、入力電圧Vgsが同じであっても、出力電流Idsが異なってしまい、画面の一様性が得られない。そのため従来から個々の画素回路にドライブトランジスタの閾電圧補正機能や移動度補正機能を組み込んだ表示装置も知られている。
一方ドライブトランジスタのサイズは上述したトランジスタ特性式1に含まれるファクタW/Lで決まる。W/Lはサイズファクタと呼ばれる場合がある。チャネル幅Wが大きく且つチャネル長Lが小さいほどサイズファクタW/Lは大きくなり、電流供給能力が増大する。ドライブトランジスタのサイズファクタを大きくすると、チャネル領域のオン抵抗が小さくなるため、同じ入力電圧Vgsでも大きな出力電流Idsが得られる。そのため従来の表示装置では、限られた電源電圧で高い輝度を得るため、ドライブトランジスタのサイズファクタを大きく設計する方式が採用されている。
しかしながらドライブトランジスタのサイズを大きくすると、その分移動度μや閾電圧Vthのばらつきの影響が大きくなる。画素回路に組み込んだ移動度補正機能や閾電圧補正機能だけでは特性ばらつきを抑えることが難しくなり、画面のユニフォーミティを損なってしまうという課題がある。
上述した従来の技術の課題に鑑み、本発明はドライブトランジスタの電流供給能力を確保しつつ、ドライブトランジスタの特性ばらつきの影響を抑制することが可能な表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とからなり、各画素は、発光素子を含む発光部と、発光素子を駆動する駆動部とに分かれており、前記駆動部は、少なくともサンプリングトランジスタと、ドライブトランジスタと、保持容量とを含み、前記サンプリングトランジスタはその制御端が該走査線に接続し、その一対の電流端が該信号線と該ドライブトランジスタの制御端との間に接続し、前記ドライブトランジスタは、一対の電流端の一方が電源に接続し他方が該発光素子に接続し、前記保持容量は該ドライブトランジスタの制御端に接続し、前記サンプリングトランジスタは、該走査線から供給される制御信号に応じてオンし該信号線から供給される映像信号をサンプリングして該保持容量に書き込み、前記ドライブトランジスタは、該保持容量に書き込まれた映像信号に応じた駆動電流を該発光素子に供給する表示装置であって、前記画素は、一個の発光素子に対して二個の駆動部を含んでおり、一個の発光素子に二個のドライブトランジスタから同時に駆動電流を供給することを特徴とする。
好ましくは、前記画素は、発光期間と非発光期間に分かれて動作し、各駆動部は、その保持容量がドライブトランジスタの制御端と電流端の間に接続しており、非発光期間で映像信号を保持容量に書き込むとともに、所定の補正時間だけ駆動電流を保持容量に負帰還して該ドライブトランジスタの移動度に対する補正を該保持容量に保持された映像信号にかけ、発光期間になると各駆動部は、補正された映像信号に応じて駆動電流を同時に発光素子に供給する。又各駆動部に含まれるドライブトランジスタは、単一のドライブトランジスタで一個の発光素子に駆動電流を供給する場合に設定されるトランジスタサイズに比べて、そのトランジスタサイズが半分であり、二個の駆動部に含まれるドライブトランジスタが供給する駆動電流を合わせて必要な駆動電流を一個の発光素子に供給する一方、両ドライブトランジスタを合わせて使うことで、その特性バラツキを画素内で平均化する。
本発明によれば、個々の画素は、1個の発光素子に対して2個の駆動部を含んでおり、1個の発光素子に2個のドライブトランジスタから同時に駆動電流を供給している。2個の駆動部に含まれるドライブトランジスタが供給する駆動電流を合わせて必要な駆動電流を1個の発光素子に供給することができる。一方2個のドライブトランジスタを合わせて使うことで、1個のドライブトランジスタのサイズは大きくしなくてすむ。その分ドライブトランジスタの特性ばらつきの影響が少なくなる。加えて画素に2個のドライブトランジスタを組み込むことで、両者の特性ばらつきを画素内で平均化することが可能となる。これにより、ドライブトランジスタの特性ばらつきは、画素回路に組み込んだ移動度補正機能や閾電圧補正機能で十分キャンセルすることが可能なレベルとなり、画面のユニフォーミティを顕著に改善することができた。
以下図面を参照して本発明の実施の形態を詳細に説明する。図1は本発明にかかる画像表示装置の全体構成を示すブロック図である。図示する様に、本画像表示装置は基本的に画素アレイ部1とスキャナ部と信号部とで構成されている。画素アレイ部1は、行状に配された走査線WS、走査線AZ1、走査線AZ2及び走査線DSと、列状に配された信号線SLと、これらの走査線WS,AZ1,AZ2,DS及び信号線SLに接続した行列状の画素2と、各画素2の動作に必要な第1電位Vofs,第2電位Vini及び第3電位Vccを供給する複数の電源線とからなる。信号部は水平セレクタ3からなり、信号線SLに映像信号を供給する。スキャナ部は、ライトスキャナ4、ドライブスキャナ5、第一補正用スキャナ71及び第二補正用スキャナ72からなり、それぞれ走査線WS、走査線DS、走査線AZ1及び走査線AZ2に制御信号を供給して順次行毎に画素2を走査する。なお、各画素2には、RGB三原色が割り当てられておりカラー表示する。但し本発明はこれに限られるものではなく、単一色表示にも適用できる。
図2は、図1に示した画像表示装置に組み込まれる画素の構成例を示す回路図である。図示する様に画素2は、サンプリングトランジスタTr1と、ドライブトランジスタTrdと、第1スイッチングトランジスタTr2と、第2スイッチングトランジスタTr3と、第3スイッチングトランジスタTr4と、保持容量Ccsと、発光素子ELとを含む。サンプリングトランジスタTr1は、所定のサンプリング期間に走査線WSから供給される制御信号に応じ導通して信号線SLから供給された映像信号の信号電位を保持容量Ccsにサンプリングする。保持容量Ccsは、サンプリングされた映像信号の信号電位に応じてドライブトランジスタTrdのゲートGに入力電圧Vgsを印加する。ドライブトランジスタTrdは、入力電圧Vgsに応じた出力電流Idsを発光素子ELに供給する。発光素子ELは、所定の発光期間中ドライブトランジスタTrdから供給される出力電流Idsにより映像信号の信号電位に応じた輝度で発光する。なお、発光素子ELと並列に補助容量Ccsubが接続されている。
第1スイッチングトランジスタTr2は、サンプリング期間に先立ち走査線AZ2から供給される制御信号に応じ導通してドライブトランジスタTrdのゲートGを第1電位Vofsに設定する。第2スイッチングトランジスタTr3は、サンプリング期間に先立ち走査線AZ1から供給される制御信号に応じ導通してドライブトランジスタTrdのソースSを第2電位Viniに設定する。第3スイッチングトランジスタTr4は、サンプリング期間に先立ち走査線DSから供給される制御信号に応じ導通してドライブトランジスタTrdを第3電位Vccに接続し、以ってドライブトランジスタTrdの閾電圧Vthに相当する電圧を保持容量Ccsに保持させて閾電圧Vthの影響を補正する。さらにこの第3スイッチングトランジスタTr4は、発光期間に再び走査線DSから供給される制御信号に応じ導通してドライブトランジスタTrdを第3電位Vccに接続して出力電流Idsを発光素子ELに流す。
以上の説明から明らかな様に、本画素回路2は、5個のトランジスタTr1ないしTr4及びTrdと1個の保持容量Ccsと1個の発光素子ELとで構成されている。トランジスタTr1〜Tr3とTrdはNチャネル型のポリシリコンTFTである。トランジスタTr4のみPチャネル型のポリシリコンTFTである。但し本発明はこれに限られるものではなく、Nチャネル型とPチャネル型のTFTを適宜混在させることができる。発光素子ELは例えばアノード及びカソードを備えたダイオード型の有機ELデバイスである。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。
図3は、図2に示した画素回路のタイミングチャートである。図3を参照して、図2に示した画素回路の動作を具体的に説明する。図3は、時間軸Tに沿って各走査線WS,AZ1,AZ2及びDSに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタTr1,Tr2,Tr3はNチャネル型なので、走査線WS,AZ2,AZ1がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタTr4はPチャネル型なので、走査線DSがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号WS,AZ1,AZ2,DSの波形と共に、ドライブトランジスタTrdのゲートGの電位変化Vg及びソースSの電位変化Vsも表してある。
本表示装置は、1フィールドの間に画素アレイの各行が1回順次走査される。タイミングチャートは、一行分の画素に印加される各制御信号WS,AZ1,AZ2,DSの波形を表してある。当該フィールドが始まるタイミングT1の前では、全ての制御信号WS,AZ1,AZ2,DSがローレベルにある。したがってNチャネル型のトランジスタTr1,Tr2,Tr3はオフ状態にある一方、Pチャネル型のトランジスタTr4のみオン状態である。したがってドライブトランジスタTrdはオン状態のトランジスタTr4を介して電源Vccに接続しているので、所定の入力電圧Vgsに応じて出力電流Idsを発光素子ELに供給している。したがって発光素子ELは発光している。この時ドライブトランジスタTrdに印加される入力電圧Vgsは、ゲート電位Vgとソース電位Vsの差で表される。
当該フィールドが始まるタイミングT1で、制御信号DSがローレベルからハイレベルに切り替わる。これによりトランジスタTr4がオフし、ドライブトランジスタTrdは電源Vccから切り離されるので、発光が停止し非発光期間に入る。したがってタイミングT1に入ると、全てのトランジスタTr1〜Tr4がオフ状態になる。
続いてタイミングT2に進むと、制御信号AZ1がハイレベルになるので、スイッチングトランジスタTr3がオンする。この結果ドライブトランジスタTrdのソースSが基準電位Viniに接続する。
続いてタイミングT3に進むと、制御信号AZ2がハイレベルになるので、スイッチングトランジスタTr2もオンする。この結果、ドライブトランジスタTrdのゲートGが基準電位Vofsに接続される。ここでVofs−Vini>Vthを満たしており、Vofs−Vini=Vgs>Vthとする事で、その後タイミングT5で行われるVth補正の準備を行う。換言すると期間T2‐T3は、ドライブトランジスタTrdのリセット期間に相当する。また、発光素子ELの閾電圧をVthELとすると、VthEL>Viniに設定されている。これにより、発光素子ELにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うVth補正動作及び移動度補正動作を正常に行うために必要である。
この後タイミングT4で制御信号AZ1をローレベルに戻し、スイッチングトランジスタTr3をオフして、ドライブトランジスタTrdのソースSを基準電位Viniから切り離す。これに対し制御信号AZ2はハイレベルのままであり、ドライブトランジスタTrdのゲートGは引き続き基準電位Vofsに接続されている。
続いてタイミングT5で制御信号DSがローレベルとなり、スイッチングトランジスタTr4がオンする。この結果ドレイン電流Idsが保持容量Ccsに流れ込み、Vth補正動作(Vthキャンセル動作)を開始する。このときドライブトランジスタTrdのゲートGはVofsに保持されており、ドライブトランジスタTrdがカットオフするまで電流Idsが流れる。カットオフするとドライブトランジスタTrdのソース電位VsはVofs−Vthとなる。
ドレイン電流Idsがカットオフした後のタイミングT6で制御信号DSを再びハイレベルに戻し、スイッチングトランジスタTr4をオフする。さらにタイミングT7で制御信号AZ2もローレベルに戻し、スイッチングトランジスタTr2もオフする。この結果ドライブトランジスタTrdのゲートGもVofsから切り離され、保持容量CcsにVthが保持固定される。この様にタイミングT5‐T6はドライブトランジスタTrdの閾電圧Vthを検出する期間である。ここではこの検出期間T5‐T6をVth補正期間(Vthキャンセル期間)と呼んでいる。
この様にVth補正を行った後タイミングT8で制御信号WSをハイレベルに切り替え、サンプリングトランジスタTr1をオンして映像信号Vsigを保持容量Ccsに書き込む。発光素子ELの等価容量Coledに比べて保持容量Ccsは充分に小さい。この結果、映像信号Vsigのほとんど大部分が保持容量Ccsに書き込まれる。正確には、Vofsに対するVsigの差分Vsig−Vofsが保持容量Ccsに書き込まれる。したがってドライブトランジスタTrdのゲートGとソースS間の電圧Vgsは、先に検出保持されたVthと今回サンプリングされたVsig−Vofsを加えたレベル(Vsig−Vofs+Vth)となる。以降説明簡易化の為Vofs=0Vとすると、ゲート/ソース間電圧Vgsは図3のタイミングチャートに示すようにVsig+Vthとなる。かかる映像信号Vsigのサンプリングは制御信号WSがローレベルに戻るタイミングT10まで行われる。すなわちタイミングT8‐T10がサンプリング期間に相当する。
タイミングT8の後タイミングT10に至る前のタイミングT9で、制御信号DSがローレベルとなりスイッチングトランジスタTr4がオンする。これによりドライブトランジスタTrdが電源Vccに接続されるので、画素回路は非発光期間から発光期間に遷移する。ここでサンプリングトランジスタTr1がまだオン状態で且つスイッチングトランジスタTr4がオン状態に入った期間T9‐T10でドライブトランジスタTrdの移動度補正を行う。即ち本例では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間T9‐T10で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ELは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間T9‐T10では、ドライブトランジスタTrdのゲートGが映像信号Vsigのレベルに固定された状態で、ドライブトランジスタTrdにドレイン電流Idsが流れる。ここでVofs−Vth<VthELと設定しておく事で、発光素子ELは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタTrdに流れる電流Idsは保持容量Ccsと発光素子ELの等価容量Coledと補助容量Ccsubの三者を結合した容量C=Ccs+Coled+Ccsubに書き込まれていく。これによりドライブトランジスタTrdのソース電位Vsは上昇していく。図3のタイミングチャートではこの上昇分をΔVで表してある。この上昇分ΔVは結局保持容量Ccsに保持されたゲート/ソース間電圧Vgsから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタTrdの出力電流Idsを同じくドライブトランジスタTrdの入力電圧Vgsに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔVは移動度補正期間T9‐T10の時間幅tを調整する事で最適化可能である。
タイミングT10では制御信号WSがローレベルとなりサンプリングトランジスタTr1がオフする。この結果ドライブトランジスタTrdのゲートGは信号線SLから切り離される。映像信号Vsigの印加が解除されるので、ドライブトランジスタTrdのゲート電位Vgは上昇可能となり、ソース電位Vsと共に上昇していく。その間保持容量Ccsに保持されたゲート/ソース間電圧Vgsは(Vsig−ΔV+Vth)の値を維持する。ソース電位Vsの上昇に伴い、発光素子ELの逆バイアス状態は解消されるので、出力電流Idsの流入により発光素子ELは実際に発光を開始する。この時のドレイン電流Ids対ゲート電圧Vgsの関係は、先のトランジスタ特性式1のVgsにVsig−ΔV+Vthを代入する事で、以下の式2のように与えられる。
Ids=kμ(Vgs−Vth)=kμ(Vsig−ΔV)・・・式2
上記式2において、k=(1/2)(W/L)Coxである。この特性式2からVthの項がキャンセルされており、発光素子ELに供給される出力電流IdsはドライブトランジスタTrdの閾電圧Vthに依存しない事が分かる。基本的にドレイン電流Idsは映像信号の信号電圧Vsigによって決まる。換言すると、発光素子ELは映像信号Vsigに応じた輝度で発光する事になる。その際Vsigは帰還量ΔVで補正されている。この補正量ΔVは丁度特性式2の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Idsは実質的に映像信号Vsigのみに依存する事になる。
図4は、ドライブトランジスタの出力電流Idsと移動度補正時間tとの関係を示すグラフである。縦軸にドレイン電流Idsを取り、横軸に移動度補正期間tをとってある。比較のため、サイズファクタが大きなドライブトランジスタとサイズファクタが小さなドライブトランジスタの両サンプルについて移動度補正時間tとドレイン電流Idsとの関係を測定している。またサイズ大のドライブトランジスタでさらに移動度μが大きなサンプルと小さなサンプルを用意し、両者を比較したデータを取っている。グラフでは移動度μの大きなサンプルの特性カーブを実線で表し、移動度μの小さなドライブトランジスタの特性カーブを鎖線で表してある。これはサイズが小さなドライブトランジスタについても同様である。
まずサイズファクタが大きく且つ移動度μの大きなドライブトランジスタについて着目すると、これが最もドレイン電流供給能力が高い。移動度補正開始タイミングT9になると保持容量Ccsに対する負帰還が始まり、Vgsが圧縮されるので、時間の経過と共にドレイン電流Idsが低下していく。サイズ大でμ大のドライブトランジスタは駆動電流能力が高い分電流低下も急激に起きている。
これに対しサイズ大でμ小のサンプルはサイズ大でμ大のサンプルに比べ多少電流供給能力が低く、補正開始タイミングT9で同じくドレイン電流Idsの低下が始まるものの、その傾斜は比較的ゆるく、丁度タイミングT10Lでサイズ大且つμ大のサンプルと出力電流のレベルが逆転している。換言すると、タイミングT10Lで丁度移動度μの大きなサンプルも移動度μの小さなサンプルも同じドレイン電流Idsのレベルとなっている。このタイミングで移動度補正動作を終了すれば、移動度μの大小にかかわらず同一のドレイン電流Idsのレベルが得られたことなり、移動度補正を完全に行うことが可能である。換言するとタイミングT9からタイミングT10Lまでの期間がサイズ大のドライブトランジスタに対する最適移動度補正時間tになる。
一方サイズ小のドライブトランジスタを見ると、サイズ大のサンプルに比べ電流供給能力は半減している。即ちこの例はサイズ小のサンプルがサイズ大のサンプルに比べて丁度半分のサイズファクタとなっている場合である。ここでμ大の方に着目すると、補正開始タイミングT9でドレイン電流Idsが低下していくがその傾向はサイズ大のサンプルに比べ緩やかである。移動度μ小のサンプルはさらにドレイン電流Idsの低下傾向が緩やかであるため、丁度タイミングT10Sで両サンプルの特性カーブが交差し、ドレイン電流Idsのレベルが一致する。ここで移動度補正動作を打ち切れば、最適な移動度補正動作をサイズ小のドライブトランジスタにかけることができる。換言するとタイミングT9からタイミングT10Sまでの期間が、サイズ小のドライブトランジスタの最適移動度補正時間である。
図4のグラフから明らかなように、サイズ大の最適移動度補正期間T10L−T9は、サイズ小のドライブトランジスタの最適移動度補正時間T10S−T9よりも短い。最適移動度補正時間tが短くなるほどその制御は困難となりばらつきが生じる。従って移動度補正の精度を上げるためには、最適移動度補正時間tは長いほうが良く、この面ではサイズファクタが小のドライブトランジスタの方がサイズ大のドライブトランジスタよりも有利である。
一方サイズ大のドライブトランジスタはサイズ小のドライブトランジスタに比べ電流供給能力が高い。従って電源電圧や信号電圧を一定にすると、サイズ大のドライブトランジスタを用いた方が高い輝度が得られる。あるいは輝度を同じにすると、サイズ大のドライブトランジスタを用いた方が信号電圧や電源電圧を低く抑えることができる。よって画面輝度の観点から考えると、サイズ大のドライブトランジスタの方がサイズ小のドライブトランジスタに比べて有利である。
上述した問題点に鑑み、本発明はドライブトランジスタの電流供給能力を確保しつつ移動度μなどの特性ばらつきを抑えることが可能な画素回路構成を提供することを目的とする。かかる目的を達成するために図5に示す画素回路構成とした。図5は本発明にかかる表示装置に含まれる画素1個分の第1実施形態を示す回路図である。本画素2は、各走査線WSと各信号線SLとが交差する部分に配されている。画素2は、発光素子を含む発光部と、発光素子を駆動する駆動部とに分かれている。本発明の特徴事項として画素2は、1個の発光部Cに対して2個の駆動部A,Bを含んでおり、1個の発光素子ELに2個のドライブトランジスタTrdから同時に駆動電流を供給している。
画素回路2の発光部Cは発光素子ELとこれに並列接続した補助容量Ccsubとからなる。これに対し一方の駆動部Aは、基本的に図2に示した画素2の構成と同一であり、対応する部分には対応する参照番号を付してある。但し駆動部Aに含まれる各要素は駆動部Bに含まれる各要素から区別するため、各要素の参照符号に点字aを付してある。同様に駆動部Bに属する各要素にはその参照符号に点字bを付け加えてある。
駆動部Aは少なくともサンプリングトランジスタTr1aとドライブトランジスタTrdaと保持容量Ccsaとを含む。これに加え本実施形態はスイッチングトランジスタTr2a、スイッチングトランジスタTr3a及びスイッチングトランジスタTr4aを備えている。ここまでは図2に示した画素2の構成と同様である。本実施形態ではこれら5個のトランジスタに加え、追加のスイッチングトランジスタTr5aが配されている。このスイッチングトランジスタTr5aの一対の電流端はドライブトランジスタTrdaのソースSと発光素子ELのアノードとの間に接続されている。スイッチングトランジスタTr5aのゲートには追加の走査線TSaから制御信号TSaが印加される。
サンプリングトランジスタTr1aはその制御端が走査線WSaに接続し、その一対の電流端が信号線SLとドライブトランジスタTrdaの制御端(ゲートG)との間に接続している。ドライブトランジスタTrdaは、一対の電流端の一方がスイッチングトランジスタTr4aを介して電源Vccに接続し、他方がスイッチングトランジスタTr5aを介して発光素子ELのアノードに接続している。保持容量CcsaはドライブトランジスタTrdaのゲートGとソースSとの間に接続している。かかる構成において、サンプリングトランジスタTr1aは走査線WSaから供給される制御信号WSaに応じてオンし信号線SLから供給される映像信号Vsigをサンプリングして保持容量Ccsaに書き込む。ドライブトランジスタTrdaは保持容量Ccsaに書き込まれた映像信号Vsigに応じた駆動電流Idsを発光素子ELに供給する。
本実施形態の画素回路2は、発光期間と非発光期間に分かれて動作する。駆動部Aは非発光期間の一部で映像信号Vsigを保持容量Ccsaに書き込むと共に、所定の移動度補正時間だけ駆動電流Idsを保持容量Ccsaに負帰還してドライブトランジスタTrdaの移動度に対する補正を保持容量Ccsaに保持された映像信号にかける。発光期間になると駆動部Aは、補正された映像信号に応じて駆動電流Idsを発光素子ELに供給する。
他方の駆動部Bも、駆動部Aとまったく同様の回路構成となっている。即ちサンプリングトランジスタTr1bはその制御端(ゲート)が走査線WSbに接続し、その一対の電流端が信号線SLとドライブトランジスタTrdbの制御端(ゲートG)との間に接続している。ドライブトランジスタTrdbは、一対の電流端の一方(ドレイン)がスイッチングトランジスタTr4bを介して電源Vccに接続し、他方(ソースS)がスイッチングトランジスタTr5bを介して発光素子ELのアノードに接続している。保持容量Ccsbは、ドライブトランジスタTrdbのゲートGとソースSとの間に接続している。かかる構成において、サンプリングトランジスタTr1bは、走査線WSbから供給される制御信号WSbに応じてオンし信号線SLから供給される映像信号Vsigをサンプリングして保持容量Ccsbに書き込む。ドライブトランジスタTrdbは、保持容量Ccsbに書き込まれた映像信号Vsigに応じた駆動電流Idsを発光素子ELに供給する。駆動部Aと同じように、駆動部Bは非発光期間の一部で映像信号Vsigを保持容量Ccsbに書き込むと共に、所定の補正時間だけ駆動電流Idsを保持容量Ccsbに負帰還してドライブトランジスタTrdbの移動度に対する補正を保持容量Ccsbに保持された映像信号Vsigにかける。発光期間になると駆動部Bは駆動部Aと同時に、補正された映像信号に応じて駆動電流Idsを発光素子ELに供給する。
本実施形態では、各駆動部A,Bに含まれるそれぞれのドライブトランジスタTrda,Trdbは、図2に示した単一のドライブトランジスタTrdで1個の発光素子ELに駆動電流Idsを供給する場合に設定されるトランジスタサイズに比べて、そのトランジスタサイズが半分であり、2個の駆動部A,Bに含まれるドライブトランジスタTrda,Trdbが供給する駆動電流を合わせて必要な駆動電流を1個の発光素子ELに供給している。この様に両ドライブトランジスタTrda,Trdbを合わせて使うことで、その特性ばらつきを画素2内で平均化することができる。
以上の説明から明らかなように、本実施形態は各ドライブトランジスタTrda,Trdbのサイズファクタが図2に示したドライブトランジスタTrdに比較して半分になっているにもかかわらず、両者を合わせ同時に発光素子ELを駆動することで、必要なドレイン電流を確保している。一方各ドライブトランジスタTrda,Trdbはサイズファクタが小さくなった分、最適移動度補正時間を長く取ることができる。よって移動度補正動作の精度が高くなり、画面のユニフォーミティが改善する。加えて両ドライブトランジスタTrda及びTrdbの特性ばらつきは、同一の画素2内で平均化されるので、その分特性ばらつきも小さくなる。
図6は、図5に示した画素の動作説明に供するタイミングチャートである。駆動部A及び駆動部Bに属するサンプリングトランジスタ及びスイッチングトランジスタの各ゲートに印加する制御信号の波形を時系列で表してある。タイミングT1からタイミングT10までが非発光期間で、タイミングT10の後発光期間に移行する。非発光期間の前半Aで駆動部Aが所定の補正動作を行う。即ちタイミングT1で非発光期間に移行した後、タイミングT5aからタイミングT6aの間でVthキャンセルAを行う。さらにタイミングT8aからタイミングT10aまでの間に信号書き込みAの動作を行う。この間タイミングT9aからタイミングT10aまでの間にμ補正Aの動作を行う。移動度補正期間T9a〜T10aは、ドライブトランジスタTrdaのサイズを半減した分、延長化されている。
続いて非発光期間の後半Bになると、駆動部Bが同じようにVthキャンセルBの動作と信号書き込みBの動作とμ補正Bの動作を行う。この後タイミングT10になると発光期間に移行し、制御信号TSaがローレベルからハイレベルに切換る。このとき制御信号TSbは引き続きハイレベルを維持する。よって駆動部A側のスイッチングトランジスタTr5aと駆動部B側のスイッチングトランジスタTr5bは共にオン状態であるため、駆動部A及び駆動部Bの両方から供給される駆動電流がこれらオン状態にあるスイッチングトランジスタTr5a,Tr5bを介して、共通の発光素子ELに供給される。
図7は、本発明にかかる表示装置に組み込まれる画素2の第2実施形態を示す模式的な回路図である。第1実施形態と同様に、本実施形態も画素2は一対の駆動部A,Bと一個の発光部Cとで構成されている。発光部Cには発光素子ELと補助容量Ccsubが組み込まれている。
図7に示した第2実施形態は基本的に図5に示した第1実施形態と類似しており、対応する部分には対応する参照番号を付して理解を容易にしている。異なる点は、第1実施形態が駆動部A及びBを時分割で動作させているのに対し、本実施形態では駆動部A及び駆動部Bを非発光期間で同時並列的に動作させている。この関係で、駆動部Aに属するトランジスタと駆動部Bに属するトランジスタには、共通の走査線が接続されている。例えば駆動部A側のサンプリングトランジスタTr1aと駆動部B側のサンプリングトランジスタTr1abには、共に共通の走査線WSが接続されている。同様に駆動部A側のスイッチングトランジスタTr4aと駆動部B側のスイッチングトランジスタTr4bには、共通の走査線DSが接続している。なお第1実施形態と異なり、本実施形態では駆動部A側のドライブトランジスタTrdaのソースSは直接発光素子ELのアノードに接続している。同様に駆動部B側のドライブトランジスタTrdbのソースSも直接発光素子ELのアノードに接続している。
図8は、図7に示した第2実施形態にかかる画素の動作説明に供するタイミングチャートである。基本的には図3に示したタイミングチャートと同じであり、タイミングT1からタイミングT10までの間が非発光期間となり、タイミングT10以降発光期間に移行する。非発光期間T1‐T10で、一対の駆動部A,Bは同時並列的に動作してVthキャンセル及び信号書込みと移動度補正を行う。図8のタイミングチャートでは理解を容易にするため、パートAとパートBに分けて、対応する駆動部A及び駆動部Bの動作を表してある。
本発明にかかる表示装置は、図9に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部(図では1個のTFTを例示)、保持容量などの容量部及び有機EL素子などの発光部とを含む。基板の上にTFTプロセスでトランジスター部や容量部が形成され、その上に有機EL素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
本発明にかかる表示装置は、図10に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機EL素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部(画素マトリックス部)を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばFPC(フレキシブルプリントサーキット)を設けてもよい。
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した映像信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
図11は本発明が適用されたテレビであり、フロントパネル12、フィルターガラス13等から構成される映像表示画面11を含み、本発明の表示装置をその映像表示画面11に用いることにより作製される。
図12は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部15、表示部16、コントロールスイッチ、メニュースイッチ、シャッター19等を含み、本発明の表示装置をその表示部16に用いることにより作製される。
図13は本発明が適用されたノート型パーソナルコンピュータであり、本体20には文字等を入力するとき操作されるキーボード21を含み、本体カバーには画像を表示する表示部22を含み、本発明の表示装置をその表示部22に用いることにより作製される。
図14は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体23、下側筐体24、連結部(ここではヒンジ部)25、ディスプレイ26、サブディスプレイ27、ピクチャーライト28、カメラ29等を含み、本発明の表示装置をそのディスプレイ26やサブディスプレイ27に用いることにより作製される。
図15は本発明が適用されたビデオカメラであり、本体部30、前方を向いた側面に被写体撮影用のレンズ34、撮影時のスタート/ストップスイッチ35、モニター36等を含み、本発明の表示装置をそのモニター36に用いることにより作製される。
本発明にかかる画像表示装置の全体構成を示すブロック図である。 図1に示した画像表示装置に形成される画素を示す回路図である。 図2に示した画素回路の動作説明に供するタイミングチャートである。 画像表示装置の移動度補正動作を説明するグラフである。 本発明にかかる画像表示装置の第1実施形態を示す回路図である。 第1実施形態の動作説明に供するタイミングチャートである。 本発明にかかる画像表示装置の第2実施形態を示す回路図である。 第2実施形態の動作説明に供するタイミングチャートである。 本発明にかかる表示装置のデバイス構成を示す断面図である。 本発明にかかる表示装置のモジュール構成を示す平面図である。 本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。 本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。 本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。 本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。 本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。
符号の説明
1・・・画素アレイ部、2・・・画素、3・・・水平セレクタ、4・・・ライトスキャナ、5・・・ドライブスキャナ、71・・・第一補正用スキャナ、72・・・第二補正用スキャナ、Tr1・・・サンプリングトランジスタ、Tr2・・・第1スイッチングトランジスタ、Tr3・・・第2スイッチングトランジスタ、Tr4・・・第3スイッチングトランジスタ、Trd・・・ドライブトランジスタ、Ccs・・・保持容量、EL・・・発光素子、WS・・・走査線、AZ1・・・走査線、AZ2・・・走査線、DS・・・走査線、A・・・駆動部、B・・・駆動部、C・・・発光部

Claims (4)

  1. 行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とからなり、
    各画素は、発光素子を含む発光部と、発光素子を駆動する駆動部とに分かれており、
    前記駆動部は、少なくともサンプリングトランジスタと、ドライブトランジスタと、保持容量とを含み、
    前記サンプリングトランジスタはその制御端が該走査線に接続し、その一対の電流端が該信号線と該ドライブトランジスタの制御端との間に接続し、
    前記ドライブトランジスタは、一対の電流端の一方が電源に接続し他方が該発光素子に接続し、
    前記保持容量は該ドライブトランジスタの制御端に接続し、
    前記サンプリングトランジスタは、該走査線から供給される制御信号に応じてオンし該信号線から供給される映像信号をサンプリングして該保持容量に書き込み、
    前記ドライブトランジスタは、該保持容量に書き込まれた映像信号に応じた駆動電流を該発光素子に供給する表示装置であって、
    前記画素は、一個の発光素子に対して二個の駆動部を含んでおり、一個の発光素子に二個のドライブトランジスタから同時に駆動電流を供給することを特徴とする表示装置。
  2. 前記画素は、発光期間と非発光期間に分かれて動作し、
    各駆動部は、その保持容量がドライブトランジスタの制御端と電流端の間に接続しており、
    非発光期間で映像信号を保持容量に書き込むとともに、所定の補正時間だけ駆動電流を保持容量に負帰還して該ドライブトランジスタの移動度に対する補正を該保持容量に保持された映像信号にかけ、
    発光期間になると各駆動部は、補正された映像信号に応じて駆動電流を同時に発光素子に供給することを特徴とする請求項1記載の表示装置。
  3. 各駆動部に含まれるドライブトランジスタは、単一のドライブトランジスタで一個の発光素子に駆動電流を供給する場合に設定されるトランジスタサイズに比べて、そのトランジスタサイズが半分であり、
    二個の駆動部に含まれるドライブトランジスタが供給する駆動電流を合わせて必要な駆動電流を一個の発光素子に供給する一方、
    両ドライブトランジスタを合わせて使うことで、その特性バラツキを画素内で平均化することを特徴とする請求項1記載の表示装置。
  4. 請求項1に記載の表示装置を含む電子機器。
JP2007134796A 2007-05-21 2007-05-21 表示装置及び電子機器 Withdrawn JP2008287195A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007134796A JP2008287195A (ja) 2007-05-21 2007-05-21 表示装置及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007134796A JP2008287195A (ja) 2007-05-21 2007-05-21 表示装置及び電子機器

Publications (1)

Publication Number Publication Date
JP2008287195A true JP2008287195A (ja) 2008-11-27

Family

ID=40146933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007134796A Withdrawn JP2008287195A (ja) 2007-05-21 2007-05-21 表示装置及び電子機器

Country Status (1)

Country Link
JP (1) JP2008287195A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010145893A (ja) * 2008-12-22 2010-07-01 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2014211631A (ja) * 2013-04-02 2014-11-13 株式会社半導体エネルギー研究所 発光装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010145893A (ja) * 2008-12-22 2010-07-01 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2014211631A (ja) * 2013-04-02 2014-11-13 株式会社半導体エネルギー研究所 発光装置
JP2020034931A (ja) * 2013-04-02 2020-03-05 株式会社半導体エネルギー研究所 発光装置
JP2021193457A (ja) * 2013-04-02 2021-12-23 株式会社半導体エネルギー研究所 発光装置
JP7230142B2 (ja) 2013-04-02 2023-02-28 株式会社半導体エネルギー研究所 発光装置

Similar Documents

Publication Publication Date Title
JP4715850B2 (ja) 表示装置及びその駆動方法と電子機器
JP4306753B2 (ja) 表示装置及びその駆動方法と電子機器
JP4297169B2 (ja) 表示装置及びその駆動方法と電子機器
JP4300490B2 (ja) 表示装置及びその駆動方法と電子機器
JP4470960B2 (ja) 表示装置及びその駆動方法と電子機器
JP4600780B2 (ja) 表示装置及びその駆動方法
JP5309470B2 (ja) 表示装置及びその駆動方法と電子機器
KR101498571B1 (ko) 표시장치 및 그 구동방법과 전자기기
US8138999B2 (en) Display device and electronic apparatus
JP4715849B2 (ja) 表示装置及びその駆動方法と電子機器
JP2008287141A (ja) 表示装置及びその駆動方法と電子機器
JP2007156460A (ja) 表示装置及びその駆動方法
JP4591511B2 (ja) 表示装置及び電子機器
JP2008249919A (ja) 表示装置及び電子機器
JP2008197607A (ja) 画素回路、画像表示装置及びその駆動方法
JP2008203661A (ja) 表示装置及びその駆動方法
JP5909759B2 (ja) 画素回路、表示パネル、表示装置および電子機器
JP2011221165A (ja) 表示装置、電子機器、表示装置の駆動方法
JP2010139897A (ja) 表示装置及びその駆動方法と電子機器
JP2010039117A (ja) 表示装置及びその駆動方法と電子機器
JP2008203658A (ja) 表示装置及び電子機器
JP2009098428A (ja) 表示装置及びその駆動方法と電子機器
JP2008170856A (ja) 画素回路及び表示装置
JP2008287195A (ja) 表示装置及び電子機器
JP2008287140A (ja) 表示装置及び電子機器

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090212

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090226

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100803