[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2008283001A - Method of forming oxide film on polycrystalline silicon thin film, and semiconductor device comprising the oxide film - Google Patents

Method of forming oxide film on polycrystalline silicon thin film, and semiconductor device comprising the oxide film Download PDF

Info

Publication number
JP2008283001A
JP2008283001A JP2007126099A JP2007126099A JP2008283001A JP 2008283001 A JP2008283001 A JP 2008283001A JP 2007126099 A JP2007126099 A JP 2007126099A JP 2007126099 A JP2007126099 A JP 2007126099A JP 2008283001 A JP2008283001 A JP 2008283001A
Authority
JP
Japan
Prior art keywords
oxide film
solution
thin film
polycrystalline silicon
silicon thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007126099A
Other languages
Japanese (ja)
Inventor
Hikari Kobayashi
光 小林
Shigenori Imai
繁規 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007126099A priority Critical patent/JP2008283001A/en
Publication of JP2008283001A publication Critical patent/JP2008283001A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of forming an oxide film on a polycrystalline silicon thin film having an irregular surface, and to provide a MOS semiconductor device comprising the oxide film. <P>SOLUTION: A polycrystalline silicon thin film 12 at least partly having a maximum surface roughness exceeding 30 nanometers is immersed into an oxidizing solution 22 at a temperature higher than 100°C, is subjected to spraying of the solution, or is exposed to vapor of the solution to form a silicon oxide film. This causes the surface of the polycrystalline silicon thin film to have a roughness reduced to 30 nanometers or less, and even when the silicon oxide film formed on the polycrystalline silicon thin film is made thin, it has a uniform thickness. Consequently, the oxide film can sufficiently function as a TFT gate insulating film. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、液晶表示装置等で用いられる薄膜トランジスタ(TFT)などに用いられるシリコンの酸化膜およびその酸化膜を備えたMOS型半導体装置に関する。   The present invention relates to a silicon oxide film used for a thin film transistor (TFT) used in a liquid crystal display device or the like, and a MOS semiconductor device provided with the oxide film.

液晶表示装置等で用いられる薄膜トランジスタ(TFT)の一つの構成には、多結晶シリコン薄膜と、その表面上に化学的気相成長(CVD)法によって形成されたゲート絶縁膜としてのシリコンの酸化膜と、その酸化膜上のゲート電極が含まれる。   One configuration of a thin film transistor (TFT) used in a liquid crystal display device is a polycrystalline silicon thin film and a silicon oxide film as a gate insulating film formed on the surface by a chemical vapor deposition (CVD) method. And a gate electrode on the oxide film.

ここで、出発材としてのアモルファスシリコン層又は微結晶シリコン層をレーザーアニール法により多結晶化させることにより形成される多結晶シリコン薄膜の表面の粗さは、30nm以上となり、場合によっては100nm以上となる。この表面の凹凸が大きな多結晶シリコン薄膜は、その上に50〜100nm程度の比較的厚いゲート絶縁膜が形成される従来のTFTであっても製造の歩留まりを低減させる要因となるが、ゲート酸化膜厚が100nm未満の場合は、この凹凸が生産性の向上を妨げる極めて大きな障害となる。   Here, the roughness of the surface of the polycrystalline silicon thin film formed by polycrystallizing the amorphous silicon layer or microcrystalline silicon layer as a starting material by a laser annealing method is 30 nm or more, and in some cases 100 nm or more. Become. This polycrystalline silicon thin film with large irregularities on the surface is a factor that reduces the manufacturing yield even in the case of a conventional TFT in which a relatively thick gate insulating film of about 50 to 100 nm is formed thereon. In the case where the film thickness is less than 100 nm, this unevenness becomes an extremely large obstacle that hinders improvement in productivity.

具体的には、TFTにおけるゲート絶縁膜の膜厚が100nm以下、特に50nm以下まで薄くなると、この凹凸が、ゲート絶縁膜の絶縁性の更なる低下を生じさせるとともに、TFTの閾値特性のばらつきを非常に大きくしてしまう。しかしながら、現状では、上述の問題を解決し、平坦性の高い多結晶シリコン表面を形成することのできる有効な技術は未だ見出されていない。従って、この多結晶シリコン薄膜表面の凹凸を解消する技術が産業界で強く望まれている。   Specifically, when the thickness of the gate insulating film in the TFT is reduced to 100 nm or less, particularly 50 nm or less, this unevenness causes a further decrease in the insulating property of the gate insulating film, and causes variations in the threshold characteristics of the TFT. It will be very big. However, at present, no effective technique has yet been found that can solve the above-described problems and form a highly flat polycrystalline silicon surface. Therefore, there is a strong demand in the industry for a technique for eliminating the unevenness on the surface of the polycrystalline silicon thin film.

ところで、本出願の少なくとも一部の発明者は、既に、シリコンを含む半導体基板に対して酸化性溶液あるいはその気体を接触させて、その半導体基板の表面でSiO膜を形成する、いわば化学的な酸化技術を開発している(例えば、特許文献1参照)。
特開2007−27453号公報(2007年2月1日公開) 特開2006−13530号公報(2006年1月12日公開) 特開2005−311302号公報(2005年11月4日公開) 特開2005−311303号公報(2005年11月4日公開) 特開2005−311352号公報(2005年11月4日公開) 特開2004−47935号公報(2002年2月12日公開) 特開2002−289612号公報(2002年10月4日公開) 特開2002−64093号公報(2002年2月28日公開) 特開平11−214386号公報(1999年8月6日公開) 特開平10−050701号公報(1998年2月20日公開) 特開平09−045679号公報(1997年2月14日公開) 長山、外2名、「化学的手法によるSiO2/Si構造の低温形成と分光学的観測」、日本物理学会講演概要集、社団法人日本物理学会、2003年8月15日、第58巻、第2号、p.771
By the way, at least a part of the inventors of the present application has already contacted an oxidizing solution or a gas thereof with a semiconductor substrate containing silicon to form a SiO 2 film on the surface of the semiconductor substrate. A novel oxidation technology has been developed (see, for example, Patent Document 1).
JP 2007-27453 A (published February 1, 2007) JP 2006-13530 A (published January 12, 2006) Japanese Patent Laying-Open No. 2005-313102 (released on November 4, 2005) Japanese Patent Laying-Open No. 2005-3131303 (published on November 4, 2005) Japanese Patent Laying-Open No. 2005-313152 (published on November 4, 2005) JP 2004-47935 A (published February 12, 2002) JP 2002-289612 A (published on October 4, 2002) JP 2002-64093 A (published February 28, 2002) Japanese Patent Laid-Open No. 11-214386 (released on August 6, 1999) Japanese Patent Laid-Open No. 10-050701 (published February 20, 1998) JP 09-045679 A (published February 14, 1997) Nagayama and 2 others, "Low-temperature formation and spectroscopic observation of SiO2 / Si structure by chemical method", Abstracts of lectures of the Physical Society of Japan, The Physical Society of Japan, August 15, 2003, Vol. 58, No. 2, p. 771

上述のとおり、多結晶シリコン薄膜の表面の平坦性は、製造される半導体デバイスの電気的特性の安定性に著しく影響するため、その平坦性を向上させる技術が切望されている。本発明の目的は、特に以下に記載される内容に限定されるものではないが、例えば、一つの目的は、凹凸の大きい多結晶シリコン薄膜の表面の平坦性を向上させることである。その多結晶シリコン薄膜表面の平坦性が高まれば、その層上に極めて薄いシリコンの酸化膜を形成しても、MOS型トランジスタのゲート絶縁膜として十分に機能させることができる。さらに、各トランジスタ間の電気特性のバラつきが低減され、薄膜トランジスタ(TFT)製造の歩留まりも向上する。   As described above, since the flatness of the surface of the polycrystalline silicon thin film significantly affects the stability of the electrical characteristics of the semiconductor device to be manufactured, a technique for improving the flatness is desired. The object of the present invention is not particularly limited to the contents described below. For example, one object is to improve the flatness of the surface of a polycrystalline silicon thin film having large irregularities. If the flatness of the surface of the polycrystalline silicon thin film increases, even if an extremely thin silicon oxide film is formed on the layer, it can function sufficiently as a gate insulating film of a MOS transistor. Furthermore, variation in electrical characteristics between the transistors is reduced, and the yield of thin film transistor (TFT) manufacturing is improved.

本発明は、上述の技術課題を解決して、多結晶シリコン薄膜を用いて形成されるMOS型半導体装置のゲート絶縁膜の性能の向上、およびそのゲート絶縁膜を用いたMOS型半導体装置の性能の向上に貢献するものである。発明者らは、レーザーアニール法等によりアモルファスシリコン層や微結晶層を多結晶化させたときに生じるリッジと呼ばれる突起が、その後のゲート絶縁膜であるシリコンの酸化膜の特性に大きく影響すること認識した。そこで、硝酸等を用いる低温化学酸化によって、多結晶シリコン薄膜表面の突起低減と均一酸化膜の形成とを同時に達成されることを発明者らは知見し、本発明を完成した。   The present invention solves the above technical problem, improves the performance of the gate insulating film of the MOS type semiconductor device formed using the polycrystalline silicon thin film, and the performance of the MOS type semiconductor device using the gate insulating film. It contributes to the improvement. The inventors found that protrusions called ridges that occur when an amorphous silicon layer or microcrystalline layer is polycrystallized by a laser annealing method or the like greatly affects the characteristics of the silicon oxide film that is the subsequent gate insulating film. Recognized. Accordingly, the inventors have found that reduction of protrusions on the surface of the polycrystalline silicon thin film and formation of a uniform oxide film can be achieved simultaneously by low-temperature chemical oxidation using nitric acid or the like, and the present invention has been completed.

本発明の一つのシリコンの酸化膜の形成方法は、少なくとも一部に30ナノメートル超の最大表面粗さ(換言すれば、最大リッジ)を有する多結晶シリコン薄膜を、100℃超の酸化性溶液に浸漬又はその溶液の蒸気に曝露する工程を含んでいる。   One method of forming a silicon oxide film according to the present invention is to form a polycrystalline silicon thin film having a maximum surface roughness (in other words, a maximum ridge) exceeding 30 nanometers at least in part at an oxidizing solution exceeding 100 ° C. Soaking or exposing to the vapor of the solution.

この方法により、当初、30ナノメートル超の多結晶シリコン薄膜の表面粗さが、30ナノメートル以下に低減される。尚、この方法によれば、当初の多結晶シリコン薄膜の表面粗さが50ナノメートル以上であっても、これが、30ナノメートル以下にまで低減される。また、平坦性の向上とともに、形成されたシリコンの酸化膜自体は、10nm程度の薄膜にもかかわらず、MOSデバイスのゲート絶縁膜として十分な電気的特性を備える。   By this method, the surface roughness of the polycrystalline silicon thin film exceeding 30 nanometers is initially reduced to 30 nanometers or less. According to this method, even if the initial polycrystalline silicon thin film has a surface roughness of 50 nanometers or more, this is reduced to 30 nanometers or less. In addition to the improvement in flatness, the formed silicon oxide film itself has sufficient electrical characteristics as a gate insulating film of a MOS device, despite a thin film of about 10 nm.

また、本発明のもう一つのシリコンの酸化膜の形成方法は、少なくとも一部に30ナノメートル超の最大表面粗さを有する多結晶シリコン薄膜を、100℃超の酸化性溶液に浸漬又はその溶液の蒸気に曝露することによりシリコンの酸化膜を形成する工程と、そのシリコンの酸化膜をエッチングする工程と、そのエッチング工程の後に、改めてシリコンの酸化膜を形成する工程を含んでいる。   Another method of forming a silicon oxide film according to the present invention is to immerse a polycrystalline silicon thin film having a maximum surface roughness of more than 30 nanometers at least in part in an oxidizing solution of more than 100 ° C. or a solution thereof. A step of forming a silicon oxide film by exposing to the vapor, a step of etching the silicon oxide film, and a step of forming a silicon oxide film again after the etching step.

この方法によっても、当初、30ナノメートル超であった多結晶シリコン薄膜の表面粗さが、30ナノメートル以下に低減される。尚、この方法によっても、当初の多結晶シリコン薄膜の表面粗さが50ナノメートル以上であっても、これが、30ナノメートル以下にまで低減される。また、平坦性の向上とともに、形成されたシリコンの酸化膜自体は、特に成膜方法を選ばずにMOSデバイスのゲート絶縁膜として十分な電気的特性を備える。   Also by this method, the surface roughness of the polycrystalline silicon thin film, which was initially over 30 nanometers, is reduced to 30 nanometers or less. In this method, even if the initial polycrystalline silicon thin film has a surface roughness of 50 nanometers or more, this is reduced to 30 nanometers or less. In addition to the improvement in flatness, the formed silicon oxide film itself has sufficient electrical characteristics as a gate insulating film of a MOS device regardless of the film formation method.

また、本発明の一つのMOS型半導体装置は、多結晶シリコン薄膜を100℃超の酸化性溶液に浸漬又はその溶液の蒸気に曝露することにより形成されるシリコンの酸化膜と、その多結晶シリコン薄膜との界面の最大粗さが30ナノメートル以下であり、かつ、そのシリコンの酸化膜がゲート絶縁膜であることを特徴とする。   In addition, one MOS type semiconductor device of the present invention includes a silicon oxide film formed by immersing a polycrystalline silicon thin film in an oxidizing solution of over 100 ° C. or exposing to a vapor of the solution, and the polycrystalline silicon thin film. The maximum roughness of the interface with the thin film is 30 nanometers or less, and the silicon oxide film is a gate insulating film.

このMOS型半導体装置によれば、酸化性溶液への浸漬、又はその溶液の蒸気への曝露によって平坦性が向上した多結晶シリコン薄膜において、緻密なシリコンの酸化膜が少なくとも多結晶シリコン薄膜との界面に形成されるため、その形成されたシリコンの酸化膜は、ゲート絶縁膜としての電気的特性に優れている。   According to this MOS type semiconductor device, in a polycrystalline silicon thin film whose flatness has been improved by immersion in an oxidizing solution or exposure of the solution to vapor, a dense silicon oxide film is at least in contact with the polycrystalline silicon thin film. Since it is formed at the interface, the formed silicon oxide film is excellent in electrical characteristics as a gate insulating film.

さらに、本発明のもう一つのMOS型半導体装置は、多結晶シリコン薄膜を100℃超の酸化性溶液に浸漬又はその溶液の蒸気に曝露することによりシリコンの酸化膜を形成した後、前記シリコンの酸化膜をエッチングしてから、改めて前記多結晶シリコン表面に形成するシリコンの酸化膜がゲート絶縁膜であることを特徴とする。   Furthermore, another MOS type semiconductor device according to the present invention comprises forming a silicon oxide film by immersing a polycrystalline silicon thin film in an oxidizing solution exceeding 100 ° C. or exposing to a vapor of the solution, and then forming the silicon oxide film. The silicon oxide film formed on the surface of the polycrystalline silicon after etching the oxide film is a gate insulating film.

このMOS型半導体装置によれば、酸化性溶液への浸漬、又はその溶液の蒸気への曝露によって多結晶シリコン薄膜の平坦性が向上するため、その層上に形成されたシリコンの酸化膜は、特に成膜方法を選ばずにゲート絶縁膜としての電気的特性に優れている。   According to this MOS type semiconductor device, since the flatness of the polycrystalline silicon thin film is improved by immersion in an oxidizing solution or exposure of the solution to vapor, the silicon oxide film formed on the layer is In particular, it has excellent electrical characteristics as a gate insulating film regardless of the film formation method.

本発明のシリコンの酸化膜の形成方法によれば、当初、30ナノメートル超であった多結晶シリコン薄膜の表面粗さが、30ナノメートル以下にまで低減される。また、本発明のMOS型半導体装置によれば、酸化性溶液への浸漬、又はその溶液の蒸気への曝露によって平坦性が向上した多結晶シリコン薄膜において、その層上に形成されたシリコンの酸化膜は、ゲート絶縁膜としての電気的特性に優れている。   According to the method for forming a silicon oxide film of the present invention, the surface roughness of the polycrystalline silicon thin film, which initially exceeded 30 nanometers, is reduced to 30 nanometers or less. Further, according to the MOS type semiconductor device of the present invention, in the polycrystalline silicon thin film whose flatness is improved by immersion in an oxidizing solution or exposure of the solution to vapor, oxidation of silicon formed on the layer is performed. The film is excellent in electrical characteristics as a gate insulating film.

つぎに、本発明の実施形態を、添付する図面に基づいて詳細に述べる。尚、この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。また、図中、各実施形態の要素は必ずしもスケール通りに示していない。   Next, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In this description, common parts are denoted by common reference symbols throughout the drawings. In the drawings, the elements of the embodiments are not necessarily shown to scale.

<第1の実施形態>
図1は、本実施形態のMOS型半導体装置(本実施形態ではMOSキャパシタ)の構成を示す断面の模式図である。本実施形態のMOS型半導体装置100は、支持基板であるガラス基板10(以下、単に「基板」ともいう。)と、そのガラス基板10上に形成されている多結晶シリコン薄膜12と、その多結晶シリコン薄膜12上に形成されているゲート絶縁膜であるシリコンの酸化膜14と、さらに、そのシリコンの酸化膜14の上に形成されているアルミニウム(Al)等の金属層16から構成されている。
<First Embodiment>
FIG. 1 is a schematic cross-sectional view showing a configuration of a MOS type semiconductor device of this embodiment (a MOS capacitor in this embodiment). The MOS type semiconductor device 100 of this embodiment includes a glass substrate 10 (hereinafter also simply referred to as “substrate”) as a support substrate, a polycrystalline silicon thin film 12 formed on the glass substrate 10, A silicon oxide film 14 which is a gate insulating film formed on the crystalline silicon thin film 12 and a metal layer 16 such as aluminum (Al) formed on the silicon oxide film 14. Yes.

次に、本実施形態のMOS型半導体装置の製造方法について説明する。   Next, a method for manufacturing the MOS semiconductor device of this embodiment will be described.

まず、シラン(SiH)等の公知のガス種を用いてPECVD(Plasma−Enhanced Chemical Vapor Deposition)法等によりガラス基板10上にアモルファスシリコン層又は微結晶シリコン層を形成する。このアモルファスシリコン層又は微結晶シリコン層をレーザー照射等により加熱して多結晶化すると、多結晶シリコン薄膜12が形成される。 First, an amorphous silicon layer or a microcrystalline silicon layer is formed on the glass substrate 10 by a PECVD (Plasma-Enhanced Chemical Vapor Deposition) method or the like using a known gas species such as silane (SiH 4 ). When this amorphous silicon layer or microcrystalline silicon layer is heated to be polycrystallized by laser irradiation or the like, a polycrystalline silicon thin film 12 is formed.

ここで、この多結晶シリコン薄膜の表面粗さを断面TEM写真により確認した。図2は、本実施形態における多結晶シリコン薄膜12の形成直後の表面部分の断面図である。図2に示すように、この多結晶シリコン薄膜表面には、およそ高さ100nmの突起が周期的に存在することが分かった。この種の突起は、アモルファスシリコン層や微細多結晶シリコン薄膜をレーザ加熱等により瞬時に局部加熱することで結晶化を促した結果、その結晶粒子成長境界(粒界)の起伏により生じるものであると考えられる。   Here, the surface roughness of the polycrystalline silicon thin film was confirmed by a cross-sectional TEM photograph. FIG. 2 is a cross-sectional view of the surface portion immediately after the formation of the polycrystalline silicon thin film 12 in the present embodiment. As shown in FIG. 2, it was found that protrusions having a height of about 100 nm periodically exist on the surface of the polycrystalline silicon thin film. This kind of protrusion is caused by the undulation of the crystal grain growth boundary (grain boundary) as a result of accelerating crystallization by instantaneously locally heating an amorphous silicon layer or a fine polycrystalline silicon thin film by laser heating or the like. it is conceivable that.

次に、この多結晶シリコン薄膜上にシリコンの酸化膜を形成するための前処理として、濃度0.5vol%の希フッ酸溶液への浸漬処理が約5分間なされる。その後、さらに、超純水によりリンス処理(洗浄)が行われた。   Next, as a pretreatment for forming a silicon oxide film on the polycrystalline silicon thin film, an immersion treatment in a dilute hydrofluoric acid solution having a concentration of 0.5 vol% is performed for about 5 minutes. Thereafter, rinse treatment (cleaning) was further performed with ultrapure water.

この洗浄処理の後、図3Aに示すような処理装置200を用いて、前述の多結晶シリコン薄膜12が形成されたガラス基板10が酸化性の溶液に浸漬される。具体的には、便宜上図示しない公知の基板保持器具によって保持されている基板10は、処理槽24内に満たされた室温(約25℃)で濃度が40wt%以下(本実施形態では40wt%)の濃硝酸(水溶液)22(便宜上、「第1酸化性溶液」という。)に浸漬される。この状態で、基板10及び多結晶シリコン薄膜12は、ヒーター26(例えば、液体加熱用の耐酸性石英ヒーター)によりこの濃硝酸(水溶液)22が沸騰状態(沸騰温度は約108℃)まで加熱される。本実施形態では、この状態が10分間継続した。   After this cleaning process, the glass substrate 10 on which the polycrystalline silicon thin film 12 is formed is immersed in an oxidizing solution using a processing apparatus 200 as shown in FIG. 3A. Specifically, the substrate 10 held by a known substrate holding tool (not shown for convenience) has a concentration of 40 wt% or less (40 wt% in this embodiment) at room temperature (about 25 ° C.) filled in the processing tank 24. In concentrated nitric acid (aqueous solution) 22 (referred to as “first oxidizing solution” for convenience). In this state, the substrate 10 and the polycrystalline silicon thin film 12 are heated to a boiling state (boiling temperature is about 108 ° C.) by the heater 26 (for example, an acid-resistant quartz heater for liquid heating). The In the present embodiment, this state continues for 10 minutes.

その結果、多結晶シリコン薄膜12上には、シリコンの酸化膜が形成された。この酸化膜(便宜上、「第1酸化膜」という。)は、その後の分析の結果、多孔質状であって比較的原子密度の低い、原子密度2.18×1022原子/cmのシリコンの酸化膜であることが分かった。このときのシリコンの酸化膜厚は1.1nmであった。 As a result, a silicon oxide film was formed on the polycrystalline silicon thin film 12. As a result of subsequent analysis, this oxide film (for convenience, referred to as “first oxide film”) is porous and has a relatively low atomic density, silicon having an atomic density of 2.18 × 10 22 atoms / cm 3 . It was found to be an oxide film. At this time, the silicon oxide film thickness was 1.1 nm.

ガラス基板10及びシリコンの酸化膜が形成された多結晶シリコン薄膜12を濃硝酸22の中に浸漬させたままでこの沸騰状態をさらに続けることにより、上記硝酸は共沸状態(濃度68wt%、沸点120.7℃)となった。本実施形態では、前記多結晶シリコン薄膜12は、共沸状態の硝酸水溶液(便宜上、「第2酸化性溶液」という。)に2時間浸漬された。   By continuing this boiling state while the glass substrate 10 and the polycrystalline silicon thin film 12 on which the silicon oxide film is formed are immersed in the concentrated nitric acid 22, the nitric acid is in an azeotropic state (concentration 68 wt%, boiling point 120). .7 ° C.). In the present embodiment, the polycrystalline silicon thin film 12 was immersed in an azeotropic aqueous nitric acid solution (referred to as “second oxidizing solution” for convenience) for 2 hours.

その結果、多結晶シリコン薄膜12上には、先の第1酸化膜よりも厚い酸化膜14(便宜上、「第2酸化膜」という。)が形成されていた。この第2酸化膜14は、その後の分析の結果、原子密度2.22×1022原子/cmの相対的に緻密な膜であった。ここで、第2酸化膜14は、第1酸化膜を取り込むように形成されており、一体化されたように見られた。また、この段階では、シリコンの酸化膜14は約10nmの厚さにまで成長していた。 As a result, an oxide film 14 (referred to as “second oxide film” for convenience) thicker than the first oxide film was formed on the polycrystalline silicon thin film 12. As a result of subsequent analysis, the second oxide film 14 was a relatively dense film having an atomic density of 2.22 × 10 22 atoms / cm 3 . Here, the second oxide film 14 was formed so as to take in the first oxide film, and seemed to be integrated. At this stage, the silicon oxide film 14 has grown to a thickness of about 10 nm.

この時点での多結晶シリコン薄膜12とその上に形成されたシリコンの酸化膜層14との界面付近を示す断面SEM写真を図4に示す。この図に示すように、多結晶シリコン薄膜12上に均一な厚みのシリコンの酸化膜14が形成されていることが分かる。さらに、当初、多結晶シリコン表面に形成されていた約100nmの凹凸が、最大粗さとして20nm以下に低減されたことは特に注目に値する。尚、この多結晶シリコン薄膜12の平坦性が向上した結果、最上層であるアルミニウム層16とシリコンの酸化膜層14との界面部も非常に滑らかになっていることが分かる。   FIG. 4 shows a cross-sectional SEM photograph showing the vicinity of the interface between the polycrystalline silicon thin film 12 and the silicon oxide film layer 14 formed thereon at this time. As shown in this figure, it can be seen that a silicon oxide film 14 having a uniform thickness is formed on the polycrystalline silicon thin film 12. Furthermore, it is particularly noteworthy that the unevenness of about 100 nm originally formed on the polycrystalline silicon surface has been reduced to 20 nm or less as the maximum roughness. As a result of the improved flatness of the polycrystalline silicon thin film 12, the interface between the uppermost aluminum layer 16 and the silicon oxide film layer 14 is very smooth.

ここで、多結晶シリコン薄膜の表面の突起が顕著に低減する理由は定かではない。しかし、濃度が40%以下の酸化性の水溶液(本実施形態では、硝酸水溶液)に浸漬する工程を含むことによって、多結晶シリコン薄膜の表面、特に、この層中の結晶粒子成長境界(粒界)部の表面がより顕著に侵食されることが主たる理由であると考えられる。その結果、多結晶シリコン薄膜の表面の粗さ、換言すればシリコンの酸化膜と多結晶シリコン薄膜との界面の粗さの低減と、均一な膜厚のシリコンの酸化膜の形成とが同時に達成される。   Here, the reason why the protrusions on the surface of the polycrystalline silicon thin film are remarkably reduced is not clear. However, by including the step of immersing in an oxidizing aqueous solution (in this embodiment, nitric acid aqueous solution) having a concentration of 40% or less, the surface of the polycrystalline silicon thin film, particularly the crystal grain growth boundary (grain boundary in this layer) It is thought that the main reason is that the surface of the part) is more eroded. As a result, the surface roughness of the polycrystalline silicon thin film, in other words, the reduction in the roughness of the interface between the silicon oxide film and the polycrystalline silicon thin film, and the formation of a uniform silicon oxide film can be achieved simultaneously. Is done.

次に、上述のシリコンの酸化膜14の上に、電極としてのアルミニウム層16が公知のスパッタリング法等により形成される。本実施形態のMOS型半導体装置はこのように製造される。   Next, an aluminum layer 16 as an electrode is formed on the above-described silicon oxide film 14 by a known sputtering method or the like. The MOS type semiconductor device of this embodiment is manufactured in this way.

本実施形態のMOS型半導体装置は、上述の通り、従来の多結晶シリコン薄膜の表面粗さと比較して格段に平坦性が向上しているため、MOSキャパシタとしてのみならず、薄膜トランジスタ(TFT)における電気的諸特性及び製品間の当該特性の安定性が向上する。また、製造の歩留まりが改善する。より具体的には、例えば、本実施形態におけるMOS型TFTの半導体装置では、電気的特性を一つである駆動電圧を従来と比較して約50%低減することができる。   As described above, the MOS type semiconductor device according to the present embodiment has a significantly improved flatness as compared with the surface roughness of the conventional polycrystalline silicon thin film. Therefore, not only as a MOS capacitor but also in a thin film transistor (TFT). The electrical properties and the stability of the properties between products are improved. In addition, the manufacturing yield is improved. More specifically, for example, in the MOS TFT semiconductor device according to the present embodiment, the driving voltage having one electrical characteristic can be reduced by about 50% compared to the conventional case.

ところで、本実施形態では、第1酸化膜の形成時、及び第2酸化膜の形成時において、多結晶シリコン薄膜を浸漬する際の酸化性溶液を沸騰状態になるまで加熱していたが、この温度は、完全に沸騰状態にまで到達しなくてもよい。具体的には、沸点近傍(例えば、沸点よりも1〜5℃程度低い温度)によっても本発明の効果は実質的に奏される。   By the way, in the present embodiment, when the first oxide film is formed and when the second oxide film is formed, the oxidizing solution used for immersing the polycrystalline silicon thin film is heated to a boiling state. The temperature may not reach a complete boiling state. Specifically, the effect of the present invention is substantially achieved even near the boiling point (for example, a temperature lower by about 1 to 5 ° C. than the boiling point).

また、本実施形態のように、連続的な濃度の上昇を伴う溶液の代わりに、沸点近傍または沸点に加熱された少なくとも1種類の所定濃度(例えば、20wt%や40wt%の硝酸(水溶液))と、略共沸状態または共沸状態の硝酸との、少なくとも2種類の溶液を予め用意してもよい。この場合も本実施形態の効果と同じような効果が奏される。ここで、沸点近傍であるとは、沸点よりも約1〜5℃低い温度であり、略共沸状態とは共沸状態の溶液の温度よりも約1〜5℃低い温度である。   Further, as in the present embodiment, instead of a solution with a continuous increase in concentration, at least one predetermined concentration heated to or near the boiling point (for example, 20 wt% or 40 wt% nitric acid (aqueous solution)). And at least two solutions of nitric acid in a substantially azeotropic state or azeotropic state may be prepared in advance. In this case, the same effect as that of the present embodiment can be obtained. Here, being near the boiling point is a temperature lower by about 1 to 5 ° C. than the boiling point, and the substantially azeotropic state is a temperature lower by about 1 to 5 ° C. than the temperature of the solution in the azeotropic state.

<第2の実施形態>
本実施形態は、第1の実施形態におけるシリコンの酸化膜(第2酸化膜)の形成段階まで同じ製造工程を有する。従って、第1の実施形態と同じ製造工程及びMOS型半導体装置の構成についての説明は省略する。図5A乃至図5Cは、本実施形態におけるMOS型半導体装置の製造プロセスフローを示す。尚、図5A乃至図5Cでは、それぞれMOS型半導体装置の断面図が示されている。まず、図5Aでは、この第2酸化膜14が多結晶シリコン薄膜上に形成されている状態が示されている。その後、図5Bに示すように、その第2酸化膜14はバッファードフッ酸によりエッチングされる。さらにその後、図5Cに示すように、多結晶シリコン薄膜12上に、改めてプラズマCVD法により、公知の条件によってシリコンの酸化膜18が形成される。
<Second Embodiment>
This embodiment has the same manufacturing process up to the formation stage of the silicon oxide film (second oxide film) in the first embodiment. Accordingly, the description of the same manufacturing process and the configuration of the MOS type semiconductor device as in the first embodiment will be omitted. 5A to 5C show a manufacturing process flow of the MOS semiconductor device according to this embodiment. 5A to 5C show cross-sectional views of the MOS type semiconductor device. First, FIG. 5A shows a state in which the second oxide film 14 is formed on the polycrystalline silicon thin film. Thereafter, as shown in FIG. 5B, the second oxide film 14 is etched by buffered hydrofluoric acid. Thereafter, as shown in FIG. 5C, a silicon oxide film 18 is again formed on the polycrystalline silicon thin film 12 by a plasma CVD method under known conditions.

この場合も、第1の実施形態と同様、多結晶シリコン薄膜12の表面粗さは、当初のそれに比べて約1/5以下であるため、最終的に形成されたシリコンの酸化膜18と多結晶シリコン薄膜12との界面は従来のそれと比較して平坦性が著しく向上する。その結果、MOSキャパシタとしてのみならず、薄膜トランジスタ(TFT)における電気的諸特性及び製品間の当該特性の安定性が向上する。また、製造の歩留まりが改善する。より具体的には、例えば、本実施形態におけるMOS型TFTの半導体装置では、電気的特性を一つである駆動電圧を従来と比較して約30%低減することができる。   Also in this case, as in the first embodiment, the polycrystalline silicon thin film 12 has a surface roughness of about 1/5 or less than that of the initial film. The flatness of the interface with the crystalline silicon thin film 12 is remarkably improved as compared with the conventional one. As a result, not only the MOS capacitor but also the electrical characteristics of the thin film transistor (TFT) and the stability of the characteristics between products are improved. In addition, the manufacturing yield is improved. More specifically, for example, in the MOS TFT semiconductor device according to the present embodiment, the driving voltage having one electrical characteristic can be reduced by about 30% compared to the conventional case.

<第3の実施形態>
本実施形態は、シリコンの酸化膜(第2酸化膜)の形成工程を除き、第1の実施形態における製造工程と同じである。従って、第1の実施形態と同じ製造工程及びMOS型半導体装置の構成についての説明は省略する。多結晶シリコン薄膜12がガラス基板10上に形成された後、洗浄を経て、図3Bに示すような処理装置300を用いて、前述の多結晶シリコン薄膜12の表面が酸化される。具体的には、図示しない公知の基板保持器具によって保持されている基板10及び酸化性溶液22を所定の容器34に収め、その容器34をヒーター36により加熱することにより酸化性溶液22を蒸発させてもよい。これにより基板10はその溶液22の蒸気32に曝されるため、第1の実施形態と同じような効果が奏される。このとき、排気ポンプよって適宜排気することにより、基板10は新鮮な蒸気32に曝される。
<Third Embodiment>
The present embodiment is the same as the manufacturing process in the first embodiment except for the step of forming a silicon oxide film (second oxide film). Accordingly, the description of the same manufacturing process and the configuration of the MOS type semiconductor device as in the first embodiment will be omitted. After the polycrystalline silicon thin film 12 is formed on the glass substrate 10, the surface of the polycrystalline silicon thin film 12 is oxidized using a processing apparatus 300 as shown in FIG. 3B after cleaning. Specifically, the substrate 10 and the oxidizing solution 22 held by a known substrate holding device (not shown) are placed in a predetermined container 34, and the oxidizing solution 22 is evaporated by heating the container 34 with a heater 36. May be. Thereby, since the substrate 10 is exposed to the vapor 32 of the solution 22, the same effect as the first embodiment is exhibited. At this time, the substrate 10 is exposed to fresh vapor 32 by appropriately evacuating with an exhaust pump.

また、図3Cに示すような処理装置400を用い、所定の容器44に収められ図示しない公知の基板保持器具によって保持されている基板10に対して、噴霧器46により、酸化性溶液のミスト42を噴射してもよい。この場合、ミスト42は酸化性溶液の蒸気であってもよいが、例えば、室温程度であって、その酸化性溶液の沸点まで達していないものであっても霧状に噴射できるという点で非常に有効である。   Further, using a processing apparatus 400 as shown in FIG. 3C, the mist 42 of the oxidizing solution is applied by the sprayer 46 to the substrate 10 that is stored in a predetermined container 44 and held by a known substrate holding device (not shown). You may spray. In this case, the mist 42 may be a vapor of an oxidizing solution. For example, even if the mist 42 is about room temperature and does not reach the boiling point of the oxidizing solution, the mist 42 can be sprayed in the form of a mist. It is effective for.

上述のような処理装置を用いて、多結晶シリコン薄膜12上にシリコンの酸化膜14を形成した後、第1の実施形態と同様にMOS型半導体装置が製造される。この場合も、第1の実施形態と同様、多結晶シリコン薄膜12の表面粗さは、当初のそれに比べて約1/5以下であるため、最終的に形成されたシリコンの酸化膜18と多結晶シリコン薄膜12との界面は従来のそれと比較して平坦性が著しく向上する。その結果、MOSキャパシタとしてのみならず、薄膜トランジスタ(TFT)における電気的諸特性及び製品間の当該特性の安定性が向上する。また、製造の歩留まりが改善する。   After the silicon oxide film 14 is formed on the polycrystalline silicon thin film 12 using the processing apparatus as described above, a MOS type semiconductor device is manufactured as in the first embodiment. Also in this case, as in the first embodiment, the polycrystalline silicon thin film 12 has a surface roughness of about 1/5 or less than that of the initial film. The flatness of the interface with the crystalline silicon thin film 12 is remarkably improved as compared with the conventional one. As a result, not only the MOS capacitor but also the electrical characteristics of the thin film transistor (TFT) and the stability of the characteristics between products are improved. In addition, the manufacturing yield is improved.

ところで、上述の各実施形態では、酸化性の溶液として硝酸水溶液を用いたが、これに代えて、過塩素酸、硫酸、オゾン溶解水、過酸化水素水、塩酸と過酸化水素水との混合溶液、硫酸と過酸化水素水との混合溶液、アンモニア水と過酸化水素水との混合溶液、硫酸と硝酸との混合溶液および王水の群から選ばれた少なくとも1つの溶液、またはこれらの溶液の蒸気を用いることもできる。但し、上述の各実施形態で用いた硝酸水溶液が最も好ましい態様である。   By the way, in each above-mentioned embodiment, nitric acid aqueous solution was used as the oxidizing solution, but instead of this, perchloric acid, sulfuric acid, ozone-dissolved water, hydrogen peroxide solution, and a mixture of hydrochloric acid and hydrogen peroxide solution At least one solution selected from the group consisting of a solution, a mixed solution of sulfuric acid and hydrogen peroxide solution, a mixed solution of ammonia water and hydrogen peroxide solution, a mixed solution of sulfuric acid and nitric acid, and aqua regia, or a solution thereof It is also possible to use the steam. However, the nitric acid aqueous solution used in the above-described embodiments is the most preferable aspect.

また、上述の各酸化性溶液と水との共沸混合物を第2酸化性溶液として用いた場合、沸騰状態(共沸状態)においては、その溶液と蒸気(すなわち気体)は濃度が一定となるため、シリコンの酸化膜形成工程において、その膜の成長の制御を時間管理により行うことができる。尚、第1酸化性溶液として前述の共沸混合物を用いてもよいが、特に硝酸水溶液の場合は、既に述べた理由により、当初は40wt%以下の濃度の溶液を用いたほうがよい。   Further, when the azeotropic mixture of each of the above oxidizing solutions and water is used as the second oxidizing solution, the concentration of the solution and vapor (that is, gas) is constant in the boiling state (azeotropic state). Therefore, in the silicon oxide film forming step, the growth of the film can be controlled by time management. In addition, although the above-mentioned azeotrope may be used as the first oxidizing solution, particularly in the case of an aqueous nitric acid solution, it is better to use a solution having a concentration of 40 wt% or less at the beginning for the reasons already described.

また、第3の実施形態で採用したシリコンの酸化膜の形成方法を用いて、第2の実施形態で開示したMOS型半導体装置を製造することも本発明の好ましい実施態様の一つである。   It is also a preferred embodiment of the present invention to manufacture the MOS type semiconductor device disclosed in the second embodiment by using the silicon oxide film forming method employed in the third embodiment.

本発明は、多結晶シリコン薄膜上にシリコンの酸化膜を備えたTFTなどの薄膜半導体装置に適用することができる。   The present invention can be applied to a thin film semiconductor device such as a TFT having a silicon oxide film on a polycrystalline silicon thin film.

本発明の1つの実施形態におけるMOS型半導体装置の構成を示す断面の模式図である。1 is a schematic cross-sectional view showing a configuration of a MOS semiconductor device according to an embodiment of the present invention. 本発明の1つの実施形態における多結晶シリコン薄膜の形成直後の表面部分の断面図である。It is sectional drawing of the surface part just after formation of the polycrystalline-silicon thin film in one embodiment of this invention. 本発明の1つの実施形態におけるシリコンの酸化膜の製造装置である。1 is an apparatus for manufacturing a silicon oxide film according to an embodiment of the present invention. 本発明の他の実施形態におけるシリコンの酸化膜の製造装置である。It is a manufacturing apparatus of the oxide film of silicon in other embodiments of the present invention. 本発明の他の実施形態におけるシリコンの酸化膜の製造装置である。It is a manufacturing apparatus of the oxide film of silicon in other embodiments of the present invention. 本発明の1つの実施形態におけるMOS型半導体装置製造後の各層間の界面部分を示す断面図である。It is sectional drawing which shows the interface part between each layer after manufacture of the MOS type semiconductor device in one embodiment of this invention. 本発明の他の実施形態におけるMOS型半導体装置の製造プロセスフローの一部である。It is a part of manufacturing process flow of the MOS type semiconductor device in other embodiments of the present invention. 本発明の他の実施形態におけるMOS型半導体装置の製造プロセスフローの一部である。It is a part of manufacturing process flow of the MOS type semiconductor device in other embodiments of the present invention. 本発明の他の実施形態におけるMOS型半導体装置の製造プロセスフローの一部である。It is a part of manufacturing process flow of the MOS type semiconductor device in other embodiments of the present invention.

符号の説明Explanation of symbols

10 ガラス基板
12 多結晶シリコン薄膜
14,18 シリコンの酸化膜
16 アルミニウム層
22 酸化性溶液
24 処理槽
26,36 ヒーター
34,44 容器
46 噴霧器
100 MOS型半導体装置
200,300,400 処理装置
DESCRIPTION OF SYMBOLS 10 Glass substrate 12 Polycrystalline silicon thin film 14,18 Silicon oxide film 16 Aluminum layer 22 Oxidizing solution 24 Processing tank 26,36 Heater 34,44 Container 46 Sprayer 100 MOS type semiconductor device 200,300,400 Processing apparatus

Claims (10)

少なくとも一部に30ナノメートル超の最大表面粗さを有する多結晶シリコン薄膜を、100℃超の酸化性溶液に浸漬し、又は前記溶液を噴霧し、あるいはその溶液の蒸気に曝露する工程を含む
シリコンの酸化膜の形成方法。
Soaking at least in part a polycrystalline silicon thin film having a maximum surface roughness greater than 30 nanometers in an oxidizing solution above 100 ° C. or spraying said solution or exposing it to the vapor of the solution A method for forming a silicon oxide film.
前記シリコンの酸化膜をエッチングする工程と、
前記エッチング工程の後に、改めてシリコンの酸化膜を形成する工程をさらに含む
請求項1に記載のシリコンの酸化膜の形成方法。
Etching the silicon oxide film;
The method for forming a silicon oxide film according to claim 1, further comprising a step of forming a silicon oxide film again after the etching step.
前記酸化性溶液は、硝酸濃度が40wt%以下の水溶液であって沸騰した第1酸化性溶液と、硝酸濃度が40wt%超の水溶液であって沸騰した第2酸化性溶液を含む
請求項1に記載のシリコンの酸化膜の形成方法。
The oxidizing solution includes an aqueous solution having a nitric acid concentration of 40 wt% or less and a boiled first oxidizing solution, and an aqueous solution having a nitric acid concentration exceeding 40 wt% and a boiled second oxidizing solution. A method for forming a silicon oxide film as described.
前記第2酸化性溶液は、共沸状態の硝酸水溶液である
請求項3に記載のシリコンの酸化膜の形成方法。
The method for forming a silicon oxide film according to claim 3, wherein the second oxidizing solution is an azeotropic nitric acid aqueous solution.
前記多結晶シリコン薄膜は、出発材であるアモルファスシリコン層又は微結晶シリコン層がレーザーアニール法により多結晶化されたものである
請求項1に記載のシリコンの酸化膜の形成方法。
The method for forming a silicon oxide film according to claim 1, wherein the polycrystalline silicon thin film is obtained by polycrystallizing an amorphous silicon layer or a microcrystalline silicon layer as a starting material by a laser annealing method.
多結晶シリコン薄膜を100℃超の酸化性溶液に浸漬、又は前記溶液を噴霧、あるいはその溶液の蒸気に曝露することにより形成されるシリコンの酸化膜と、前記多結晶シリコン薄膜との界面の最大粗さが30ナノメートル以下であり、かつ、前記シリコンの酸化膜がゲート絶縁膜である
MOS型半導体装置。
The maximum of the interface between the polycrystalline silicon thin film and the polycrystalline silicon thin film formed by immersing the polycrystalline silicon thin film in an oxidizing solution above 100 ° C., spraying the solution, or exposing to the vapor of the solution. A MOS type semiconductor device having a roughness of 30 nanometers or less, and wherein the silicon oxide film is a gate insulating film.
多結晶シリコン薄膜を100℃超の酸化性溶液に浸漬、又は前記溶液を噴霧、あるいはその溶液の蒸気に曝露することによりシリコンの酸化膜を形成した後、前記シリコンの酸化膜をエッチングしてから、改めて前記多結晶シリコン表面に形成するシリコンの酸化膜がゲート絶縁膜である
MOS型半導体装置。
After forming the silicon oxide film by immersing the polycrystalline silicon thin film in an oxidizing solution of over 100 ° C., spraying the solution, or exposing to the vapor of the solution, etching the silicon oxide film A MOS type semiconductor device, wherein a silicon oxide film newly formed on the surface of the polycrystalline silicon is a gate insulating film.
前記酸化性溶液は、硝酸濃度が40wt%以下の水溶液であって沸騰した第1酸化性溶液と、硝酸濃度が40wt%超の水溶液であって沸騰した第2酸化性溶液を含む
請求項6に記載のMOS型半導体装置。
The oxidizing solution includes an aqueous solution having a nitric acid concentration of 40 wt% or less and a boiled first oxidizing solution, and an aqueous solution having a nitric acid concentration exceeding 40 wt% and a boiled second oxidizing solution. The MOS type semiconductor device described.
前記第2酸化性溶液は、共沸状態の硝酸水溶液である
請求項8に記載のMOS型半導体装置。
The MOS semiconductor device according to claim 8, wherein the second oxidizing solution is an azeotropic nitric acid aqueous solution.
前記多結晶シリコン薄膜は、出発材であるアモルファスシリコン層又は微結晶シリコン層がレーザーアニール法により多結晶化されたものであり、かつ前記シリコンの酸化膜が形成される前の前記多結晶シリコン薄膜の少なくとも一部の最大表面粗さが30ナノメートル以上である
請求項6に記載のMOS型半導体装置。
The polycrystalline silicon thin film is obtained by polycrystallizing an amorphous silicon layer or a microcrystalline silicon layer as a starting material by a laser annealing method, and before the oxide film of silicon is formed The MOS type semiconductor device according to claim 6, wherein at least a part of the maximum surface roughness is 30 nanometers or more.
JP2007126099A 2007-05-10 2007-05-10 Method of forming oxide film on polycrystalline silicon thin film, and semiconductor device comprising the oxide film Pending JP2008283001A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007126099A JP2008283001A (en) 2007-05-10 2007-05-10 Method of forming oxide film on polycrystalline silicon thin film, and semiconductor device comprising the oxide film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007126099A JP2008283001A (en) 2007-05-10 2007-05-10 Method of forming oxide film on polycrystalline silicon thin film, and semiconductor device comprising the oxide film

Publications (1)

Publication Number Publication Date
JP2008283001A true JP2008283001A (en) 2008-11-20

Family

ID=40143570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007126099A Pending JP2008283001A (en) 2007-05-10 2007-05-10 Method of forming oxide film on polycrystalline silicon thin film, and semiconductor device comprising the oxide film

Country Status (1)

Country Link
JP (1) JP2008283001A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054868A (en) * 2009-09-04 2011-03-17 Hikari Kobayashi Semiconductor device, and method of manufacturing the same
US8728941B2 (en) 2010-03-16 2014-05-20 Sharp Kabushiki Kaisha Semiconductor apparatus and manufacturing method of same
JP2016028429A (en) * 2010-07-29 2016-02-25 小林 光 Device for manufacturing solar battery

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054868A (en) * 2009-09-04 2011-03-17 Hikari Kobayashi Semiconductor device, and method of manufacturing the same
US8728941B2 (en) 2010-03-16 2014-05-20 Sharp Kabushiki Kaisha Semiconductor apparatus and manufacturing method of same
JP2016028429A (en) * 2010-07-29 2016-02-25 小林 光 Device for manufacturing solar battery

Similar Documents

Publication Publication Date Title
US6492283B2 (en) Method of forming ultrathin oxide layer
JP5317384B2 (en) Control of silicon nitride film properties and uniformity by controlling film-forming precursors
JP3604018B2 (en) Method for forming silicon dioxide film on silicon substrate surface, method for forming oxide film on semiconductor substrate surface, and method for manufacturing semiconductor device
JP2001319918A (en) Method for treating surface of substrate and the same for semiconductor device
JP4045731B2 (en) Thin film semiconductor device manufacturing method
WO2013071811A1 (en) Method for forming low-temperature polysilicon thin film
JPH0718011B2 (en) How to attach SiO2
US6235645B1 (en) Process for cleaning silicon semiconductor substrates
US20080087970A1 (en) Wet chemical treatment to form a thin oxide for high k gate dielectrics
JP2004022991A (en) Manufacturing method of semiconductor device
JP2008283001A (en) Method of forming oxide film on polycrystalline silicon thin film, and semiconductor device comprising the oxide film
WO2008018304A1 (en) Method for forming insulating film, apparatus for forming insulating film, method for manufacturing semiconductor device, semiconductor device and surface treatment method for silicon carbide substrate
JP4095615B2 (en) Method for forming oxide film, semiconductor device, and method for manufacturing semiconductor device
WO2007010921A1 (en) Method for oxide film formation, semiconductor device comprising the oxide film, and process for producing the semiconductor device
JP2006093242A (en) Method of manufacturing semiconductor device
US20210013036A1 (en) Method and system for fabricating a semiconductor device
JPH10223629A (en) Method of forming oxide film on semiconductor surface and manufacturing method of semiconductor device
US8748260B2 (en) Method for manufacturing nano-crystalline silicon material for semiconductor integrated circuits
TWI854789B (en) Processing systems and methods of forming semiconductor structure
JP4372732B2 (en) Thin film transistor manufacturing method and oxide film modification method
JP2005311303A (en) Thin film transistor and its manufacturing method, display device, refining method of oxide film
JP4027913B2 (en) Manufacturing method of semiconductor device
JP5278804B2 (en) A method for forming an insulating film and a method for manufacturing a semiconductor device.
JPH06283423A (en) Method of forming polycrystalline silicon film
US8685826B2 (en) Method for manufacturing nano-crystalline silicon material from chloride chemistries for the semiconductor integrated circuits