JP2008271220A - Integrated circuit device - Google Patents
Integrated circuit device Download PDFInfo
- Publication number
- JP2008271220A JP2008271220A JP2007111841A JP2007111841A JP2008271220A JP 2008271220 A JP2008271220 A JP 2008271220A JP 2007111841 A JP2007111841 A JP 2007111841A JP 2007111841 A JP2007111841 A JP 2007111841A JP 2008271220 A JP2008271220 A JP 2008271220A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- vco
- control voltage
- voltage
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
本発明は、集積回路装置に関する。 The present invention relates to an integrated circuit device.
VCO(電圧制御発振器)の発振周波数fは、式(1)のように、LC共振回路の共振周波数により決定される。Lは共振回路のインダクタンスを表し、Cは共振回路のキャパシタンスを表す。
VCOの共振回路には例えば、印加電圧に応じて容量値が変化する可変容量ダイオードが採用される。これにより、制御電圧に応じて発振周波数が変化するというVCOの回路特性が実現される。 For example, a variable-capacitance diode whose capacitance value changes in accordance with an applied voltage is employed in the VCO resonance circuit. Thereby, the circuit characteristic of the VCO that the oscillation frequency changes according to the control voltage is realized.
VCOは例えば、周波数シンセサイザに採用される(特許文献1及び2)。周波数シンセサイザは通常、位相比較器、ループフィルタ、VCO、分周器により構成される。周波数シンセサイザは、テレビ、ラジオ、携帯電話、コードレス電話等、電波を取り扱う機器に広く用いられている。
The VCO is employed in, for example, a frequency synthesizer (
しかしながら、可変容量ダイオードには、容量値が、製造ばらつきにより可変容量ダイオード毎に大きくばらつくという欠点がある。そのため、可変容量ダイオードを具備するVCOのf−V(発振周波数−制御電圧)特性は、VCO毎に大きくばらつく。 However, the variable capacitance diode has a drawback that the capacitance value varies greatly for each variable capacitance diode due to manufacturing variations. Therefore, the fV (oscillation frequency-control voltage) characteristics of a VCO having a variable capacitance diode vary greatly from one VCO to another.
例えば、0.9〜1.1GHzの発振周波数を0.76〜1.66Vの制御電圧で実現する設計のVCOを考える。この場合、可変容量ダイオードの容量値のばらつきが大きいと、制御電圧を0.76Vより更に下げても0.9GHzの発振周波数が得られないような事態や、制御電圧を1.66Vより更に上げても1.1GHzの発振周波数が得られないような事態が生じ得る。このような事態は当然、VCOを備える周波数シンセサイザにとって好ましくない事態である。
本発明は、VCOを備える周波数シンセサイザに関し、VCOのf−V特性のばらつきに対処する手法を提案することを課題とする。 The present invention relates to a frequency synthesizer including a VCO, and an object thereof is to propose a method for dealing with variations in fV characteristics of the VCO.
本発明の実施例は例えば、制御電圧V1に応じて発振周波数f1が変化する第1の電圧制御発振器を備え、基準周波数に応じた周波数の信号を発振する第1の周波数シンセサイザと、制御電圧V2に応じて発振周波数f2が変化する第2の電圧制御発振器を備え、前記第1の周波数シンセサイザと同じチップ上に設けられており、前記基準周波数に応じた周波数の信号を発振する第2の周波数シンセサイザと、前記第1の電圧制御発振器の制御電圧V1をモニタし、前記第1の周波数シンセサイザの周波数がロックしているときにモニタされた前記制御電圧V1と基準電圧とを比較し、前記制御電圧V1と前記基準電圧との比較結果に基づいて、前記第2の電圧制御発振器のf2−V2(発振周波数−制御電圧)特性を変化させるコンパレータとを備えることを特徴とする集積回路装置である。 The embodiment of the present invention includes, for example, a first frequency synthesizer that includes a first voltage controlled oscillator whose oscillation frequency f 1 changes according to the control voltage V 1, and that oscillates a signal having a frequency according to the reference frequency, A second voltage-controlled oscillator whose oscillation frequency f 2 changes according to the voltage V 2 is provided on the same chip as the first frequency synthesizer, and oscillates a signal having a frequency corresponding to the reference frequency. The control voltage V 1 of the second frequency synthesizer and the first voltage controlled oscillator is monitored, and the control voltage V 1 and the reference voltage monitored when the frequency of the first frequency synthesizer is locked comparing, based on a comparison result between the reference voltage and the control voltage V 1, f 2 -V 2 of the second voltage controlled oscillator - a comparator for varying the (oscillation frequency control voltage) characteristics An integrated circuit device, characterized in that it comprises.
本発明の実施例は例えば、制御電圧V1に応じて発振周波数f1が変化する第1の電圧制御発振器を備え、基準周波数に応じた周波数の信号を発振する第1の周波数シンセサイザと、制御電圧V2に応じて発振周波数f2が変化する第2の電圧制御発振器を備え、前記第1の周波数シンセサイザと同じチップ上に設けられており、前記基準周波数に応じた周波数の信号を発振する第2の周波数シンセサイザと、前記第1の電圧制御発振器の制御電圧V1をモニタし、前記第1の周波数シンセサイザの周波数がロックしているときにモニタされた前記制御電圧V1と基準電圧とを比較し、前記制御電圧V1と前記基準電圧との比較結果に基づいて、前記第1の電圧制御発振器のf1−V1(発振周波数−制御電圧)特性と前記第2の電圧制御発振器のf2−V2(発振周波数−制御電圧)特性とを変化させるコンパレータとを備えることを特徴とする集積回路装置である。 The embodiment of the present invention includes, for example, a first frequency synthesizer that includes a first voltage controlled oscillator whose oscillation frequency f 1 changes according to the control voltage V 1, and that oscillates a signal having a frequency according to the reference frequency, A second voltage-controlled oscillator whose oscillation frequency f 2 changes according to the voltage V 2 is provided on the same chip as the first frequency synthesizer, and oscillates a signal having a frequency corresponding to the reference frequency. The control voltage V 1 of the second frequency synthesizer and the first voltage controlled oscillator is monitored, and the control voltage V 1 and the reference voltage monitored when the frequency of the first frequency synthesizer is locked comparing, based on a comparison result between the reference voltage and the control voltage V 1, f 1 -V 1 of the first voltage controlled oscillator (oscillation frequency - control voltage) characteristics and said second voltage controlled oscillator f 2 -V 2 - is an integrated circuit device characterized by comprising a comparator for changing the (oscillation frequency control voltage) characteristics.
本発明は、VCOを備える周波数シンセサイザに関し、VCOのf−V特性のばらつきに対処する手法を提案するものである。 The present invention relates to a frequency synthesizer provided with a VCO, and proposes a method for dealing with variations in fV characteristics of the VCO.
(第1実施例)
図1は、第1実施例の集積回路装置101の回路ブロック図である。当該集積回路装置101は、基準信号源111と、第1の周波数シンセサイザ112Aと、第2の周波数シンセサイザ112Bと、コンパレータ113とを備える。当該集積回路装置101では、図1のように、第1の周波数シンセサイザ112Aと第2の周波数シンセサイザ112Bとが、同じICチップ121上に設けられている、即ち、同じモノリシック半導体内に形成されている。
(First embodiment)
FIG. 1 is a circuit block diagram of an
基準信号源111は、基準周波数を有する基準信号を生成する回路である。基準信号源111は例えば、信号を発振する水晶発振器により構成される。
The
第1,第2の周波数シンセサイザ112A,Bは、基準周波数に応じた周波数の信号を発振する回路である。第1,第2の周波数シンセサイザ112A,Bはそれぞれ、第1,第2の位相比較器131A,Bと、第1,第2のループフィルタ132A,Bと、第1,第2のVCO(電圧制御発振器)133A,Bと、第1,第2の分周器134A,Bとを具備する。第1の周波数シンセサイザ112Aはここでは、受信用の周波数シンセサイザであり、第2の周波数シンセサイザ112Bはここでは、送信用の周波数シンセサイザである。
The first and
第1,第2の位相比較器131A,Bはそれぞれ、第1,第2の分周器134A,Bの出力信号の位相と基準信号の位相とを比較する回路である。第1,第2のループフィルタ132A,Bはそれぞれ、第1,第2の位相比較器131A,Bの出力信号を平滑化するフィルタである。第1,第2のVCO133A,Bはそれぞれ、第1,第2のループフィルタ132A,Bの出力信号(制御電圧V1,V2)に応じて信号を発振する回路である。第1,第2のVCO133A,Bの発振周波数f1,f2はそれぞれ、制御電圧V1,V2に応じて変化する。第1,第2のVCO133A,Bの出力信号はそれぞれ、第1,第2の分周器134A,Bに入力されると共に、第1,第2の周波数シンセサイザ112A,Bの外部に出力される。第1,第2の分周器134A,Bはそれぞれ、第1,第2のVCO133A,Bの出力信号を分周する回路である。
The first and
コンパレータ113は、第1のVCO133Aの制御電圧V1と基準電圧Vrefとを比較し、第1のVCO133Aの制御電圧V1と基準電圧Vrefとの比較結果を出力する回路である。図1の集積回路装置101は、ここでは2つのコンパレータ113を具備しているが、1つのコンパレータ113を具備していてもよいし、3つ以上のコンパレータ113を具備していてもよい。コンパレータ113X,Yはそれぞれ、第1のVCO133Aの制御電圧V1をモニタし、第1の周波数シンセサイザ112Aの周波数がロックしているときにモニタされた制御電圧V1と基準電圧Vrefとを比較し、制御電圧V1と基準電圧Vrefとの比較結果に相当する信号SX,SYを出力する。信号SX,SYは、第2のVCO133Bに入力され、第2のVCO133Bのf2−V2(発振周波数−制御電圧)特性に影響を与える。このように、コンパレータ113は、制御電圧V1と基準電圧Vrefとを比較し、制御電圧V1と基準電圧Vrefとの比較結果に基づいて、第2のVCO133Bのf2−V2特性を変化させるような構成になっている。
第2のVCO133Bは、スイッチSWX,SWYを具備する。スイッチSWX,SWYのオン・オフの切り替えは、第2のVCO133Bのf2−V2特性に影響を与える。スイッチSWX,SWYのオン・オフの切り替えはそれぞれ、信号SX,SYによって制御される。コンパレータ113は、信号SX,SYによってスイッチSWX,SWYのオン・オフを切り替える事で、第2のVCO133Bのf2−V2特性を変化させる。スイッチSWX,SWYの詳細及びスイッチSWX,SWY周辺の正確な回路構成については、後述する。
The
以下、第1,第2のVCO133A,Bについて説明する。
Hereinafter, the first and
第1のVCO133Aの共振回路及び第2のVCO133Bの共振回路にはそれぞれ、可変容量ダイオードが採用されている。従って、第1のVCO133Aのf1−V1(発振周波数−制御電圧)特性及び第2のVCO133Bのf2−V2(発振周波数−制御電圧)特性はそれぞれ、VCO毎にばらつく可能性がある。
Variable capacitance diodes are employed for the resonance circuit of the
第1のVCO133Aのf1−V1特性及び第2のVCO133Bのf2−V2特性のばらつきについて、図2により説明する。図2は、可変容量ダイオードを具備するあるVCOのf−V特性を示したグラフである。このVCOは、0.9〜1.1GHzの発振周波数を得るためのVCO、即ち、0.9〜1.1GHzを発振周波数の可変範囲とするVCOであり、実線Lのように、0.9〜1.1GHzの発振周波数を0.76〜1.66Vの制御電圧で実現する設計になっている。一方、点線L1,L2はそれぞれ、可変容量ダイオードの容量値にばらつきがある場合のf−V特性の例を表す。点線L1の場合には、制御電圧を0.5Vに下げても0.9GHzの発振周波数が得られず、点線L2の場合には、制御電圧を2.5Vに上げても1.1GHzの発振周波数が得られない。
Variations in the f 1 -V 1 characteristic of the
そのため、本実施例では、図2のf−V特性を図3のf−V特性のように変化させる。即ち、点線L1のようなf−V特性はf軸下方向(V軸右方向)に移動させ、点線L2のようなf−V特性はf軸上方向(V軸左方向)に移動させる。点線L1,L2はここではそれぞれ、1.0GHzで実線Lと交わるように移動されている。このようにして、本実施例では、VCOのf−V特性のばらつきを補正することができる。このようなばらつき補正は、第1実施例では第2のVCO133Bのみに適用され、第2実施例では第1,第2のVCO133A,Bの両方に適用される。
Therefore, in this embodiment, the fV characteristic of FIG. 2 is changed as the fV characteristic of FIG. That is, the fV characteristic such as the dotted line L 1 moves downward in the f axis (V axis rightward), and the fV characteristic such as the dotted line L 2 moves in the f axis upward (V axis leftward). Let The dotted lines L 1 and L 2 are moved so as to cross the solid line L at 1.0 GHz, respectively. In this way, in this embodiment, it is possible to correct the variation in the fV characteristics of the VCO. Such variation correction is applied only to the
なお、第1のVCO133Aのf1−V1特性及び第2のVCO133Bのf2−V2特性は、上記VCOのf−V特性と定性的に同様であるとする。また、第1のVCO133Aの制御電圧感度はここでは、第2のVCO133Bの制御電圧感度よりも高いとする。
Note that the f 1 -V 1 characteristic of the first
ここで、コンパレータ113の動作を、ばらつき補正の観点から再度説明する。先ず、コンパレータ113は、第1のVCO133Aの制御電圧V1をモニタし、第1の周波数シンセサイザ112Aの周波数がロックしているときにモニタされた制御電圧V1と基準電圧Vrefとを比較する。この処理は、第1のVCO133Aのロック制御電圧をモニタし、ロック制御電圧が設定値と異なっているか否かを判断する処理に相当する。これにより、第1のVCO133Aのf1−V1特性のばらつきが検出される。次に、コンパレータ113は、制御電圧V1と基準電圧Vrefとの比較結果に基づいて、第2のVCO133Bのf2−V2特性を変化させる。この処理は、第1のVCO133Aのf1−V1特性のばらつきの検出結果に基づいて、第2のVCO133Bのf2−V2特性のばらつきを補正する処理に相当する。
Here, the operation of the
上述のように、第1のVCO133Aと第2のVCO133Bは、同一のチップ121上に設けられている。従って、f1−V1特性のばらつきとf2−V2特性のばらつきは一般に、同じ方向に生じる事になる。VCOのf−V特性のばらつきは、製造プロセスに依存すると考えられるからである。例えば、f1−V1特性がf軸上方向に小さくずれている場合には、f2−V2特性もf軸上方向に小さくずれており、f1−V1特性がf軸下方向に大きくずれている場合には、f2−V2特性もf軸下方向に大きくずれている。そこで、第1実施例では、f1−V1特性のばらつきの検出結果に基づいて、f2−V2特性のばらつきを補正する。
As described above, the
近年、図1の集積回路装置101と同様に、複数の周波数シンセサイザを具備する機器が増えつつある。その一因として、受信処理と送信処理に別々の周波数シンセサイザを使用する機器が増えつつあることが挙げられる。本実施例は、このような機器に非常に有効である。本実施例は、2つの周波数シンセサイザを具備する機器だけでなく、3つ以上の周波数シンセサイザを具備する機器にも適用可能である。
In recent years, as with the
本実施例では、第1の周波数シンセサイザ112Aを、受信用の周波数シンセサイザとして、第2の周波数シンセサイザ112Bを、送信用の周波数シンセサイザとすることが好ましい。機器の稼動中、送信用の周波数シンセサイザは一般に停止している場合があるのに対して、受信用の周波数シンセサイザは一般に常時稼動しているからである。これにより、ばらつき補正が常時可能となる。
In the present embodiment, it is preferable that the
なお、f1−V1特性のばらつきの検出結果は当然、f1−V1特性のばらつきを補正するためにも利用可能である。第2実施例では、f1−V1特性のばらつきの検出結果に基づいて、f1−V1特性のばらつきとf2−V2特性のばらつきとを補正する。 The detection result of the variation in the f 1 -V 1 characteristic naturally, can also be utilized to correct variations of f 1 -V 1 properties. In the second embodiment, based on the detection result of the variation in the f 1 -V 1 characteristic to correct the variation in the variation of f 1 -V 1 characteristics and f 2 -V 2 properties.
図4は、第1のVCO133Aの回路構成例である。図4のVCO133Aは、2つの可変容量ダイオードC1,C2と、1つのインダクタL1とを具備する。図4のVCO133Aでは、これらの回路素子により、LC共振回路(第1の共振回路)が形成されている。当該共振回路を構成する可変容量ダイオード、インダクタの個数はそれぞれ、2つ、1つに限定されない。当該共振回路には、1つ以上の可変容量ダイオードと、1つ以上のインダクタとが配置され得る。図4のVCO133Aは更に、2つの発振トランジスタTR1,TR2を具備する。
FIG. 4 is a circuit configuration example of the
図5は、第2のVCO133Bの第1の回路構成例である。図5のVCO133Bは、2つの可変容量ダイオードC1,C2と、1つのインダクタL1と、6つのキャパシタCadj1,Cadj2,Cadj3,Cadj4,Cadj5,Cadj6と、2つのスイッチSWX,SWYとを具備する。図5のVCO133Bでは、これらの回路素子により、LC共振回路(第2の共振回路)が形成されている。当該共振回路を構成する可変容量ダイオード、インダクタ、キャパシタ、スイッチの個数はそれぞれ、2つ、1つ、6つ、2つに限定されない。当該共振回路には、1つ以上の可変容量ダイオードと、1つ以上のインダクタと、1つ以上のキャパシタと、1つ以上のスイッチとが配置され得る。図5のVCO133Bは更に、2つの発振トランジスタTR1,TR2を具備する。
FIG. 5 is a first circuit configuration example of the second VCO 133B. 5 includes two variable capacitance diodes C 1 and C 2 , one inductor L 1 , six capacitors C adj1 , C adj2 , C adj3 , C adj4 , C adj5 , and C adj6 , and two switches. SW X and SW Y are provided. In the
図5のVCO133Bでは、Cadj1とCadj2との直列接続と、Cadj3とCadj4との直列接続と、Cadj5とCadj6との直列接続とが並列に接続されている。図5のVCO133Bでは更に、SWXがCadj3とCadj4との間に介在しており、SWYがCadj5とCadj6との間に介在している。
In
図5のVCO133Bは、SWX及びSWYがオフになると、2つのキャパシタ(Cadj1〜Cadj2)が第2の共振回路に接続された状態になる。図5のVCO133Bは、SWXがオンに、SWYがオフになると、経路PXが形成され、4つのキャパシタ(Cadj1〜Cadj4)が第2の共振回路に接続された状態になる。図5のVCO133Bは、SWX及びSWYがオンになると、経路PX及びPYが形成され、6つのキャパシタ(Cadj1〜Cadj6)が第2の共振回路に接続された状態になる。このように、スイッチSWX及びSWYは、キャパシタCadj1〜Cadj6の導通状態、即ち、キャパシタCadj1〜Cadj6の第2の共振回路への接続状態を切り替える役割を果たす。
In the
図6は、第2のVCO133Bの第2の回路構成例である。図6のVCO133Bは、2つの可変容量ダイオードC1,C2と、1つのインダクタL1と、6つのキャパシタCadj1,Cadj2,Cadj3,Cadj4,Cadj5,Cadj6と、2つのスイッチSWX,SWYとを具備する。図6のVCO133Bでは、これらの回路素子により、LC共振回路(第2の共振回路)が形成されている。当該共振回路を構成する可変容量ダイオード、インダクタ、キャパシタ、スイッチの個数はそれぞれ、2つ、1つ、6つ、2つに限定されない。当該共振回路には、1つ以上の可変容量ダイオードと、1つ以上のインダクタと、1つ以上のキャパシタと、1つ以上のスイッチとが配置され得る。図6のVCO133Bは更に、2つの発振トランジスタTR1,TR2を具備する。
FIG. 6 is a second circuit configuration example of the second VCO 133B. 6 includes two variable capacitance diodes C 1 and C 2 , one inductor L 1 , six capacitors C adj1 , C adj2 , C adj3 , C adj4 , C adj5 , and C adj6 , and two switches. SW X and SW Y are provided. In the
図6のVCO133Bでは、Cadj1,Cadj3,Cadj5,Cadj6,Cadj4,Cadj2の順で、Cadj1〜Cadj6が直列に接続されている。図6のVCO133Bでは更に、SWXがCadj5〜Cadj6と並列に配置されており、SWYがCadj3〜Cadj6と並列に配置されている。
In the
図6のVCO133Bは、SWX及びSWYがオフになると、6つのキャパシタ(Cadj1〜Cadj6)が第2の共振回路に接続された状態になる。図6のVCO133Bは、SWXがオン、SWXがオフになると、迂回路PXが形成され、4つのキャパシタ(Cadj1〜Cadj4)が第2の共振回路に接続された状態になる。図6のVCO133Bは、SWYがオンになると、迂回路PYが形成され、2つのキャパシタ(Cadj1〜Cadj2)が第2の共振回路に接続された状態になる。このように、スイッチSWX及びSWYは、キャパシタCadj1〜Cadj6の導通状態、即ち、キャパシタCadj1〜Cadj6の第2の共振回路への接続状態を切り替える役割を果たす。
In the
図4のVCO133Aの発振周波数f1は、式(2)のように表される。図5及び図6のVCO133Bの発振周波数f2は、式(3)のように表される。LはインダクタL1によるインダクタンスを表し、Cは可変容量ダイオードC1及びC2によるキャパシタンスを表し、CadjはキャパシタCadj1〜Cadj6によるキャパシタンスを表す。αは可変容量ダイオードの容量値のばらつきを表し、Nは導通状態のキャパシタの個数を表す。図4のVCO133AのCはV1に依存する変数となり、図5及び図6のVCO133BのC,CadjはそれぞれV2,Nに依存する変数となる。
このように、第2のVCO133Bのf2−V2特性は、導通状態のキャパシタの個数に応じて変化する。従って、コンパレータ113は、スイッチSWX,SWYのオン・オフを切り替える事で、第2のVCO133Bのf2−V2特性を変化させる事ができる。
Thus, the f 2 -V 2 characteristic of the second
なお、図5又は図6の第2の共振回路に、スイッチSWX,SWYに加えて、又はスイッチSWX,SWYの代わりに、可変容量ダイオードC1の第2の共振回路への接続状態を切り替えるためのスイッチSW1と、可変容量ダイオードC2の第2の共振回路への接続状態を切り替えるためのスイッチSW2とを設けてもよい。この場合、スイッチSW1,SW2のオン・オフを切り替える事で、第2のVCO133Bのf2−V2特性を変化させる事ができる。
In addition to the switches SW X and SW Y or instead of the switches SW X and SW Y , the variable capacitance diode C 1 is connected to the second resonant circuit in the second resonant circuit of FIG. 5 or FIG. A switch SW 1 for switching the state and a switch SW 2 for switching the connection state of the variable capacitance diode C 2 to the second resonance circuit may be provided. In this case, the f 2 -V 2 characteristic of the second
図7は、第1実施例の集積回路装置101の動作に関するフローチャート図である。
FIG. 7 is a flowchart relating to the operation of the
先ず、第1のシンセサイザ112Aの周波数がロックし、第1のシンセサイザ112Aの発振周波数f1が所望の周波数に設定される(S101)。次に、コンパレータ113が、第1のシンセサイザ112Aのロック時の制御電圧V1をモニタする(S102)。次に、コンパレータ113が、制御電圧V1と比較用の基準電圧Vrefとを比較する(S103)。これにより、第1のVCO133Aのf1−V1特性のばらつきが検出される。
First, the frequency of the
コンパレータ113は、制御電圧V1が基準電圧Vrefより高い場合には、第2のVCO133Bのf2−V2特性をf軸上方向に変化させる(S111)。即ち、第2の共振回路のキャパシタンスを減少させる。図5の場合であれば、導通状態のキャパシタの個数を減少させる。図6の場合であれば、導通状態のキャパシタの個数を増加させる。これにより、第2のVCO133Bのf2−V2特性のばらつきが補正される。
When the control voltage V 1 is higher than the reference voltage V ref , the
一方、コンパレータ113は、制御電圧V1が基準電圧Vrefより低い場合には、第2のVCO133Bのf2−V2特性をf軸下方向に変化させる(S112)。即ち、第2の共振回路のキャパシタンスを増加させる。図5の場合であれば、導通状態のキャパシタの個数を増加させる。図6の場合であれば、導通状態のキャパシタの個数を減少させる。これにより、第2のVCO133Bのf2−V2特性のばらつきが補正される。
On the other hand, when the control voltage V 1 is lower than the reference voltage V ref , the
その後、第2のシンセサイザ112Bの周波数がロックし、第2のシンセサイザ112Bの発振周波数f2が所望の周波数に設定される(S121)。
Thereafter, the frequency of the
以下、第2実施例の集積回路装置101について説明する。第2実施例は第1実施例の変形例であり、第2実施例については第1実施例との相違点を中心に説明する。
The
(第2実施例)
図8は、第2実施例の集積回路装置101の回路ブロック図である。当該集積回路装置101は、基準信号源111と、第1の周波数シンセサイザ112Aと、第2の周波数シンセサイザ112Bと、コンパレータ113と、ホールド回路201とを備える。当該集積回路装置101では、図8のように、第1の周波数シンセサイザ112Aと第2の周波数シンセサイザ112Bとが、同じICチップ121上に設けられている、即ち、同じモノリシック半導体内に形成されている。
(Second embodiment)
FIG. 8 is a circuit block diagram of the
コンパレータ113は、第1のVCO133Aの制御電圧V1と基準電圧Vrefとを比較し、第1のVCO133Aの制御電圧V1と基準電圧Vrefとの比較結果を出力する回路である。また、ホールド回路201は、コンパレータ113の出力信号をホールドする回路である。図8の集積回路装置101は、ここでは2つのコンパレータ113と2つのホールド回路201とを具備しているが、1つのコンパレータ113と1つのホールド回路201とを具備していてもよいし、3つ以上のコンパレータ113と3つ以上のホールド回路201とを具備していてもよい。コンパレータ113X,Yはそれぞれ、第1のVCO133Aの制御電圧V1をモニタし、第1の周波数シンセサイザ112Aの周波数がロックしているときにモニタされた制御電圧V1と基準電圧Vrefとを比較し、制御電圧V1と基準電圧Vrefとの比較結果に相当する信号SX,SYを出力する。また、ホールド回路201X,Yはそれぞれ、信号SX,SYをホールドする。信号SX,SYはそれぞれ、ホールド回路201X,Yを介して第1のVCO133Aに入力され、第1のVCO133Aのf1−V1(発振周波数−制御電圧)特性に影響を与えると共に、ホールド回路201X,Yを介して第2のVCO133Bに入力され、第2のVCO133Bのf2−V2(発振周波数−制御電圧)特性に影響を与える。このように、コンパレータ113は、制御電圧V1と基準電圧Vrefとを比較し、制御電圧V1と基準電圧Vrefとの比較結果に基づいて、第1のVCO133Aのf1−V1特性と第2のVCO133Bのf2−V2特性とを変化させるような構成になっている。
第1のVCO133Aは、スイッチSWX,SWYを備える。これらのスイッチSWX,SWYのオン・オフの切り替えは、第1のVCO133Aのf1−V1特性に影響を与える。これらのスイッチSWX,SWYのオン・オフの切り替えはそれぞれ、信号SX,SYにより制御される。コンパレータ113は、信号SX,SYによりこれらのスイッチSWX,SWYのオン・オフを切り替える事で、第1のVCO133Aのf1−V1特性を変化させる。
The
第2のVCO133Bも、スイッチSWX,SWYを備える。これらのスイッチSWX,SWYのオン・オフの切り替えは、第2のVCO133Bのf2−V2特性に影響を与える。これらのスイッチSWX,SWYのオン・オフの切り替えはそれぞれ、信号SX,SYにより制御される。コンパレータ113は、信号SX,SYによりこれらのスイッチSWX,SWYのオン・オフを切り替える事で、第2のVCO133Bのf2−V2特性を変化させる。
The
ここで、コンパレータ113の動作を、ばらつき補正の観点から再度説明する。先ず、コンパレータ113は、第1のVCO133Aの制御電圧V1をモニタし、第1の周波数シンセサイザ112Aの周波数がロックしているときにモニタされた制御電圧V1と基準電圧Vrefとを比較する。この処理は、第1のVCO133Aのロック制御電圧をモニタし、ロック制御電圧が設定値と異なっているか否かを判断する処理に相当する。これにより、第1のVCO133Aのf1−V1特性のばらつきが検出される。次に、コンパレータ113は、制御電圧V1と基準電圧Vrefとの比較結果に基づいて、第1のVCO133Aのf1−V1特性と第2のVCO133Bのf2−V2特性とを変化させる。この処理は、第1のVCO133Aのf1−V1特性のばらつきの検出結果に基づいて、第1のVCO133Aのf1−V1特性のばらつきと第2のVCO133Bのf2−V2特性のばらつきとを補正する処理に相当する。
Here, the operation of the
このように、本実施例では、f1−V1特性のばらつきの検出結果に基づいて、f1−V1特性のばらつきとf2−V2特性のばらつきとを補正する。これにより、本実施例では、第1のVCO133Aに関するばらつき補正と第2のVCO133Bに関するばらつき補正とを、共通のコンパレータ113(及びホールド回路201)で実行できる。
Thus, in this embodiment, on the basis of the detection result of the variation in the f 1 -V 1 characteristic to correct the variation in the variation of f 1 -V 1 characteristics and f 2 -V 2 properties. Thus, in this embodiment, the variation correction for the
このように、本実施例では、f1−V1特性のばらつきの検出結果がf1−V1特性のばらつきを補正するためにも利用される。そのため、ばらつき検出結果が、f1−V1特性のばらつき補正により変化してしまうおそれがある。そのため、本実施例では、ばらつき検出結果をホールドするためのホールド回路201が設けられている。
Thus, in this embodiment, f 1 -V 1 characteristic variation of the detection result of also utilized to correct variations of f 1 -V 1 properties. Therefore, the variation detection result may change due to variation correction of the f 1 -V 1 characteristic. Therefore, in this embodiment, a
第2のVCO133Bの回路構成例は、第1実施例と同様、図5及び図6のように与えられる。第2実施例では、第1のVCO133Aの回路構成例も、図5及び図6のように与えられる。この場合、第1のVCO133Aの発振周波数f1は式(4)のように表され、第2のVCO133Bの発振周波数f2は式(5)のように表される。第1のVCO133AのC,CadjはそれぞれV1,Nに依存する変数となり、第2のVCO133BのC,CadjはそれぞれV2,Nに依存する変数となる。
このように、第1のVCO133Aのf1−V1特性は、導通状態のキャパシタの個数に応じて変化する。従って、コンパレータ113は、第1の共振回路を構成するスイッチSWX,SWYのオン・オフを切り替える事で、第1のVCO133Aのf1−V1特性を変化させる事ができる。
Thus, the f 1 -V 1 characteristic of the first
同様に、第2のVCO133Bのf2−V2特性は、導通状態のキャパシタの個数に応じて変化する。従って、コンパレータ113は、第2の共振回路を構成するスイッチSWX,SWYのオン・オフを切り替える事で、第2のVCO133Bのf2−V2特性を変化させる事ができる。
Similarly, the f 2 -V 2 characteristic of the second
なお、図5又は図6のような第1の共振回路に、スイッチSWX,SWYに加えて、又はスイッチSWX,SWYの代わりに、可変容量ダイオードC1の第1の共振回路への接続状態を切り替えるためのスイッチSW1と、可変容量ダイオードC2の第1の共振回路への接続状態を切り替えるためのスイッチSW2とを設けてもよい。この場合、スイッチSW1,SW2のオン・オフを切り替える事で、第1のVCO133Aのf1−V1特性を変化させる事ができる。
Incidentally, the first resonant circuit as shown in FIG. 5 or FIG. 6, the switch SW X, in addition to SW Y, or switch SW X, instead of SW Y, the first resonant circuit of the variable capacitance diode C 1 A switch SW 1 for switching the connection state of the variable capacitance diode C 2 and a switch SW 2 for switching the connection state of the variable capacitance diode C 2 to the first resonance circuit may be provided. In this case, the f 1 -V 1 characteristic of the first
同様に、図5又は図6のような第2の共振回路に、スイッチSWX,SWYに加えて、又はスイッチSWX,SWYの代わりに、可変容量ダイオードC1の第2の共振回路への接続状態を切り替えるためのスイッチSW1と、可変容量ダイオードC2の第2の共振回路への接続状態を切り替えるためのスイッチSW2とを設けてもよい。この場合、スイッチSW1,SW2のオン・オフを切り替える事で、第2のVCO133Bのf2−V2特性を変化させる事ができる。
Similarly, the second resonant circuit as shown in FIG. 5 or FIG. 6, the switch SW X, in addition to SW Y, or switch SW X, instead of SW Y, variable capacitance diode second resonant circuit C 1 a switch SW 1 for switching the connection state to be provided and the switch SW 2 for switching the connection state to the second resonant circuit of the variable capacitance diode C 2. In this case, the f 2 -V 2 characteristic of the second
図9は、第2実施例の集積回路装置101の動作に関するフローチャート図である。
FIG. 9 is a flowchart relating to the operation of the
先ず、第1のシンセサイザ112Aの周波数がロックし、第1のシンセサイザ112Aの発振周波数f1が中心周波数に設定される(S101’)。中心周波数は、発振周波数の可変範囲の中央の周波数である。発振周波数の可変範囲が0.9〜1.1GHzの場合には、中心周波数は1.0GHzである。次に、コンパレータ113が、第1のシンセサイザ112Aのロック時の制御電圧V1をモニタする(S102)。次に、コンパレータ113が、制御電圧V1と比較用の基準電圧Vrefとを比較する(S103)。これにより、第1のVCO133Aのf1−V1特性のばらつきが検出される。
First, the frequency of the
コンパレータ113は、制御電圧V1が基準電圧Vrefよりも高い場合には、第1のVCO133Aのf1−V1特性と第2のVCO133Bのf2−V2特性とをf軸上方向に変化させる(S111’)。即ち、第1の共振回路のキャパシタンスと第2の共振回路のキャパシタンスとを減少させる。図5の場合であれば、導通状態のキャパシタの個数をそれぞれ減少させる。図6の場合であれば、導通状態のキャパシタの個数をそれぞれ増加させる。これにより、第1のVCO133Aのf1−V1特性のばらつきと第2のVCO133Bのf2−V2特性のばらつきとが補正される。
When the control voltage V 1 is higher than the reference voltage V ref , the
一方、コンパレータ113は、制御電圧V1が基準電圧Vrefよりも低い場合には、第1のVCO133Aのf1−V1特性と第2のVCO133Bのf2−V2特性とをf軸下方向に変化させる(S112’)。即ち、第1の共振回路のキャパシタンスと第2の共振回路のキャパシタンスとを増加させる。図5の場合であれば、導通状態のキャパシタの個数をそれぞれ増加させる。図6の場合であれば、導通状態のキャパシタの個数をそれぞれ減少させる。これにより、第1のVCO133Aのf1−V1特性のばらつきと第2のVCO133Bのf2−V2特性のばらつきとが補正される。
On the other hand, when the control voltage V 1 is lower than the reference voltage V ref , the
その後、第1のシンセサイザ112Aの周波数がロックし、第1のシンセサイザ112Bの発振周波数f1が所望の周波数に設定される(S201)。
Thereafter, the frequency of the
更には、第2のシンセサイザ112Bの周波数がロックし、第2のシンセサイザ112Bの発振周波数f2が所望の周波数に設定される(S121)。
Further, the frequency of the
なお、図9のような動作は例えば、集積回路装置101を具備する機器の電源投入時に実行される。
Note that the operation as shown in FIG. 9 is executed, for example, when a device including the integrated
101 集積回路装置
111 基準信号源
112 周波数シンセサイザ
113 コンパレータ
121 ICチップ
131 位相比較器
132 ループフィルタ
133 VCO
134 分周器
201 ホールド回路
101
134
Claims (5)
制御電圧V2に応じて発振周波数f2が変化する第2の電圧制御発振器を備え、前記第1の周波数シンセサイザと同じチップ上に設けられており、前記基準周波数に応じた周波数の信号を発振する第2の周波数シンセサイザと、
前記第1の電圧制御発振器の制御電圧V1をモニタし、前記第1の周波数シンセサイザの周波数がロックしているときにモニタされた前記制御電圧V1と基準電圧とを比較し、前記制御電圧V1と前記基準電圧との比較結果に基づいて、前記第2の電圧制御発振器のf2−V2(発振周波数−制御電圧)特性を変化させるコンパレータとを備えることを特徴とする集積回路装置。 A first frequency synthesizer that includes a first voltage controlled oscillator whose oscillation frequency f 1 changes according to the control voltage V 1 , and oscillates a signal having a frequency according to the reference frequency;
A second voltage controlled oscillator whose oscillation frequency f 2 changes according to the control voltage V 2 is provided on the same chip as the first frequency synthesizer, and oscillates a signal having a frequency corresponding to the reference frequency. A second frequency synthesizer,
Said first monitors the control voltage V 1 of the voltage controlled oscillator, comparing the control voltage V 1 and the reference voltage which is monitored when the frequency of the first frequency synthesizer is locked, the control voltage An integrated circuit device comprising: a comparator that changes f 2 -V 2 (oscillation frequency-control voltage) characteristics of the second voltage-controlled oscillator based on a comparison result between V 1 and the reference voltage .
前記第1の共振回路は、
前記第1の共振回路用の1つ以上の可変容量ダイオードと、
前記第1の共振回路用の1つ以上のインダクタとを備え、
前記第2の電圧制御発振器は、第2の共振回路を備え、
前記第2の共振回路は、
前記第2の共振回路用の1つ以上の可変容量ダイオードと、
前記第2の共振回路用の1つ以上のインダクタと、
前記第2の共振回路用の1つ以上のキャパシタと、
前記キャパシタの前記第2の共振回路への接続状態を切り替えるための1つ以上のスイッチとを備え、
前記コンパレータは、前記スイッチを切り替えることで、前記第2のVCOのf2−V2特性を変化させることを特徴とする請求項1に記載の集積回路装置。 The first voltage controlled oscillator includes a first resonance circuit,
The first resonant circuit includes:
One or more variable capacitance diodes for the first resonant circuit;
One or more inductors for the first resonant circuit,
The second voltage controlled oscillator includes a second resonance circuit,
The second resonant circuit is:
One or more variable capacitance diodes for the second resonant circuit;
One or more inductors for the second resonant circuit;
One or more capacitors for the second resonant circuit;
One or more switches for switching the connection state of the capacitor to the second resonant circuit;
The integrated circuit device according to claim 1, wherein the comparator changes the f 2 -V 2 characteristic of the second VCO by switching the switch.
制御電圧V2に応じて発振周波数f2が変化する第2の電圧制御発振器を備え、前記第1の周波数シンセサイザと同じチップ上に設けられており、前記基準周波数に応じた周波数の信号を発振する第2の周波数シンセサイザと、
前記第1の電圧制御発振器の制御電圧V1をモニタし、前記第1の周波数シンセサイザの周波数がロックしているときにモニタされた前記制御電圧V1と基準電圧とを比較し、前記制御電圧V1と前記基準電圧との比較結果に基づいて、前記第1の電圧制御発振器のf1−V1(発振周波数−制御電圧)特性と前記第2の電圧制御発振器のf2−V2(発振周波数−制御電圧)特性とを変化させるコンパレータとを備えることを特徴とする集積回路装置。 A first frequency synthesizer that includes a first voltage controlled oscillator whose oscillation frequency f 1 changes according to the control voltage V 1 , and oscillates a signal having a frequency according to the reference frequency;
A second voltage controlled oscillator whose oscillation frequency f 2 changes according to the control voltage V 2 is provided on the same chip as the first frequency synthesizer, and oscillates a signal having a frequency corresponding to the reference frequency. A second frequency synthesizer,
Said first monitors the control voltage V 1 of the voltage controlled oscillator, comparing the control voltage V 1 and the reference voltage which is monitored when the frequency of the first frequency synthesizer is locked, the control voltage Based on the comparison result between V 1 and the reference voltage, the f 1 −V 1 (oscillation frequency−control voltage) characteristic of the first voltage controlled oscillator and the f 2 −V 2 ( second voltage controlled oscillator) An integrated circuit device comprising: a comparator that changes characteristics of (oscillation frequency-control voltage).
前記第1の共振回路は、
前記第1の共振回路用の1つ以上の可変容量ダイオードと、
前記第1の共振回路用の1つ以上のインダクタと、
前記第1の共振回路用の1つ以上のキャパシタと、
前記キャパシタの前記第1の共振回路への接続状態を切り替えるための1つ以上のスイッチとを備え、
前記コンパレータは、前記スイッチを切り替えることで、前記第1のVCOのf1−V1特性を変化させ、
前記第2の電圧制御発振器は、第2の共振回路を備え、
前記第2の共振回路は、
前記第2の共振回路用の1つ以上の可変容量ダイオードと、
前記第2の共振回路用の1つ以上のインダクタと、
前記第2の共振回路用の1つ以上のキャパシタと、
前記キャパシタの前記第2の共振回路への接続状態を切り替えるための1つ以上のスイッチとを備え、
前記コンパレータは、前記スイッチを切り替えることで、前記第2のVCOのf2−V2特性を変化させることを特徴とする請求項3に記載の集積回路装置。 The first voltage controlled oscillator includes a first resonance circuit,
The first resonant circuit includes:
One or more variable capacitance diodes for the first resonant circuit;
One or more inductors for the first resonant circuit;
One or more capacitors for the first resonant circuit;
One or more switches for switching the connection state of the capacitor to the first resonant circuit,
The comparator changes the f 1 -V 1 characteristic of the first VCO by switching the switch,
The second voltage controlled oscillator includes a second resonance circuit,
The second resonant circuit is:
One or more variable capacitance diodes for the second resonant circuit;
One or more inductors for the second resonant circuit;
One or more capacitors for the second resonant circuit;
One or more switches for switching the connection state of the capacitor to the second resonant circuit;
The integrated circuit device according to claim 3, wherein the comparator changes the f 2 -V 2 characteristic of the second VCO by switching the switch.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007111841A JP2008271220A (en) | 2007-04-20 | 2007-04-20 | Integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007111841A JP2008271220A (en) | 2007-04-20 | 2007-04-20 | Integrated circuit device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008271220A true JP2008271220A (en) | 2008-11-06 |
Family
ID=40050138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007111841A Pending JP2008271220A (en) | 2007-04-20 | 2007-04-20 | Integrated circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008271220A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018129670A (en) * | 2017-02-08 | 2018-08-16 | 株式会社デンソー | Radar pll circuit |
CN112514259A (en) * | 2018-05-29 | 2021-03-16 | 斯威特科技有限公司 | Dual-voltage-controlled oscillator circuit of broadband phase-locked loop for multiband millimeter wave 5G communication |
-
2007
- 2007-04-20 JP JP2007111841A patent/JP2008271220A/en active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018129670A (en) * | 2017-02-08 | 2018-08-16 | 株式会社デンソー | Radar pll circuit |
WO2018146896A1 (en) * | 2017-02-08 | 2018-08-16 | 株式会社デンソー | Pll circuit for radar |
CN110249532A (en) * | 2017-02-08 | 2019-09-17 | 株式会社电装 | Radar PLL circuit |
CN110249532B (en) * | 2017-02-08 | 2023-05-05 | 株式会社电装 | PLL circuit for radar |
CN112514259A (en) * | 2018-05-29 | 2021-03-16 | 斯威特科技有限公司 | Dual-voltage-controlled oscillator circuit of broadband phase-locked loop for multiband millimeter wave 5G communication |
JP2021525481A (en) * | 2018-05-29 | 2021-09-24 | スウィフトリンク テクノロジーズ インコーポレイテッド | Dual voltage controlled oscillator circuit for wideband phase-locked loop for multiband millimeter wave 5G communication |
JP7300078B2 (en) | 2018-05-29 | 2023-06-29 | スウィフトリンク テクノロジーズ インコーポレイテッド | Dual Voltage-Controlled Oscillator Circuits for Wideband Phase-Locked Loops for Multiband Millimeter-Wave 5G Communications |
CN112514259B (en) * | 2018-05-29 | 2024-09-27 | 广东横琴峰韬科技有限公司 | Dual voltage controlled oscillator circuit for wideband phase locked loop for multi-band millimeter wave 5G communication |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FI113112B (en) | Procedure for controlling oscillator | |
US20110006820A1 (en) | Dual Phase-Locked Loop Circuit and Method for Controlling the Same | |
JP2009296375A (en) | Digitally controlled oscillator and phase-locked loop circuit employing the same | |
US20110254632A1 (en) | Pll frequency synthesizer | |
KR20120101332A (en) | Pll circuit, and radio communication device equipped therewith | |
WO2007108534A1 (en) | Voltage controlled oscillation circuit | |
US7170358B2 (en) | Voltage controlled oscillator, and PLL circuit and wireless communication apparatus using the same | |
US7782151B2 (en) | VCO digital range selection | |
JP4471849B2 (en) | PLL frequency synthesizer circuit and frequency tuning method thereof | |
JP2007325083A (en) | Antenna input tuning circuit | |
US6836193B1 (en) | Discretely variable capacitor for voltage controlled oscillator tuning | |
JP2008271220A (en) | Integrated circuit device | |
JP2005109608A (en) | Pll frequency synthesizer | |
US8212627B2 (en) | Wideband digitally-controlled oscillator (DCO) and digital broadcasting receiver having the same | |
JP2007013898A (en) | Pll frequency synthesizer, integrated circuit and communication apparatus using the same | |
JP2012205137A (en) | Pll circuit | |
JP2007312334A (en) | Phase synchronization loop circuit, semiconductor integrated circuit, and receiver | |
JP2006174455A (en) | Analog-operated and digitally-controlled voltage-controlled oscillation circuit | |
EP3566302B1 (en) | Quadrature oscillator | |
US9787249B2 (en) | System and method for controlling a voltage controlled oscillator | |
JP2005117428A (en) | Voltage controlled oscillator, pll circuit, communication equipment and voltage controlled oscillating method | |
US9379662B2 (en) | System and method using temperature tracking for a controlled oscillator | |
US10637487B1 (en) | Tunable voltage controlled oscillators | |
JP2009273102A (en) | Frequency conversion circuit and high-frequency reception part using it | |
JP2008172470A (en) | Voltage-controlled oscillator and oscillation frequency control method of voltage-controlled oscillator |