JP2008263217A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2008263217A JP2008263217A JP2008147980A JP2008147980A JP2008263217A JP 2008263217 A JP2008263217 A JP 2008263217A JP 2008147980 A JP2008147980 A JP 2008147980A JP 2008147980 A JP2008147980 A JP 2008147980A JP 2008263217 A JP2008263217 A JP 2008263217A
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- semiconductor layer
- conductivity type
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 110
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 238000009792 diffusion process Methods 0.000 claims description 18
- 238000011084 recovery Methods 0.000 abstract description 19
- 238000000034 method Methods 0.000 abstract description 8
- 150000002500 ions Chemical class 0.000 description 24
- 239000000969 carrier Substances 0.000 description 7
- 238000009826 distribution Methods 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Landscapes
- Thyristors (AREA)
Abstract
ること。
【解決手段】 ライフタイムの短い調整領域10を、ソース電極4を半導体基板1内へ投影させた場合の電極端部を跨いだ領域で、かつ、基板深さ方向に位置する高濃度のp型ウェル領域20と低濃度の半導体層との境界部6を含む領域に形成する。
【選択図】 図15
Description
特に、逆回復耐量に関する逆回復電流時間変化量[dl/dt]は、年々大きくなる傾向にあり、dl/dt耐量の向上が必要不可欠となっている。
図17は、基本的なP−i−nダイオードの素子断面構造を示す。
n型半導体基板1の一方の主表面にはp型アノード層2が形成され、他方の主表面にはn型カソード層3が形成されている。
ダイオード素子に順方向バイアス[P型アノード層に正電圧、n型カソード層に負電圧]された場合、p型アノード層2とn型半導体基板1とで形成されるpn接合にかかる順方向電圧(シリコン半導体の場合)が約0.6V以上の電圧になると、p型アノード層2から半導体基板1に正孔が注入され、n型カソード層3から半導体基板1に電気的な中性条件を満たすように電子が注入される(以降、半導体基板1に過剰に蓄積された電子・正孔を指して、蓄積キャリアと称す)。その結果、半導体基板1は、伝導度変調を起こし、その抵抗は極めて小さくなり、導通状態となる。
順方向バイアス状態から逆方向バイアス状態に遷移する過程において、逆回復過程を通る。これは、順方向バイアス時に、n型半導体基板1に注入されていた過剰キャリアの蓄積効果のために、逆バイアスにしても蓄積されていた過剰キャリアが消滅するまで、短時間の間、逆方向に電流が流れつづける(短絡状態)現象である。
逆回復破壊は、一般的にダイオードの活性領域と耐圧構造領域の境界部分で発生し、破壊の原因は上記境界部分で発生する電界集中と電流集中による熱的破壊である。
電界集中は、アノード領域の終端部分に形成される円筒形状あるいは、球面形状のpn接合が原因となっており、電流集中は、耐圧構造下部に存在する過剰キャリアが、逆回復時にアノード電極に向かって流れることが原因である。
従来においては、アノード領域の終端部分のみpn接合を深くすることで電界集中を緩和する手法が採られたり、アノード電極がアノード領域に接触する部分をアノード領域の終端部分から離すことによって、電界集中が発生する領域と電流集中が発生する領域とを分離する手法が採られている。
そこで、本発明の目的は、簡便な方法で電極部付近の電流集中を防ぎ、逆回復耐量を向上させることが可能な半導体装置を提供することにある。
前記ライフタイムの短い調整領域は、前記電極が前記第2導電型の半導体層に接触する部分と、前記電極が前記第2導電型の半導体層に接触しない部分とを有し、前記電極が前記第2導電型の半導体層に接触する領域内の電極部の下方の一部分に、基板表面から基板深さ方向に延在し、前記電極の前記活性領域の終端部に最も近い側であって、前記第2導電型の半導体層に接触する前記電極の接触端部を前記半導体基板内へ投影させた場合の前記電極部の終端部側の端部を跨いだ領域で、かつ、基板深さ方向に位置する前記第1導電型の半導体層と前記第2導電型の半導体層との境界部を含む領域に形成され、前記ライフタイムの短い調整領域で、前記電極部の終端部に近い側であって前記第2導電型の半導体層に接触する当該電極部の当該接触端部を前記半導体基板内へ投影させた位置から、該終端部とは反対方向における前記ライフタイムの短い調整領域の境界部までの距離をLaとし、ライフタイムの最も短い領域のキャリアの拡散長をLsとして、
La>Ls
として表される関係を満たすことを特徴とするものである。
Da>Ls+Xj
(ただし、Xjは、高濃度の第2導電領域と低濃度の第1導電領域とで形成されるpn接合の深さ)として表される関係を満たすようにしてもよい。
また、上記の構成において、前記ライフタイムの短い領域で、前記電極部の終端部に近い側であって前記第2導電型の半導体層に接触する当該電極部の当該接触端部を前記半導体基板内へ投影させた位置から、前記第2導電型の半導体層が形成されていない前記第1導電型の半導体層における前記ライフタイムの短い調整領域の境界部までの(Laとは反対方向の)距離をLbとし、前記ライフタイムの最も長い領域のキャリアの拡散長をLhとすると、
Lb>Lhとして表される関係を満たすようにしてもよい。
前記ライフタイムの短い領域は、粒子線を用いて形成してもよい。
前記粒子線は、前記基板表面側から照射してもよい
前記粒子線は、He2+イオン又はプロトンとしてもよい
前記ライフタイムの短い領域は、1×1010cm-2以上のHe2+イオン照射量で形成してもよい
前記ライフタイムの短い領域は、平均ライフタイムが、ライフタイムの長い領域の平均ライフタイムの1/3以下である。
[参考例1]
本発明の第1の参考例を、図1〜図6に基づいて説明する。
(半導体基板構造)
まず、本発明の参考例に係る半導体装置としてのダイオードの構成を、図1に基づいて説明する。
半導体基板を構成するn型半導体基板1は、低濃度の半導体層として形成されている。このn型半導体基板1の一方の面側には、高濃度の導電領域としてのp型アノード層2が選択的に形成されている。また、n型半導体基板1の他面には、高濃度の導電領域としてのn型カソード層3が形成されている。
p型アノード層2の面上には、金属電極としてのアノード電極4が形成されている。この場合、アノード電極4は、p型アノード層2の端部から10μm内側に入った位置から形成されている。一方、n型カソード層3の面上の全面に渡って、カソード電極5が形成されている。
n型半導体基板1内は、ライフタイムが少なくとも2種以上になるように制御されたライフタイム調整領域が設けられている。このライフタイム調整領域のうち、ライフタイムの短い領域10は、アノード電極4をn型半導体基板1内へ投影させた場合のアノード電極端部を跨いだ領域であり、かつ、基板深さ方向に位置するp型アノード層2とn型半導体基板1の低濃度の半導体層との境界部6を含む領域に形成されている。
ここで、ライフタイムの短い領域10の大きさについて調べる。ライフタイムの短い領域10でアノード電極4と重なる部分の幅をLaとし、ライフタイムの短い領域でアノード電極4と重ならない部分の幅をLbとし、ライフタイムの短い領域10のp型アノード層2の形成されている表面からの深さをDaと表す。このとき、本例では、La=50μm、Lb=2400μm、Da≒30μmとして構成した。なお、このような数値は1例であり、何ら限定されるものではない。
また、本例では、n型半導体基板1の抵抗率を約300Ωcm、厚さを約550μm,p型アノード層2の表面不純物濃度を約3.0×1016cm-3で、拡散深さを約5.0μm、また、n型カソード層3の表面不純物濃度を約1.0×1020cm-3で、拡散深さを約80.0μmとした。
(製造方法)
次に、半導体装置の製造方法について説明する。
ダイオードの半導体基板の製造に当たり、ライフタイムが少なくとも2種以上になるように制御され、そのライフタイムの短い領域10がアノード電極4の端部下方で、前述したように電極端部を跨いで、かつ、境界部6を含むように形成された構造にすればよい。
すなわち、Heイオンやプロトンの阻止能力のある材料(例えば、アルミニウム金属、厚いレジスト膜)を用いて、ライフタイムを短くしたい部分に窓が開けられた構造のマスクを作成する。そして、このマスクをn型半導体基板1の一方のp型アノード層2の表面側に設置して、このマスク上部に対して垂直な方向からHeイオンやプロトンイオンを照射する。
Heイオンやプロトンは、加速電圧に応じた飛程を有しているため、マスクの厚さが十分であれば、マスクがなされていない窓部分の直下のn型半導体基板1のみに照射されることになり、これにより結晶欠陥を導入することが可能である。従って、この結晶欠陥の部分がライフタイムの短い領域10に相当することになる。
また、n型半導体基板1が厚い場合は、照射深さを変えて数度に分けて照射を行うことによって、結晶欠陥を導入してもよいし、照射深さを半導体基板厚さよりも深い部分にして、Heイオン或いはプロトンを通過させることによって結晶欠陥を導入してもよい。
具体的な製造方法としては、ライフタイムの短い領域10は、50μm厚さのレジストをマスクにしてHe2+イオンを照射(および熱処理)することによって形成し、ライフタイムの長い領域11は、電子線照射(および熱処理)によって形成した。このとき、He2+イオンの照射量を0(なし)から1.0×1012cm-3の範囲で変化させることによって、ライフタイムを変化させている。
(実験例)
次に、実験例を、図2および図3に基づいて説明する。
耐圧4500Vクラスのp−i−nダイオードについての実験結果を、図2および図3に基づいて説明する。
図2は、図1の構造を持つ耐圧4500Vクラスのp−i−nダイオードのHe2+イオン照射量と、逆回復時の電流時間変化耐量[dl/dt耐量]との関係を示す。
ライフタイムの長い領域11のライフタイムは約5μsであり、キャリアの拡散長は約100μmである。また、他の逆回復試験条件としては、順電流は約170A/cm2,DC電圧2600V、接合温度125℃の条件である。
この照射量の場合におけるライフタイムの短い領域10のライフタイムは約1.5μs、キャリアの拡散長は約60μmである。
この実験結果から、ライフタイムの短い領域10のライフタイム(1.5μs)が、ライフタイムの長い領域11のライフタイム(5.0μs)の約1/3以下になった場合、dl/dt耐量が顕著に増加していることがわかる。
図3は、同一のダイオード素子におけるHe2+イオン照射量と順電圧との関係を示す。He2+イオン照射量領域のうち、ダイオード動作する領域[活性領域]にかかる面積は約1%程度であり、He2+イオン照射は、順電圧にほとんど影響を及ぼさないことがわかる。
図4〜図6は、上記の例の構造を持つ耐圧4500Vクラスのp−i−nダイオードのHe2+イオン照射位置を変えた場合の例を示す。
このときのライフタイムの長い領域11のキャリアの拡散長は約100μmであり、ライフタイムの短い領域10のキャリアの拡散長は約15μmである。dl/dt耐量は、Lbがライフタイムの長い領域のキャリアの拡散長程度の長さ付近で急激に上昇している。
図5は、Laをパラメータとし、Lbを200μm,Daを30μm,He2+イオン照射量を1.0×1012cm-2に固定した場合の構造において、Laと電流時間変化耐量[dl/dt耐量]との関係を示す。
このときのライフタイムの長い領域11のキャリアの拡散長は約110μmであり、ライフタイムの短い領域10のキャリアの拡散長は約15μmである。dl/dt耐量は、Lbがライフタイムの短い領域のキャリアの拡散長程度の長さ付近で急激に上昇している。
図6は、Daをパラメータとし、Laを100μm,Lbを100μm,He2+イオン照射量を1.0×1012cm-2に固定した場合の構造において、Daと電流時間変化耐量[dl/dt耐量]との関係を示す。
[参考例2]
次に、本発明の第2の参考例を、図7〜図13に基づいて説明する。なお、前述した第1の参考例と同一部分については、同一符号を付し、その説明は省略する。
図7は、図1とは異なる領域にライフタイムの短い領域10を設けた場合の例である。
このダイオード構造においては、p型アノード領域2の終端部と、アノード電極4の終端部とは、300μm程度離れている。
ライフタイムの短い領域10は、p型アノード領域2(p−well)の領域端部Pを含まない状態で、p型アノード領域2の接触するアノード(ドレイン)電極4の電極端部を跨ぎ、かつ、境界部6(すなわち、高濃度のp型アノード領域2と低濃度の半導体層との接触部)を含むように形成されている。なお、低濃度の半導体層とは、ライフタイムの長い領域11に相当するものであり、以下、半導体層11とする。
(実験例)
次に、実験例を、図8および図9に基づいて説明する。
図8は、図7のLa,Lb,Daに、具体的数値を代入した場合の例を示す。図9は、図8に示す構造のダイオードに、He2+イオン照射量を適用した場合のpn接合近傍の電流密度分布をシミュレートしたものである。
p型アノード領域2の領域端部Xは、図9の2000μmの位置に相当する。アノード電極4がp型アノード領域2に接触している接触部分Y(すなわち、境界部6)は、図9の1700μmの位置に相当する。本例では、ライフタイムの短い領域10は、p型アノード領域2の領域端部Xを含まず、電極端部を跨いで、アノード電極4とp型アノード領域2とが接触する接触部分Yのみに形成されている。
この図9の電流密度分布からわかるように、アノード電極4がp型アノード領域2に接触している接触部分Yのライフタイムを短くすることによって、電極端部付近における電流集中を緩和できることがわかる。
次に、従来例との比較例を、図10〜図13に基づいて説明する。
図10は、従来のダイオード構造を示す。図11は、図10の構造とした場合の電流密度分布を示す。なお、図11は、図9と同様に、領域端部Xが2000μmの位置に相当し、接触部分Yが1700μmの位置に相当する。
従来のダイオード構造では、図11に示すように、電流密度は、p型アノード領域2の領域端部Xではなく、アノード電極4がp型アノード領域2に接触する接触部分Yに集中している。これにより、従来のダイオード構造では、電流集中が緩和する効果はほとんど見られないことがわかる。
図12は、ライフタイムの短い領域10を、アノード電極4の下方ではなく、p型アノード領域2の領域端部Xに形成した場合の例である。図13は、図12の構造とした場合の電流密度分布を示す。
この図12のダイオード構造は、図10と同様に、電流密度が接触部分Yに集中しており、電流集中緩和の効果はほとんど見られないことがわかる。
以下、その他の構造例について説明する。
次に、本発明の第3の実施の形態を、図14に基づいて説明する。
本例は、半導体基板1の動作領域内部において、p型アノード電極2間に非接触の領域15が存在するダイオードヘ適用した場合の例である。
ライフタイムの短い領域10は、図1と同様に、アノード電極4の電極端部を跨いで、p型アノード領域2と低濃度の半導体層11とが接触する境界部6に形成されている。
ライフタイムの短い領域10を、p型アノード(p−well)領域2に接触するアノード(ドレイン)電極4の電極端部を跨ぎ、境界部6を含んで形成することによって、電極端部付近での電流集中を抑制し、逆回復(或いはターンオフ)耐量を向上することが可能である。
また、照射領域であるライフタイムの短い領域である半導体層11は、動作領域の一部であるため、順電圧(オン電圧)の上昇はほとんど無視できる。
[第1の実施の形態]
次に、本発明の第1の実施の形態を、図15に基づいて説明する。
本例は、金属一酸化膜一半導体電界効果型トランジスタ(MOSFET)の寄生ダイオードに適用した場合の例である。
ライフタイムの短い領域10は、ソース電極24の電極端部を跨いで、p型ウェル領域20と低濃度の半導体層11とが接触する境界部6に形成されている。
このようにライフタイムの短い領域10を、p型ウェル領域20に接触するソース電極24の電極端部を跨ぎ、境界部6を含んで形成することによって、電極端部付近での電流集中を抑制し、逆回復(或いはターンオフ)耐量を向上することが可能である。
また、照射領域であるライフタイムの短い領域である半導体層11は、動作領域の一部であるため、順電圧(オン電圧)の上昇はほとんど無視できる。
[第2の実施の形態]
次に、本発明の第2の実施の形態を、図16に基づいて説明する。
本例は、ゲートターンオフサイリスタ(GTO)に適用した場合の例である。
30は、p型ベース領域である。31は、n型カソード領域である。32は、p型アノード層である。33は、カソード電極である。34は、アノード電極である。35は、ゲート電極である。
このようにライフタイムの短い領域10を、p型ベース領域30に接触するカソード電極33の電極端部を跨ぎ、境界部6を含んで形成することによって、電極端部付近での電流集中を抑制し、逆回復(或いはターンオフ)耐量を向上することが可能である。
また、照射領域であるライフタイムの短い領域である半導体層11は、動作領域の一部であるため、順電圧(オン電圧)の上昇はほとんど無視できる。
なお、上記各例では、半導体基板の対向する面に設けられた電極間でライフタイムの調整を行う手段について述べたが、半導体基板の片面のみに電極が設けられた構造の場合にも、同様な作用効果を得ることができる。
2 p型アノード領域
3 n型カソード層
4 アノード電極
5 カソード電極
6 境界部
10 ライフタイムの短い領域
11 ライフタイムの長い領域(半導体層)
20 P型ウェル領域
21 n型ソース領域
22 n型ドレイン領域
23 酸化膜
24 ソース電極
25 ドレイン電極
30 p型ベース領域
31 n型カソード領域
32 p型アノード層
33 カソード電極
34 アノード電極
35 ゲート電極
Claims (2)
- 半導体基板を構成する第1導電型の半導体層と、
前記第1導電型の半導体層内の表面領域に選択的に形成された第2導電型の半導体層と、
前記第2導電型の半導体層に電気的に接触する電極と、
前記半導体基板よりライフタイムが短い調整領域とを有する半導体装置であって、
前記ライフタイムの短い調整領域は、
前記電極が前記第2導電型の半導体層に接触する部分と、前記電極が前記第2導電型の半導体層に接触しない部分とを有し、前記電極が前記第2導電型の半導体層に接触する領域内の電極部の下方の一部分に、基板表面から基板深さ方向に延在し、前記電極の前記活性領域の終端部に最も近い側であって、前記第2導電型の半導体層に接触する前記電極の接触端部を前記半導体基板内へ投影させた場合の前記電極部の終端部側の端部を跨いだ領域で、かつ、基板深さ方向に位置する前記第1導電型の半導体層と前記第2導電型の半導体層との境界部を含む領域に形成され、
前記ライフタイムの短い調整領域で、前記電極部の終端部に近い側であって前記第2導電型の半導体層に接触する当該電極部の当該接触端部を前記半導体基板内へ投影させた位置から、該終端部とは反対方向における前記ライフタイムの短い調整領域の境界部までの距離をLaとし、ライフタイムの最も短い領域のキャリアの拡散長をLsとして、
La>Ls
として表される関係を満たすことを特徴とする半導体装置。 - 半導体基板を構成する第1導電型の半導体層と、
前記第1導電型の半導体層内の表面領域に選択的に形成された第2導電型の半導体層と、
前記第2導電型の半導体層に電気的に接触する電極と、
前記半導体基板よりライフタイムが短い調整領域とを有する半導体装置であって、
前記ライフタイムの短い調整領域は、
前記電極が前記第2導電型の半導体層に接触する部分と、前記電極が前記第2導電型の半導体層に接触しない部分とを有し、前記電極が前記第2導電型の半導体層に接触する領域内の電極部の下方の一部分に、基板表面から基板深さ方向に延在し、前記電極の前記活性領域の終端部に最も近い側であって、前記第2導電型の半導体層に接触する前記電極の接触端部を前記半導体基板内へ投影させた場合の前記電極部の終端部側の端部を跨いだ領域で、かつ、基板深さ方向に位置する前記第1導電型の半導体層と前記第2導電型の半導体層との境界部を含む領域に形成され、
前記ライフタイムの短い領域で、前記電極部の終端部に近い側であって前記第2導電型の半導体層に接触する当該電極部の当該接触端部を前記半導体基板内へ投影させた位置から、前記第2導電型の半導体層が形成されていない前記第1導電型の半導体層における前記ライフタイムの短い調整領域の境界部までの距離をLbとし、前記ライフタイムの最も長い領域のキャリアの拡散長をLhとすると、
Lb>Lhとして表される関係を満たすことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008147980A JP5003598B2 (ja) | 2008-06-05 | 2008-06-05 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008147980A JP5003598B2 (ja) | 2008-06-05 | 2008-06-05 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31542799A Division JP4653273B2 (ja) | 1999-11-05 | 1999-11-05 | 半導体装置、および、その製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008263217A true JP2008263217A (ja) | 2008-10-30 |
JP5003598B2 JP5003598B2 (ja) | 2012-08-15 |
Family
ID=39985420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008147980A Expired - Lifetime JP5003598B2 (ja) | 2008-06-05 | 2008-06-05 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5003598B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012009811A (ja) * | 2010-05-26 | 2012-01-12 | Mitsubishi Electric Corp | 半導体装置 |
WO2013153668A1 (ja) * | 2012-04-13 | 2013-10-17 | 三菱電機株式会社 | ダイオード |
WO2014148400A1 (ja) * | 2013-03-21 | 2014-09-25 | 富士電機株式会社 | 半導体装置 |
US9202936B2 (en) | 2011-03-09 | 2015-12-01 | Mitsubishi Electric Corporation | Semiconductor device |
JP2018182080A (ja) * | 2017-04-13 | 2018-11-15 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5218180A (en) * | 1975-08-01 | 1977-02-10 | Mitsubishi Electric Corp | Constant voltage diode |
JPH06314801A (ja) * | 1993-03-05 | 1994-11-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH07135214A (ja) * | 1993-11-11 | 1995-05-23 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
JPH08264754A (ja) * | 1995-03-27 | 1996-10-11 | Kansai Electric Power Co Inc:The | サイリスタ |
-
2008
- 2008-06-05 JP JP2008147980A patent/JP5003598B2/ja not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5218180A (en) * | 1975-08-01 | 1977-02-10 | Mitsubishi Electric Corp | Constant voltage diode |
JPH06314801A (ja) * | 1993-03-05 | 1994-11-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH07135214A (ja) * | 1993-11-11 | 1995-05-23 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
JPH08264754A (ja) * | 1995-03-27 | 1996-10-11 | Kansai Electric Power Co Inc:The | サイリスタ |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012009811A (ja) * | 2010-05-26 | 2012-01-12 | Mitsubishi Electric Corp | 半導体装置 |
US9202936B2 (en) | 2011-03-09 | 2015-12-01 | Mitsubishi Electric Corporation | Semiconductor device |
WO2013153668A1 (ja) * | 2012-04-13 | 2013-10-17 | 三菱電機株式会社 | ダイオード |
KR20140135236A (ko) * | 2012-04-13 | 2014-11-25 | 미쓰비시덴키 가부시키가이샤 | 다이오드 |
JP5716865B2 (ja) * | 2012-04-13 | 2015-05-13 | 三菱電機株式会社 | ダイオード |
JPWO2013153668A1 (ja) * | 2012-04-13 | 2015-12-17 | 三菱電機株式会社 | ダイオード |
KR101654223B1 (ko) * | 2012-04-13 | 2016-09-05 | 미쓰비시덴키 가부시키가이샤 | 다이오드 |
US9508870B2 (en) | 2012-04-13 | 2016-11-29 | Mitsubishi Electric Corporation | Diode |
WO2014148400A1 (ja) * | 2013-03-21 | 2014-09-25 | 富士電機株式会社 | 半導体装置 |
US9450110B2 (en) | 2013-03-21 | 2016-09-20 | Fuji Electric Co., Ltd. | Semiconductor device |
JPWO2014148400A1 (ja) * | 2013-03-21 | 2017-02-16 | 富士電機株式会社 | 半導体装置 |
JP2018182080A (ja) * | 2017-04-13 | 2018-11-15 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5003598B2 (ja) | 2012-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5194273B2 (ja) | 半導体装置 | |
JP4653273B2 (ja) | 半導体装置、および、その製造方法 | |
US7470952B2 (en) | Power IGBT with increased robustness | |
CN102163626B (zh) | 具有新的保护环终端设计的功率半导体器件及其生产方法 | |
JP5033335B2 (ja) | 半導体装置およびそれを用いたインバータ装置 | |
CN105122458B (zh) | 半导体装置及其制造方法 | |
JP5783893B2 (ja) | 半導体装置 | |
US9543405B2 (en) | Method of manufacturing a reduced free-charge carrier lifetime semiconductor structure | |
JP2020031155A (ja) | 半導体装置 | |
JP5003598B2 (ja) | 半導体装置 | |
JP6294175B2 (ja) | 半導体装置およびそれを用いた電力変換システム | |
JPWO2014087543A1 (ja) | 半導体装置の製造方法 | |
JP2004247593A (ja) | 半導体装置及びその製造方法 | |
CN113892189A (zh) | 碳化硅半导体装置及碳化硅半导体装置的制造方法 | |
US20110006339A1 (en) | Semiconductor device and method of manufacturing the same | |
TWI601288B (zh) | Semiconductor device | |
JPH06112494A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
US8969959B2 (en) | Semiconductor device and method of manufacturing the same | |
JP7524589B2 (ja) | 半導体装置 | |
JPWO2020129186A1 (ja) | 半導体装置 | |
JP2002016265A (ja) | 高耐圧ダイオード | |
JP2011507301A (ja) | ダイオード | |
JP2004055857A (ja) | 半導体装置及びその製造方法 | |
JP2024080317A (ja) | 半導体装置とその製造方法 | |
JP2006157057A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120424 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120507 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5003598 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |