JP2008262393A - 情報処理システムおよびその制御方法 - Google Patents

Abstract

【課題】情報処理システム全体の消費電力を低減する。
【解決手段】デバイス状態通知部６０は、光ディスク制御ＣＰＵ５０からの通知を受け、デバイスインターフェース部８０の動作状態を通知し、デバイス状態検知部２０は、デバイス状態通知部６０からの通知を検知し、検知結果をホストＣＰＵ１０へ通知する。ホストＣＰＵ１０は、その検知結果（デバイスインターフェース部８０の動作状態）に応じて、ホストインターフェース部４０の動作状態を制御するとともに、ホストインターフェース部４０の動作状態をホスト状態通知部３０へ通知する。ホストインターフェース部４０の動作状態は、ホスト状態通知部３０，ホスト状態検知部７０を経て、光ディスク制御ＣＰＵ５０へ通知される。
【選択図】図１

Description

本発明は、情報処理システムに関し、特に、ＳｅｒｉａｌＡＴＡインターフェースを備えた情報処理装置の電源管理技術に関する。

現在、外部記憶装置のインターフェースとして、廉価なＡＴＡ（AT Attachment）およびＡＴＡＰＩ（AT Attachment Packet Interface）インターフェースが普及している。また、ＡＴＡ／ＡＴＡＰＩインターフェースでは、基本的にはホストコンピュータからの各種コマンドによって外部記憶装置の動作状態を低消費電力モードへ移行させている。この制御はＡＴＡ／ＡＴＡＰＩインターフェースを介して行われるため、インターフェース部分の低消費電力化を図ることは困難であった。

この課題を解決するために、特開２００２−３１８６４６号公報（特許文献１）では、ホストコンピュータとＡＴＡ／ＡＴＡＰＩインターフェースを介して接続された光ディスクドライブとの間でデータの授受が行われない状態が所定時間以上続くときに、光ディスクドライブが自らの判断でスリープモードになることによって、インターフェース部の低消費電力化を実現している（ここで、スリープモードとは、インターフェース部が停止してアクセスできない状態であることを意味する。）。また、スリープモードになると、光ディスクドライブは、インターフェース部を介してコマンドを受信することができるなくなる。そのため、光ディスクドライブを復帰させる際には、ホストコンピュータからのハードウェアリセット信号をインターフェース部を介さずに、直接、状態処理部に供給することによって、光ディスクドライブにおける電力供給を開始している。これにより、インターフェース部への電力供給を停止させた状態で、光ディスクドライブを復帰することを可能にしている。
特開２００２―３１８６４６号公報

しかしながら、特許文献１に開示されている情報処理装置では、光ディスクドライブがスリープモードになった後はインターフェース部が停止しているため、ホストコンピュータは、光ディスクドライブの状態（インターフェース部が停止しているか否か）を認識することができない。また、ホストコンピュータからのハードウェアリセット信号によって、光ディスクドライブは、初期シーケンスからの動作になる。そのため、頻繁に、ハードウェアリセット信号をアサートすると、光ディスクドライブのパフォーマンスが低下してしまい、システム全体のパフォーマンスに影響を与えてしまう。したがって、ホストコンピュータは、ハードウェアリセット信号をアサートするために、光ディスクドライブがどのタイミングでスリープモードになるのかを前もって知っておかないといけない。このように、インターフェース部を停止してしまうとハードウェアリセット信号（光ディスクドライブを復帰させるための信号）をアサートするタイミングを調整することが困難になるため、インターフェース部を容易に停止することができないという課題があった。

さらに、光ディスクドライブがスリープモードになった後に行われる復帰動作は、必ず、ホストコンピュータが主導である。そのため、ホストコンピュータの動作によっては、ハードウェアリセット信号がアサートされないこともあるため、復帰することができないという課題があった。

また、データ転送レートの高速化技術の進展により、現在、パラレル転送方式であるＡＴＡ／ＡＴＡＰＩインターフェースからシリアル転送方式であるＳｅｒｉａｌＡＴＡインターフェースへと技術が移行してきている。ＡＴＡ／ＡＴＡＰＩインターフェースと比較すると、ＳｅｒｉａｌＡＴＡインターフェースでは、信号線が大幅に削減されており、ホストコンピュータからのハードウェアリセット信号の信号線も削除されており、インターフェース部を介さずに復帰させるという方法を使用することが困難になっている。

さらに、ＳｅｒｉａｌＡＴＡインターフェースでは、高速化を実現するために消費電力が大きいアナログ回路を必要とするため、インターフェース部分の低消費電力化を考慮する必要性が従来よりも大きくなってきている。ＳｅｒｉａｌＡＴＡインターフェースでは、ホストコンピュータおよび外部記憶装置の各々を「Ｐａｒｔｉａｌ/Ｓｌｕｍｂｅｒ」という低消費電力モードへ移行させることが可能であるが、消費電力が最も小さいモードである「Ｓｌｕｍｂｅｒ」であってもＳｅｒｉａｌＡＴＡインターフェースの復帰シーケンスのために一部の回路を動作させておく必要があり、完全に停止させることは困難である。

そこで、本発明は、上記問題に鑑み、インターフェースを備えた情報処理装置、特に、ＳｅｒｉａｌＡＴＡインターフェースを備えた情報処理装置について、低消費電力動作に効果的な電源管理技術を提供することを目的とする。

本発明によれば、情報処理システムは、ケーブルを介して互いに接続された第１および第２の情報処理装置を備える情報処理システムであって、上記第１および第２の情報処理装置の各々は、上記ケーブルの両端のうちいずれか一方に接続され、且つ、電力が供給されて駆動する駆動モードと給電が遮断されて停止する停止モードとを切換可能であるインターフェース部と、上記インターフェース部の動作状態を他方の情報処理装置へ通知する状態通知部と、他方の情報処理装置に含まれる上記状態通知部からの通知を受け、その他方の情報処理装置におけるインターフェース部の動作状態を検知する状態検知部と、その情報処理装置におけるインターフェース部を介して他方の情報処理装置との間でデータを送受信し、且つ、上記状態検知部による動作状態の検知結果に応じてその情報処理装置におけるインターフェース部の動作状態を制御するＣＰＵとを含む。

上記情報処理システムでは、第１および第２の情報処理装置の各々において、ＣＰＵは、その情報処理装置のインターフェース部を介さずに他方の情報処理装置の動作状態（インターフェース部の動作状態）を常に把握することができる。そのため、第１および第２の情報処理装置の各々において、インターフェース部を停止することができる。これにより、情報処理システム全体の消費電力を低減することができる。

好ましくは、上記第１および第２の情報処理装置の各々では、上記ＣＰＵは、上記状態検知部によって他方の情報処理装置におけるインターフェース部の動作状態が停止モードであることが検知されると、その情報処理装置におけるインターフェース部を停止モードにする。

上記情報処理システムでは、第１および第２の情報処理装置のいずれか一方が任意のタイミングで停止状態になると、他方の情報処理装置も連動して停止状態になる。これにより、情報処理システム全体の消費電力を低減することができる。

好ましくは、上記第１および第２の情報処理装置の各々では、上記インターフェース部は、上記駆動モードよりも供給される電力量が少ない低消費電力モードをさらに有し、上記ＣＰＵは、上記状態検知部によって他方の情報処理装置におけるインターフェース部の動作状態が低消費電力モードであることが検知された後、所定期間内に駆動モードへの復帰が検知されない場合に、その情報処理装置におけるインターフェース部を停止モードにする。

上記情報処理システムでは、第１および第２の情報処理装置を停止状態にすることができるので、情報処理システム全体の消費電力をさらに低減することができる。

好ましくは、上記第１および第２の情報処理装置のうち少なくとも一方は、上記ケーブルの接続状態を監視する通信状態監視部をさらに備え、その情報処理装置に含まれる上記ＣＰＵは、上記通信状態監視部による監視の結果に応じて、その情報処理装置におけるインターフェース部の動作状態を制御する。

上記情報処理システムでは、ケーブルの接続状態に応じてインターフェース部の動作状態を制御することができ、消費電力を適切に低減することができる。

好ましくは、上記通信状態監視部を含む情報処理装置では、上記ＣＰＵは、上記通信状態監視部によって上記ケーブルが通信遮断状態であることが検知された後、所定期間内に接続状態への復帰が検知されない場合に、その情報処理装置におけるインターフェース部を停止モードにする。

上記情報処理システムでは、ケーブルの接続状態が通信遮断状態であるときにインターフェース部による電力の浪費を防止することができ、消費電力をさらに低減することができる。

好ましくは、上記第１および第２の情報処理装置の各々では、上記状態通知部は、停止モードから駆動モードへの復帰を指示する復帰要求を通知し、上記ＣＰＵは、上記状態通知部によって他方の情報処理装置における上記状態通知部からの復帰要求が検知されると、その情報処理装置におけるインターフェース部を駆動モードにする。

上記情報処理システムでは、第１および第２の情報処理装置の各々においてＣＰＵは、インターフェース部が停止していても接続先の装置の動作状態を把握することができるので、接続先の装置の動作状態に応じて復帰要求を適切に通知することができ、第１および第２の情報処理装置の間で通信を再開させることができる。また、第１および第２の情報処理装置のいずれからも復帰動作を開始することができる。

また、本発明によれば、情報処理システムの制御方法は、電力が供給されて駆動する駆動モードと給電が遮断されて停止する停止モードとを切換可能であるインターフェース部を有する第１および第２の情報処理装置を備え、且つ、その第１および第２の情報処理装置の各々のインターフェース部がケーブルを介して互いに接続されている情報処理システムを制御する方法であって、上記第１の情報処理装置のインターフェース部を駆動モードから停止モードに移行させるステップ（ａ）と、上記ステップ（ａ）によって上記第１の情報処理装置のインターフェース部が停止モードになったことを上記第２の情報処理装置へ通知するステップ（ｂ）と、上記ステップ（ｂ）による通知に応答して、上記第２の情報処理装置のインターフェース部を駆動モードから停止モードに移行させるステップ（ｃ）とを備える。

上記情報処理システムの制御方法では、第１の情報処理装置においてインターフェース部が停止モードへ移行するのに連動して第２の情報処理装置のインターフェース部を停止モードへ移行させることができる。これにより、情報処理システム全体の消費電力を低減することができる。

さらに、本発明によれば、情報処理システムの制御方法は、電力が供給されて駆動する駆動モードと給電が遮断されて停止する停止モードとを切換可能であるインターフェース部を有する第１および第２の情報処理装置を備え、且つ、上記第１および第２の情報処理装置の各々のインターフェース部がケーブルを介して互いに接続されている情報処理システムを制御する方法であって、上記第１の情報処理装置から上記第２の情報処理装置へ復帰要求を通知するステップ（ａ）と、上記ステップ（ａ）による復帰要求に応答して、上記第２の情報処理装置のインターフェース部の動作状態を停止モードから駆動モードへ復帰させるステップ（ｂ）と、上記ステップ（ｂ）によって上記第２の情報処理装置のインターフェース部が駆動モードに復帰したことを上記第１の情報処理装置へ通知するステップ（ｃ）と、上記ステップ（ｃ）による通知に応答して、上記第１の情報処理装置のインターフェース部を停止モードから駆動モードへ復帰させるステップ（ｄ）とを備える。

上記情報処理システムの制御方法では、インターフェース部が停止していても復帰要求を適切に通知することができ、第１および第２の情報処理装置の間で通信を再開させることができる。

以上のように、本発明によると、ケーブルを介して接続される第１および第２の情報処理装置の間で低消費電力化のための効率的な制御を実現することができる。

以下、本発明を実施するための形態について、図面を参照しながら説明する。

（実施形態１）
＜構成＞
図１は、本発明の実施形態１による情報処理システムの構成を示す。この情報処理システムでは、ホストコンピュータ１と外部記憶装置２とがインターフェースケーブル１００を介して互いに接続されている。ホストコンピュータ１は、ホストＣＰＵ１０と、デバイス状態検知部２０と、ホスト状態通知部３０と、ホストインターフェース部４０と、アプリケーション（アプリ）２００と、ＲＡＭ３００と、ＲＯＭ４００とを備える。外部記憶装置２は、光ディスク制御ＣＰＵ５０と、デバイス状態通知部６０と、ホスト状態検知部７０と、デバイスインターフェース部８０と、ＲＡＭ５００と、ＲＯＭ６００と、光ディスク制御部７００とを備える。

〔ホストコンピュータの構成〕
ホストＣＰＵ１０は、図示されていない各種Ｉ／Ｏデバイスの制御，アプリケーション２００からのコマンド処理等に応答した動作，ＲＯＭ４００に記憶されたプログラムの実行，およびホストインターフェース部４０を介した外部記憶装置２とのデータ送受信等を行う。また、ホストＣＰＵ１０は、デバイス状態検知部２０の検知結果を受けて、ホストインターフェース部４０の動作状態を制御する。さらに、ホストＣＰＵ１０は、ホストインターフェース部４０の動作状態をホスト状態通知部３０へ通知する。アプリケーション２００は、ＲＡＭ３００にアクセスし、プログラムを実行する。

デバイス状態検知部２０は、外部記憶装置２のデバイス状態通知部６０からの制御信号を受けてデバイスインターフェース部８０の動作状態を検知し、検知の結果をホストＣＰＵ１０に通知する。

ホスト状態通知部３０は、ホストＣＰＵ１０からの通知を受け、ホストインターフェース部４０の動作状態を示す制御信号を外部記憶装置２に出力する。

なお、図中において、デバイス状態通知部６０からデバイス状態検知部２０への制御信号を伝送する信号線およびホスト状態通知部３０からホスト状態検知部７０への制御信号を伝送する信号線は、インターフェースケーブル１００と分離して記載されているが、インターフェースケーブル１００内に含まれていても良い。

ホストインターフェース部４０は、例えば、ＳｅｒｉａｌＡＴＡ規格に準拠するインターフェースであり、電力が供給されて駆動する駆動モードと、駆動モードよりも電力の供給量が少ない低消費電力モードと、給電が遮断されて停止する完全停止モードとを有する。

〔外部記憶装置の構成〕
光ディスク制御ＣＰＵ５０は、デバイスインターフェース部８０を介して受け取ったコマンドを解釈すると同時に、光ディスク制御部７００を介して光ディスク８００へのデータ書き込みまたはデータ読み出しを行う。また、光ディスク制御ＣＰＵ５０は、ホスト状態検知部７０の検知結果に応じて、デバイスインターフェース部８０の動作状態を制御する。さらに、光ディスク制御ＣＰＵ５０は、デバイスインターフェース部８０の動作状態をデバイス状態通知部６０に通知する。

デバイス状態通知部６０は、光ディスク制御ＣＰＵ５０からの通知を受け、デバイスインターフェース部８０の動作状態を示す制御信号をホストコンピュータ１に出力する。

ホスト状態検知部７０は、ホストコンピュータ１のホスト状態通知部３０からの制御信号を受けてホストインターフェース部４０の動作状態を検知し、検知の結果を光ディスク制御ＣＰＵ５０に通知する。

デバイスインターフェース部８０は、例えば、ＳｅｒｉａｌＡＴＡ規格に準拠するインターフェースであり、電力が供給されて駆動する駆動モードと、駆動モードよりも電力の供給量が少ない低消費電力モードと、給電が遮断されて停止する完全停止モードとを有する。

＜動作＞
次に、図１に示した情報処理システムによる動作について説明する。このシステムでは、外部記憶装置２におけるデバイスインターフェース部８０の停止に応答してホストコンピュータ１のホストインターフェース部４０を完全停止モードにする処理（デバイス−ホスト停止処理）と、ホストコンピュータ１におけるホストインターフェース部４０の停止に応答して外部記憶装置２のデバイスインターフェース部８０を完全停止モードにする処理（ホスト−デバイス停止処理）と、ホストコンピュータ１および外部記憶装置２の各々においてインターフェース部の動作状態を低消費電力モードから完全停止モードへ移行させる処理（完全停止処理）と、ホストコンピュータ１および外部記憶装置２の各々におけるインターフェース部を完全停止モードから駆動モードに復帰させる処理（復帰処理）とが実行される。

＜デバイス−ホスト停止処理＞
最初に、デバイス−ホスト停止処理について説明する。外部記憶装置２を完全停止状態にする条件（すなわち、デバイスインターフェース部８０を完全停止モードにする条件）としては、例えば、光ディスク制御部７００が光ディスク８００にアクセスできない状態や、外部記憶装置２に光ディスク８００が装着されていない場合が考えられる。なお、外部記憶装置２が完全停止状態になる条件にこれに限らないため、それ以外の条件においても本発明が有効であることは明白である。

まず、外部記憶装置２において、光ディスク制御ＣＰＵ５０は、デバイスインターフェース部８０に対して停止要求を出力する。デバイスインターフェース部８０は、光ディスク制御ＣＰＵ５０からの停止要求に応答し、「駆動モード」から「完全停止モード」に移行する。これにより、デバイスインターフェース部８０は、インターフェース機能を完全停止する。

次に、光ディスク制御ＣＰＵ５０は、デバイスインターフェース部８０の停止を確認した後、デバイスインターフェース部８０の動作状態をデバイス状態通知部６０へ通知する。デバイス状態通知部６０は、デバイスインターフェース部８０がホストコンピュータ１にアクセスできない状態であること（すなわち、デバイスインターフェース部８０が「完全停止モード」であること）を示す制御信号をホストコンピュータ１のデバイス状態検知部２０へ出力する。

次に、ホストコンピュータ１において、デバイス状態検知部２０は、外部記憶装置２のデバイス状態通知部６０からの制御信号を受け、デバイスインターフェース部８０が「完全停止モード」であることを検知し、ホストＣＰＵ１０へ通知する。

ホストＣＰＵ１０は、デバイス状態検知部２０からの通知を受け、デバイスインターフェース部８０へのアクセスができなくなっていること（すなわち、デバイスインターフェース部８０が「完全停止モード」であること）を認識し、ホストインターフェース部４０へのアクセスを停止する。ここで、ホストインターフェース部４０を停止させる場合は、ホストＣＰＵ１０は、ホストインターフェース部４０に対して停止要求を行い、ホストインターフェース部４０を完全停止モードにする。これにより、ホストインターフェース部４０は、インターフェース機能を完全停止する。

次に、ホストＣＰＵ１０は、ホストインターフェース部４０の停止を確認した後、ホストインターフェース部４０の動作状態をホスト状態通知部３０へ通知する。ホスト状態通知部３０は、ホストインターフェース部４０が停止していてアクセス不能であること（すなわち、ホストインターフェース部４０が「完全停止モード」であること）を示す制御信号を外部記憶装置２のホスト状態検知部７０へ出力する。

なお、デバイスインターフェース部８０が「完全停止モード」であることがデバイス状態検知部２０によって通知された場合、ホストＣＰＵ１０が、ホストインターフェース部４０を停止させずに、アプリケーション２００からのアクセス要求に対して、外部記憶装置２へのアクセスができないことを示すステータスをアプリケーション２００へ返信するようにしても良い。

このように、デバイスインターフェース部８０の停止に応答して、ホストインターフェース部４０を停止させることができ、消費電力を削減することができる。具体的には、外部記憶装置２においてデータアクセスする準備が完了していないときや、外部記憶装置２に光ディスク８００等の媒体が挿入されていないときに、消費電力を削減することができる。

＜ホスト−デバイス停止処理＞
次に、ホスト−デバイス停止処理について説明する。ホストコンピュータ１を完全停止状態にする条件（すなわち、ホストインターフェース部４０を完全停止モードにする条件）としては、例えば、外部記憶装置２にアクセスする必要がない場合が考えられる。これは、ホストＣＰＵ１０に制御されているアプリケーション２００に関係する。アプリケーション２００は、複数のモジュールから構成されており、外部記憶装置２にアクセスして動作するものもあれば、アクセスしないで動作するものもある。したがって、外部記憶装置２にアクセスするアプリケーション２００が動作していない場合に外部記憶装置２を完全停止状態にすることは低消費電力化に有効である。

まず、ホストコンピュータ１において、ホストＣＰＵ１０は、ホストインターフェース部４０に対して停止要求を行う。ホストインターフェース部４０は、ホストＣＰＵ１０からの停止要求に応答し、完全停止モードになる。

次に、ホストＣＰＵ１０は、ホストインターフェース部４０の停止を確認した後、ホストインターフェース部４０の動作状態をホスト状態通知部３０に通知する。ホスト状態通知部３０は、ホストインターフェース部４０が外部記憶装置２にアクセスできない状態であること（すなわち、ホストインターフェース部４０が「完全停止モード」であること）を示す制御信号を外部記憶装置２のホスト状態検知部７０へ出力する。

次に、外部記憶装置２において、ホスト状態検知部７０は、ホストコンピュータ１のホスト状態通知部３０からの制御信号を受け、ホストインターフェース部４０が「完全停止モード」であることを検知し、光ディスク制御ＣＰＵ５０へ通知する。

以降、デバイス−ホスト停止処理と同様に、光ディスク制御ＣＰＵ５０の制御によってデバイスインターフェース部８０が「完全停止モード」へ移行するとともに、デバイスインターフェース部８０が「完全停止モード」であることを示す制御信号がデバイス状態通知部６０からホストコンピュータ１のデバイス状態検知部２０へ出力される。

このように、ホストインターフェース部４０の停止に応答して、デバイスインターフェース部８０を停止させることができ、消費電力を削減することができる。

＜完全停止処理＞
次に、完全停止処理について説明する。ＳｅｒｉａｌＡＴＡ規格には、インターフェースを低消費電力モードにする機能が盛り込まれている。しかし、低消費電力モード中であってもホストコンピュータ１と外部記憶装置２との間でアクセスが行われるため、ホストコンピュータ１および外部記憶装置２の双方を完全に停止させることはできない。そのため、さらなる低消費電力化の技術が求められている。ＳｅｒｉａｌＡＴＡ規格では、インターフェースケーブル１００を介して特定のパターンを相互に通信することにより低消費電力モードへの移行が可能である。

まず、ホストコンピュータ１および外部記憶装置２が低消費電力状態になると（すなわち、ホストインターフェース部４０およびデバイスインターフェース部８０が「低消費電力モード」になると）、ホストコンピュータ１では、ホストＣＰＵ１０は、ホストインターフェース部４０が「低消費電力モード」であることをホスト状態検知部３０へ通知する。一方、外部記憶装置２では、ホスト状態検知部７０は、ホスト状態通知部３０からの制御信号を受けて、ホストインターフェース部４０が「低消費電力モード」であることを検知する。光ディスク制御ＣＰＵ５０は、この検知結果を受けた後、予め定められた任意の期間中に復帰動作が検知されない場合（予め定められた任意の期間中にホスト状態検知部７０によって「ホストインターフェース部４０が駆動モードである」ことが検知されない場合）、デバイスインターフェース部８０に対して停止要求を行う。デバイスインターフェース部８０は、光ディスク制御ＣＰＵ５０からの停止要求に応答して、完全停止モードに移行する。

次に、デバイス−ホスト停止処理と同様に、デバイスインターフェース部８０の動作状態が光ディスク制御ＣＰＵ５０からデバイス状態通知部６０に通知され、デバイスインターフェース部８０が「完全停止モード」であることを示す制御信号がデバイス状態通知部６０からホストコンピュータ１へ通知される。

このようにして、ホストインターフェース部４０およびデバイスインターフェース部８０の双方を低消費電力モードから完全停止モードへ移行させることができ、消費電力をさらに低減することができる。

なお、デバイスインターフェース部８０よりも先にホストインターフェース部４０を停止させても良い。この場合、ホストＣＰＵ１０は、デバイス状態検知部２０によって「デバイスインターフェース部８０が低消費電力モードである」ことが検知された後、予め定められた任意の期間内に復帰動作が検知されない場合、ホストインターフェース部４０に対して停止要求を行う。以降の処理は、ホスト−デバイス停止処理と同様である。

＜復帰動作＞
次に、図２を参照しつつ、復帰処理について説明する。

まず、ホストコンピュータ１において、ホストＣＰＵ１０は、アプリケーション２００から外部記憶装置２へのアクセス要求を確認する（ＳＴ１０１）。

次に、ホストＣＰＵ１０は、外部記憶装置２へのアクセスの可否を確認するために、ホスト状態検知部７０の検知結果を確認する（ＳＴ１０２）。

外部記憶装置２のデバイスインターフェース部８０がホストコンピュータ１にアクセスできる状態である場合（すなわち、デバイスインターフェース部８０の動作状態が「駆動モード」である場合）、ホストＣＰＵ１０は、ホストインターフェース部４０を「完全停止モード」から「駆動モード」に移行させ、駆動モードになったホストインターフェース部４０を介してデバイスインターフェース部８０へのアクセスを開始する（ＳＴ１０３）。

一方、デバイスインターフェース部８０が外部記憶装置２がアクセスできない状態である場合（すなわち、デバイスインターフェース部８０の動作状態が「完全停止モード」である場合）、ホストＣＰＵ１０は、デバイスインターフェース部８０の復帰要求をホスト状態通知部３０へ通知する。ホスト状態通知部３０は、その復帰要求を示す制御信号を外部記憶装置２のホスト状態検知部７０へ出力する（ＳＴ１０４）。

次に、外部記憶装置２において、ホスト状態検知部７０は、ホストコンピュータ１のホスト状態通知部３０からの制御信号を受け、ホストＣＰＵ１０からの復帰要求を光ディスク制御ＣＰＵ５０へ通知する。光ディスク制御ＣＰＵ５０は、その復帰要求を確認すると、デバイスインターフェース部８０を「完全停止モード」から「駆動モード」へ移行させる（ＳＴ１０５）。

一方、ホストコンピュータ１では、ホストＣＰＵ１０は、デバイス状態検知部２０による検知結果を受け、デバイスインターフェース部８０の動作状態が「駆動モード」に復帰したか否かを確認している（ＳＴ１０６）。

デバイスインターフェース部８０が「駆動モード」になってアクセスできる状態になると、ホストＣＰＵ１０は、ホストインターフェース部４０を「完全停止モード」から「駆動モード」へ移行させ、駆動モードになったホストインターフェース部４０を介してデバイスインターフェース部８０へのアクセスを開始する（ＳＴ１０７）。

このようにして、ホストコンピュータ１および外部記憶装置２の各々において、完全停止モードであるインターフェース部を駆動モードに復帰させて、通信を再開することができる。

なお、上記説明では、ホストコンピュータ１から復帰動作を開始しているが、外部記憶装置２から復帰動作を開始することも可能である。この場合、光ディスク制御ＣＰＵ５０は、ホスト状態検知部７０の検知結果に応じて、デバイスインターフェース部８０の復帰、もしくは、デバイス状態通知部６０への復帰要求の通知を行った後にホスト状態検知部の検知結果に応じてデバイスインターフェース部８０の復帰を行うように構成すれば良い。また、ホストコンピュータ１では、ホストＣＰＵ１０がその復帰要求に応答してホストインターフェース部４０を復帰させるように構成すれば良い。

＜効果＞
以上のように、ホストコンピュータおよび外部記憶装置の各々は、自己のインターフェース部を介さずに、接続先の情報処理装置におけるインターフェース部の動作状態を常に把握することができる。そのため、ホストコンピュータおよび外部記憶装置の各々において、インターフェース部を停止することができる。これにより、情報処理システム全体の消費電力を低減することができる。

また、ホストコンピュータおよび外部記憶装置の一方が完全停止状態に移行したとき、その移行に連動して他方の動作状態も完全停止状態になる。これにより、情報処理システム全体の消費電力をさらに低減することができる。

また、インターフェース部が低消費電力モードへの移行ができるもの（例えば、ＳｅｒｉａｌＡＴＡインターフェース）である場合、低消費電力モードから完全停止モードへ移行させることができ、さらなる低消費電力化を実現することが可能である。

さらに、ホストコンピュータおよび外部記憶装置の各々は、自己のインターフェース部が停止していても接続先の装置の動作状態を把握することができるので、接続先の装置の動作状態に応じて復帰要求を適切に通知することができる。また、ホストコンピュータおよび外部記憶装置のいずれからも復帰動作を開始することができる。

このように、インターフェースケーブルを介して接続されるホストコンピュータと外部記憶装置との間で低消費電力化のための効率的な制御を実現することができる。

なお、ホストコンピュータおよび外部記憶装置のいずれか一方だけであっても、低消費電力化を実現することができる。また、ホストコンピュータおよび外部記憶装置の両方を備えるシステムにおいては、より強力な低消費電力化を実現することができる。

また、本実施形態では、ホストコンピュータおよび外部記憶装置の各々がＳｅｒｉａｌＡＴＡインターフェースを備えるものとして説明したが、それに限定されるものではなく、これと同等の他のインターフェースについても同様の効果を奏することが可能である。また、ホストコンピュータ，外部記憶装置に限らず、インターフェース部を備える情報処理装置であれば、同様の効果を奏することは言うまでもない。

（実施形態２）
＜構成＞
図３は、本発明の実施形態２による情報処理システムの構成を示す。この情報処理システムでは、ホストコンピュータ１および外部記憶装置２の各々は、インターフェースケーブル１００の接続状態を検知することによって完全停止状態に移行する。ホストコンピュータ１は、図１に示した構成に加えて、ホスト通信状態監視部９０ａをさらに備え、外部記憶装置２は、図１に示した構成に加えて、デバイス通信状態監視部９０ｂをさらに備える。

ホスト通信状態監視部９０ａは、ホストインターフェース部４０を介して、インターフェースケーブル１００が電気的に接続されているか否かを監視し、監視の結果をホストＣＰＵ１０へ通知する。デバイス通信状態監視部９０ｂは、デバイスインターフェース部８０を介して、インターフェースケーブル１００が電気的に接続されているか否かを監視し、監視の結果を光ディスク制御ＣＰＵ５０へ通知する。

＜動作＞
次に、図３に示した情報処理システムによる動作について説明する。ここでは、インターフェースケーブル１００の接続状態に応じて外部記憶装置２を完全停止状態に移行させる場合について説明する。

まず、デバイス通信状態監視部９０ｂは、デバイスインターフェース部８０を介して、インターフェースケーブル１００の接続状態が通信遮断状態であることを検知すると、その旨を光ディスク制御ＣＰＵ５０へ通知する。光ディスク制御ＣＰＵ５０は、デバイス通信状態監視部９０ｂからの通知を受け、インターフェースケーブル１００が通信遮断状態になっていることを認識する。

次に、光ディスク制御ＣＰＵ５０は、「インターフェースケーブル１００が通信遮断状態である」ことがデバイス通信状態監視部９０ｂによって検知された後、予め定められた任意の期間内に「インターフェースケーブル１００が接続状態に復帰した」ことがデバイス通信状態監視部９０ｂによって検知されない場合、デバイスインターフェース部８０に対して停止要求を行う。これにより、デバイスインターフェース部８０は、完全停止モードになる。

次に、光ディスク制御ＣＰＵ５０は、デバイスインターフェース部８０が完全停止モードになったことを確認した後、デバイスインターフェース部８０が「完全停止モード」であることをデバイス状態通知部６０へ通知する。デバイス状態通知部６０は、デバイスインターフェース部８０が「完全停止モード」であることを示す制御信号をホストコンピュータ１のデバイス状態検知部２０へ出力する。以降は、実施形態１における処理と同様の処理が実行される。

なお、ホストコンピュータ１においても、同様の処理が行われる。すなわち、ホスト通信状態監視部９０ａは、ホストインターフェース部４０を介して、インターフェースケーブル１００の接続状態を監視し、ホストＣＰＵ１０は、インターフェースケーブル１００が通信遮断状態である」ことがホスト通信状態監視部９０ａによって検知された後、予め定められた任意の期間内に「インターフェースケーブル１００が接続状態に復帰した」ことがホスト通信状態監視部９０ａによって検知されない場合、ホストインターフェース部４０を「完全停止モード」にする。

＜効果＞
以上のように、ホストコンピュータおよび外部記憶装置の各々において、ケーブルの接続状態に応じてインターフェース部の動作状態を制御することができる。これにより、ケーブルの接続状態が通信遮断状態であるときにインターフェース部による電力の浪費を防止することができ、消費電力をさらに低減することができる。

なお、図３では、ホストコンピュータ１および外部記憶装置２は、それぞれ、ホスト通信状態監視部９０ａおよびデバイス通信状態監視部９０ｂを有しているが、少なくともいずれか一方があれば電力の浪費を防止することができる。

本発明に係る情報処理システムでは、情報処理装置が接続先の動作状態に応じて消費電力を低減することができるため、記録メディアの交換可能な光ディスク装置，テープドライブ，リムーバブルディスク，メモリカード等への適用が有用である。また、所定のアプリケーションのアクセス可否に応じて消費電力を低減することができるため、ホストコンピュータ等への適用にも有用である。

本発明の実施形態１による情報処理システムの構成を示すブロック図。 図１に示した情報処理システムによる復帰動作について説明するためのフローチャート。 本発明の実施形態２による情報処理システムの構成を示すブロック図。

符号の説明

１００ ケーブル
２００ アプリケーション
３００ ＲＡＭ（ホストコンピュータ）
４００ ＲＯＭ（ホストコンピュータ）
５００ ＲＡＭ（外部記憶装置）
６００ ＲＯＭ（外部記憶装置）
７００ 光ディスク制御部
８００ 光ディスク
１０ ホストＣＰＵ
２０ デバイス状態検知部
３０ ホスト状態通知部
４０ ホストインターフェース部
５０ 光ディスク制御ＣＰＵ
６０ デバイス状態通知部
７０ ホスト状態通知部
８０ デバイスインターフェース部
９０ａ ホスト通信状態監視部
９０ｂ デバイス通信状態監視部

Claims (8)

1. ケーブルを介して互いに接続された第１および第２の情報処理装置を備える情報処理システムであって、
   前記第１および第２の情報処理装置の各々は、
   前記ケーブルの両端のうちいずれか一方に接続され、且つ、電力が供給されて駆動する駆動モードと給電が遮断されて停止する停止モードとを切換可能であるインターフェース部と、
   前記インターフェース部の動作状態を他方の情報処理装置へ通知する状態通知部と、
   他方の情報処理装置に含まれる前記状態通知部からの通知を受け、当該他方の情報処理装置におけるインターフェース部の動作状態を検知する状態検知部と、
   当該情報処理装置におけるインターフェース部を介して他方の情報処理装置との間でデータを送受信し、且つ、前記状態検知部による動作状態の検知結果に応じて当該情報処理装置におけるインターフェース部の動作状態を制御するＣＰＵとを含む
   ことを特徴とする情報処理システム。
2. 請求項１において、
   前記第１および第２の情報処理装置の各々では、
   前記ＣＰＵは、前記状態検知部によって他方の情報処理装置におけるインターフェース部の動作状態が停止モードであることが検知されると、当該情報処理装置におけるインターフェース部を停止モードにする
   ことを特徴とする情報処理システム。
3. 請求項１において、
   前記第１および第２の情報処理装置の各々では、
   前記インターフェース部は、前記駆動モードよりも供給される電力量が少ない低消費電力モードをさらに有し、
   前記ＣＰＵは、前記状態検知部によって他方の情報処理装置におけるインターフェース部の動作状態が低消費電力モードであることが検知された後、所定期間内に駆動モードへの復帰が検知されない場合に、当該情報処理装置におけるインターフェース部を停止モードにする
   ことを特徴とする情報処理システム。
4. 請求項１において、
   前記第１および第２の情報処理装置のうち少なくとも一方は、
   前記ケーブルの接続状態を監視する通信状態監視部をさらに備え、
   当該情報処理装置に含まれる前記ＣＰＵは、さらに、前記通信状態監視部による監視の結果に応じて、当該情報処理装置におけるインターフェース部の動作状態を制御する
   ことを特徴とする情報処理システム。
5. 請求項４において、
   前記通信状態監視部を含む情報処理装置では、
   前記ＣＰＵは、前記通信状態監視部によって前記ケーブルが通信遮断状態であることが検知された後、所定時間内に接続状態への復帰が検知されない場合に、当該情報処理装置におけるインターフェース部を停止モードにする
   ことを特徴とする情報処理システム。
6. 請求項１において、
   前記第１および第２の情報処理装置の各々では、
   前記状態通知部は、停止モードから駆動モードへの復帰を指示する復帰要求を通知し、
   前記ＣＰＵは、前記状態通知部によって他方の情報処理装置における前記状態通知部からの復帰要求が検知されると、当該情報処理装置におけるインターフェース部を駆動モードにする
   ことを特徴とする情報処理システム。
7. 電力が供給されて駆動する駆動モードと給電が遮断されて停止する停止モードとを切換可能であるインターフェース部を有する第１および第２の情報処理装置を備え、且つ、当該第１および第２の情報処理装置の各々のインターフェース部がケーブルを介して互いに接続されている情報処理システムを制御する方法であって、
   前記第１の情報処理装置のインターフェース部を駆動モードから停止モードに移行させるステップ（ａ）と、
   前記ステップ（ａ）によって前記第１の情報処理装置のインターフェース部が停止モードになったことを前記第２の情報処理装置へ通知するステップ（ｂ）と、
   前記ステップ（ｂ）による通知に応答して、前記第２の情報処理装置のインターフェース部を駆動モードから停止モードに移行させるステップ（ｃ）とを備える
   ことを特徴とする情報処理システムの制御方法。
8. 電力が供給されて駆動する駆動モードと給電が遮断されて停止する停止モードとを切換可能であるインターフェース部を有する第１および第２の情報処理装置を備え、且つ、前記第１および第２の情報処理装置の各々のインターフェース部がケーブルを介して互いに接続されている情報処理システムを制御する方法であって、
   前記第１の情報処理装置から前記第２の情報処理装置へ復帰要求を通知するステップ（ａ）と、
   前記ステップ（ａ）による復帰要求に応答して、前記第２の情報処理装置のインターフェース部の動作状態を停止モードから駆動モードへ復帰させるステップ（ｂ）と、
   前記ステップ（ｂ）によって前記第２の情報処理装置のインターフェース部が駆動モードに復帰したことを前記第１の情報処理装置へ通知するステップ（ｃ）と、
   前記ステップ（ｃ）による通知に応答して、前記第１の情報処理装置のインターフェース部を停止モードから駆動モードへ復帰させるステップ（ｄ）とを備える
   ことを特徴とする情報処理システムの制御方法。

Images