[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2008244325A - プリント配線基板およびボールグリッドアレイパッケージ - Google Patents

プリント配線基板およびボールグリッドアレイパッケージ Download PDF

Info

Publication number
JP2008244325A
JP2008244325A JP2007085540A JP2007085540A JP2008244325A JP 2008244325 A JP2008244325 A JP 2008244325A JP 2007085540 A JP2007085540 A JP 2007085540A JP 2007085540 A JP2007085540 A JP 2007085540A JP 2008244325 A JP2008244325 A JP 2008244325A
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
porous ptfe
layer
stress relaxation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007085540A
Other languages
English (en)
Inventor
Kazuhiko Ohashi
和彦 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Gore Tex Inc
Original Assignee
Japan Gore Tex Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Gore Tex Inc filed Critical Japan Gore Tex Inc
Priority to JP2007085540A priority Critical patent/JP2008244325A/ja
Publication of JP2008244325A publication Critical patent/JP2008244325A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】インターポーザーとして利用され、大幅な温度変化の下でも安定した応力緩和作用と弾性率を示すプリント配線基板およびこのプリント配線基板を使用したボールグリッドアレイパッケージを提供する。
【解決手段】プリント配線基板１は、ボールグリッドアレイパッケージのインターポーザーとして用いられるものであり、リジッド絶縁層８および多孔質ＰＴＦＥシート９からなる３層以上の多層シート構造を有し、多孔質ＰＴＦＥシート９は内層に配置されている。
【選択図】図３

Description

本発明は、プリント配線基板、および当該プリント配線基板をインターポーザーとして有するボールグリッドアレイパッケージに関するものである。
従来より使用されているプリント配線基板は、ガラスクロス、紙、アラミド不織布、ＬＣＰ不織布等に熱硬化性樹脂が含浸されてなるプリプレグを所望枚数積層し、最外層の少なくとも片面に銅箔等の金属箔を積層するものである。そして、このプリント配線基板をＩＣパッケージ用配線板（以下、「インターポーザー」という）として用いてＩＣパッケージを構成する場合、マザーボードとの接続態様としては、図１の様に半田ボールを介するものがある。
接続端子として半田ボールを使用するＩＣパッケージはボールグリッドアレイパッケージと呼ばれ、通常、頭文字を取ってＢＧＡパッケージと称される。このＢＧＡパッケージの利点は、接続端子の高密度化が容易に図られることである。即ち、従来のリードフレームを使用していたＩＣパッケージでは、周辺からのみしか接続端子を得ることができない。それに対してＢＧＡパッケージでは、パッケージの裏面全体を利用して接続端子を得ることができる。
しかし、従来のプリント配線基板をインターポーザーとして使用したＢＧＡパッケージでは、熱衝撃により半田ボールが破壊されるという問題がある。その理由としては、シリコン素材で作られているＩＣチップの熱膨張係数が約３ｐｐｍ／℃であるのに対して、マザーボードの熱膨張係数が約２０ｐｐｍ／℃であり、両者が大きく異なることが挙げられる。
つまりＩＣパッケージは、寒冷地での使用や加速信頼性を考慮して一般的には−５０℃での耐性が求められる一方で、製造時には半田付けなどによる熱履歴を受ける。ＩＣパッケージがこの様な温度変化を受けると、ＩＣチップとマザーボード間の熱膨張係数の違いに由来する応力が点接触に近い半田ボール部に集中して破壊が起こる。
上述した半田ボール部の破壊を抑制するための方法としては、従来、主に以下のものが採用されてきた。
１つは、半田ボール部に耐熱樹脂を埋め込む図２に示すような方法である。通常では、半田ボールの接続部分、即ち点接触部にのみ応力は加わるが、耐熱樹脂を半田ボール部に埋め込むと応力は耐熱樹脂の埋め込み部に均等に加わる為に半田ボール部が保護される。この方法はアンダーフィルと呼ばれており、半田ボール部の保護に関して非常に有効な方法である。
もう１つは、ＩＣチップ３とプリント配線基板１との間の接着層２に（図１を参照）、応力を緩和するためのフィルム等を挿入する方法である。例えば特許文献１には、多孔質フッ素樹脂層の両面に接着性樹脂層が形成されているＩＣチップ接着用シートが開示されている。
特開平１０−２２３２５号公報
上述した様に、ＢＧＡパッケージにおける半田ボールの破壊を抑制するための技術は従来検討されていたが、十分に満足できるものではなかった。
例えば上述したアンダーフィルでは、いったん耐熱樹脂を埋め込むとＩＣパッケージに故障が生じた場合でも取り外しができないため、マザーボードごと交換する必要があり非常に不経済であるという問題がある。即ち、アンダーフィルで用いられる樹脂としては熱硬化性樹脂が通常用いられるが、この熱硬化性樹脂は、熱可塑性樹脂と異なり一度硬化すると再び軟化させることはできない。また、熱硬化性樹脂を硬化させるには、例えば１５０℃という高温を有することから各部品には耐熱性も要求されることになり、さらに硬化に時間を要することから生産効率に劣るという問題もある。
また、接着層に応力を緩和するためのフィルムを挿入する技術では、従来のＢＧＡパッケージの製造装置が適用できないという問題がある。即ち、ＩＣチップとプリント配線基板とを単に接着するのであれば、何れかの表面に接着剤を塗布して圧着すればよい。しかし応力緩和用のフィルムを挿入する場合、そのための装置が新たに必要となる。
さらに近年、ＩＣチップが処理すべき情報量の増大によりＩＣパッケージの大型化も求められる場合がある。その結果、ＩＣチップとマザーボード間の熱膨張係数の違いにより半田ボール部へ付与される応力は非常に大きくなっている。また、特に近年では環境問題から鉛フリーの半田が用いられるが、かかる鉛フリー半田に要する温度は２４０〜２８０℃程度と極めて高温である。その結果、製造時における半田ボール部への応力はさらに大きくなる。
よって、ＢＧＡパッケージにおける半田ボールへの応力をより一層緩和する技術が強く求められている。また、上述した様な温度変化の下でも安定した弾性率を維持することも、当該応力を緩和するための材料に求められる。
そこで本発明が解決すべき課題は、ＢＧＡパッケージのインターポーザーとして利用されるものであり、大幅な温度変化の下でも安定した応力緩和作用と弾性率を示すプリント配線基板を提供することにある。また、本発明では、大幅な温度変化の下でも安定的に使用できるＢＧＡパッケージを提供することも目的とする。
本発明者らは、上記課題を解決すべく、先ず、応力緩和層をプリント配線基板の内部に設けることを考えた。その上で、当該応力緩和層を構成する材料につき種々検討したところ、多孔質ＰＴＦＥシートが大幅な温度変化の下でも安定した応力緩和作用と弾性率を示すことを見出して、本発明を完成した。
本発明のプリント配線基板は、ＢＧＡパッケージのインターポーザーとして用いられるものであり；リジッド絶縁層および多孔質ＰＴＦＥシートからなる３層以上の多層シート構造を有し；当該多孔質ＰＴＦＥシートが内層に配置されていることを特徴とする。
上記多孔質ＰＴＦＥシートとしては、その平均孔径が０．０５〜０．５μｍであるものが好適である。多層シート構造を有するプリント配線基板では層間の接着性も重要であるが、かかる平均孔径を有する多孔質ＰＴＦＥシートであれば優れた層間接着性を示すことによる。
上記多孔質ＰＴＦＥシートは無機フィラーを含むものであってもよい。無機フィラーを添加することにより、当該シートの親水性、静電特性、熱伝導率などの特性を向上でき得るからである。
本発明のボールグリッドアレイパッケージは、上記プリント配線基板をインターポーザーとして有することを特徴とする。
本発明のプリント配線基板は、応力を緩和するための多孔質ＰＴＦＥを有する。よって、ＩＣチップとマザーボートとの熱膨張係数の相違に起因するＢＧＡパッケージ内のストレスを効果的に吸収することができ、半田ボール部への応力集中を低減できる。その結果、ＢＧＡパッケージの製造時や使用時における半田ボール部の破壊を抑制することができる。また、当該応力緩和層はプリント配線基板の内部に存在するため、本発明のＢＧＡパッケージは既存の装置による製造が可能である。
従って、本発明のプリント配線基板は、大幅な温度変化に関わらず効率的に製造することができ且つ安定的に使用できるものとして産業上極めて有用である。
本発明のプリント配線基板は、
ボールグリッドアレイパッケージ（ＢＧＡパッケージ）のインターポーザーとして用いられるものであり；
リジッド絶縁層および多孔質ＰＴＦＥシートからなる３層以上の多層シート構造を有し；
当該多孔質ＰＴＦＥシートが内層に配置されていることを特徴とする。
本発明に係るＢＧＡパッケージの模式図を図３に示す。図３の通り、本発明のプリント配線基板はＢＧＡパッケージのインターポーザーとして用いられるものであり、その内部に多孔質ＰＴＦＥからなる応力緩和層を有する。当該応力緩和層によりＩＣチップとマザーボートとの熱膨張係数の相違に起因するストレスを低減でき、半田ボール部の破壊を抑制できる。また、当該応力緩和層はプリント配線基板の内部に存在することから、本発明のＢＧＡパッケージは既存の装置で効率的に製造することができる。
本発明のプリント配線基板は、リジッド絶縁層と多孔質ＰＴＦＥシートからなる３層以上の多層シート構造を有する。プリント配線基板は、導体層の数により、絶縁層の片面に導体層が形成されている片面板、絶縁層の両面に導体層が形成されている両面基板、および３層以上の導体層を有する多層基板に分類される。本発明で規定されている「３層以上の多層シート構造」とは、導体層の数とは関係なく、プリント配線基板を構成するリジッド絶縁層と応力緩和層の合計数が３層以上であることを意味する。またリジッド絶縁層は、プリプレグを硬化させたものなど従来の絶縁層であり且つ強度は十分であるものの応力緩和作用を有しないもの或いは応力緩和層が十分でないものをいい、その種類は特に限定されず、多孔質ＰＴＦＥシートと区別するために「リジッド」の語を便宜上付したものである。よって本発明のリジッド絶縁層には、フレキシブルなものも含まれるものとする。
また、本発明のプリント配線基板において多層シート構造を構成する多孔質ＰＴＦＥシートは、多層シート構造の内層に配置されている。
例えば、本発明のプリント配線基板におけるリジッド絶縁層と応力緩和層の組み合わせを下記に例示する。例示中、リジッド絶縁層を「ＰＰ」と略し、応力緩和層を「ＥＬ」と略する。
（１） ＰＰ−ＥＬ−ＰＰ
（２） ＰＰ−ＥＬ−ＰＰ−ＰＰ
（３） ＰＰ−ＥＬ−ＰＰ−ＥＬ−ＰＰ
（４） ＰＰ−ＥＬ−ＰＰ−ＰＰ−ＰＰ
（５） ＰＰ−ＰＰ−ＥＬ−ＰＰ−ＰＰ
本発明は上記例示により何ら制限されるものではないが、基板の反りを低減するという観点からは対称であるものが好適である。上記例示でいえば、（１）、（３）および（５）である。なお、導体層は各リジッド絶縁層の片面または両面に形成されているか、或いは導体層が形成されていないリジッド絶縁層が存在していてもよいが、プリント配線基板の最外部の少なくとも一方には形成されている必要がある。
２層のリジッド絶縁層を有し、多孔質ＰＴＦＥからなる応力緩和層が間に挟まれている両面プリント配線基板の例を図４に示す。また、同じく２層のリジッド絶縁層を有し多孔質ＰＴＦＥシートからなる応力緩和層が間に挟まれているものであるが、導体層を４層有する多層プリント配線基板の例を図５に示す。図４と図５において、導体層同士はスルーホール等により結合されていてもよい。
本発明のプリント配線基板は、応力緩和層として多孔質ＰＴＦＥシートを内層に含む。
応力緩和層に求められる特性としては、幅広い温度範囲での低弾性、鉛フリー半田リフロー工程での高温に対する耐熱性、リジッド絶縁層を構成する熱硬化性樹脂との接着性が挙げられる。また、鉛フリー半田時においても金属腐食ガスを生じない材料が最適である。これら特性を満たす材料としては多孔質ＰＴＦＥが最適である。
弾性率に関しては、本発明においては−５０℃から２５０℃で５００ＭＰａ以下という基準が求められる。例えば、応力緩和層を構成する材料として一般的なシリコーン樹脂を用いることが考えられるが、シリコーン樹脂は低温での弾性率が高く、また、鉛フリー半田リフロー工程における２４０〜２８０℃という高温での耐熱性に劣る。さらに、半田リフロー時には金属を腐食させるシロキサンガスを発生させるという問題も有する。
一方、多孔質ＰＴＦＥシートはＰＴＦＥを延伸多孔質化したフィルムであり、２３℃においては５０〜２００ＭＰａという低弾性を有す。この数値は２３℃におけるシリコーンの数値とほぼ同等であるが、−５０℃といった低温時におけるシリコーンの弾性率は一般的に５００〜２０００ＭＰａ程度であるのに対し、多孔質ＰＴＦＥは１００〜５００Ｍｐと安定している。また、ＰＴＦＥは２８０℃以下で極めて安定であることから、半田リフロー時においても金属を腐食させるガスを生じない。
ところで、プリント配線基板において絶縁コア層材料として用いられるガラスエポキシの２３℃における弾性率は約１００００ＭＰａ程度である。よって、ＩＣチップとマザーボードとの間の応力を緩和することができない。しかし、弾性率がガラスエポキシの１００分の１以下である多孔質ＰＴＦＥシートであれば、当該応力を十分に緩衝することができる。
また、本発明の応力緩和層は、プリント配線基板の内層に存在するためリジッド絶縁層との接着性も求められる。しかしＰＴＦＥシートの接着性は一般的には著しく低いといえる。よって本発明では、ＰＴＦＥシートを多孔質のものとする。多孔質構造のアンカー効果、即ち、樹脂が多孔質構造の微細孔に入り込んで機械的に接着性を高める効果が発揮されるからである。かかる効果をより確実に発揮せしめるためには、多孔質ＰＴＦＥシートの平均孔径を０．０５μｍ以上、０．５μｍ以下にすることが好ましく、さらに０．１μｍ以上、０．２μｍ以下にすることが好ましい。平均孔径が小さ過ぎると接着樹脂の微細孔への入り込みが難しく十分なアンカー効果が得られ難く接着強度が下がる場合がある。一方、平均孔径が大きくなり過ぎると接着強度が再び下がるおそれがある。平均孔径が大きくなり過ぎた場合に接着強度が下がるという現象は、接着界面の樹脂が浸透圧により微細孔内奥深くまで入り込み、その結果接着界面の樹脂が不足するためではないかと考えている。いずれにしろ、サブミクロンの世界において接着強度を保つためには平均孔径の制御が重要となり得る。
一般的に、多孔質材料の孔径は最大孔径（または「最大平均孔径」と呼ぶ場合もある）または平均孔径により規定される場合が多い。この２種類の孔径の中で使用頻度が高いのは最大孔径である。その理由は、多孔質材料の平均孔径を測定する場合と比較して、最大孔径の測定は非常に簡便に測定できることによる。つまり最大孔径は、バブルポイント装置を用い、多孔質材料の片面に溶媒を入れてその片面に空気圧をかけ、溶媒中から泡が発生した際の空気圧から換算することにより測定できる。また、最初に泡が発生した部分として最大孔径を有する部分を特定することができる。しかし、接着強度に影響する孔径は最大孔径ではなく明らかに平均孔径である。その理由は、最大孔径として得た情報は最大孔径を有する場所でのみにしか該当しないが、平均孔径として得た情報は多孔質材料全体に該当するといえることによる。よって平均孔径は、接着強度に影響を与えるということができる。
本発明においては、全ての細孔を円筒形と仮定し、孔径は直径で表すことにして細孔に対する容積分布を細孔分布計で測定し、細孔容積の中間値に対応する細孔径を平均孔径として求めた。なお、本発明では、平均孔径をポロメーター（ＰＭＩ社製、製品名：Ｐｅｒｍ−Ｐｏｒｏｍｅｔｅｒ １２００ＡＥ）で測定した。
本発明の多孔質ＰＴＦＥシートには無機フィラーを配合してもよい。添加する無機フィラーにより好ましい特性を付与できるからである。例えば、シリカフィラーを配合することにより親水性を向上させることができ、カーボンを配合することにより帯静電気性を低減し、不純物の付着を抑制できる。その他、グラファイトの配合により熱伝導率を向上させることができ、また、チタンにより比誘電率の数値を高めることができる。
さらに多孔質ＰＴＦＥシートは、親水性が極めて低く吸湿がほぼ皆無である。よって多孔質ＰＴＦＥシートは、吸湿を著しく嫌うプリント配線基板の材料として非常に優れている。
但し多孔質ＰＴＦＥシートは親水性が低いため十分にメッキできない場合がある。よって、本発明のプリント配線基板にスルーホールを設ける場合には、通常の銅メッキ方法では多孔質ＰＴＦＥシートのスルーホールには十分にメッキできないおそれがある。この場合は、潤工社製のテトラエッチなどＰＴＦＥの金属ナトリウム系の溶剤でエッチング処理したり、スルーホール内をプラズマで表面処理したり、或いはスルーホール内に導体ペーストを埋め込むといった方法でスルーホールの接続信頼性をより一層高めることが可能である。
また、通常のウェットメッキでも十分な信頼性を得ようとする場合には、内部に親水性の無機フィラーを導入した多孔質ＰＴＦＥシートを使用することで解決することができる。本発明者による知見によれば、親水性の無機フィラーとしてシリカフィラーを３０質量％以上、好ましくは５０質量％以上配合することにより、スルーホール内の親水性を大幅に向上させることができ、通常の銅メッキ工程でも十分な信頼性を得ることができる。
応力緩和層としては特許文献１に開示されている接着フィルムを利用してもよい。特許文献１の接着フィルムは応力緩和層として働く多孔質ＰＴＦＥシートを有し、その両面に接着樹脂層が構成されているものであり、応力緩和特性、樹脂の低フロー性、接着強度等の観点から好ましい。
本発明のプリント配線基板を構成するリジッド絶縁層はプリプレグから形成することができる。このプリプレグのマトリックスとしては、寸法安定性と曲げ強さの観点からガラスクロス、アラミド不職布、ＬＣＰ不職布が好適である。また、当該マトリックスに含浸する接着樹脂としては、半田耐熱性を有する樹脂であればどのような樹脂でも可能であるが、ＢＴ樹脂、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂等の熱硬化性樹脂が好ましい。また、例えばＢＴ樹脂とエポキシ樹脂をブレンドした樹脂の使用も可能である。
また、ポリイミドフィルムやＬＣＰフィルム等の耐熱フィルムの両面に上記接着樹脂をコーティングしたフィルムをプリプレグとして使用することも可能である。さらに、これら耐熱フィルムを融点近辺以上でプレスすることにより、当該フィルム自体をプリプレグとして使用することも可能である。
プリプレグ以外にも、リジッド絶縁層としてはＴＡＢやセラミックス基板を用いることが可能である。この場合、応力緩和層との接着は接着剤等により行えばよい。もちろん、プレプレグを用いる場合であっても接着剤を使用してもよい。
リジッド絶縁層を形成するプリプレグの厚さとしては２０〜１５０μｍ程度が一般的である。応力緩和特性を優先する場合の厚さは薄い方が好ましく、より具体的には５０μｍ以下とすることが好ましい。一方曲げ強さを優先する場合の厚さは厚い方が好ましく、より具体的には１００μｍ以上とすることが好ましい。なお、硬化後におけるリジッド絶縁層の厚さはプリプレグの厚さとほぼ同等である。
本発明のプリント配線基板は常法により製造することができる。即ち、上述した多孔質ＰＴＦＥシートとプリプレグを積層した上で熱プレスすればよい。もちろん接着剤を用いてもよい。
この際、多孔質ＰＴＦＥであればその弾性率をコントロールすることも可能である。具体的には、プレス条件により空孔率をコントロールすることができ、空孔率のコントロール、即ち密度コントロールにより、弾性率を所望の値に設定することが可能となる。
プリプレグ上の導体層は、熱プレス前にエッチングしてもよいし熱プレス後にエッチングしてもよいが、基板内部の配線パターンは当然に熱プレス前にエッチングする必要がある。なお、配線パターンを形成する方法はエッチングに限定されず、所望の配線パターンをプリプレグに積層して接着剤や熱プレスにより固定してもよい。
両面または多層プリント配線基板の場合、必要であればスルーホールを設けてもよい。また、実装密度を向上させたい場合には基板の少なくとも片面にビルドアップ層を設けることも可能である。
本発明のプリント配線基板は、少なくとも２つのリジッド絶縁層を有し、応力緩和層を内層として有する。この少なくとも２つのリジッド絶縁層は、ポリイミドやＬＣＰなどのフレキシブルな材料からなる場合、図６の通り１枚のフレキシブルなリジッド絶縁層を折り曲げて構成することができる。この場合、プリント配線基板における層間の電気的接続を極めて容易にすることができる。
本発明のプリント配線基板の厚さに関しては特別な制限はないが、現在使用されている基板の厚さは、通常、２００μｍから３００μｍ程度である。ＩＣパッケージ加工設備の観点からも基板の厚さは通常の基板とほぼ同等であることが好ましい。よって、例えばＰＰ−ＥＬ−ＰＰの構成のプリント配線基板においては、ＰＰ（リジッド絶縁層）の厚さは５０〜１２０μｍ程度、ＥＬ（応力緩和層）の厚さは２０〜２００μｍ程度とすることが好ましい。
本発明のプリント配線基板の主な用途は、ＢＧＡパッケージのインターポーザーである。しかし本発明で用いる多孔質ＰＴＦＥは、誘電率や誘電損失といった誘電特性に極めて優れることから基板自体も優れた誘電特性を有する。よって本発明のプリント配線基板は、アンテナ基板や高周波基板としても利用することが期待されている。
本発明のプリント配線基板をＢＧＡパッケージのインターポーザーとして利用する場合、ＢＧＡパッケージの製法としては常法を用いることができる。なお、プリント配線基板に搭載するＩＣチップは通常１つであるが、複数個のＩＣチップを搭載することも可能である。具体的には、複数個のＩＣチップを本発明のプリント配線基板の平面方向に複合、縦方向に積層、或いは両者の組合せにより搭載することが考えられる。なお、複数のＩＣチップを基板の平面方向と縦方向に搭載したパッケージはシステムインパッケージ（ＳｉＰ）と称される。また、複数のＢＧＡパッケージを縦方向に積層するパッケージオンパッケージ（ＰｏＰ）とすることも可能である。これらＳｉＰとＰｏＰを複合することもできる。
本発明のＢＧＡパッケージは、応力緩和層を内層に含むプリント配線基板を構成要素とする。よって、ＩＣチップとマザーボード間に生じる応力を効果的に抑制できるため、製造時や使用時における激しい温度変化下でも歩留良く製造することができ、また、安定的な使用が可能である。
以下、製造例と試験例を挙げて本発明をより具体的に説明するが、本発明はもとより下記により制限を受けるものではなく、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に含まれる。
製造例１
プリプレグとして三菱ガス化学社製のＧＨＰＬ−８３０ＨＳ（公称厚さ：１００μｍ）、応力緩和層としてジャパンゴアテックス社製の多孔質ＰＴＦＥシート（初期厚さ：２００μｍ、平均孔径：０．１０μｍ、空孔率：８０％、目付け：８４ｇ／ｍ3）、銅箔として三井金属社製の電解銅箔３ＥＣ−ＶＬＰ（厚さ：１８μｍ）、プレス用クッション（ヤマウチ社製、商品名：トップボードＫＮ−４２、厚さ：１．０ｍｍ）を用いて、両面銅箔基板を作製した。そして、真空プレス機の圧力を０．５０ＭＰａ、１．０ＭＰａまたは２．０ＭＰａに設定し、熱板温度を１８０℃、プレス時間９０分にてプレスすることによってプレス圧力のみが異なる３種類の両面銅箔基板を得た。なお、上記プレス時間には昇温および降温時間は含まれていない。即ち、積層体を１８０℃でプレスした時間である。また、得られた両面銅箔基板の銅箔をエッチングした。
得られた両面銅箔基板の全体厚さ、多孔質ＰＴＦＥシートの厚さ、および多孔質ＰＴＦＥシートの２３℃における弾性率を表１に示す。なお、多孔質ＰＴＦＥシートの厚さはエッチング後の厚さからプリプレグ２枚分の厚さである２００μｍを引いた値である。また、多孔質ＰＴＦＥシートの弾性率は原材料である多孔質ＰＴＦＥシートのみを各プレス条件と同一の条件でプレスして測定した引張り弾性率である。
製造例２
プリプレグとして三菱ガス化学社製のＧＨＰＬ−８３２ＨＳ（公称厚さ：１００μｍ）、応力緩和層としてジャパンゴアテックス社製のシリカ入り多孔質ＰＴＦＥシート（厚さ：２００μｍ、平均孔径：０．１０μｍ、空孔率：８０％、シリカ混入率：２０ｗｔ％）、銅箔として三井金属社製の電荷銅箔３ＥＣ−ＶＬＰ（厚さ：１８μｍ）、プレス用クッション（ヤマウチ社製、商品名：トップボードＫＮ−４２、厚さ：１．０ｍｍ）を用い、上記製造例１と同様にして両面銅箔基板を作製した。製造例１と同様に測定した各両面銅箔基板の全体厚さ等を、表２に示す。
製造例３
三菱ガス化学株式会社製の両面銅張り基板ＣＣＬ−ＨＬ８３０ＨＳ（厚さ１００μｍ）を所望の配線パターンでエッチングした。２枚の当該基板の間に平均孔径が０．２０μｍの多孔質ＰＴＦＥを応力緩和層として中心層に有している接着シート（ジャパンゴアテックス社製、商品名：ＦＬＥＸＩＢＯＮＤ ＢＦ−８０２８、最終厚さ：１００μｍ）を挟み、真空プレス機でプレスすることにより製造番号７〜９の４層基板を作製した。その断面は図５に示す通りである。なお、プレス条件は、温度１７０℃、圧力１．０ＭＰａ、時間は９０分とした。
また、比較用として従来基板である製造番号１０をあげた。当該従来基板は、三菱ガス化学株式会社製のプリプレグ（商品名：ＧＨＰＬ−８３０ＨＳ、厚さ１００μｍ）を３枚積層し、真空プレス機でプレスすることにより得た。この時のプレス条件は、温度：１７０℃、圧力：２．０Ｍｐａ、プレス時間：９０分とした。
製造例１と同様に測定した各基板の全体厚さ等を表３に示す。また、Ｒｈｅｏｍｅｔｏｒｉｃ Ｓｃｉｅｎｔｉｆｉｃ Ｆ．Ｅ．社製の弾性率測定装置（製品名：ＲＳＡ−ＩＩ）を用いて測定した弾性率を表３に示す。弾性率の測定条件は、以下の通りである。
Tension Direction： Tension
Strain： プリプレグの場合は０．１０％、多孔質ＰＴＦＥの場合は０．２０％
周波数： １Ｈｚ
製造例４
上記製造例１で製造した製造番号２の基板にワイヤーボンド用のウインドウをパンチングした。次いで、ダイアタッチ接着シート（ジャパンゴアテックス社製、商品名：単層ＡＢＳＯＲＢＯＮＤ、厚さ：４０μｍ）を介して、温度１６０℃、圧力１ＭＰａで当該基板にＩＣダイを５秒間プレスした。その後、１００℃で３０分間加熱し、さらに１７０℃で９０分間加熱することにより接着剤を硬化させた。当該ＩＣダイと基板とをワイヤーボンドで接続し、また、ワイヤーボンド用のウインドウを埋め込み樹脂で埋めた。最後に半田ボールを搭載し、図７に示すＢＧＡパッケージを作成した。
試験例１
製造例２で用いた多孔質ＰＴＦＥシート、ガラスＢＴ基板（三菱ガス化学社製、商品名：ＢＴ−８３０）、およびポリイミドフィルム（宇部興産製、商品名：ユーピレックス５０Ｓ）の、−５０℃、２３℃および２５０℃における弾性率を測定した。結果を表４に示す。
表４に示されている通り、製造例２で用いた多孔質ＰＴＦＥシートの弾性率は比較材料よりも低く、鉛フリー半田リフロー工程を想定した２５０℃という高温下でも実際上使用可能な１ＭＰａ以上の弾性率を有していた。一方、従来技術に係るガラスＢＴ基板とポリイミドフィルムの弾性率は、−５０℃においては１０ＧＰａ程度と多孔質ＰＴＦＥフィルムと比較すると著しく高い。
よって、ＢＧＡパッケージにおける応力緩和層は、多孔質ＰＴＦＥフィルムで構成すべきことが明らかとなった。
試験例２
上記製造例１において、応力緩和層として平均孔径の異なる多孔質ＰＴＦＥフィルムを用い、また、プリプレグとしてエポキシプリプレグ（住友ベークライト社製、商品名：ＥＬＣ−４７５６、厚さ：０．１ｍｍ）またはＢＴプリプレグ（三菱ガス化学社製）を用い、さらにプレス温度を１７０℃、プレス圧力を０．５０ＭＰａまたは２．０ＭＰａにして両面銅箔基板を作製した。但し、エッチングは行わなかった。
得られた両面銅箔基板において、応力緩和層である多孔質ＰＴＦＥフィルムとプリプレグ層の間を、ピール角：９０°、引き剥がし速度：５０ｍｍ／分で引き剥がし、その際に要した強度を測定した。また、当該基板を２枚のベーク板に挟み、カットソウ（ヤマウチ株製、ＷＣＳ−１３００Ｂ）で１００ｍｍ角に各３枚切り出し、各辺の切断面を実態顕微鏡（１００倍）で観察することにより、多孔質ＰＴＦＥフィルムとプリプレグがカット時においても確実に接着しているか否かを観察した。結果を表５〜７に示す。なお、表中の「デラミ」はデラミネーションの略であり、切断時に層間剥離が生じた状態を示す。また、正常な切断面の写真を図８と図９に、剥離が生じた切断名の写真を図１０〜図１２に示す。
表５〜７に示す結果の通り、応力緩和層である多孔質ＰＴＦＥフィルムの平均孔径を０．０５〜０．５μｍにすることにより切断面における層間剥離を抑制できる、即ち、切断時における衝撃を十分に緩和できていることが分かる。よって、応力緩和層として平均孔径０．０５〜０．５μｍの多孔質ＰＴＦＥフィルムを用いれば、ＢＧＡパッケージとして実用可能な接着強度が得られると考えられる。
試験例３
応力緩和層として、シリカを２５ｗｔ％含み且つ平均孔径の異なる多孔質ＰＴＦＥフィルム（ジャパンゴアテックス社製）を用い、また、プリプレグとしてＢＴプリプレグ（三菱ガス化学社製）を用いて、上記試験例４と同様に両面銅箔基板を作製した。なお、プレス時の圧力は１．０ＭＰａとした。結果を表８に示す。
表８に示す結果の通り、応力緩和層として無機フィラーを有する多孔質ＰＴＦＥフィルムを用いた場合でも、その平均孔径を０．０５〜０．５μｍにすることにより切断面における層間剥離を抑制できた。よって、応力緩和層として平均孔径０．０５〜０．５μｍの無機フィラー含有多孔質ＰＴＦＥフィルムを用いた場合も半田ボール部の破壊を防ぐことができると考えられる。
従来におけるＢＧＡパッケージの模式図である。 アンダーフィルで保護された、従来におけるＢＧＡパッケージの模式図である。 本発明に係るＢＧＡパッケージの模式図である。 ２層のリジッド絶縁層を有し、多孔質ＰＴＦＥからなる応力緩和層が間に挟まれている両面プリント配線基板の模式図である。 ２層のリジッド絶縁層を有し、多孔質ＰＴＦＥからなる応力緩和層が間に挟まれている多層プリント配線基板の模式図である。 ２層のリジッド絶縁層を有し、多孔質ＰＴＦＥからなる応力緩和層が間に挟まれている多層プリント配線基板であって、２層のリジッド絶縁層が１枚のフレキシブルフィルムで構成されているものの模式図である。 本発明に係るＢＧＡパッケージの一態様を模式的に示す図である。 プリント配線基板の端部における、正常な切断面の写真である。 プリント配線基板の正常な切断面の中心部の写真である。 プリント配線基板の切断面において、多孔質ＰＴＦＥが脱落している状態を示す写真である。 プリント配線基板の切断面において、多孔質ＰＴＦＥと絶縁体層が剥離している状態を示す写真である。 プリント配線基板の正常な切断面の中心部で多孔質ＰＴＦＥと絶縁体層が剥離している状態を示す写真である。
符号の説明
１：ＩＣパッケージ用プリント配線基板（インターポーザー）、 ２：接着層、 ３：ＩＣチップ、 ４：封止樹脂、 ５：半田ボール、 ６：マザーボード、 ７：耐熱樹脂（アンダーフィル）、 ８：リジッド絶縁層、 ９：多孔質ＰＴＦＥからなる応力緩和層、 １０：導体層、 １１：ワイヤーボンド、 １２：埋め込み樹脂

Claims (4)

  1. ボールグリッドアレイパッケージのインターポーザーとして用いられるものであり；
    リジッド絶縁層および多孔質ＰＴＦＥシートからなる３層以上の多層シート構造を有し；
    当該多孔質ＰＴＦＥシートが内層に配置されていることを特徴とするプリント配線基板。
  2. 多孔質ＰＴＦＥシートの平均孔径が０．０５〜０．５μｍである請求項１に記載のプリント配線基板。
  3. 多孔質ＰＴＦＥシートが無機フィラーを含むものである請求項１または２に記載のプリント配線基板。
  4. 請求項１〜３の何れか１項に記載のプリント配線基板をインターポーザーとして有するボールグリッドアレイパッケージ。
JP2007085540A 2007-03-28 2007-03-28 プリント配線基板およびボールグリッドアレイパッケージ Pending JP2008244325A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007085540A JP2008244325A (ja) 2007-03-28 2007-03-28 プリント配線基板およびボールグリッドアレイパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007085540A JP2008244325A (ja) 2007-03-28 2007-03-28 プリント配線基板およびボールグリッドアレイパッケージ

Publications (1)

Publication Number Publication Date
JP2008244325A true JP2008244325A (ja) 2008-10-09

Family

ID=39915258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007085540A Pending JP2008244325A (ja) 2007-03-28 2007-03-28 プリント配線基板およびボールグリッドアレイパッケージ

Country Status (1)

Country Link
JP (1) JP2008244325A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015189955A1 (ja) * 2014-06-12 2015-12-17 株式会社メイコー 多層基板の製造方法及び多層基板
US20160113127A1 (en) * 2014-10-16 2016-04-21 Infineon Technologies Ag Electronic module having an electrically insulating structure with material having a low modulus of elasticity

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6413766U (ja) * 1987-07-17 1989-01-24
JPH0513951A (ja) * 1991-07-02 1993-01-22 Japan Gore Tex Inc 電子回路基板及び半導体チツプキヤリヤー用シート
JP2002151816A (ja) * 2000-11-10 2002-05-24 Ibiden Co Ltd 表裏間導電箇所を有する絶縁膜およびその製造方法
WO2004060660A1 (ja) * 2002-12-27 2004-07-22 Nec Corporation シート材及び配線板
JP2004327940A (ja) * 2003-04-28 2004-11-18 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2005203764A (ja) * 2003-12-16 2005-07-28 Ngk Spark Plug Co Ltd 多層配線基板
WO2006118141A1 (ja) * 2005-04-28 2006-11-09 Matsushita Electric Industrial Co., Ltd. 多層配線基板およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6413766U (ja) * 1987-07-17 1989-01-24
JPH0513951A (ja) * 1991-07-02 1993-01-22 Japan Gore Tex Inc 電子回路基板及び半導体チツプキヤリヤー用シート
JP2002151816A (ja) * 2000-11-10 2002-05-24 Ibiden Co Ltd 表裏間導電箇所を有する絶縁膜およびその製造方法
WO2004060660A1 (ja) * 2002-12-27 2004-07-22 Nec Corporation シート材及び配線板
JP2004327940A (ja) * 2003-04-28 2004-11-18 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2005203764A (ja) * 2003-12-16 2005-07-28 Ngk Spark Plug Co Ltd 多層配線基板
WO2006118141A1 (ja) * 2005-04-28 2006-11-09 Matsushita Electric Industrial Co., Ltd. 多層配線基板およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015189955A1 (ja) * 2014-06-12 2015-12-17 株式会社メイコー 多層基板の製造方法及び多層基板
US20160113127A1 (en) * 2014-10-16 2016-04-21 Infineon Technologies Ag Electronic module having an electrically insulating structure with material having a low modulus of elasticity
CN105529310A (zh) * 2014-10-16 2016-04-27 英飞凌科技股份有限公司 具有拥有低弹性模量材料的电绝缘结构的电子模块
US10813229B2 (en) * 2014-10-16 2020-10-20 Infineon Technologies Ag Electronic module having an electrically insulating structure with material having a low modulus of elasticity

Similar Documents

Publication Publication Date Title
JP3905325B2 (ja) 多層プリント配線板
WO2004064467A1 (ja) 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法
JP5598212B2 (ja) ハイブリッドコア基板とその製造方法、半導体集積回路パッケージ、及びビルドアップ基板とその製造方法
JP5527585B2 (ja) 多層配線基板及びその製造方法
CN102970821B (zh) 印刷线路板
JP4924871B2 (ja) 複合基板および配線板
JP4689375B2 (ja) 積層基板および該積層基板を有する電子機器
JP2004274035A (ja) 電子部品内蔵モジュールとその製造方法
WO2015141004A1 (ja) 多層回路基板、半導体装置、及びその多層回路基板の製造方法
US20150257268A1 (en) Printed wiring board and method for manufacturing printed wiring board
EP1487245B1 (en) Manufacturing method for a circuit board
JP3841079B2 (ja) 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法
JP2008244325A (ja) プリント配線基板およびボールグリッドアレイパッケージ
JP4462872B2 (ja) 配線基板及びその製造方法
JP2008118155A (ja) 半導体装置用パッケージ
JP2008294387A (ja) 半導体装置用ビルドアップ配線板
JP4349270B2 (ja) 配線基板およびその製造方法
JP2006117888A (ja) 複合体、これを用いたプリプレグ、金属箔張積層板及び回路基板並びに回路基板の製造方法
JP2002252436A (ja) 両面積層板およびその製造方法
JP6256741B2 (ja) 半導体素子搭載用パッケージ基板
JP2004179171A (ja) 配線基板
JP2001127389A (ja) 回路基板用絶縁材と回路基板および回路基板の製造方法
WO2018047613A1 (ja) プリント配線板、プリント回路板、プリプレグ
JP2011243947A (ja) 多層基板とその製造方法
JP4276227B2 (ja) 多層プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121002