JP2008118556A - 信号処理システム - Google Patents

Abstract

【課題】回路規模を増大させることなく、かつＡ/Ｄ変換のダイナミクスレンジの広い信号処理システムを提供すること。
【解決手段】光電変換部の各画素で得られた電荷を逐次転送するＣＣＤ転送路１００と、ＣＣＤ転送路１００からの出力における任意の２つの時点の信号を出力する信号形成回路２００と、基準電源５００からのアナログ基準電圧Ｖｒｅｆを中心に信号形成回路２００からの２つの時点の信号の差分を増幅して出力するＣＬＰアンプ回路３００と、ＣＬＰアンプ回路３００の出力を、アナログ基準電圧Ｖｒｅｆを基準にしてデジタル変換するＡＤＣ回路４００とを備える。
【選択図】図１

Description

本発明は、光電変換部で得られる電荷を信号処理する信号処理システムに関する。

イメージセンサ（光電変換部）を用いた自動焦点検出装置においては、特に低コントラストの被写体の焦点状態を検出するために、光電変換部で得られる信号と所定の参照電圧とを差動増幅回路において差動増幅してから、その出力をＡ/Ｄ変換器においてＡ/Ｄ変換し、そのＡ/Ｄ変換出力を後段のマイクロコンピュータに取り込んで焦点演算を行っている。ここで、Ａ/Ｄ変換器におけるＡ/Ｄ変換の際の基準電圧（アナログ基準電圧）に光電変換部の出力レベルを一致させれば、Ａ/Ｄ変換器のＡ/Ｄ変換レンジを１００％利用することができる。しかし、Ａ/Ｄ変換器に入力するアナログ基準電圧と光電変換部のゼロ出力とを一致させた場合、差動増幅回路を構成する演算増幅器のオフセットが問題となってくる。即ち、演算増幅器におけるオフセットがＡ/Ｄ変換器におけるＡ/Ｄ変換が不可能な方向（通常は正方向）に発生した場合には、イメージセンサの出力の一部がクリップされてＡ/Ｄ変換されることになる。

これに対し、図８に示す特許文献１の回路においては、ダイオードを利用して演算増幅器の非反転端子に入力される電圧が（Ｖｒｅｆ−Ｖｆ）となるようにしている。なお、Ｖｒｅｆはアナログ基準電圧であり、Ｖｆはダイオードの順方向電圧である。この場合、演算増幅器の出力は常にＶｆだけレベルシフトされた状態で差動増幅されるため、演算増幅器のオフセットがあっても、差動増幅出力をＡ/Ｄ変換器においてＡ/Ｄ変換可能な範囲に収めることが可能である。

また、図９に示す特許文献２の回路においては、その出力が、

で表され、レベルシフト量が（式１）のＣｏｓ/Ｃｉｎｔ×Ｖｒｅｆの項によって決定される。そして、この項が演算増幅器のオフセット量よりも大きく（１００〜２００ｍＶ程度）なるようにＣｏｓを調整することにより、演算増幅器の出力が常に一定量だけシフトされるため、演算増幅器のオフセットがあっても、差動増幅出力をＡ/Ｄ変換器においてＡ/Ｄ変換可能な範囲に収めることが可能である。
特開平１−２０５６８５号公報 特開２０００−９１８６０号公報

ここで、図８に示す特許文献１の回路では、差動増幅出力をレベルシフトするためにレベルシフト回路が必要となる。図８の回路では、レベルシフトをダイオードによって行っているため、そのレベルシフト量はＶｆに依存し、自由に設定することができない。また、ダイオードの順方向電圧Ｖｆは約０.７Ｖあり、例えば基準電圧Ｖｒｅｆが３.３ＶのＡ/Ｄ変換器では約２０％もＡ/Ｄ変換のダイナミクスレンジを狭めてしまうことになる。さらに、Ｖｆは温度依存性があるので、温度変化によってレベルシフト量が変動してしまうことになる。

また、図９に示す特許文献２の回路では、Ｃｏｓを調整することによってレベルシフト量を調整することができるが、レベルシフト量を発生させるために多くの容量とスイッチとが必要となり、回路規模が大きくなりやすい。また、ダイナミクスレンジを広くするためには、ＣｏｓとＣｉｎｔの比を小さくする、即ちＣｏｓを小さくする必要があるが、この場合にはレベルシフト量の誤差が大きくなりやすい。

本発明は、上記の事情に鑑みてなされたもので、回路規模を増大させることなく、かつＡ/Ｄ変換のダイナミクスレンジの広い信号処理システムを提供することを目的とする。

上記の目的を達成するために、本発明の第１の態様による信号処理システムは、光電変換部の各画素で得られた電荷を逐次転送するＣＣＤ転送路と、前記ＣＣＤ転送路からの出力における任意の２つの時点の信号を出力する信号形成回路と、１つの基準電圧を中心に前記信号形成回路からの前記２つの時点の信号の差分を増幅して出力するクランプアンプ回路と、前記クランプアンプ回路の出力を、前記基準電圧を基準にしてデジタル変換するアナログデジタル変換回路とを具備することを特徴とする。

また、上記の目的を達成するために、本発明の第２の態様による信号処理システムは、光電変換部の各画素で得られた電荷を逐次転送するＣＣＤ転送路と、前記ＣＣＤ転送路から転送されてきた電荷を電圧信号に変換して増幅する電荷電圧変換回路と、前記電荷電圧変換回路の出力におけるフィードスルーレベルと信号レベルの差分を増幅して出力するＣＤＳ回路と、前記ＣＤＳ回路の出力を前記画素毎に保持する第１のサンプルホールド回路と、前記ＣＤＳ回路の出力でクランプの参照電圧を保持する第２のサンプルホールド回路と、基準電圧を中心に前記第１のサンプルホールド回路の出力と前記第２のサンプルホールド回路の出力との差分を増幅して出力するクランプアンプ回路と、前記クランプアンプ回路の出力を、前記基準電圧を基準にしてデジタル変換するアナログデジタル変換回路とを具備することを特徴とする。

本発明によれば、回路規模を増大させることなく、かつＡ/Ｄ変換のダイナミクスレンジの広い信号処理システムを提供することができる。

以下、図面を参照して本発明の実施形態を説明する。
［第１の実施形態］
図１は、本発明の第１の実施形態に係る信号処理システムの主要な構成を示す図である。また、図２は、図１の各回路の制御信号と出力信号波形とを示した図である。

図１に示す信号処理システムは、ＣＣＤ転送路１００と、信号形成回路２００と、クランプアンプ（ＣＬＰアンプ）回路３００と、アナログデジタル変換（ＡＤＣ）回路４００と、基準電源５００と、パルス生成回路６００とから構成されている。

ＣＣＤ転送路１００は、図示しない光電変換部の各画素において光電変換されて得られた電荷を１画素ずつ信号形成回路２００に転送する。図１に示すＣＣＤ転送路１００は、２相駆動方式のＣＣＤであり、パルス生成回路６００から入力される制御信号ｐｈｉ１及びｐｈｉ２によって駆動される。勿論、ＣＣＤ転送路１００は２相駆動に限るものではない。

信号形成回路２００は、ＣＣＤ転送路１００から転送されてくる出力と、後段のクランプアンプ回路３００におけるクランプ動作の際の基準となる出力とを生成してクランプアンプ回路３００に出力する。この信号形成回路２００は、電荷電圧変換回路２０１と、ＣＤＳ回路２０２と、サンプルホールド（ＳＨ）回路２０３及び２０４とから構成されている。

電荷電圧変換回路２０１は、容量と、スイッチと、演算増幅器とから構成されたＦＤＡ（浮動拡散増幅）回路であり、ＣＣＤ転送路１００から転送されてくる電荷を電圧信号に変換して出力する。ここで、電荷電圧変換回路２０１の出力波形を図２のＣＣＤ出力波形として示している。なお、スイッチは、電荷電圧変換回路２０１の出力を初期化するために設けられており、パルス生成回路６００からの制御信号ｐｈｉｒがＨレベルのときにオンする。これにより、電荷電圧変換回路２０１の出力は、電源電圧ＶＤＤにリセットされる。その後、ｐｈｉｒをＬレベルとすると、スイッチを構成するトランジスタの寄生容量による充放電によって電荷電圧変換回路２０１の出力が所定のレベル（以下、フィードスルーレベルと称する）になる。この状態でｐｈｉ１及びｐｈｉ２よりＣＣＤ転送路１００が駆動されることで、電荷電圧変換回路２０１の出力が光電変換部の画素出力に応じたレベルとなる。

ＣＤＳ回路２０２は、パルス生成回路６００からの制御信号ｃｄｓを受けて、電荷電圧変換回路２０１からのフィードスルー出力と電荷電圧変換回路２０１からの画素出力との差分Ｖｃｄｓを出力する。

第１のサンプルホールド回路としてのＳＨ回路２０３は、パルス生成回路６００からの制御信号ｓｈを受けてＣＤＳ回路２０２の出力をサンプル及びホールドする。ここで、図２に示すように、制御信号ｓｈは制御信号ｃｄｓがＨレベルとなるのに応じてＨレベルとなる。なお、ＳＨ回路２０３の出力波形を図２のＶｓｈ１として示す。第２のサンプルホールド回路としてのＳＨ回路２０４は、パルス生成回路６００からの制御信号ｆｔｃｌ１を受けてＣＤＳ回路２０２の出力をサンプル及びホールドする。ここで、図２に示すように、制御信号ｆｔｃｌ１は後述するクランプ動作の期間内でＨレベルとなる。なお、ＳＨ回路２０４の出力波形を図２のＶｓｈ２として示す。

また、ＳＨ回路２０３とＳＨ回路２０４は共に、スイッチと容量とから構成される一般的なサンプルホールド回路で構成することができる。

ＣＬＰアンプ回路３００は、基準電源５００で生成されるアナログ基準電圧を中心としてＳＨ回路２０３の出力Ｖｓｈ１とＳＨ回路２０４の出力（クランプ参照電圧）Ｖｓｈ２との差分を増幅して出力する。このとき、ＳＨ回路２０３の出力がＳＨ回路２０４の出力よりも高くなるように設定されている。なお、ＣＬＰアンプ回路３００の出力を図２のＶｏｕｔとして示す。また、ＣＬＰアンプ回路３００については後で詳しく説明する。

ＡＤＣ回路４００は、ＣＬＰアンプ回路３００からのアナログ出力Ｖｏｕｔをデジタル信号に変換する。

基準電源５００は、ＣＬＰアンプ回路３００におけるクランプ動作の際の基準となる電圧（アナログ基準電圧）を供給すると共に、ＡＤＣ回路４００におけるＡ/Ｄ変換の際の上限の基準となる電圧（基準電圧１）を供給する。なお図１の回路では、Ａ/Ｄ変換の下限の基準となる電圧（基準電圧２）はグランドレベルである。

以下、ＣＬＰアンプ回路３００について更に詳しく説明する。図３は、図１のＣＬＰアンプ回路３００の周辺を拡大して示した図である。図３に示すＣＬＰアンプ回路３００は、演算増幅器３０１と、入力容量Ｃｓと、蓄積容量Ｃｆと、リセットスイッチＳ１及びＳ２と、切り替えスイッチＳ３とから構成された容量結合型の反転アンプとして構成されている。

即ち、図３において、演算増幅器３０１の反転入力端子は、入力容量Ｃｓを介してＳＨ回路２０３の出力Ｖｓｈ１（図３では電圧源で示している）に接続されている。また、演算増幅器３０１の非反転入力端子は、ＳＨ回路２０４の出力Ｖｓｈ２（図３では電圧源で示している）に接続されている。

また、蓄積容量Ｃｆは一端が演算増幅器３０１の反転入力端子に接続され、他端が切り替えスイッチＳ３を介して演算増幅器３０１の出力に接続されている。更に、蓄積容量Ｃｆの一端にはリセットスイッチＳ１の一端が接続され、このリセットスイッチＳ１の他端は演算増幅器３０１の出力に接続されている。更に、蓄積容量Ｃｆの他端にはリセットスイッチＳ２の一端が接続され、このリセットスイッチＳ２の他端は基準電源５００に接続されている。そして、リセットスイッチＳ１及びＳ２にはパルス生成回路６００からの制御信号ｆｔｃｌ１（ＳＨ回路２０４の制御信号と同一の信号）が供給される。なお、リセットスイッチＳ１及びＳ２は共にｆｔｃｌ１がＨレベルのときにオンとなり、Ｌレベルのときにオフとなる。また、切り替えスイッチＳ３にはパルス生成回路６００からの制御信号ｆｔｃｌ２が供給される。なお、切り替えスイッチＳ３はｆｔｃｌ２がＨレベルのときにオンとなり、Ｌレベルのときにオフとなる。

このようなＣＬＰアンプ回路３００は、演算増幅器３０１のオフセットを自動補償する回路であり、その出力Ｖｏｕｔは、

となる。

以下、ＣＬＰアンプ回路３００の動作について図４を参照して更に詳しく説明する。図４は、ＣＬＰアンプ回路３００の動作について示すタイミングチャートである。まず、通常動作時にはｆｔｃｌ１をＬレベル、ｆｔｃｌ２をＨレベルとする。その結果、切り替えスイッチＳ３がオン、リセットスイッチＳ１及びＳ２がオフの状態となる。この状態では図３の回路は、Ｖｓｈ２とＶｓｈ１の差分を増幅する差動増幅回路として動作する。

この状態からクランプ動作を行うときには、まずｆｔｃｌ２をＬレベルとして切り替えスイッチＳ３をオフとし、続いてｆｔｃｌ１をＨレベルとしてリセットスイッチＳ１及びＳ２をオンとする。この状態では図３の回路は固定利得のバッファ回路として動作する。このとき、入力容量ＣｓがＶｓｈ１に、蓄積容量Ｃｆがアナログ基準電圧Ｖｒｅｆに充電されて初期化が完了する。また、ｆｔｃｌ１がＨレベルとなることによりＳＨ回路２０４におけるサンプル動作が行われ、ＳＨ回路２０４の出力が光電変換部の遮光画素の出力と等しくなる。その後、ｆｔｃｌ１をＬレベルとしてリセットスイッチＳ１及びＳ２をオフとし、続いてｆｔｃｌ２をＨレベルとして切り替えスイッチＳ３をオンとして通常動作に戻る。このとき、蓄積容量Ｃｆがアナログ基準電圧Ｖｒｅｆに充電されているので、ＣＬＰアンプ回路３００の出力Ｖｏｕｔが上記（式２）となり、ＣＬＰアンプ回路３００においてアナログ基準電圧Ｖｒｅｆを中心としてＶｓｈ１とＶｓｈ２の差動増幅が行われる。

この一連の動作によって演算増幅器３０１のオフセット電圧は自動的に補償される。これにより、ＣＬＰアンプ回路３００の出力Ｖｏｕｔをレベルシフトさせる必要がなくなるため、ＡＤＣ回路４００におけるダイナミクスレンジを広くすることが可能である。なお、（式２）の右辺第２項を大きくなるように容量を設定することにより、ＡＤＣ回路４００におけるダイナミクスレンジを広くすることが可能である。

以上説明したように、第１の実施形態によれば、スイッチと容量の数を少なくしつつ、ＡＤＣ回路４００におけるダイナミクスレンジを十分確保することができる。また、クランプ動作及び反転増幅動作を行うＣＬＰアンプ回路３００とＡＤＣ回路４００でそれぞれ使用される電圧を基準電源５００の電圧で共用することが可能である。

［第２の実施形態］
次に、本発明の第２の実施形態について説明する。図５（ａ）は、第２の実施形態におけるＣＬＰアンプ回路３００の構成を示す図である。なお、図５（ａ）において、図３と同様の構成については図３と同様の参照符号を付すことで説明を省略する。図５（ａ）に示すように、第２の実施形態には、ＣＬＰアンプ回路３００を構成するスイッチがｐｃｈＭＯＳトランジスタとｎｃｈＭＯＳトランジスタの組み合わせで構成されている。なお、図５（ａ）に示すスイッチＭ１が図３に示すスイッチＳ１に対応し、スイッチＭ２がスイッチＳ２に、スイッチＭ３がスイッチＳ３に対応する。即ち、第１の実施形態と同様に、通常状態においてｆｔｃｌ２をＬレベルとし、続いてｆｔｃｌ１をＨレベルとすることで初期化が行われる。その後に、ｆｔｃｌ１をＬレベル、ｆｔｃｌ２をＨレベルとすることにより、クランプ動作及び反転増幅動作が行われる。

ここで、リセットスイッチＭ１及びＭ２がオンからオフになるときの各スイッチの寄生容量への充電と、切り替えスイッチＭ３がオフからオンになるときの寄生容量への電荷注入によりフィードスルー電圧Ｖｆｅｅｄが発生し、これにより出力電圧Ｖｏｕｔがシフトする。このＶｆｅｅｄを考慮すると、（式２）は、

と表される。ここで、Ｖｆｅｅｄは、スイッチＭ１、Ｍ２、Ｍ３のサイズによって、正の値にも負の値にもなる量である。そこで、第２の実施形態では、Ｖｆｅｅｄを常に負の方向に発生させるように、スイッチＭ１、Ｍ２を構成するＭＯＳトランジスタのサイズを決定する。

例えば、図５（ａ）の回路において、スイッチＭ１のサイズを変化させる場合について考える。図５（ａ）の回路では、ｎｃｈＭＯＳトランジスタのゲート幅Ｗを大きくするとフィードスルー電圧Ｖｆｅｅｄは正電圧側に発生する。逆に、ｐｃｈＭＯＳトランジスタのゲート幅Ｗを大きくするとフィードスルー電圧Ｖｆｅｅｄが負電圧側に発生する。この特性から、Ｖｆｅｅｆが必ず負電圧側に発生するようにｎｃｈＭＯＳトランジスタのゲート幅ＷとｐｃｈＭＯＳトランジスタのゲート幅Ｗとを決定する。これにより、図５（ｂ）に示すようにクランプ動作後の出力信号Ｖｏｕｔはアナログ基準電圧Ｖｒｅｆよりも低くなる。これにより、第１の実施形態よりも確実に出力ＶｏｕｔをＡ/Ｄ変換可能な電圧範囲内に収めることが可能である。なお、第２の実施形態におけるＶｏｕｔ波形を図６に示す。

以上説明したように、第２の実施形態によれば、スイッチを構成するＭＯＳトランジスタのオンオフによって発生するフィードスルー電圧Ｖｆｅｅｄを常に負の方向に発生させることにより、ＣＬＰアンプ回路３００の出力Ｖｏｕｔを第１の実施形態よりも確実にアナログ基準電圧Ｖｒｅｆ以下とすることが可能である。

［第３の実施形態］
次に、本発明の第３の実施形態について説明する。上述した第１の実施形態及び第２の実施形態においては、ＳＨ回路２０４においてサンプルホールドされる出力（クランプ参照電圧）を光電変換部からの遮光画素における出力としているが、第３の実施形態においては、このクランプ参照電圧を遮光画素出力とフィードスルー出力との間で切り替え可能とし、ＣＬＰアンプ回路３００において異なるクランプ参照電圧に基づくクランプ動作及び差動増幅を可能としたものである。なお、第３の実施形態の回路構成は、第１又は第２の実施形態と同様のものを適用することが可能である。

図７（ａ）及び図７（ｂ）は、第３の実施形態におけるクランプ動作について示すタイミングチャートである。

まず、図７（ａ）はクランプ動作の際にＣＬＰアンプ回路３００に入力されるクランプ参照電圧Ｖｓｈ２をフィードスルー出力とする場合である。この場合には、図７（ａ）に示すように、制御信号ｐｈｉ１及びｐｈｉ２の変化とクランプ信号であるｆｔｃｌ１及びｆｔｃｌ２の変化との間において、電荷電圧変換回路２０１のリセット信号であるｐｈｉｒをＨレベルとする。これにより、電荷電圧変換回路２０１の出力が電源電圧ＶＤＤにリセットされ、その後にｐｈｉｒをＬレベルとすると、電源電圧変換回路２０１の出力がフィードスルーレベルとなり、ＳＨ回路２０４の出力（クランプ参照電圧）Ｖｓｈ２がフィードスルー出力と等しくなる。なお、フィードスルー出力は、電荷電圧変換回路２０１によって決定され、光電変換部の画素やＣＣＤ転送路の影響を受けない。

また、図７（ｂ）はクランプ動作の際にＣＬＰアンプ回路３００に入力されるクランプ参照電圧Ｖｓｈ２を遮光画素出力とする場合である。この場合には、図７（ｂ）に示すように、制御信号ｐｈｉ１及びｐｈｉ２の変化とクランプ信号であるｆｔｃｌ１及びｆｔｃｌ２の変化との間において、電荷電圧変換回路２０１のリセット信号であるｐｈｉｒをＬレベルのままとする。この場合には、第１の実施形態で説明したようにしてＳＨ回路２０４の出力（クランプ参照電圧）Ｖｓｈ２が遮光画素出力と等しくなる。

以上説明したように、第３の実施形態によれば、クランプ参照電圧をフィードスルー出力と遮光画素出力との間で選択することが可能である。

以上実施形態に基づいて本発明を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。

さらに、上記した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適当な組合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、上述したような課題を解決でき、上述したような効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。

本発明の第１の実施形態に係る信号処理システムの主要な構成を示す図である。 図１の各回路の制御信号と出力信号波形とを示した図である。 ＣＬＰアンプ回路の周辺を拡大して示した図である。 第１の実施形態におけるＣＬＰアンプ回路の動作について示すタイミングチャートである。 図５（ａ）は本発明の第２の実施形態におけるＣＬＰアンプ回路の構成を示す図であり、図５（ｂ）は第２の実施形態におけるＣＬＰアンプ回路の動作について示すタイミングチャートである。 フィードスルー電圧とアナログ基準電圧との関係について示す図である。 図７（ａ）はクランプ動作の際にＣＬＰアンプ回路に入力されるクランプ参照電圧をフィードスルー出力とする場合の動作について示すタイミングチャートであり、図７（ｂ）はクランプ動作の際にＣＬＰアンプ回路に入力されるクランプ参照電圧を遮光画素出力とする場合の動作について示すタイミングチャートである。 従来の信号処理システムを示す第１の図である。 従来の信号処理システムを示す第２の図である。

符号の説明

１００…ＣＣＤ転送路、２００…信号形成回路、２０１…電荷電圧変換回路、２０２…ＣＤＳ回路、２０３，２０４…サンプルホールド（ＳＨ）回路、３００…クランプ（ＣＬＰ）アンプ回路、３０１…演算増幅器、４００…アナログデジタル変換（ＡＤＣ）回路、５００…基準電源、６００…パルス生成回路

Claims (7)

1. 光電変換部の各画素で得られた電荷を逐次転送するＣＣＤ転送路と、
   前記ＣＣＤ転送路からの出力における任意の２つの時点の信号を出力する信号形成回路と、
   １つの基準電圧を中心に前記信号形成回路からの前記２つの時点の信号の差分を増幅して出力するクランプアンプ回路と、
   前記クランプアンプ回路の出力を、前記基準電圧を基準にしてデジタル変換するアナログデジタル変換回路と、
   前記基準電圧を前記クランプアンプ回路と前記アナログデジタル変換回路とに供給する基準電源と、
   を具備することを特徴とする信号処理システム。
2. 前記クランプアンプ回路は、
   演算増幅器と、
   一端が前記信号形成回路の一方の出力端子に、他端が前記演算増幅器の反転入力端子に接続される入力容量と、
   一端が前記演算増幅器の反転入力端子に接続される蓄積容量と、
   前記蓄積容量の他端を、前記演算増幅器の反転入力端子と前記基準電源との何れかに切り替えて接続するための切り替えスイッチと、
   前記演算増幅器の反転入力端子と出力端子との間に設けられ、前記蓄積容量をリセットするためのリセットスイッチと、
   を有することを特徴とする請求項１に記載の信号処理システム。
3. 前記切り替えスイッチによる切り替えの際及び前記リセットスイッチがオフになる際に発生するフィードスルー電圧を調整することにより、前記アナログデジタル変換回路においてデジタル変換が可能なように前記クランプアンプ回路の出力を負方向にシフトさせることを特徴とする請求項２に記載の信号処理システム。
4. 前記切り替えスイッチ及び前記リセットスイッチは、ｎチャネルＭＯＳトランジスタとｐチャネルＭＯＳトランジスタとから構成されるスイッチであり、
   前記フィードスルーレベルは、前記ｎチャネルＭＯＳトランジスタと前記ｐチャネルＭＯＳトランジスタのサイズを変更することで調整することを特徴とする請求項３に記載の信号処理システム。
5. 光電変換部の各画素で得られた電荷を逐次転送するＣＣＤ転送路と、
   前記ＣＣＤ転送路から転送されてきた電荷を電圧信号に変換して増幅する電荷電圧変換回路と、
   前記電荷電圧変換回路の出力におけるフィードスルーレベルと信号レベルの差分を増幅して出力するＣＤＳ回路と、
   前記ＣＤＳ回路の出力を前記画素毎に保持する第１のサンプルホールド回路と、
   前記ＣＤＳ回路の出力でクランプの参照電圧を保持する第２のサンプルホールド回路と、
   基準電圧を中心に前記第１のサンプルホールド回路の出力と前記第２のサンプルホールド回路の出力との差分を増幅して出力するクランプアンプ回路と、
   前記クランプアンプ回路の出力を、前記基準電圧を基準にしてデジタル変換するアナログデジタル変換回路と、
   前記基準電圧を前記クランプアンプ回路と前記アナログデジタル変換回路とに供給する基準電源と、
   を具備することを特徴とする信号処理システム。
6. 前記クランプアンプ回路における増幅は、前記光電変換部における遮光画素からの電荷転送時に行われ、
   前記クランプアンプ回路における増幅の直前に前記電荷電圧変換回路にリセット信号を加えないことにより前記第２のサンプルホールド回路に保持する参照電圧を前記遮光画素からの電荷に基づく出力とし、前記クランプアンプ回路における増幅の直前に前記電荷電圧変換回路にリセット信号を加えることにより前記第２のサンプルホールド回路に保持する参照電圧を前記電荷電圧変換回路におけるフィードスルーレベルとすることを特徴とする請求項５に記載の信号処理システム。
7. 前記第１のサンプルホールド回路と前記第２のサンプルホールド回路は同一の回路構成を有していることを特徴とする請求項５に記載の信号処理システム。

Images