[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2008112862A - Double-side printed wiring circuit board, electronic device, and method of manufacturing the double-side printed wiring circuit board - Google Patents

Double-side printed wiring circuit board, electronic device, and method of manufacturing the double-side printed wiring circuit board Download PDF

Info

Publication number
JP2008112862A
JP2008112862A JP2006294848A JP2006294848A JP2008112862A JP 2008112862 A JP2008112862 A JP 2008112862A JP 2006294848 A JP2006294848 A JP 2006294848A JP 2006294848 A JP2006294848 A JP 2006294848A JP 2008112862 A JP2008112862 A JP 2008112862A
Authority
JP
Japan
Prior art keywords
double
printed wiring
wiring board
sided printed
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006294848A
Other languages
Japanese (ja)
Other versions
JP5092354B2 (en
Inventor
Shinji Oguri
紳司 小栗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Saitama Ltd
Original Assignee
NEC Saitama Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Saitama Ltd filed Critical NEC Saitama Ltd
Priority to JP2006294848A priority Critical patent/JP5092354B2/en
Publication of JP2008112862A publication Critical patent/JP2008112862A/en
Application granted granted Critical
Publication of JP5092354B2 publication Critical patent/JP5092354B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent warpage of a double-side printed wiring circuit board when an electronic component is soldered thereto. <P>SOLUTION: Slit-shaped noncopper foil regions are formed along wiring directions in the vicinities of regions opposed to signal wiring lines 21a, 21b, 21c of a lower conductive layer. The slit-shaped noncopper foil regions are formed not to be overlapped with the signal wiring lines 21a, 21b (the signal wiring lines 21b, 21c). With such an arrangement, when a surface mounting component is soldered to the board, warpage or deformation of a double-side printed wiring circuit board 1 can be reliably suppressed. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

この発明は、両面プリント配線基板、電子機器及び両面プリント配線基板の製造方法に係り、例えば、絶縁性基板の両面に、共にべた領域を有する導電層が形成された両面プリント配線基板、該両面プリント配線基板を備えた電子機器及び両面プリント配線基板の製造方法に関する。   The present invention relates to a double-sided printed wiring board, an electronic device, and a method for manufacturing a double-sided printed wiring board, for example, a double-sided printed wiring board in which a conductive layer having a solid area is formed on both sides of an insulating substrate. The present invention relates to an electronic device including a wiring board and a method for manufacturing a double-sided printed wiring board.

従来より、通信装置やコンピュータ装置等の電子機器は、一般にプリント配線基板が実装されて構成され、このプリント配線基板には、スルーホール実装部品や表面実装部品(SMD:Surface Mount Device)等の部品が搭載される。
スルーホール実装部品は、プリント配線基板に設けられたスルーホールに、半田付け用のリードが挿入され、この状態で半田付けすることで、プリント配線基板内部の導電層に接続される。
2. Description of the Related Art Conventionally, electronic devices such as communication devices and computer devices are generally configured by mounting a printed wiring board, and components such as through-hole mounting parts and surface mounting parts (SMD: Surface Mount Device) are mounted on the printed wiring board. Is installed.
The through-hole mounting component is connected to a conductive layer inside the printed wiring board by inserting a soldering lead into a through hole provided in the printed wiring board and soldering in this state.

また、表面実装部品は、プリント配線基板の表面(及び裏面)に形成された半田パッドに、対応する接続端子が半田を介して物理的及び電気的に接続されて、プリント配線基板に取り付けられる。
なお、プリント配線基板の例えば電源層やグランド層として用いられる導電層は、略一面に(べたに)導体領域が形成されたべたパターンとされる。
Further, the surface-mounted component is attached to the printed wiring board with the corresponding connection terminals physically and electrically connected to the solder pads formed on the front surface (and the back surface) of the printed wiring board.
Note that a conductive layer used as, for example, a power supply layer or a ground layer of a printed wiring board has a solid pattern in which a conductor region is formed on substantially one surface.

例えば、表面実装部品をプリント配線基板に搭載する際には、予め接合箇所に半田を供給しておき、適温(例えば、260℃程度)に加熱し、半田を溶融させて接続するリフロー方式によって半田付けを行って、表面実装部品をプリント配線基板に接続する。
図11乃至図14を参照して、両面プリント配線基板101に、表面実装部品102を搭載する場合について説明する。
For example, when mounting a surface-mounted component on a printed wiring board, solder is supplied in advance to the joint location, heated to an appropriate temperature (eg, about 260 ° C.), and the solder is melted and connected by a reflow method. The surface mount component is connected to the printed wiring board.
With reference to FIG. 11 to FIG. 14, a case where the surface mounting component 102 is mounted on the double-sided printed wiring board 101 will be described.

図11及び図12に示すように、両面プリント基板101が、絶縁性基板103と、絶縁性基板103の両面に形成され、共にべた領域を有する上部導電層104及び下部導電層105を有し、上部導電層104及び下部導電層105のべた領域の面積が略同一の場合、上部導電層104の中央部に比較的長い信号配線106a,106b,106cが配置されていると、半田付けの際に、上部導電層104及び下部導電層105が熱膨張したとき、各信号配線106a(106b,106c)の両側に銅箔が除去された筋状の溝部が形成されていることにより、両面プリント配線板101は、図13に示すように、信号配線106a,106b,106cが底部(対向する下部導電層105側が頂部)となるように、すなわち、下部導電層105が外周側となるように、かつ、信号配線106a,106b,106cに略直交する方向に沿って、湾曲してしまう。   As shown in FIGS. 11 and 12, a double-sided printed circuit board 101 has an insulating substrate 103 and an upper conductive layer 104 and a lower conductive layer 105 which are formed on both surfaces of the insulating substrate 103 and both have a solid region. When the areas of the solid regions of the upper conductive layer 104 and the lower conductive layer 105 are substantially the same, if relatively long signal wirings 106 a, 106 b, 106 c are arranged at the center of the upper conductive layer 104, soldering is performed. When the upper conductive layer 104 and the lower conductive layer 105 are thermally expanded, a double-sided printed wiring board is formed by forming a streak-like groove from which the copper foil is removed on both sides of each signal wiring 106a (106b, 106c). As shown in FIG. 13, reference numeral 101 indicates that the signal wirings 106a, 106b, 106c are at the bottom (the opposite lower conductive layer 105 side is the top), that is, the lower conductive layer 05 are formed so that the outer peripheral side, and the signal lines 106a, 106b, along a direction substantially orthogonal to 106c, thereby curved.

両面プリント配線板101に反りが発生することによって、図14に示すように、表面実装部品102が搭載される両面プリント配線板101の搭載面(表面及び裏面)の平坦度が失われ、表面実装部品102の接続不良を引き起こしてしまう。
このため、矩形状の両面プリント基板を用いる場合に、この両面プリント基板の長手方向に直交する方向に沿って、導体領域の面積が大きい方の側の導体領域内に、銅箔が除去されてなるスリット状の非導体領域(銅箔抜き領域)を形成する技術が提案されている(例えば、特許文献1等参照。)。
特開平5−299785号公報
When the double-sided printed wiring board 101 is warped, the flatness of the mounting surfaces (front and back) of the double-sided printed wiring board 101 on which the surface-mounted component 102 is mounted is lost as shown in FIG. The connection failure of the component 102 is caused.
For this reason, when a rectangular double-sided printed circuit board is used, the copper foil is removed in the conductor region on the side of the larger conductor area along the direction orthogonal to the longitudinal direction of the double-sided printed circuit board. A technique for forming a slit-like non-conductor region (copper foil removal region) is proposed (see, for example, Patent Document 1).
JP-A-5-299785

解決しようとする問題点は、プリント配線基板における反り等の変形の発生を確実に抑制することが困難であるという点である。
すなわち、例えば、両面プリント基板は、単純にその長手方向に沿って反るとは限らず、両面プリント基板の形状や、表面側及び裏面側に形成されたべた領域を含む配線パターンの形成状態等によって、変形のしかたが異なる。
The problem to be solved is that it is difficult to reliably suppress the occurrence of deformation such as warpage in the printed wiring board.
That is, for example, a double-sided printed circuit board does not simply warp along its longitudinal direction, and the shape of the double-sided printed circuit board, the formation state of a wiring pattern including solid areas formed on the front surface side and the back surface side, etc. The method of deformation differs depending on the type.

また、両面プリント基板の一方の側の導電層に、例えば、比較的長い直線状の信号配線が形成され、この信号配線を挟んで両側にべた領域が形成され、他方の側の導電層は略一面がべた領域とされているような場合には、この信号配線の配線方向に略直交する方向に沿って反りが発生し、両面プリント基板が矩形状であっても、配線方向が例えば対角線方向に沿っていれば、この対角線方向に略直交する方向に沿って反りが発生する。   Further, for example, a relatively long linear signal wiring is formed on the conductive layer on one side of the double-sided printed circuit board, and a solid area is formed on both sides across the signal wiring, and the conductive layer on the other side is substantially the same. When one surface is a solid area, warping occurs in a direction substantially perpendicular to the wiring direction of the signal wiring, and even if the double-sided printed board is rectangular, the wiring direction is, for example, a diagonal direction. , Warping occurs along a direction substantially orthogonal to the diagonal direction.

また、こうした信号配線が、両面プリント基板の複数箇所に形成され、かつ、配線方向が様々であるような場合には、両面プリント基板は、単純に1つの方向に沿って反るとは限らず、複雑に変形するために、上記従来技術では対応できない。
また、このように、両面プリント基板に反りが発生することによって、電子部品の接続不良を招き、信頼性を低下させると共に、両面プリント基板の実質な厚さの増大化を招き、特に小型の電子機器においては、筐体内に収まらなくなり、薄形化及び小型化の妨げとなってしまう。
In addition, when such signal wiring is formed at a plurality of locations on the double-sided printed circuit board and the wiring directions are various, the double-sided printed circuit board is not always warped along one direction. However, due to complex deformation, the above-mentioned conventional technology cannot cope.
In addition, the occurrence of warpage on the double-sided printed circuit board in this way leads to poor connection of electronic components, lowers reliability, and increases the substantial thickness of the double-sided printed circuit board. In the device, it will not fit in the housing, which will hinder thinning and miniaturization.

この発明は、上述の事情に鑑みてなされたもので、リフロー等による半田付けの際に、反り等の変形の発生を確実に抑制することができる両面プリント配線基板、電子機器及び両面プリント配線基板の製造方法を提供することを目的としている。   The present invention has been made in view of the above-described circumstances, and can provide a double-sided printed wiring board, an electronic device, and a double-sided printed wiring board that can reliably suppress the occurrence of deformation such as warping during soldering by reflow or the like. It aims at providing the manufacturing method of.

上記課題を解決するために、請求項1記載の発明は、絶縁性の基板と、該基板の表面側に形成され、配線パターン領域によってべた層が分断された表面側導電層と、上記基板の裏面側に形成され、べた層が分断されていない裏面側導電層とから構成される両面プリント配線基板に係り、電子部品のリフロー実装時の加熱による上記絶縁性基板の反りを防止するための反り防止用非導体パターンが、上記配線パターン領域又はその近傍の裏面側に設けられていることを特徴としている。   In order to solve the above-mentioned problems, an invention according to claim 1 is directed to an insulating substrate, a surface-side conductive layer formed on the surface side of the substrate, in which a solid layer is divided by a wiring pattern region, and the substrate. The present invention relates to a double-sided printed wiring board that is formed on the back side and includes a back side conductive layer in which the solid layer is not divided, and is a warp for preventing the insulating board from being warped by heating during reflow mounting of electronic components. A non-conductive pattern for prevention is provided on the back side of the wiring pattern region or the vicinity thereof.

また、請求項2記載の発明は、絶縁性の基板と、該基板の表面側に形成され、該表面の中央部領域又はその近傍領域を通過する配線パターン領域によって左右に分断された表面側導電層と、上記基板の裏面側に形成され、該裏面の中央部領域又はその近傍領域においてべた層が分断されていない裏面側導電層とから構成される両面プリント配線基板に係り、電子部品のリフロー実装時の加熱による上記絶縁性基板の反りを防止するための反り防止用非導体パターンが、上記配線パターン領域又はその近傍の裏面側に設けられていることを特徴としている。   According to a second aspect of the present invention, there is provided an insulating substrate and a surface-side conductive material formed on the surface side of the substrate and divided into right and left by a wiring pattern region passing through a central region of the surface or a region in the vicinity thereof. Reflow of electronic components in relation to a double-sided printed wiring board formed of a layer and a back side conductive layer formed on the back side of the substrate and having a solid layer not divided in the central region of the back side or in the vicinity thereof A warp-preventing non-conductive pattern for preventing warpage of the insulating substrate due to heating during mounting is provided on the back side of the wiring pattern region or the vicinity thereof.

また、請求項3記載の発明は、請求項2記載の両面プリント配線基板に係り、左右の分断比は、3/1乃至1/3の範囲に設定されていることを特徴としている。   According to a third aspect of the present invention, there is provided the double-sided printed wiring board according to the second aspect, wherein the left / right dividing ratio is set in a range of 3/1 to 1/3.

また、請求項4記載の発明は、請求項1、2又は記載の両面プリント配線基板に係り、上記反り防止用非導体パターンは、上記配線パターン領域内の配線に沿って設けられていることを特徴としている。   According to a fourth aspect of the present invention, there is provided the double-sided printed wiring board according to the first, second, or second aspect, wherein the warp prevention non-conductive pattern is provided along the wiring in the wiring pattern region. It is a feature.

また、請求項5記載の発明は、請求項1乃至4のいずれか1に記載の両面プリント配線基板に係り、上記配線パターン領域内に複数の配線が形成され、かつ、互いに隣接する上記配線間には、シールド配線が形成されていると共に、上記反り防止用非導体パターンは、上記シールド配線と重なるように設けられていることを特徴としている。   A fifth aspect of the invention relates to the double-sided printed wiring board according to any one of the first to fourth aspects, wherein a plurality of wirings are formed in the wiring pattern region and the wirings adjacent to each other are formed. In addition, a shield wiring is formed, and the warp preventing non-conductive pattern is provided so as to overlap the shield wiring.

また、請求項6記載の発明は、請求項1乃至5のいずれか1に記載の両面プリント配線基板に係り、上記絶縁性基板の裏面側に、上記反り防止用非導体パターンとして、複数のスリット状領域が、上記配線パターン領域内の配線に沿って配列され、互いに隣接する上記スリット状領域の間の間隙は、上記複数のスリット状領域を挟んだ両側の上記べた層を構成する導電領域同士を接続する電流経路とされることを特徴としている。   A sixth aspect of the present invention relates to the double-sided printed wiring board according to any one of the first to fifth aspects, wherein a plurality of slits are provided on the back side of the insulating substrate as the non-conductive pattern for preventing warping. Are arranged along the wiring in the wiring pattern area, and the gap between the adjacent slit-like areas is between the conductive areas constituting the solid layers on both sides of the plurality of slit-like areas. It is characterized by being a current path connecting the two.

また、請求項7記載の発明に係る電子機器は、請求項1乃至6のいずれか1に記載の両面プリント配線基板を備えたことを特徴としている。   According to a seventh aspect of the invention, an electronic apparatus includes the double-sided printed wiring board according to any one of the first to sixth aspects.

また、請求項8記載の発明は、絶縁性の基板と、該基板の表面側に形成され、配線パターン領域によってべた層が分断された表面側導電層と、上記基板の裏面側に形成され、べた層が分断されていない裏面側導電層とから構成される両面プリント配線基板の製造方法に係り、電子部品のリフロー実装時の加熱による上記絶縁性基板の反りを防止するための反り防止用非導体パターンを、上記配線パターン領域又はその近傍の裏面側に設けることを特徴としている。   The invention according to claim 8 is formed on an insulating substrate, a surface-side conductive layer formed on the surface side of the substrate and divided by a wiring pattern region, and a back surface side of the substrate. The present invention relates to a method for manufacturing a double-sided printed wiring board composed of a backside conductive layer in which a solid layer is not divided, and is used for preventing warpage of the insulating board to prevent warping of the insulating board due to heating during reflow mounting of electronic components. The conductive pattern is provided on the back surface side in the wiring pattern region or in the vicinity thereof.

また、請求項9記載の発明は、絶縁性の基板と、該基板の表面側に形成され、該表面の中央部領域又はその近傍領域を通過する配線パターン領域によって左右に分断された表面側導電層と、上記基板の裏面側に形成され、該裏面の中央部領域又はその近傍領域においてべた層が分断されていない裏面側導電層とから構成される両面プリント配線基板の製造方法に係り、電子部品のリフロー実装時の加熱による上記絶縁性基板の反りを防止するための反り防止用非導体パターンを、上記配線パターン領域又はその近傍の裏面側に設けることを特徴としている。   According to a ninth aspect of the invention, there is provided an insulating substrate and a surface-side conductive material formed on the surface side of the substrate and divided into right and left by a wiring pattern region passing through a central region of the surface or a region in the vicinity thereof. The present invention relates to a method of manufacturing a double-sided printed wiring board comprising a layer and a back side conductive layer formed on the back side of the substrate and having a solid layer not separated in a central region of the back side or a region in the vicinity thereof. A warp prevention non-conductive pattern for preventing warpage of the insulating substrate due to heating during reflow mounting of components is provided on the back surface side of the wiring pattern region or the vicinity thereof.

この発明の構成によれば、電子部品のリフロー実装時の加熱による絶縁性基板の反りを防止するための反り防止用非導体パターンが、配線パターン領域又はその近傍の裏面側に設けられているので、半田付けの際に、反り等の変形の発生を確実に抑制することができる。   According to the configuration of the present invention, the non-conductor pattern for warpage prevention for preventing the warpage of the insulating substrate due to heating at the time of reflow mounting of the electronic component is provided on the wiring pattern region or the back surface side in the vicinity thereof. When soldering, the occurrence of deformation such as warping can be reliably suppressed.

電子部品のリフロー実装時の加熱による絶縁性基板の反りを防止するための反り防止用非導体パターンが、配線パターン領域又はその近傍の裏面側に設けられていることによって、半田付けの際に、反り等の変形の発生を確実に抑制するという目的を実現した。   When the soldering is performed by providing a non-conductor pattern for warpage prevention to prevent warpage of the insulating substrate due to heating during reflow mounting of electronic components on the back side of the wiring pattern region or its vicinity. The purpose of reliably suppressing the occurrence of deformation such as warping has been realized.

図1は、この発明の第1の実施例である両面プリント配線板の構成を示す平面図、図2は、同両面プリント配線板の構成を示す下面図、図3は、同両面プリント配線板の構成を示す平面図、図4は、同両面プリント配線板の構成を示す断面図、図5は、図1のA−A線に沿った断面図、図6は、図2のB部を拡大して示す拡大平面図、また、図7は、図5のC部を拡大して示す拡大断面図である。   1 is a plan view showing the configuration of a double-sided printed wiring board according to a first embodiment of the present invention, FIG. 2 is a bottom view showing the configuration of the double-sided printed wiring board, and FIG. 3 is the double-sided printed wiring board. FIG. 4 is a cross-sectional view showing the structure of the double-sided printed wiring board, FIG. 5 is a cross-sectional view taken along the line AA in FIG. 1, and FIG. FIG. 7 is an enlarged sectional view showing the portion C of FIG. 5 in an enlarged manner.

この例の両面プリント配線板1は、携帯電話機を含む通信装置やコンピュータ等の電子機器に実装され、図1乃至図4に示すように、絶縁層2と導電層3とが積層されてなる両面構造を有すると共に、表面から裏面へ至るまで絶縁層2及び導電層3を貫通し、電子部品又は電気部品としての表面実装部品4の接続端子5を導電層2に接続するための複数のスルーホール6,6,…を有している。
表面実装部品4は、スルーホール6,6,…を介して、接続端子5が対応する導電層2に接続されて、両面プリント配線板1に取り付けられる。
The double-sided printed wiring board 1 of this example is mounted on a communication device including a mobile phone or an electronic device such as a computer, and as shown in FIGS. 1 to 4, a double-sided printed wiring board 1 is a double-sided printed wiring board 1 in which an insulating layer 2 and a conductive layer 3 are laminated. A plurality of through-holes having a structure and penetrating the insulating layer 2 and the conductive layer 3 from the front surface to the back surface and connecting the connection terminals 5 of the surface mounting component 4 as an electronic component or an electrical component to the conductive layer 2 6, 6, ....
The surface mount component 4 is attached to the double-sided printed wiring board 1 with the connection terminals 5 connected to the corresponding conductive layers 2 through the through holes 6, 6.

なお、スルーホール6,6,…の内壁面には、金属めっきが施されている。また、表面実装部品4は、両面プリント配線板1の表面(及び裏面)に形成された半田パッド7に、対応する接続端子5が半田8を介して物理的及び電気的に接続されて、両面プリント配線板1に取り付けられる。   Note that metal plating is applied to the inner wall surfaces of the through holes 6, 6,. Further, the surface-mounted component 4 has both the corresponding connection terminals 5 physically and electrically connected to the solder pads 7 formed on the front surface (and the back surface) of the double-sided printed wiring board 1 via the solder 8, It is attached to the printed wiring board 1.

スルーホール6は、後述する上部導電層16又は下部導電層17に接続され、かつ、対応する半田パッド7に接続されている。
各表面実装部品4は、両面プリント配線板1の表面及び裏面に設けられた部品配置領域9a(9b,9c,…)に配置される。
The through hole 6 is connected to an upper conductive layer 16 or a lower conductive layer 17 which will be described later, and is connected to a corresponding solder pad 7.
Each surface-mounted component 4 is arranged in a component arrangement area 9a (9b, 9c,...) Provided on the front and back surfaces of the double-sided printed wiring board 1.

なお、図1乃至図3において、この両面プリント配線板1に、表面実装部品4として、例えば、裏面側の部品配置領域9dにSIM(Subscriber Identity Module)カードコネクタ、部品配置領域9eにリチウムイオン2次電池等の2次電池、表面側の部品配置領域9aにスタッキングコネクタ、表面側又は裏面側の部品配置領域9b,9c,9fにコンデンサ等が配置される場合について示す。なお、この例では、両面プリント配線板1の厚さは、略0.5mmとされる。   In FIGS. 1 to 3, the double-sided printed wiring board 1 has a surface mounting component 4, for example, a SIM (Subscriber Identity Module) card connector in the component placement region 9d on the back side, and lithium ion 2 in the component placement region 9e. A case will be described in which a secondary battery such as a secondary battery, a stacking connector in the front surface side component placement region 9a, and a capacitor or the like are placed in the front or back side component placement regions 9b, 9c, 9f. In this example, the thickness of the double-sided printed wiring board 1 is approximately 0.5 mm.

絶縁層2は、例えば、ガラスエポキシ基板からなる絶縁性基板11、又は上部導電層16及び下部導電層17の表面を被覆する表面保護膜12,13からなっている。
ここで、表面実装部品4の接続端子5が配置される表面保護膜12,13には開口14が形成されて、上部導電層16及び下部導電層17が露出され、かつ、上部導電層16及び下部導電層17の露出箇所(接続箇所)には、金属めっき(金めっき等)が施されている。
The insulating layer 2 includes, for example, an insulating substrate 11 made of a glass epoxy substrate, or surface protective films 12 and 13 that cover the surfaces of the upper conductive layer 16 and the lower conductive layer 17.
Here, openings 14 are formed in the surface protection films 12 and 13 where the connection terminals 5 of the surface mount component 4 are disposed, and the upper conductive layer 16 and the lower conductive layer 17 are exposed, and the upper conductive layer 16 and Metal plating (gold plating or the like) is applied to the exposed portion (connection portion) of the lower conductive layer 17.

導電層3は、絶縁性基板11の表面側に形成された上部導電層16、又は裏面側に形成された下部導電層17からなっていると共に、表面実装部品4の接続端子5が配置される接続箇所は露出されて、金属めっき層18が形成され、半田パッド7とされている。
上部導電層16は、信号配線21a,21b,21cが形成された配線領域と、スルーホール6,6,…と、スルーホール6,6,…の周りの非銅箔領域(クリアランスホール)を除いて略一面に(べたに)導電性領域が形成されたべたパターンとされている。
The conductive layer 3 includes an upper conductive layer 16 formed on the front surface side of the insulating substrate 11 or a lower conductive layer 17 formed on the back surface side, and the connection terminals 5 of the surface mount component 4 are disposed. The connection portion is exposed, a metal plating layer 18 is formed, and the solder pad 7 is formed.
The upper conductive layer 16 excludes the wiring region in which the signal wirings 21a, 21b, and 21c are formed, the through holes 6, 6,..., And the non-copper foil region (clearance hole) around the through holes 6, 6,. Thus, it is a solid pattern in which a conductive region is formed on substantially one surface.

この例では、3本の信号配線21a,21b,21cが、両面プリント配線板1の中央部に斜め方向(両面プリント配線板1の長辺側の端縁1a及び短辺側の端縁1bに対して略45°)に沿って形成されている。信号配線21a(21b,21c)の端部は、半田パッド7やスルーホール6等に接続され、信号配線21a,21b,21cを介して、例えば、表面側の部品配置領域9aに配置されたスタッキングコネクタと、裏面側の部品配置領域9dに配置されたSIMカードコネクタとが接続される。   In this example, three signal wirings 21a, 21b, and 21c are arranged obliquely in the center of the double-sided printed wiring board 1 (on the long-side edge 1a and the short-side edge 1b of the double-sided printed wiring board 1). (About 45 °). The end of the signal wiring 21a (21b, 21c) is connected to the solder pad 7, the through hole 6 or the like, and is stacked, for example, in the component placement region 9a on the front side via the signal wiring 21a, 21b, 21c. The connector is connected to the SIM card connector arranged in the component arrangement area 9d on the back side.

信号配線21a(21b,21c)は、図5及び図7に示すように、所定の幅daの比較的長い直線部を有し、互いに隣接する信号配線21a,21b(21b,21c)同士は、所定の間隔paを保つように形成されている。
信号配線21a(21b,21c)は、銅箔領域の両側に銅箔が除去されて形成された筋状の溝部21p,21p(21q,21q、21r,21r)によって、例えば、べたパターンから分離(絶縁)されることによって形成されている。
As shown in FIGS. 5 and 7, the signal wiring 21a (21b, 21c) has a relatively long straight line portion with a predetermined width da, and the adjacent signal wirings 21a, 21b (21b, 21c) are It is formed so as to maintain a predetermined interval pa.
The signal wiring 21a (21b, 21c) is separated from, for example, a solid pattern by striped grooves 21p, 21p (21q, 21q, 21r, 21r) formed by removing the copper foil on both sides of the copper foil region ( It is formed by being insulated.

この例では、所定の間隔paは、略2mm、所定の幅daは、略0.1mmに設定される。なお、図1及び図3において、信号配線21a,21b,21cを、透視状態で(すなわち、実線で)示している。   In this example, the predetermined interval pa is set to about 2 mm, and the predetermined width da is set to about 0.1 mm. In FIG. 1 and FIG. 3, the signal wirings 21a, 21b, and 21c are shown in a transparent state (that is, with solid lines).

また、下部導電層17は、銅箔が除去された矩形のスリット状非銅箔領域23a,23b,…(24a,24b,…)と、スルーホール6,6,…と、スルーホール6,6,…の周りの非銅箔領域(クリアランスホール)を除いて略一面に(べたに)導電性領域が形成されたべたパターンとされている。   The lower conductive layer 17 includes rectangular slit-shaped non-copper foil regions 23a, 23b,... (24a, 24b,...) From which the copper foil has been removed, through holes 6, 6,. ,... Is a solid pattern in which conductive regions are formed on substantially one surface except for non-copper foil regions (clearance holes).

下部導電層17には、信号配線21a,21bの直線部の間に形成され、信号配線21a,21b間のクロストーク等を防止するためのシールド領域22aの直下に配線方向に沿って形成された略同一の形状及び寸法のスリット状非銅箔領域24a,24b,…と、信号配線21b,21cの直線部の間に形成され、信号配線21b,21c間のクロストーク等を防止するためのシールド領域22bの直下に配線方向に沿って形成された略同一の形状及び寸法スリット状非銅箔領域23a,23b,…とが形成されている。   The lower conductive layer 17 is formed between the straight portions of the signal wirings 21a and 21b, and is formed along the wiring direction directly under the shield region 22a for preventing crosstalk between the signal wirings 21a and 21b. A shield for preventing crosstalk between the signal wirings 21b and 21c, which is formed between the slit-shaped non-copper foil regions 24a, 24b,... Having substantially the same shape and size and the straight portions of the signal wirings 21b and 21c. The substantially same shape and dimension slit-shaped non-copper foil regions 23a, 23b,... Formed along the wiring direction are formed immediately below the region 22b.

この例では、図6に示すように、スリット状非銅箔領域23a,23b,…(スリット状非銅箔領域24a,24b,…)は、それぞれ、直線上に等間隔で形成されている。スリット状非銅箔領域23a(23b,23c、23d)及びスリット状非銅箔領域24a(24b,24c)の長さ(非銅箔領域の長さ)db、及び上記間隔(銅箔領域の長さ)pbは所定の値に設定されている。また、長さdb、間隔pbは、例えば、(db:pb=3:1〜2:1)となるように設定されている。また、幅dfは、2mm未満に設定されている。   In this example, as shown in FIG. 6, the slit-like non-copper foil regions 23a, 23b,... (Slit-like non-copper foil regions 24a, 24b,...) Are formed at equal intervals on a straight line. The slit-shaped non-copper foil region 23a (23b, 23c, 23d) and the slit-shaped non-copper foil region 24a (24b, 24c) length (length of the non-copper foil region) db and the above-mentioned interval (length of the copper foil region) P) pb is set to a predetermined value. The length db and the interval pb are set to be (db: pb = 3: 1 to 2: 1), for example. The width df is set to be less than 2 mm.

ここで、互いに隣り合うスリット状非銅箔領域23a,24a(23b,24b、23c,24c)は、横方向(両面プリント配線板1の短辺側の端縁1bに沿った方向)に沿って配列されている。すなわち、スリット状非銅箔領域23a,23b,…(スリット状非銅箔領域24a,24b,…)は、上記配線方向に沿っても、上記横方向に沿ってもジグザグ状とならないように、揃えられて配置されている。   Here, the slit-shaped non-copper foil regions 23a, 24a (23b, 24b, 23c, 24c) adjacent to each other are along the horizontal direction (the direction along the edge 1b on the short side of the double-sided printed wiring board 1). It is arranged. That is, the slit-shaped non-copper foil regions 23a, 23b,... (Slit-shaped non-copper foil regions 24a, 24b,...) Are not zigzag along the wiring direction or the lateral direction. They are arranged and arranged.

この例では、スリット状非銅箔領域23a,23b,…は、信号配線21a,21bに重ならないように、スリット状非銅箔領域24a,24b,…は、信号配線21b,21cに重ならないように、それぞれ形成されている。
すなわち、信号配線21a,21b,21cの直下には、下部導電層17の銅箔領域が重なるように配置されている。
In this example, the slit-shaped non-copper foil regions 23a, 23b,... Do not overlap the signal wirings 21a, 21b, and the slit-shaped non-copper foil regions 24a, 24b,. Each is formed.
That is, the copper foil region of the lower conductive layer 17 is arranged immediately below the signal wirings 21a, 21b, and 21c.

例えば、信号配線21bの直下に配置された下部導電層17を構成する銅箔領域25は、図7に示すように、幅dcが、(dc=da+d1+d2)とされ、信号配線21bの直下の幅daの領域の両側に、それぞれ、余裕分d1,d2が確保されるように、形成されている。なお、この例では、余裕分d1,d2は、それぞれ、略0.1mmに設定されている。   For example, the copper foil region 25 constituting the lower conductive layer 17 disposed immediately below the signal wiring 21b has a width dc of (dc = da + d1 + d2) as shown in FIG. 7, and the width immediately below the signal wiring 21b. It is formed on both sides of the area da so as to ensure margins d1 and d2. In this example, the margins d1 and d2 are each set to approximately 0.1 mm.

このように、下部導電層17において、銅箔領域が、絶縁性基板11を介して、各信号配線21a(21b,21c)に重なるように、形成されていることにより、信号配線21a(21b,21c)には、絶縁性基板11を介して、銅箔領域が対向配置されることによって、リターン電流の経路が確保される。したがって、不要電磁波放射(EMI:electromagnetic interference)が抑制される。   As described above, in the lower conductive layer 17, the copper foil region is formed so as to overlap each signal wiring 21 a (21 b, 21 c) with the insulating substrate 11 interposed therebetween. In 21c), the copper foil region is disposed opposite to the insulating substrate 11 so that a return current path is secured. Therefore, unnecessary electromagnetic radiation (EMI) is suppressed.

また、スリット状非銅箔領域23a,23b,…(スリット状非銅箔領域24a,24b,…)間の間隔pbの銅箔領域26a(26b,26c)(銅箔領域27a(27b))は、スリット状非銅箔領域23a,23b,…(スリット状非銅箔領域24a,24b,…)を挟んだ両側のべたパターン領域31,32間を結ぶ電流経路の一部として機能する。   Moreover, the copper foil area | region 26a (26b, 26c) (copper foil area | region 27a (27b)) of the space | interval pb between slit-shaped non-copper foil area | regions 23a, 23b, ... (slit-like non-copper foil area | region 24a, 24b, ...) , (Slit-like non-copper foil regions 24a, 24b,...) Function as part of a current path connecting between the solid pattern regions 31 and 32 on both sides of the slit-like non-copper foil regions 23a, 23b,.

すなわち、銅箔領域26aと銅箔領域25と銅箔領域27aとを経由する電流経路と、銅箔領域26bと銅箔領域25と銅箔領域27bとを経由する電流経路と、銅箔領域26cと銅箔領域25とを経由する電流経路とによって、べたパターン領域31,32が結ばれることによって、べたパターン領域31,32間の電位が安定的に同電位とされる。
このように、スリット状非銅箔領域23a,23b,…(スリット状非銅箔領域24a,24b,…)が、べたパターン領域31,32間を分断するように形成されていても、比較的短い上記電流経路によって、べたパターン領域31,32間が結ばれることによって、電位の不安定化を回避することができる。
That is, a current path passing through the copper foil area 26a, the copper foil area 25, and the copper foil area 27a, a current path passing through the copper foil area 26b, the copper foil area 25, and the copper foil area 27b, and a copper foil area 26c. And the solid pattern regions 31 and 32 are connected by the current path passing through the copper foil region 25, so that the potential between the solid pattern regions 31 and 32 is stably set to the same potential.
Thus, even if the slit-like non-copper foil regions 23a, 23b,... (Slit-like non-copper foil regions 24a, 24b,...) Are formed so as to divide the solid pattern regions 31, 32, Since the solid pattern regions 31 and 32 are connected by the short current path, instability of the potential can be avoided.

表面実装部品4を両面プリント配線板1に搭載する際には、図4に示すように、半田パッド7に予め半田8を所定量供給し、表面実装部品4を、各接続端子5が対応する半田パッド7に配置されるように位置合わせして両面プリント配線板1に載せ、所定の温度(例えば、略260℃)まで昇温して半田8を溶融させるリフロー方式により半田付けを行う。
ここで、昇温によって、上部導電層16及び下部導電層17を構成する銅箔は熱膨張する。
When mounting the surface mount component 4 on the double-sided printed wiring board 1, as shown in FIG. 4, a predetermined amount of solder 8 is supplied to the solder pads 7 in advance, and each connection terminal 5 corresponds to the surface mount component 4. Positioning so as to be disposed on the solder pad 7 and placing it on the double-sided printed wiring board 1, soldering is performed by a reflow method in which the temperature is raised to a predetermined temperature (for example, approximately 260 ° C.) to melt the solder 8.
Here, the copper foil which comprises the upper conductive layer 16 and the lower conductive layer 17 thermally expands by temperature rising.

例えば、上部導電層及び下部導電層のべたパターン領域の面積が略同一の場合、上部導電層の中央部に比較的長い信号配線が配置されていると、上部導電層及び下部導電層が膨張したとき、信号配線の両側に銅箔が除去された筋状の溝部が形成されていることにより、両面プリント配線板は、上記信号配線が底部(対向する下部導電層側が頂部)となるように、すなわち、下部導電層が外周側となるように、かつ、信号配線に略直交する方向に沿って、湾曲しようとするが、この例のように、下部導電層17の信号配線21a,21b,21cに対向する位置に、スリット状非銅箔領域23a,23b,…、スリット状非銅箔領域24a,24b,…が形成されていることによって、両面プリント配線板1に反り等の変形を生じさせることなく下部導電層17の銅箔の膨張が許容される。
したがって、両面プリント配線板1に反り等の変形が発生することが抑制される。これにより、表面実装部品4が搭載される両面プリント配線板1の搭載面(表面及び裏面)の平坦度が維持され、表面実装部品4の接続不良が回避される。
For example, when the areas of the solid pattern regions of the upper conductive layer and the lower conductive layer are substantially the same, the upper conductive layer and the lower conductive layer expand when a relatively long signal wiring is disposed in the center of the upper conductive layer. When the striped grooves from which the copper foil is removed are formed on both sides of the signal wiring, the double-sided printed wiring board has the signal wiring at the bottom (the opposite lower conductive layer side is at the top) That is, the lower conductive layer tends to be bent along the direction substantially perpendicular to the signal wiring so as to be on the outer peripheral side. However, as in this example, the signal wiring 21a, 21b, 21c of the lower conductive layer 17 is used. Are formed at the position opposite to each other, thereby causing deformation such as warping in the double-sided printed wiring board 1 by forming the slit-shaped non-copper foil regions 23a, 23b,. That's true Expansion of the copper foil of the lower conductive layer 17 is allowed.
Accordingly, the occurrence of deformation such as warpage in the double-sided printed wiring board 1 is suppressed. Thereby, the flatness of the mounting surface (front surface and back surface) of the double-sided printed wiring board 1 on which the surface mounting component 4 is mounted is maintained, and connection failure of the surface mounting component 4 is avoided.

このように、この例の構成によれば、下部導電層17の信号配線21a,21b,21cに対向する領域の近傍に、配線方向に沿って、スリット状非銅箔領域23a,23b,…、スリット状非銅箔領域24a,24b,…が形成されているので、表面実装部品4の半田付けの際に、両面プリント配線板1に反り等の変形を生じさせることなく下部導電層17の銅箔の膨張が許容される。したがって、両面プリント配線板1の反り等の変形の発生を確実に抑制することができる。   Thus, according to the configuration of this example, slit-shaped non-copper foil regions 23a, 23b,... In the vicinity of the regions facing the signal wirings 21a, 21b, 21c of the lower conductive layer 17 along the wiring direction. Since the slit-shaped non-copper foil regions 24a, 24b,... Are formed, the copper of the lower conductive layer 17 does not cause deformation such as warpage in the double-sided printed wiring board 1 when the surface-mounted component 4 is soldered. The foil is allowed to expand. Therefore, the occurrence of deformation such as warpage of the double-sided printed wiring board 1 can be reliably suppressed.

したがって、両面プリント基板1の反り等の変形を抑制することによって、この両面プリント基板1に搭載される表面実装部品4等の電子部品の接続不良を防止し、信頼性を向上させることができる。
また、両面プリント基板1の反りによって、電子機器の筐体に収納不能となるような不具合を防止し、かつ、両面プリント基板1の実質な厚さの増大化を防止し、両面プリント基板1が実装される電子機器の薄形化及び小型化に寄与することができる。
このため、例えば、携帯電話機等の小型の電子機器に搭載されるプリント配線基板に適用して好適である。また、両面プリント基板に比較的大型の電子部品を搭載する場合に適用して好適である。
Therefore, by suppressing deformation such as warpage of the double-sided printed circuit board 1, it is possible to prevent poor connection of electronic components such as the surface-mounted component 4 mounted on the double-sided printed circuit board 1, and improve reliability.
In addition, the double-sided printed circuit board 1 prevents a problem that the double-sided printed circuit board 1 cannot be stored in the casing of the electronic device due to warpage, and prevents the double-sided printed circuit board 1 from being increased in thickness. This can contribute to thinning and downsizing of electronic devices to be mounted.
For this reason, for example, it is suitable to be applied to a printed wiring board mounted on a small electronic device such as a mobile phone. Moreover, it is suitable for application when a relatively large electronic component is mounted on a double-sided printed circuit board.

また、スリット状非銅箔領域23a,23b,…は、信号配線21a,21bに重ならないように、スリット状非銅箔領域24a,24b,…は、信号配線21b,21cに重ならないように、それぞれ形成されているので、すなわち、下部導電層17において、銅箔領域が、絶縁性基板11を介して、各信号配線21a(21b,21c)に重なるように、形成されているので、信号配線21a(21b,21c)には、絶縁性基板11を介して、銅箔領域が対向されることによって、リターン電流の経路が確保される。
したがって、スリット状非銅箔領域23a,23b,…(スリット状非銅箔領域24a,24b,…)が形成されていても不要電磁波放射が抑制される。
Further, the slit-shaped non-copper foil regions 23a, 23b,... Do not overlap with the signal wirings 21a, 21b, and the slit-shaped non-copper foil regions 24a, 24b,. In other words, in the lower conductive layer 17, the copper foil region is formed so as to overlap each signal wiring 21a (21b, 21c) with the insulating substrate 11 interposed therebetween. 21a (21b, 21c) is opposed to the copper foil region through the insulating substrate 11, thereby ensuring a return current path.
Therefore, even if the slit-shaped non-copper foil regions 23a, 23b,... (Slit-shaped non-copper foil regions 24a, 24b,...) Are formed, unnecessary electromagnetic radiation is suppressed.

また、スリット状非銅箔領域23a,23b,…(スリット状非銅箔領域24a,24b,…)間の銅箔領域26a(26b,26c)(銅箔領域27a(27b))は、スリット状非銅箔領域23a,23b,…(スリット状非銅箔領域24a,24b,…)を挟んだ両側のべたパターン領域31,32間を結ぶ電流経路の一部として機能するので、べたパターン領域31,32間の電位が安定的に同電位とされる。   Further, the copper foil regions 26a (26b, 26c) (copper foil regions 27a (27b)) between the slit-shaped non-copper foil regions 23a, 23b,... (Slit-shaped non-copper foil regions 24a, 24b,. The non-copper foil regions 23a, 23b,... (Slit-like non-copper foil regions 24a, 24b,...) Function as part of the current path connecting the solid pattern regions 31, 32 on both sides. , 32 are stably set to the same potential.

このように、スリット状非銅箔領域23a,23b,…(スリット状非銅箔領域24a,24b,…)が、べたパターン領域31,32間を分断するように形成されていても、比較的短い上記電流経路によって、べたパターン領域31,32間が結ばれることによって、電位の不安定化を回避することができる。   Thus, even if the slit-like non-copper foil regions 23a, 23b,... (Slit-like non-copper foil regions 24a, 24b,...) Are formed so as to divide the solid pattern regions 31, 32, Since the solid pattern regions 31 and 32 are connected by the short current path, instability of the potential can be avoided.

図8は、この発明の第2の実施例である両面プリント配線板の構成を示す平面図、また、図9は、図8のD−D線に沿った断面図である。
この例の構成が上述した第1の実施例の構成と大きく異なるところは、信号配線の形成領域に対応させて、2箇所にスリット状非銅箔領域を形成した点である。
これ以外の構成は、上述した第1の実施例の構成と略同一であるので、第1の実施例と同一の構成要素については、図8において、図1乃至図3で用いた符号と同一の符号を付して、その説明を簡略にする。
FIG. 8 is a plan view showing the configuration of a double-sided printed wiring board according to the second embodiment of the present invention, and FIG. 9 is a cross-sectional view taken along the line DD of FIG.
The configuration of this example is greatly different from the configuration of the first embodiment described above in that slit-shaped non-copper foil regions are formed at two locations corresponding to the signal wiring formation region.
Since the configuration other than this is substantially the same as the configuration of the first embodiment described above, the same components as those of the first embodiment are the same as those used in FIGS. 1 to 3 in FIG. The description will be simplified by attaching the reference numeral.

この例の両面プリント配線板1Aは、図8及び図9に示すように、絶縁層41と導電層42とが積層されてなる両面構造を有すると共に、表面から裏面へ至るまで絶縁層41及び導電層42を貫通し、電子部品又は電気部品としての表面実装部品4の接続端子5を導電層42に接続するための複数のスルーホール6,6,…を有している。   As shown in FIGS. 8 and 9, the double-sided printed wiring board 1A of this example has a double-sided structure in which an insulating layer 41 and a conductive layer 42 are laminated, and the insulating layer 41 and the conductive layer from the front surface to the back surface. .. Have a plurality of through holes 6, 6,... For connecting the connection terminals 5 of the surface mount component 4 as an electronic component or an electrical component to the conductive layer 42.

絶縁層41は、絶縁性基板43、又は上部導電層45及び下部導電層46の表面を被覆する表面保護膜44からなっている。
導電層42は、両面プリント配線板1Aの表面側に形成された上部導電層45、又は裏面側に形成された下部導電層46からなっている。
The insulating layer 41 includes an insulating substrate 43 or a surface protective film 44 that covers the surfaces of the upper conductive layer 45 and the lower conductive layer 46.
The conductive layer 42 includes an upper conductive layer 45 formed on the front surface side of the double-sided printed wiring board 1A or a lower conductive layer 46 formed on the back surface side.

上部導電層45は、信号配線48a,48bが形成された配線領域49と、信号配線51a,51bが形成された配線領域52と、スルーホール6,6,…と、スルーホール6,6,…の周りの非銅箔領域(クリアランスホール)を除いて略一面に(べたに)導電性領域が形成されたべたパターンとされている。
この例では、配線領域49に、信号配線48a,48bが、両面プリント配線板1Aの中央部に斜め方向に沿って形成されていると共に、配線領域52に、信号配線51a,51bが、信号配線48a,48bの配線方向に略直交する方向に沿って形成されている。
The upper conductive layer 45 includes a wiring region 49 in which signal wirings 48a and 48b are formed, a wiring region 52 in which signal wirings 51a and 51b are formed, through holes 6, 6,. It is a solid pattern in which a conductive region is formed substantially on one surface except for a non-copper foil region (clearance hole) around.
In this example, signal wirings 48a and 48b are formed in the wiring region 49 along the oblique direction in the center of the double-sided printed wiring board 1A, and signal wirings 51a and 51b are formed in the wiring region 52. It is formed along a direction substantially orthogonal to the wiring direction of 48a and 48b.

また、下部導電層46は、銅箔が除去された矩形のスリット状非銅箔領域54a,54b,…が形成された銅箔除去領域55と、スリット状非銅箔領域56a,56b,…が形成された銅箔除去領域57と、スルーホール6,6,…と、スルーホール6,6,…の周りの非銅箔領域(クリアランスホール)を除いて略一面に(べたに)導電性領域が形成されたべたパターンとされている。   Further, the lower conductive layer 46 includes a copper foil removal region 55 formed with rectangular slit-shaped non-copper foil regions 54a, 54b,... From which copper foil has been removed, and slit-shaped non-copper foil regions 56a, 56b,. Except for the formed copper foil removal region 57, the through holes 6, 6,..., And the non-copper foil regions (clearance holes) around the through holes 6, 6,. Is a solid pattern formed.

下部導電層46には、信号配線48a,48bの間に形成されたシールド配線59の直下に配線方向に沿って形成された略同一の形状及び寸法のスリット状非銅箔領域54a,54b,…と、信号配線51a,51bの間に形成されたシールド配線61の直下に配線方向に沿って形成された略同一の形状及び寸法スリット状非銅箔領域56a,56b,…とが形成されている。   In the lower conductive layer 46, slit-shaped non-copper foil regions 54a, 54b,... Having substantially the same shape and dimensions formed along the wiring direction immediately below the shield wiring 59 formed between the signal wirings 48a, 48b. And substantially the same shape and size slit-shaped non-copper foil regions 56a, 56b,... Formed along the wiring direction immediately below the shield wiring 61 formed between the signal wirings 51a, 51b. .

この例でも、スリット状非銅箔領域54a,54b,…は、信号配線48a,48bに重ならないように、スリット状非銅箔領域56a,56b,…は、信号配線51a,51bに重ならないように、それぞれ形成されている。   Also in this example, the slit-shaped non-copper foil regions 54a, 54b,... Do not overlap the signal wirings 48a, 48b, and the slit-shaped non-copper foil regions 56a, 56b,. Each is formed.

この例の構成によれば、上述した第1の実施例と略同様の効果を得ることができる。
加えて、比較的長い直線状の信号配線が、複数箇所に、かつ、配線方向が異なるような場合でも、複雑な変形を招くことなく確実に、反りの発生を抑制し、両面プリント配線板1Aの平坦度を維持することができる。
According to the configuration of this example, substantially the same effect as that of the first embodiment described above can be obtained.
In addition, even when the relatively long linear signal wiring is in a plurality of locations and the wiring directions are different, the occurrence of warpage is surely suppressed without causing complicated deformation, and the double-sided printed wiring board 1A The flatness of can be maintained.

しかも、複数の形成領域で、それぞれ、独立にスリット状非銅箔領域を形成すれば良いので、スリット状非銅箔領域の形成パターンの設定のために複雑な計算を要することなく簡単に、両面プリント配線板1Aの反りの発生を抑制することができる。   Moreover, since it is only necessary to form the slit-shaped non-copper foil region independently in each of the plurality of formation regions, both sides can be easily and without complicated calculation for setting the formation pattern of the slit-shaped non-copper foil region. Generation | occurrence | production of the curvature of 1 A of printed wiring boards can be suppressed.

以上、この発明の実施例を図面を参照して詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。
例えば、上述した実施例では、導体を構成する金属箔として、銅箔を用いる場合について述べたが、例えば、銀箔やアルミニウム箔を用いる場合に適用できる。また、半田パッドにおいて、金めっきに限らず、銀めっきや銅めっきによって表面層を構成しても良い。
The embodiment of the present invention has been described in detail with reference to the drawings. However, the specific configuration is not limited to this embodiment, and there are design changes and the like without departing from the gist of the present invention. Are also included in the present invention.
For example, in the above-described embodiment, the case where a copper foil is used as the metal foil constituting the conductor has been described. However, the present invention can be applied to a case where a silver foil or an aluminum foil is used. In addition, the solder pad may be formed by a surface layer not only by gold plating but also by silver plating or copper plating.

また、絶縁性基板として、ガラスエポキシ基板のほか、ガラスポリイミド基板や、紙フェノール基板等を用いても良い。
また、配線の形成方法として、絶縁層に接着した金属箔をエッチングして形成する方法のほか、めっきによって形成する方法を用いる場合に適用できる。
In addition to the glass epoxy substrate, a glass polyimide substrate, a paper phenol substrate, or the like may be used as the insulating substrate.
In addition to the method of forming a wiring by etching a metal foil adhered to an insulating layer, the method can be applied to the case of using a method of forming by plating.

また、第1の実施例で、上部導電層及び下部導電層の表面実装部品の接続端子が配置される接続箇所を露出させて、金属めっき層を形成して半田パッドとする場合について述べたが、図10に示すように、両面プリント配線板1Bにおいて、半田パッド71等が形成された表面層72,73を両面に別に設けて、導電層74を4層構成としても良い。
この場合は、両面プリント配線板1Bは、絶縁層75と導電層74とが積層されてなり、導電層74は、上部導電層76、下部導電層77、又は半田パッド71を含む表面層72.73からなっている。
In the first embodiment, the case where the connection portion where the connection terminals of the surface mounting parts of the upper conductive layer and the lower conductive layer are arranged is exposed and the metal plating layer is formed to form the solder pad is described. As shown in FIG. 10, in the double-sided printed wiring board 1B, the surface layers 72 and 73 on which the solder pads 71 and the like are formed may be separately provided on both sides, and the conductive layer 74 may have a four-layer structure.
In this case, the double-sided printed wiring board 1B is formed by laminating an insulating layer 75 and a conductive layer 74, and the conductive layer 74 includes an upper conductive layer 76, a lower conductive layer 77, or a surface layer 72. 73.

また、第1の実施例で、スリット状非銅箔領域23a,23b,…(スリット状非銅箔領域24a,24b,…)は、配線方向及び横方向に沿ってジグザグ状とならないように、揃えられて配置されている場合について述べたが、配線方向及び横方向に沿って、必ずしも揃えられていなくても、若干、ジグザグ状に配列するようにしても良い。
また、第1の実施例で、必ずしも、スリット状非銅箔領域に分割せずに、長尺な帯状に形成しても良い。
In the first embodiment, the slit-shaped non-copper foil regions 23a, 23b,... (Slit-shaped non-copper foil regions 24a, 24b,...) Are not zigzag along the wiring direction and the lateral direction. Although the case where they are arranged in alignment has been described, they may be arranged slightly in a zigzag manner along the wiring direction and the lateral direction, although they are not necessarily aligned.
In the first embodiment, it is not necessarily divided into slit-like non-copper foil regions, and may be formed in a long strip shape.

また、第2の実施例では、2箇所にスリット形成箇所を設ける場合について述べたが、信号配線の長さや方向、形成位置等に応じて、3箇所以上に設けても良い。また、対象となる信号配線の方向は、略同一の方向であっても良いし、例えば、互いに異なる対角線に沿った方向であっても良い。   In the second embodiment, the case where the slit forming portions are provided at two locations has been described. However, the slit forming locations may be provided at three or more locations depending on the length and direction of the signal wiring, the forming position, and the like. Further, the direction of the target signal wiring may be substantially the same direction, for example, may be directions along different diagonal lines.

両面プリント配線板に実装する電子部品又は電気部品としては、表面実装部品を半田付けする場合のほか、例えば、スルーホール実装部品(リード付き挿入部品)を半田付けする場合に適用できる。   The electronic component or electrical component mounted on the double-sided printed wiring board can be applied not only when soldering a surface-mounted component but also when soldering a through-hole mounted component (inserted component with lead), for example.

この発明の第1の実施例である両面プリント配線板の構成を示す平面図である。It is a top view which shows the structure of the double-sided printed wiring board which is 1st Example of this invention. 同両面プリント配線板の構成を示す下面図である。It is a bottom view which shows the structure of the double-sided printed wiring board. 同両面プリント配線板の構成を示す平面図である。It is a top view which shows the structure of the double-sided printed wiring board. 同両面プリント配線板の構成を示す断面図である。It is sectional drawing which shows the structure of the double-sided printed wiring board. 図1のA−A線に沿った断面図である。It is sectional drawing along the AA line of FIG. 図2のB部を拡大して示す拡大平面図である。It is an enlarged plan view which expands and shows the B section of FIG. 図5のC部を拡大して示す拡大断面図である。It is an expanded sectional view which expands and shows the C section of FIG. この発明の第2の実施例である両面プリント配線板の構成を示す平面図である。It is a top view which shows the structure of the double-sided printed wiring board which is 2nd Example of this invention. 図8のD−D線に沿った断面図である。It is sectional drawing along the DD line of FIG. この発明の第1の実施例の変形例である両面プリント配線板の構成を示す断面図である。It is sectional drawing which shows the structure of the double-sided printed wiring board which is a modification of the 1st Example of this invention. 従来技術を説明するための説明図である。It is explanatory drawing for demonstrating a prior art. 従来技術を説明するための説明図である。It is explanatory drawing for demonstrating a prior art. 従来技術を説明するための説明図である。It is explanatory drawing for demonstrating a prior art. 従来技術を説明するための説明図である。It is explanatory drawing for demonstrating a prior art.

符号の説明Explanation of symbols

1,1A,1B 両面プリント配線板(両面プリント配線基板)
2,41,75 絶縁層
3,42,74 導電層
4 表面実装部品(電子部品)
11,43 絶縁性基板
16,45,76 上部導電層(表面側導電層)
17,46,77 下部導電層(裏面側導電層)
21a,21b,21c、48a,48b、51a,51b 信号配線(配線)
22a,22b,59,61 シールド配線
23a,23b,…、24a,24b,… スリット状非銅箔領域(反り防止用非導体パターン、スリット状領域)
1,1A, 1B Double-sided printed wiring board (Double-sided printed wiring board)
2, 41, 75 Insulating layer 3, 42, 74 Conductive layer 4 Surface mount component (electronic component)
11, 43 Insulating substrate 16, 45, 76 Upper conductive layer (surface side conductive layer)
17, 46, 77 Lower conductive layer (back side conductive layer)
21a, 21b, 21c, 48a, 48b, 51a, 51b Signal wiring (wiring)
22a, 22b, 59, 61 Shield wiring 23a, 23b, ..., 24a, 24b, ... Slit-like non-copper foil region (non-conductor pattern for warpage prevention, slit-like region)

Claims (9)

絶縁性の基板と、該基板の表面側に形成され、配線パターン領域によってべた層が分断された表面側導電層と、前記基板の裏面側に形成され、べた層が分断されていない裏面側導電層とから構成される両面プリント配線基板であって、
電子部品のリフロー実装時の加熱による前記絶縁性基板の反りを防止するための反り防止用非導体パターンが、前記配線パターン領域又はその近傍の裏面側に設けられていることを特徴とする両面プリント配線基板。
An insulating substrate, a surface-side conductive layer formed on the surface side of the substrate and separated by a wiring pattern region, and a back-side conductive material formed on the back side of the substrate and not separated by a solid layer A double-sided printed wiring board composed of layers,
A double-sided print characterized in that a warp-preventing non-conductive pattern for preventing warpage of the insulating substrate due to heating during reflow mounting of electronic parts is provided on the back side of the wiring pattern region or its vicinity. Wiring board.
絶縁性の基板と、該基板の表面側に形成され、該表面の中央部領域又はその近傍領域を通過する配線パターン領域によって左右に分断された表面側導電層と、前記基板の裏面側に形成され、該裏面の中央部領域又はその近傍領域においてべた層が分断されていない裏面側導電層とから構成される両面プリント配線基板であって、
電子部品のリフロー実装時の加熱による前記絶縁性基板の反りを防止するための反り防止用非導体パターンが、前記配線パターン領域又はその近傍の裏面側に設けられていることを特徴とする両面プリント配線基板。
An insulating substrate, a surface-side conductive layer formed on the surface side of the substrate and divided into right and left by a wiring pattern region passing through the central region or the vicinity region of the surface, and formed on the back side of the substrate Is a double-sided printed wiring board composed of a back side conductive layer in which the solid layer is not divided in the central region of the back surface or the vicinity thereof,
A double-sided print characterized in that a warp-preventing non-conductive pattern for preventing warpage of the insulating substrate due to heating during reflow mounting of electronic parts is provided on the back side of the wiring pattern region or its vicinity. Wiring board.
左右の分断比は、3/1乃至1/3の範囲に設定されていることを特徴とする請求項2記載の両面プリント配線基板。   3. The double-sided printed wiring board according to claim 2, wherein the left / right dividing ratio is set in a range of 3/1 to 1/3. 前記反り防止用非導体パターンは、前記配線パターン領域内の配線に沿って設けられていることを特徴とする請求項1、2又は3記載の両面プリント配線基板。   4. The double-sided printed wiring board according to claim 1, wherein the warp preventing non-conductive pattern is provided along a wiring in the wiring pattern region. 前記配線パターン領域内に複数の配線が形成され、かつ、互いに隣接する前記配線間には、シールド配線が形成されていると共に、前記反り防止用非導体パターンは、前記シールド配線と重なるように設けられていることを特徴とする請求項1乃至4のいずれか1に記載の両面プリント配線基板。   A plurality of wirings are formed in the wiring pattern region, and a shield wiring is formed between the wirings adjacent to each other, and the non-conductive pattern for warpage prevention is provided so as to overlap the shield wiring. The double-sided printed wiring board according to claim 1, wherein the double-sided printed wiring board is provided. 前記絶縁性基板の裏面側に、前記反り防止用非導体パターンとして、複数のスリット状領域が、前記配線パターン領域内の配線に沿って配列され、互いに隣接する前記スリット状領域の間の間隙は、前記複数のスリット状領域を挟んだ両側の前記べた層を構成する導電領域同士を接続する電流経路とされることを特徴とする請求項1乃至5のいずれか1に記載の両面プリント配線基板。   On the back side of the insulating substrate, a plurality of slit-like regions are arranged along the wiring in the wiring pattern region as the warp-preventing non-conductive pattern, and the gap between the slit-like regions adjacent to each other is 6. The double-sided printed wiring board according to claim 1, wherein the double-sided printed wiring board is a current path that connects the conductive regions constituting the solid layers on both sides across the plurality of slit-like regions. . 請求項1乃至6のいずれか1に記載の両面プリント配線基板を備えたことを特徴とする電子機器。   An electronic apparatus comprising the double-sided printed wiring board according to claim 1. 絶縁性の基板と、該基板の表面側に形成され、配線パターン領域によってべた層が分断された表面側導電層と、前記基板の裏面側に形成され、べた層が分断されていない裏面側導電層とから構成される両面プリント配線基板の製造方法であって、
電子部品のリフロー実装時の加熱による前記絶縁性基板の反りを防止するための反り防止用非導体パターンを、前記配線パターン領域又はその近傍の裏面側に設けることを特徴とする両面プリント配線基板の製造方法。
An insulating substrate, a surface-side conductive layer formed on the surface side of the substrate and separated by a wiring pattern region, and a back-side conductive material formed on the back side of the substrate and not separated by a solid layer A method of manufacturing a double-sided printed wiring board composed of layers,
A double-sided printed wiring board characterized by providing a warp-preventing non-conductive pattern for preventing warpage of the insulating substrate due to heating during reflow mounting of electronic components on the back side of the wiring pattern region or its vicinity. Production method.
絶縁性の基板と、該基板の表面側に形成され、該表面の中央部領域又はその近傍領域を通過する配線パターン領域によって左右に分断された表面側導電層と、前記基板の裏面側に形成され、該裏面の中央部領域又はその近傍領域においてべた層が分断されていない裏面側導電層とから構成される両面プリント配線基板の製造方法であって、
電子部品のリフロー実装時の加熱による前記絶縁性基板の反りを防止するための反り防止用非導体パターンを、前記配線パターン領域又はその近傍の裏面側に設けることを特徴とする両面プリント配線基板の製造方法。
An insulating substrate, a surface-side conductive layer formed on the surface side of the substrate and divided into right and left by a wiring pattern region passing through the central region or the vicinity region of the surface, and formed on the back side of the substrate Is a method of manufacturing a double-sided printed wiring board composed of a back side conductive layer in which the solid layer is not divided in the central region of the back surface or the vicinity thereof,
A double-sided printed wiring board characterized by providing a warp-preventing non-conductive pattern for preventing warpage of the insulating substrate due to heating during reflow mounting of electronic components on the back side of the wiring pattern region or its vicinity. Production method.
JP2006294848A 2006-10-30 2006-10-30 Double-sided printed wiring board, electronic device, and method for manufacturing double-sided printed wiring board Expired - Fee Related JP5092354B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006294848A JP5092354B2 (en) 2006-10-30 2006-10-30 Double-sided printed wiring board, electronic device, and method for manufacturing double-sided printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006294848A JP5092354B2 (en) 2006-10-30 2006-10-30 Double-sided printed wiring board, electronic device, and method for manufacturing double-sided printed wiring board

Publications (2)

Publication Number Publication Date
JP2008112862A true JP2008112862A (en) 2008-05-15
JP5092354B2 JP5092354B2 (en) 2012-12-05

Family

ID=39445216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006294848A Expired - Fee Related JP5092354B2 (en) 2006-10-30 2006-10-30 Double-sided printed wiring board, electronic device, and method for manufacturing double-sided printed wiring board

Country Status (1)

Country Link
JP (1) JP5092354B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014199507A1 (en) * 2013-06-14 2014-12-18 ルネサスエレクトロニクス株式会社 Communication control device and mounting board
US20160163611A1 (en) * 2014-12-03 2016-06-09 International Business Machines Corporation Laminate substrates having radial cut metallic planes
JP2016524820A (en) * 2014-06-23 2016-08-18 ▲ホア▼▲ウェイ▼技術有限公司Huawei Technologies Co.,Ltd. Chip heat dissipation structure and terminal device
US20180068942A1 (en) * 2016-09-05 2018-03-08 Renesas Electronics Corporation Electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6126284A (en) * 1984-07-16 1986-02-05 松下電器産業株式会社 Hybrid integrated circuit board
JP2002261402A (en) * 2001-03-01 2002-09-13 Alps Electric Co Ltd Circuit board for electronic circuit unit
JP2004140308A (en) * 2002-10-16 2004-05-13 Adorinkusu:Kk Printed wiring board for high-speed signal using slit method
JP2005310885A (en) * 2004-04-19 2005-11-04 Canon Inc Printed wiring board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6126284A (en) * 1984-07-16 1986-02-05 松下電器産業株式会社 Hybrid integrated circuit board
JP2002261402A (en) * 2001-03-01 2002-09-13 Alps Electric Co Ltd Circuit board for electronic circuit unit
JP2004140308A (en) * 2002-10-16 2004-05-13 Adorinkusu:Kk Printed wiring board for high-speed signal using slit method
JP2005310885A (en) * 2004-04-19 2005-11-04 Canon Inc Printed wiring board

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014199507A1 (en) * 2013-06-14 2014-12-18 ルネサスエレクトロニクス株式会社 Communication control device and mounting board
JP6067110B2 (en) * 2013-06-14 2017-01-25 ルネサスエレクトロニクス株式会社 Communication control device and mounting board
US9705363B2 (en) 2013-06-14 2017-07-11 Renesas Electronics Corporation Communication control device and mounting board
JP2016524820A (en) * 2014-06-23 2016-08-18 ▲ホア▼▲ウェイ▼技術有限公司Huawei Technologies Co.,Ltd. Chip heat dissipation structure and terminal device
US20160163611A1 (en) * 2014-12-03 2016-06-09 International Business Machines Corporation Laminate substrates having radial cut metallic planes
US9818682B2 (en) * 2014-12-03 2017-11-14 International Business Machines Corporation Laminate substrates having radial cut metallic planes
US20180068942A1 (en) * 2016-09-05 2018-03-08 Renesas Electronics Corporation Electronic device
US10056332B2 (en) * 2016-09-05 2018-08-21 Renesas Electronics Corporation Electronic device with delamination resistant wiring board
US10396031B2 (en) 2016-09-05 2019-08-27 Renesas Electronics Corporation Electronic device with delamination resistant wiring board

Also Published As

Publication number Publication date
JP5092354B2 (en) 2012-12-05

Similar Documents

Publication Publication Date Title
JP2010067777A (en) Printed wiring board and electronic equipment
US8779292B2 (en) Substrate and substrate bonding device using the same
US11877392B2 (en) Flexible wiring board, module, and electronic device
JP5092354B2 (en) Double-sided printed wiring board, electronic device, and method for manufacturing double-sided printed wiring board
US11056808B2 (en) Resin multilayer substrate, transmission line, module, and method of manufacturing module
KR102505441B1 (en) Printed Circuit Board and Electronic Device having the same
US20080223611A1 (en) Printed wiring board and electric apparatus
KR20190099709A (en) Printed circuit board
US9510462B2 (en) Method for fabricating circuit board structure
CN115003019B (en) Electronic equipment and circuit board
US20110155450A1 (en) Printed circuit board and electronic apparatus
CN112449484B (en) Circuit board and method for manufacturing the same
JP2013115110A (en) Printed wiring board of step structure
US10188000B2 (en) Component mounting board
JP6889090B2 (en) Wiring board
JP6465251B2 (en) Electronics
JP2001156416A (en) Connection structure of flexible wiring board
JP2005085807A (en) Wiring board, its manufacturing method, electro-optical device, and electronic equipment
JP2006040967A (en) Multilayer flexible printed board and pressure welding connection structure
JP2003110202A (en) Card-type electronic equipment
JP2021072400A (en) Circuit board
JP2010186804A (en) Electronic apparatus, and method of reinforcing ground of flexible printed circuit board
JP2016129170A (en) Rigid flexible substrate
JP2005251857A (en) Printed circuit board and method of manufacturing the same
JP2005011927A (en) Compound circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090909

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120903

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees