[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2008103529A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008103529A
JP2008103529A JP2006284813A JP2006284813A JP2008103529A JP 2008103529 A JP2008103529 A JP 2008103529A JP 2006284813 A JP2006284813 A JP 2006284813A JP 2006284813 A JP2006284813 A JP 2006284813A JP 2008103529 A JP2008103529 A JP 2008103529A
Authority
JP
Japan
Prior art keywords
region
impurity concentration
resurf layer
semiconductor device
resurf
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006284813A
Other languages
English (en)
Inventor
Takashi Suzuki
隆司 鈴木
Masayasu Ishiko
雅康 石子
Jun Saito
順 斎藤
Takeshi Nishiwaki
剛 西脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2006284813A priority Critical patent/JP2008103529A/ja
Publication of JP2008103529A publication Critical patent/JP2008103529A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 外部電荷の影響を軽減した半導体装置を提供すること。
【解決手段】 半導体装置１０は、MOSFETが作り込まれている中心領域１０Ａとその中心領域１０Ａの周囲に形成されている終端領域１０Ｂを備えている。終端領域１０Ｂは、ｎ−型のドリフト領域２６と、ドリフト領域２６の表面に臨む位置に形成されているとともに不純物濃度が中心領域１０Ａ側から遠ざかるにつれて減少しているｐ型のリサーフ層４２と、リサーフ層４２の表面に臨む位置においてリサーフ層４２に囲まれて形成されているｐ＋型の表面局所領域４４と、半導体基板２１の表面上の一部に形成されているフィールドプレート電極５７ｆを備えている。表面局所領域４４は、平面視したときに、少なくともフィールドプレート電極５７ｆが存在しない範囲に存在している。
【選択図】 図１

Description

本発明は、半導体装置の終端領域に関する。本発明は特に、終端領域にリサーフ層が形成されている半導体装置に関する。
多くの半導体装置は、回路素子が作り込まれている中心領域とその中心領域の周囲に形成されている終端領域を備えている。回路素子には、MOSFET（Metal Oxide Semiconductor Field Effect Transistor）、IGBT（Insulator Gate Bipolar Transistor）、ダイオードなどが用いられる。終端領域は、中心領域の周囲を一巡しており、回路素子が非導通状態のときに中心領域から終端領域の外縁に向けて空乏層を伸展させるための終端構造を備えている。終端構造は、回路素子に加わる電圧を横方向で負担しており、半導体装置の耐圧を向上させるために必要とされている。終端構造には、リサーフ層が広く用いられている。
以下、終端構造にリサーフ層が用いられている半導体装置において、回路素子がｎ型MOSFETの場合を例に説明する。本明細書で開示される技術は、ｎ型MOSFET以外の種類の回路素子であってもよく、以下の説明はｎ型MOSFETの例に限定することを意図するものではない。
半導体装置の終端領域は、中心領域から終端領域に亘って連続して形成されているとともにｎ−型の不純物を含むドリフト領域を備えている。リサーフ層は、そのドリフト領域の表面に臨む位置に形成されており、ｐ型の不純物を含んでいる。終端領域の半導体基板の表面には、フィールド酸化膜が形成されている。フィールド酸化膜の表面の一部には、フィールドプレート電極が形成されている。ここでいうフィールドプレート電極は、ｎ型MOSFETのソース電極からフィールド酸化膜の表面の一部にまで延設している部分をいう。
リサーフ層の不純物濃度は、中心領域側から反中心領域側に向けて一定であることが望ましい。不純物濃度が一定であれば、リサーフ層を形成しやすい。しかし、不純物濃度が一定であると、不純物濃度が設計値から変動したときにリサーフ層の全体で電荷バランス（空乏層を伸展させるために好適な電荷量の条件をいう）が崩れ、半導体装置の耐圧が低下するという問題がある。
その問題に対処するために、特許文献１に、不純物濃度が中心領域側から反中心領域側に向けて減少しているリサーフ層が開示されている。リサーフ層の不純物濃度が上記した濃度分布を有していると、リサーフ層の不純物濃度が設計値から変動したとしても、少なくともリサーフ層の一部に好適な電荷バランスが得られる部分が存在することになる。このため、不純物濃度が分布しているリサーフ層は、不純物濃度の変動に対して安定しており、半導体装置の耐圧変動が抑制される。
特開平３−９４４６９号公報 特開平９−１６２４２２号公報
半導体装置の半導体基板上には、半導体装置を外部環境から保護するために、絶縁性の保護膜が形成されている。保護膜の材料には、ポリイミド等のイミド系樹脂材料、酸化シリコン、窒化シリコン、窒化酸化シリコン、リンガラス等が用いられる。保護膜は、半導体装置の製造工程、輸送工程及び実装工程等を通して、その表面及び内部に電荷（以下、外部電荷という）を蓄積する。保護膜の表面及び内部に外部電荷が蓄積すると、蓄積した外部電荷に引き寄せられて半導体基板の表面に反対の極性を有する電荷が集積する。
半導体基板の表面にフィールドプレート電極が延設している範囲では、外部電荷がそのフィールドプレート電極を介して排出されるので、半導体基板の表面に反対電荷が集積する現象が抑制される。しかし、フィールドプレート電極が存在していない範囲では、半導体基板の表面に反対電荷が集積する。フィールドプレート電極が延設する長さには好適な長さが存在することが知られており、フィールドプレート電極が終端領域の半導体基板の表面の全体を覆うことは好ましくない。特に、終端領域にリサーフ層が形成されている半導体装置では、フィールドプレート電極が終端領域に向けて延設している長さが短い。フィールドプレート電極自体が形成されないこともある。したがって、終端領域にリサーフ層が形成されている半導体装置では、平面視したときに、フィールドプレート電極が存在していない範囲にもリサーフ層が形成されており、その部分に反対電荷が蓄積しやすい。通常は、反対電荷が負の極性を有していることが多い。この場合、リサーフ層がｐ型であれば、実効的な不純物濃度が減少し、リサーフ層の電荷バランスが崩れてしまう。
前記したように、リサーフ層の不純物濃度が中心領域側から反中心領域側に向けて減少していれば、蓄積する反対電荷によって電荷バランスが崩れることを許容するように思われる。しかし実際には、外部電荷によって引き寄せられる反対電荷量は大きく、リサーフ層が不純物濃度の分布を持っていても、リサーフ層の全体で電荷バランスが崩れ、半導体装置の耐圧が低下してしまう。リサーフ層の不純物濃度を中心領域側から反中心領域側に向けて減少させるだけでは、外部電荷による電荷バランスの崩れの影響を補償することが難しい。
本発明は、外部電荷の影響によって、リサーフ層の電荷バランスが崩れをることを抑制する技術を提供することを目的としている。
本明細書で開示される技術は、リサーフ層の表面に不純物濃度が濃く調整された表面局所領域が設けられていることを特徴としている。表面局所領域の不純物濃度が濃く形成されているので、表面局所領域の表面に集積する反対電荷による影響は相対的に小さい。外部電荷によって引き寄せられる反対電荷による影響は表面局所領域内に留まり、その周囲に存在するリサーフ層の実効的な不純物濃度に影響を及ぼすことがない。表面局所領域の周囲に存在するリサーフ層では、電荷バランスが崩れることが抑制される。
本明細書で開示される半導体装置は、回路素子が作り込まれている中心領域とその中心領域の周囲に形成されている終端領域を備えている。終端領域は、中心領域から終端領域に亘って連続して形成されており、第１導電型の不純物を含む半導体領域を備えている。終端領域はさらに、半導体領域の表面に臨む位置に形成されており、第２導電型の不純物を含むとともに、その不純物濃度が中心領域側から遠ざかるにつれて減少しているリサーフ層を備えている。終端領域はさらに、リサーフ層の表面に臨む位置においてリサーフ層に囲まれて形成されており、第２導電型の不純物を含むとともに、その不純物濃度がリサーフ層の不純物濃度よりも高い表面局所領域を備えている。終端領域はさらに、半導体領域とリサーフ層と表面局所領域が形成されている半導体基板の表面上において、中心領域から終端領域のうちの中心領域寄りの部分にまで延設しているフィールドプレート電極を備えている。表面局所領域は、平面視したときに、少なくともフィールドプレート電極が存在しない範囲に存在していることを特徴としている。
上記形態の半導体装置によると、少なくともフィールドプレート電極が存在しない範囲に表面局所領域が形成されている。表面局所領域の不純物濃度が濃く形成されているので、集積してきた電荷の影響が相対的に小さくなる。外部電荷によって引き寄せられる電荷による影響は表面局所領域内に留まり、その周囲に存在するリサーフ層の実効的な不純物濃度に影響を及ぼすことがない。表面局所領域の周囲に存在するリサーフ層では、電荷バランスが崩れることが抑制される。
本明細書で開示される半導体装置では、複数個の表面局所領域が分散して形成されていることが好ましい。
上記形態の半導体装置によると、表面局所領域のそれぞれが独立して存在する形態が得られる。上記形態の半導体装置によると、各表面局所領域のコーナー部が電界の集中するブレークポイントとなる。このため、上記形態の半導体装置によると、横方向に複数個のブレークポイントが存在することになる。この結果、最外縁の表面局所領域のコーナー部がブレークダウンしたとしても、それよりも内側の表面局所領域のコーナー部が電界を保持するので、アバランシェ耐量を向上させることができる。
本明細書で開示される半導体装置では、表面局所領域の不純物濃度が、中心領域側から遠ざかるにつれて減少していることが好ましい。
リサーフ層の不純物濃度は、表面局所領域の不純物濃度を加味して設定するのが望ましい。例えば、電荷バランスの条件を満たすためには、リサーフ層と表面局所領域の合計の電荷量が電荷バランスの条件を満たすように形成するのが望ましい。具体的には、表面局所領域の不純物濃度を濃くしたときはリサーフ層の不純物濃度を薄くし、表面局所領域の不純物濃度を薄くしたときはリサーフ層の不純物濃度を濃くする。
本明細書で開示される半導体装置では、リサーフ層の不純物濃度が中心領域から遠ざかるにつれて減少している。仮に、表面局所領域の不純物濃度が中心領域側から反中心領域側に向けて増加していると、リサーフ層の不純物濃度は中心領域側から反中心領域側に向けて急峻に減少させなければならない。リサーフ層の不純物濃度が急峻に変動していると、回路素子が非導通状態のときに中心領域から終端領域の外縁に向けて空乏層を伸展させる機能が損なわれてしまう。
一方、上記形態の半導体装置によると、リサーフ層の不純物濃度が中心領域側から反中心領域側に向けて減少しているのに応じて、表面局所領域の不純物濃度も中心領域側から反中心領域側に向けて減少している。表面局所領域の不純物濃度が中心領域側から反中心領域側に向けて減少していると、リサーフ層は好ましい不純物濃度の範囲内で中心領域側から反中心領域側に向けて減少することができる。この結果、上記形態の半導体装置によると、表面局所領域が設けられていたとしても、中心領域から終端領域の外縁に向けて空乏層を実効的に伸展させることができる。
本明細書で開示される半導体装置によると、表面局所領域内で電荷バランスの崩れを発生させることによって、リサーフ層の電荷バランスの崩れを抑制することができる。この結果、半導体装置の耐圧の低下が抑制される。
本発明の好ましい特徴を列記する。
（第１特徴） 回路素子には、MISFET、MOSFET、IGBT、ダイオード、SIT、UMOSFET等を用いるのが好ましい。
（第２特徴） 表面局所領域の不純物濃度は、リサーフ層の不純物濃度の2〜10倍であることが好ましい。
（第３特徴） 表面局所領域の不純物濃度が厚み方向においてピークとなる半導体基板の表面からの深さは、リサーフ層の不純物濃度が厚み方向においてピークとなる半導体基板の表面からの深さの20％以下であるのが好ましい。この範囲に表面局所領域が形成されていれば、集積してくる電界の影響が表面局所領域内に留まったときに、周囲のリサーフ層の電荷バランスの崩れを抑制し、耐圧低下を顕著に抑制することができる。
（第４特徴） リサーフ層と表面局所領域の一部は、半導体基板の厚み方向において、その合計の不純物量が電荷バランス（リサーフ条件）を満たすように形成されている。
以下、図面を参照して実施例を説明する。以下の実施例では、半導体材料にシリコンが用いられた例を説明するが、その例に代えて、炭化シリコン、ガリウムヒ素、窒化ガリウム等の半導体材料を用いてもよい。
図１に、半導体装置１０の要部断面図を模式的に示す。半導体装置１０は、半導体基板２１内に、縦型のn型MOSFET（Metal Oxide Semiconductor Field Effect Transistor：回路素子の一例）が作り込まれている中心領域１０Ａとその中心領域１０Ａの周囲に形成されている終端領域１０Ｂを有している。中心領域１０Ａは、半導体基板２１の中心側に形成されている。中心領域１０Ａに作り込まれている縦型のn型MOSFETは、電流のオン・オフを経時的に切替えるための構造である。終端領域１０Ｂは、中心領域１０Ａの周囲を一巡して形成されており、縦型のn型MOSFETに加わる電圧を横方向で負担している。図１は、中心領域１０Ａと終端領域１０Ｂの境界部分を示している。
半導体装置１０は、半導体基板２１の裏面に形成されているドレイン電極２２を備えている。ドレイン電極２２には、アルミニウムが用いられている。半導体装置１０はさらに、ｎ＋型のドレイン領域２４とｎ−型のドリフト領域２６（半導体領域の一例）を備えている。ドレイン領域２４とドリフト領域２６の不純物には、リンが用いられている。ドレイン領域２４は、ドレイン電極２２とドリフト領域２６の間に介在している。ドレイン領域２４とドリフト領域２６は、半導体基板２１内に形成されており、中心領域１０Ａから終端領域１０Ｂに亘って連続して形成されている。ドレイン領域２４の不純物濃度は約5×1018cm-3以上である。ドリフト領域２６の不純物濃度は約1×1013cm-3以上である。半導体基板２１の厚みは耐圧値に応じて設定し、約数十〜数百μmである。
終端領域１０Ｂは、ｐ型のリサーフ層４２と、ｐ＋型の表面局所領域４４と、ｎ＋型のチャネルストッパ領域３２を備えている。リサーフ層４２及び表面局所領域４４の不純物には、ボロンが用いられている。チャネルストッパ領域３２の不純物には、リンが用いられている。
リサーフ層４２は、終端領域１０Ｂのドリフト領域２６の表面に臨む位置に形成されており、中心領域１０Ａ側から終端領域１０Ｂの外縁に向けて伸びている。リサーフ層４２の一端は、中心領域１０Ａのボディ領域５２に接している。リサーフ層４２は、中心領域１０Ａのn型MOSFETがオフしたときに、中心領域１０Ａから終端領域１０Ｂの外縁に向けて空乏層を伸展させる。
リサーフ層４２は、３つのリサーフ領域４２ａ、４２ｂ、４２ｃを備えている。第１リサーフ領域４２ａ、第２リサーフ領域４２ｂ、第３リサーフ領域４２ｃは、半導体基板２１の水平方向に沿って配置されている。第１リサーフ領域４２ａは中心領域１０Ａ側に配置されており、第３リサーフ領域４２ｃは反中心領域側に配置されており、第２リサーフ領域４２ｂは第１リサーフ領域４２ａと第３リサーフ領域４２ｃの間に配置されている。各リサーフ領域４２ａ、４２ｂ、４２ｃは、平面視したときに、中心領域１０Ａの周囲を一巡して形成されている。
リサーフ層４２の厚み４２Ｔは約6μm以下である。リサーフ層４２の不純物濃度は、中心領域１０Ａから遠ざかるにつれて減少している。第１部分リサーフ領域４２ａの不純物濃度が最も濃く、第３リサーフ領域４２ｃの不純物濃度が最も薄い。第１リサーフ領域４２ａの不純物濃度は約1×1017cm-3である。第２リサーフ領域４２ｂの不純物濃度は、第１リサーフ層４２ａの不純物濃度よりも10％以上低い。第３リサーフ領域４２ｃの不純物濃度は、第２リサーフ層４２ｂの不純物濃度よりも10％以上低い。また、リサーフ層４２の不純物濃度が厚み方向においてピークとなる半導体基板２１の表面からの深さは、6μm以下である。この深さは、リサーフ層４２を形成するときのイオン注入時の注入エネルギーの大きさによって決定される。なお、後述するように、第２リサーフ領域４２ｂの不純物濃度は、電荷バランスの条件を満たすように調整されている。このとき、電荷バランスの条件は、第２リサーフ領域４２ｂの表面に臨む位置に形成されている表面局所領域４４の不純物濃度も加味して計算される。具体的には、第２リサーフ領域４２ｂと表面局所領域４４の不純物濃度を厚み方向に合計した値が、1×1012cm-2となるように調整されている。なお、一般的なリサーフ層の電荷バランスの条件は、「IEDM79, P.238」の文献に詳しく記載されている。また、第１リサーフ領域４２ａは、この電荷バランスの条件から50％増加した条件で調整されている。第３リサーフ領域４２ｃは、この電荷バランスの条件から10％減少した条件で調整されている。
表面局所領域４４は、リサーフ層４２の表面に臨む位置においてリサーフ層４４に囲まれて形成されている。表面局所領域４４は、第１リサーフ領域４２ａの表面と第２リサーフ領域４２ｂの表面に亘って形成されている。表面局所領域４４の不純物濃度は、リサーフ層４２の不純物濃度よりも濃く調整されている。このため、表面局所領域４４とリサーフ層４２の間の不純物濃度の分布には、非ガウス分布の関係が存在している。表面局所領域４４の厚み４４Ｔは、リサーフ層４２の厚みの約10〜20％である。表面局所領域４４の不純物濃度が厚み方向においてピークとなる半導体基板２１の表面からの深さは、0.1〜0.2μmである。この深さは、表面局所領域４４を形成するときのイオン注入時の注入エネルギーの大きさによって決定される。
チャネルストッパ領域３２は、終端領域１０Ｂの外縁のドリフト領域２６の表面に形成されている。チャネルストッパ領域３２は、平面視したときに、終端領域１０Ｂの外縁に沿って一巡して形成されている。チャネルストッパ領域３２は、チャネルストッパ電極３４に電気的に接続されている。チャネルストッパ電極３４は、ドレイン電極２２と同電位に固定されている。チャネルストッパ領域３２は、終端領域１０Ｂのドリフト領域２６の電位を安定させている。
中心領域１０Ａは、ｐ型のボディ領域５２と、ｐ＋型のボディコンタクト領域５３と、ｎ＋型のソース領域５４と、酸化シリコンのゲート絶縁膜５５と、ポリシリコンのトレンチゲート電極５６を備えている。ソース領域５４とボディコンタクト領域５３は、ソース電極５７に電気的に接続している。ボディ領域５２とボディコンタクト領域５３の不純物には、ボロンが用いられている。ソース領域５４の不純物には、リンが用いられている。ソース電極５７には、アルミニウムが用いられている。
半導体装置１０はさらに、終端領域１０Ｂの半導体基板２１上に形成されている酸化シリコンのフィールド酸化膜３６を備えている。フィールド酸化膜３６の厚みは約1μm以上である。
フィールド酸化膜３６の表面の一部には、フィールドプレート電極５７ｆが形成されている。フィールドプレート電極５７ｆは、n型MOSFETのソース電極５７の一部であり、ソース電極５７がフィールド酸化膜３６の表面の一部にまで延設している部分をいう。フィールドプレート電極５７ｆが延設する長さには好適な長さが存在しており、フィールドプレート電極５７ｆがフィールド酸化膜３６の表面全体を覆うことはない。
リサーフ層４２は、平面視したときに、フィールドプレート電極５７ｆが存在していない範囲にも形成されている。さらに、表面局所領域４４も、平面視したときに、少なくともフィールドプレート電極５７ｆが存在していない範囲に形成されている。
半導体装置１０はさらに、半導体基板２１の表面を覆っている保護膜３８を備えている。保護膜３８の材料には、プラズマ絶縁膜が用いられている。保護膜３８は、半導体装置１０を機械的応力、不純物の侵入、湿気などから保護するために設けられている。
次に、半導体装置１０の特徴を説明する。
保護膜３８には、半導体装置１０の製造工程、輸送工程及び実装工程等を通して、その表面及び内部に正の外部電荷が蓄積する。保護膜３８の表面及び内部に正の外部電荷が蓄積すると、蓄積した正の外部電荷に引き寄せられて半導体基板２１の表面に負の電荷が集積してくる。
フィールドプレート電極５７ｆが延設している範囲では、外部電荷がそのフィールドプレート電極を介して排出されるので、半導体基板２１の表面に負電荷が集積してくる現象が抑制される。
さらに、半導体装置１０では、フィールドプレート電極５７ｆが存在しない範囲のリサーフ層４２の表面に表面局所領域４４が形成されている。表面局所領域４４の不純物濃度は濃く形成されているので、集積してきた負電荷の影響が相対的に小さくなる。したがって、集積してきた負電荷の影響が表面局所領域４４の範囲内に留まる。この結果、表面局所領域４４の周囲に存在するリサーフ層４２では、実効的な不純物濃度が変動しないので、リサーフ層４２の電荷バランスの崩れが抑制される。
仮に、表面局所領域４４が形成されていないとすると、集積してきた負電荷によってリサーフ層４２の実効的な不純物濃度が低下し、リサーフ層４２の電荷バランスが崩れ、半導体装置１０の耐圧が低下してしまう。一方、半導体装置１０によると、保護膜３８に正の外部電界が蓄積したとしても、リサーフ層４２の電荷バランスの崩れは小さい。この結果、半導体装置１０の耐圧低下を抑制することができる。
なお、表面局所領域４４の一部は、フィールドプレート電極５７ｆの存在する範囲にも形成されている。フィールドプレート電極５７ｆが形成されている範囲では、負電荷の蓄積量は少ないものの、負電荷が完全に蓄積しないことはない。したがって、この部分に形成されている表面局所領域４４も、電荷バランスの崩れを抑制する効果を有する。また、表面局所領域４４は、第３リサーフ領域４２ｃに形成されていない。表面局所領域４４が第３リサーフ領域４２ｃに形成されていると、第３リサーフ領域４２ｃの不純物濃度を極端に薄くする必要があり、これにより耐圧が低下してしまうこともある。しかし、外部電界の影響を排除することを優先したい場合は、第３リサーフ領域４２ｃに表面局所領域４４を形成してもよい。
以下、図２〜図４を参照して、半導体装置１０の変形例を示す。
（第１の変形例）
図２に、半導体装置１００の要部断面図を模式的に示す。半導体装置１００は、表面局所領域１４４が複数個の部分表面局所領域１４４ａ、１４４ｂで構成されていることを特徴としている。第１部分表面局所領域１４４ａは、第１リサーフ領域４２ａの表面に形成されている。第２部分表面局所領域１４４ｂは、第２リサーフ領域４２ｂの表面に形成されている。第１部分表面局所領域１４４ａの不純物濃度は、第２部分表面局所領域１４４ｂの不純物濃度よりも濃く調整されている。第１部分表面局所領域１４４ａの不純物濃度は約1×1018cm-3以下であり、第２部分表面局所領域１４４ｂの不純物濃度は、第１部分表面局所領域１４４ａの不純物濃度の10％以下である。
リサーフ層４２の不純物濃度は、部分表面局所領域１４４ａ、１４４ｂの不純物濃度を加味して設定するのが望ましい。前記したように、第２リサーフ領域４２ｂでは、電荷バランスの条件を満たすように不純物濃度が設定されている。このとき、第２リサーフ領域４２ｂの不純物濃度は、第２表面局所領域１４４ｂの不純物濃度も加味して設定されている。
半導体装置１００では、部分表面局所領域１４４ａ、１４４ｂの不純物濃度が中心領域１０Ａ側から反中心領域側に向けて減少している。仮に、部分表面局所領域１４４ａ、１４４ｂの不純物濃度が中心領域１０Ａ側から反中心領域側に向けて増加していると、第２リサーフ領域４２ｂで電荷バランスの条件を満たそうとすれば、第２リサーフ領域４２ｂの不純物濃度が極端に薄くしなければならない。この場合、さらに、それに応じて第３リサーフ領域４２ｃの不純物濃度も極端に薄くなってしまう。このため、リサーフ層４２の不純物濃度は、中心領域１０Ａ側から反中心領域側に向けて急峻に減少してしまう。この結果、n型MOSFETがオフのときに中心領域１０Ａから終端領域１０Ｂの外縁に向けて空乏層を伸展させる機能が損なわれてしまう。一方、部分表面局所領域１４４ａ、１４４ｂの不純物濃度が中心領域１０Ａ側から反中心領域側に向けて減少していると、リサーフ層４２は好ましい範囲内の不純物濃度で中心領域１０Ａ側から反中心領域側に向けて減少させることができる。この結果、半導体装置１００によると、部分表面局所領域１４４ａ、１４４ｂが設けられていたとしても、中心領域１０Ａから終端領域の外縁に向けて空乏層を実効的に伸展させることができる。
（第２の変形例）
図３に、半導体装置２００の要部断面図を模式的に示す。半導体装置２００は、複数個の表面局所領域２４４ａ〜２４４ｄが分散して形成されていることを特徴としている。表面局所領域２４４ａ〜２４４ｄは、半導体基板２１の半径方向に沿って分散して形成されている。表面局所領域２４４ａ〜２４４ｄは、平面視したときに、中心領域１０Ａの周囲に沿って一巡して形成されている。第１分散表面局所領域２４４ａと第２分散表面局所領域２４４ｂは、第１リサーフ領域４２ａの表面に形成されている。第３分散表面局所領域２４４ｃと第４分散表面局所領域２４４ｄは、第２リサーフ領域４２ｂの表面に形成されている。各分散表面局所領域２４４ａ〜２４４ｄの不純物濃度は等しい。
半導体装置２００によると、各分散表面局所領域２４４ａ〜２４４ｄのそれぞれが独立して存在する形態が得られる。半導体装置２００によると、各分散表面局所領域２４４ａ〜２４４ｄのコーナー部２４５ａ〜２４５ｄが電界の集中するブレークポイントとなる。このため、半導体装置２００によると、横方向に複数個のブレークポイントが存在することになる。この結果、最外縁の第４分散表面局所領域２４４ｄのコーナー部２４５ｄがブレークダウンしたとしても、それよりも内側の第３分散表面局所領域２４４ｃのコーナー部２４５ｃが電界を保持するので、アバランシェ耐量を向上させることができる。
（第３の変形例）
図４に、半導体装置３００の要部断面図を模式的に示す。半導体装置３００では、分散表面局所領域３４４ａ〜３４４ｄの不純物濃度が異なっていることを特徴としている。第１分散表面局所領域３４４ａと第２分散表面局所領域３４４ｂの不純物濃度は、第３分散表面局所領域３４４ｃと第４分散表面局所領域３４４ｄの不純物濃度よりも濃い。
半導体装置３００によると、リサーフ層４２の不純物濃度が中心領域１０Ａ側から反中心領域側に向けて減少しているのに応じて、分散表面局所領域３４４ａ〜３４４ｄの不純物濃度も中心領域１０Ａ側から反中心領域側に向けて減少している。このため、リサーフ層４２は、好ましい範囲内の不純物濃度で中心領域１０Ａ側から反中心領域側に向けて減少することができる。この結果、半導体装置３００によると、分散表面局所領域３４４ａ〜３４４ｄが設けられていたとしても、中心領域１０Ａから終端領域の外縁に向けて空乏層を実効的に伸展させることができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
実施例の半導体装置の要部断面図を模式的に示す。 実施例の半導体装置の第１の変形例の要部断面図を模式的に示す。 実施例の半導体装置の第２の変形例の要部断面図を模式的に示す。 実施例の半導体装置の第３の変形例の要部断面図を模式的に示す。
符号の説明
１０Ａ：中心領域
１０Ｂ：終端領域
２１：半導体基板
２４：ドレイン領域
２６：ドリフト領域
３２：チャネルストッパ領域
３４：チャネルストッパ電極
３６：フィールド酸化膜
３８：保護膜
４２：リサーフ層
４４：表面局所領域

Claims (3)

  1. 回路素子が作り込まれている中心領域とその中心領域の周囲に形成されている終端領域を備えている半導体装置であって、その終端領域が下記の構成、すなわち；
    中心領域から終端領域に亘って連続して形成されており、第１導電型の不純物を含む半導体領域と、
    その半導体領域の表面に臨む位置に形成されており、第２導電型の不純物を含むとともに、その不純物濃度が中心領域側から遠ざかるにつれて減少しているリサーフ層と、
    そのリサーフ層の表面に臨む位置においてリサーフ層に囲まれて形成されており、第２導電型の不純物を含むとともに、その不純物濃度がリサーフ層の不純物濃度よりも高い表面局所領域と、
    前記半導体領域とリサーフ層と表面局所領域が形成されている半導体基板の表面上において、中心領域から終端領域のうちの中心領域寄りの部分にまで延設しているフィールドプレート電極を備えており、
    前記表面局所領域は、平面視したときに、少なくともフィールドプレート電極が存在しない範囲に存在していることを特徴とする半導体装置。
  2. 複数個の表面局所領域が分散して形成されていることを特徴とする請求項１の半導体装置。
  3. 表面局所領域の不純物濃度が、中心領域側から遠ざかるにつれて減少していることを特徴とする請求項１又は２の半導体装置。
JP2006284813A 2006-10-19 2006-10-19 半導体装置 Pending JP2008103529A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006284813A JP2008103529A (ja) 2006-10-19 2006-10-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006284813A JP2008103529A (ja) 2006-10-19 2006-10-19 半導体装置

Publications (1)

Publication Number Publication Date
JP2008103529A true JP2008103529A (ja) 2008-05-01

Family

ID=39437640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006284813A Pending JP2008103529A (ja) 2006-10-19 2006-10-19 半導体装置

Country Status (1)

Country Link
JP (1) JP2008103529A (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011204710A (ja) * 2010-03-24 2011-10-13 Fuji Electric Co Ltd 半導体装置
WO2012049872A1 (ja) * 2010-10-15 2012-04-19 三菱電機株式会社 半導体装置およびその製造方法
JP2012190983A (ja) * 2011-03-10 2012-10-04 Toshiba Corp 半導体装置
JP2013038329A (ja) * 2011-08-10 2013-02-21 Toshiba Corp 半導体装置
WO2014045480A1 (ja) * 2012-09-21 2014-03-27 三菱電機株式会社 半導体装置及び半導体装置の製造方法
WO2014136344A1 (ja) * 2013-03-05 2014-09-12 株式会社日立パワーデバイス 半導体装置
JP2015008281A (ja) * 2013-05-29 2015-01-15 三菱電機株式会社 半導体装置及びその製造方法
US9035415B2 (en) 2011-03-28 2015-05-19 Toyota Jidosha Kabushiki Kaisha Vertical semiconductor device comprising a resurf structure
US9209296B2 (en) 2011-03-17 2015-12-08 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same
CN105493293A (zh) * 2013-09-09 2016-04-13 株式会社日立制作所 半导体装置及其制造方法、电力变换装置、三相电动机系统、汽车以及有轨车辆
US9349811B2 (en) 2011-12-26 2016-05-24 Mitsubishi Electric Corporation Field plate configuration of a semiconductor device
JP2016171272A (ja) * 2015-03-16 2016-09-23 株式会社東芝 半導体装置
JP2017028263A (ja) * 2015-06-30 2017-02-02 インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト 半導体装置および半導体装置形成方法
CN106783940A (zh) * 2015-11-24 2017-05-31 聚积科技股份有限公司 具有渐变浓度的边缘终端结构的功率半导体装置
KR20180043843A (ko) * 2015-09-14 2018-04-30 엘코겐 오와이 고체 산화물 전지들의 구조 플레이트들을 위한 보호 장치 및 상기 보호 장치를 형성하는 방법
JP2019537274A (ja) * 2016-12-08 2019-12-19 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法
JP2020047682A (ja) * 2018-09-15 2020-03-26 株式会社東芝 半導体装置
JP2021119639A (ja) * 2016-12-09 2021-08-12 ルネサスエレクトロニクス株式会社 半導体装置
DE102012219645B4 (de) 2012-01-24 2022-05-05 Mitsubishi Electric Corp. Halbleitervorrichtungen und Verfahren zu ihrer Herstellung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0394469A (ja) * 1989-05-30 1991-04-19 General Electric Co <Ge> 高降伏電圧半導体デバイスとその製造方法
JPH06334188A (ja) * 1993-05-18 1994-12-02 Hitachi Ltd 半導体装置
JPH10321877A (ja) * 1997-03-18 1998-12-04 Toshiba Corp 高耐圧電力用半導体装置
JP2003101039A (ja) * 2001-07-17 2003-04-04 Toshiba Corp 高耐圧半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0394469A (ja) * 1989-05-30 1991-04-19 General Electric Co <Ge> 高降伏電圧半導体デバイスとその製造方法
JPH06334188A (ja) * 1993-05-18 1994-12-02 Hitachi Ltd 半導体装置
JPH10321877A (ja) * 1997-03-18 1998-12-04 Toshiba Corp 高耐圧電力用半導体装置
JP2003101039A (ja) * 2001-07-17 2003-04-04 Toshiba Corp 高耐圧半導体装置

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011204710A (ja) * 2010-03-24 2011-10-13 Fuji Electric Co Ltd 半導体装置
WO2012049872A1 (ja) * 2010-10-15 2012-04-19 三菱電機株式会社 半導体装置およびその製造方法
KR101379162B1 (ko) 2010-10-15 2014-03-28 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
US8716717B2 (en) 2010-10-15 2014-05-06 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same
JP5554415B2 (ja) * 2010-10-15 2014-07-23 三菱電機株式会社 半導体装置およびその製造方法
JP2012190983A (ja) * 2011-03-10 2012-10-04 Toshiba Corp 半導体装置
US9209296B2 (en) 2011-03-17 2015-12-08 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same
US9502496B2 (en) 2011-03-17 2016-11-22 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same
US9035415B2 (en) 2011-03-28 2015-05-19 Toyota Jidosha Kabushiki Kaisha Vertical semiconductor device comprising a resurf structure
JP2013038329A (ja) * 2011-08-10 2013-02-21 Toshiba Corp 半導体装置
DE102012219644B4 (de) * 2011-12-26 2017-06-29 Mitsubishi Electric Corporation Halbleitervorrichtung
US9349811B2 (en) 2011-12-26 2016-05-24 Mitsubishi Electric Corporation Field plate configuration of a semiconductor device
DE102012219645B4 (de) 2012-01-24 2022-05-05 Mitsubishi Electric Corp. Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
WO2014045480A1 (ja) * 2012-09-21 2014-03-27 三菱電機株式会社 半導体装置及び半導体装置の製造方法
US9755014B2 (en) 2013-03-05 2017-09-05 Hitachi Power Semiconductor Device, Ltd. Semiconductor device with substantially equal impurity concentration JTE regions in a vicinity of a junction depth
JP2014170866A (ja) * 2013-03-05 2014-09-18 Hitachi Power Semiconductor Device Ltd 半導体装置
US9478605B2 (en) 2013-03-05 2016-10-25 Hitachi Power Semiconductor Device, Ltd. Semiconductor device with similar impurity concentration JTE regions
WO2014136344A1 (ja) * 2013-03-05 2014-09-12 株式会社日立パワーデバイス 半導体装置
JP2015008281A (ja) * 2013-05-29 2015-01-15 三菱電機株式会社 半導体装置及びその製造方法
EP3046149A4 (en) * 2013-09-09 2017-04-12 Hitachi, Ltd. Semiconductor device, method for manufacturing same, power conversion apparatus, three-phase motor system, automobile, and rail vehicle
CN105493293A (zh) * 2013-09-09 2016-04-13 株式会社日立制作所 半导体装置及其制造方法、电力变换装置、三相电动机系统、汽车以及有轨车辆
US9711600B2 (en) 2013-09-09 2017-07-18 Hitachi, Ltd. Semiconductor device and method of manufacturing the same, power conversion device, three-phase motor system, automobile, and railway vehicle
JP2016171272A (ja) * 2015-03-16 2016-09-23 株式会社東芝 半導体装置
JP2017028263A (ja) * 2015-06-30 2017-02-02 インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト 半導体装置および半導体装置形成方法
US9768291B2 (en) 2015-06-30 2017-09-19 Infineon Technologies Austria Ag Semiconductor device having a non-depletable doping region
US10096704B2 (en) 2015-06-30 2018-10-09 Infineon Technologies Austria Ag Semiconductor device having a non-depletable doping region
KR20180043843A (ko) * 2015-09-14 2018-04-30 엘코겐 오와이 고체 산화물 전지들의 구조 플레이트들을 위한 보호 장치 및 상기 보호 장치를 형성하는 방법
KR102026578B1 (ko) * 2015-09-14 2019-09-27 엘코겐 오와이 고체 산화물 전지들의 구조 플레이트들을 위한 보호 장치 및 상기 보호 장치를 형성하는 방법
CN106783940B (zh) * 2015-11-24 2020-08-04 聚积科技股份有限公司 具有渐变浓度的边缘终端结构的功率半导体装置
US9865676B2 (en) 2015-11-24 2018-01-09 Macroblock, Inc. Power semiconductor device
EP3174104A1 (en) * 2015-11-24 2017-05-31 Macroblock, Inc. Power semiconductor device
CN106783940A (zh) * 2015-11-24 2017-05-31 聚积科技股份有限公司 具有渐变浓度的边缘终端结构的功率半导体装置
JP2019537274A (ja) * 2016-12-08 2019-12-19 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法
US10861931B2 (en) 2016-12-08 2020-12-08 Cree, Inc. Power semiconductor devices having gate trenches and buried edge terminations and related methods
US11837629B2 (en) 2016-12-08 2023-12-05 Wolfspeed, Inc. Power semiconductor devices having gate trenches and buried edge terminations and related methods
JP2021119639A (ja) * 2016-12-09 2021-08-12 ルネサスエレクトロニクス株式会社 半導体装置
JP7146018B2 (ja) 2016-12-09 2022-10-03 ルネサスエレクトロニクス株式会社 半導体装置
JP2020047682A (ja) * 2018-09-15 2020-03-26 株式会社東芝 半導体装置
JP7150539B2 (ja) 2018-09-15 2022-10-11 株式会社東芝 半導体装置

Similar Documents

Publication Publication Date Title
JP2008103529A (ja) 半導体装置
JP4935192B2 (ja) 半導体装置
JP2008227236A (ja) 半導体装置
US8890237B2 (en) Power semiconductor device
JP2008227238A (ja) 半導体装置
JP2007173418A (ja) 半導体装置
JP2009117634A (ja) 半導体装置
JP5795452B1 (ja) 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法
US10529805B2 (en) Semiconductor device
JP7139678B2 (ja) 炭化ケイ素半導体装置
US20180240867A1 (en) Semiconductor device
JP2008147362A (ja) 半導体装置
JP2014216572A (ja) 半導体装置
US11715773B2 (en) Semiconductor device
JP2008227239A (ja) 半導体装置
JP5129943B2 (ja) 半導体装置
JP2008147361A (ja) 半導体装置
JP3875245B2 (ja) 半導体装置
JP2009105177A (ja) 半導体装置
JP2008227237A (ja) 半導体装置
JP2008227240A (ja) 半導体装置とその製造方法
JP2008066508A (ja) 半導体装置
JP4443884B2 (ja) 半導体装置
JPWO2013179820A1 (ja) 半導体装置
JP2014204067A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130305