[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2008193098A - ダブルパターニング工程を用いる半導体素子の微細パターン形成方法 - Google Patents

ダブルパターニング工程を用いる半導体素子の微細パターン形成方法 Download PDF

Info

Publication number
JP2008193098A
JP2008193098A JP2008026786A JP2008026786A JP2008193098A JP 2008193098 A JP2008193098 A JP 2008193098A JP 2008026786 A JP2008026786 A JP 2008026786A JP 2008026786 A JP2008026786 A JP 2008026786A JP 2008193098 A JP2008193098 A JP 2008193098A
Authority
JP
Japan
Prior art keywords
etching
pattern
region
mask
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008026786A
Other languages
English (en)
Other versions
JP2008193098A5 (ja
JP5492381B2 (ja
Inventor
Kyung-Yub Jeon
▲けい▼ ▲よう▼ 田
Myeong-Cheol Kim
明 哲 金
Hak-Sun Lee
學 善 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008193098A publication Critical patent/JP2008193098A/ja
Publication of JP2008193098A5 publication Critical patent/JP2008193098A5/ja
Application granted granted Critical
Publication of JP5492381B2 publication Critical patent/JP5492381B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】ダブルパターニング工程を用いる半導体素子の微細パターン形成方法。
【解決手段】被エッチング膜１２０を含む基板１００上にハードマスク層１２４ｂを形成した後第１領域では小さく第２領域では大きい密度を有するマスクパターン１３０と第２領域ではマスクパターン側壁を覆うバッファ層１４０をハードマスク層上に形成しマスクパターンを用い第１領域で被エッチング膜の表面が露出するまでバッファ層及びハードマスク層をエッチングする段階、マスクパターンを用いてポリマー副産物発生量の多い雰囲気下で第１領域で露出した被エッチング膜表面上にポリマー副産物１６０を堆積させ第２領域でハードマスク層を被エッチング膜表面が露出するまでエッチングしてハードマスクパターンを形成する段階、ポリマー副産物を除去した後ハードマスクパターンを使用して被エッチング膜パターンを形成する段階、を含む。
【選択図】図１Ｉ

Description

本発明は、半導体素子の微細パターン形成方法に関し、特にダブルパターニング（ｄｏｕｂｌｅ ｐａｔｔｅｒｎｉｎｇ）工程により形成される微細ピッチのハードマスクパターンを用いる半導体素子の微細パターン形成方法に関する。
高集積化された半導体素子の製造には、パターン微細化が必須である。狭い面積に多くの素子を集積させるためには、個別素子の大きさをできるだけ小さく形成せねばならず、このためには形成しようとするパターンそれぞれの幅とパターン間の間隔との和であるピッチ（ｐｉｔｃｈ）を小さくせねばならない。最近、半導体素子のデザインルールが急激に縮小されることによって、半導体素子の形成に必要なパターンを形成するためのフォトリソグラフィ工程において解像限界により、微細ピッチを有するパターンの形成に限界がある。特に、基板に活性領域を定義する素子分離領域を形成するためのフォトリソグラフィ工程、またはラインアンドスペースパターン（ｌｉｎｅ ａｎｄ ｓｐａｃｅ ｐａｔｔｅｒｎ、以下、“Ｌ／Ｓパターン”と称する）の形成のためのフォトリソグラフィ工程において解像限界によって微細ピッチを有する所望のパターンを形成するのに限界がある。
このようなフォトリソグラフィ工程における解像限界を克服するために、ダブルパターニング工程を用いて微細ピッチを有するハードマスクパターンを形成する方法が提案されている。
しかし、半導体基板上のセルアレイ領域のようにパターン密度が比較的高い領域と、周辺回路領域またはコア領域のようにパターン密度が比較的低い領域とに同時に所定のパターンを形成しようとしたとき、パターン密度の高い領域でのみ選択的にダブルパターニング工程を適用させるために、形成しようとするパターンを領域ごとに異なるピッチで形成しうるダブルパターニング工程を開発する必要がある。特に、形成しようとするパターン密度が異なる各領域で相異なるピッチのパターンを同時に形成する時、各領域でのパターン密度差によって領域ごとにエッチング率が変わりうる。このようなパターン密度差によるエッチング率差によって後続のエッチング工程時にエッチングにより除去されねばならない膜厚が各領域でのパターン密度によって異なりうる。その結果、パターン密度差によって各領域で所望のパターン形状が得られない結果が引き起こされる。したがって、パターン密度が異なる複数の領域で同時に所定のパターンを形成しようとする時、パターン密度によって除去されねばならない膜の厚さに差がある場合に発生する問題を解決する新たなダブルパターニング工程の開発が必要とされていた。
韓国登録特許０２５７１４９号明細書 韓国登録特許０１６５３３９号明細書 米国特許第６２３９００８号明細書
本発明は、このような問題を解決するためになされたものである。すなわち、フォトリソグラフィ工程における解像限界を克服し、微細ピッチのパターンの形成を実現するダブルパターニング工程を用いて、同じ基板上に多様な大きさ及びピッチのパターンを同時に形成する場合に、パターン密度の異なる複数の領域においてそれぞれ除去されねばならない膜厚の差によって生じる上記問題を解決する半導体素子の微細パターン形成方法を提供することである。
前記課題を解決するために、本発明に係る半導体素子の微細パターン形成方法は、被エッチング膜を有する基板上の第１領域及び第２領域にハードマスク層を形成するハードマスク層形成段階と、第１領域では第１パターン密度を有し、第２領域では第１パターン密度より大きい第２パターン密度を有して反復して形成される複数のマスクパターンと、第２領域で複数のマスクパターンの両側壁を所定の幅で覆うバッファ層と、をハードマスク層上に形成する、マスクパターン及びバッファ層形成段階と、複数のマスクパターンをエッチングマスクとして第１領域で被エッチング膜の第１表面が露出されるまで、第１エッチング雰囲気下で、第１領域及び第２領域でバッファ層及びハードマスク層をＲＩＥ（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）方式でエッチングする第１エッチング段階と、第１領域では被エッチング膜の第１表面が露出されており、第２領域では被エッチング膜が露出されていない状態で、複数のマスクパターンをエッチングマスクとして、第１エッチング雰囲気下よりポリマー副産物発生量の多い第２エッチング雰囲気下で、第１領域で露出されている被エッチング膜の第１表面上にポリマー副産物を堆積させつつ、第２領域ではハードマスク層を被エッチング膜の第２表面が露出されるまでエッチングしてハードマスクパターンを形成する第２エッチング段階と、被エッチング膜の第１表面を露出するまで第１表面上に堆積されたポリマー副産物を除去するポリマー副産物除去段階と、ハードマスクパターンをエッチングマスクとして被エッチング膜の露出された第１表面及び第２表面をエッチングして被エッチング膜パターンを形成する被エッチング膜パターン形成段階と、を含む。
マスクパターン及びバッファ層形成段階は、第２領域で複数のマスクパターンの両側壁をそれぞれａ及びｂの幅で覆うようにバッファ層を形成し、第１領域で相互に隣接した２個のマスクパターン間の間隔は２（ａ＋ｂ）より大きく形成しうる。
第１エッチング雰囲気及び第２エッチング雰囲気は、それぞれＯ２を含む同じエッチングガス成分からなり、第２エッチング雰囲気でのＯ２流量は第１エッチング雰囲気でのＯ２流量より少なくしうる。
第１エッチング雰囲気及び第２エッチング雰囲気は、それぞれ同じエッチングガス成分からなり、第２エッチング雰囲気の温度は、第１エッチング雰囲気の温度より低くしうる。
バッファ層及び前記ハードマスク層は酸化膜からなり、マスクパターンは、ポリシリコン膜からなり、第１エッチング雰囲気及び第２エッチング雰囲気は、ＣｘＦｙ（ｘ及びｙは、それぞれ１〜１０の整数）、Ｏ２及びＡｒの混合ガスからなりうる。
第１エッチング段階の後、第２エッチング段階の前に、被エッチング膜の第１表面が露出されたとき、第１エッチング雰囲気を第２エッチング雰囲気に切り換える切り換え段階をさらに含み、切り換え段階における第２エッチング雰囲気の条件は、Ｏ２の流量を除き第１エッチング雰囲気と同一に維持しつつ、Ｏ２の流量を減らしうる。
第１エッチング段階の後、第２エッチング段階の前に、被エッチング膜の第１表面が露出されたとき、第１エッチング雰囲気を第２エッチング雰囲気に切り換える切り換え段階をさらに含み、切り換え段階における第２エッチング雰囲気の条件は、エッチング温度を除き第１エッチング雰囲気と同一に維持しつつ、第２エッチング雰囲気でのエッチング温度を第１エッチング雰囲気でのエッチング温度より低くしうる。
ポリマー副産物除去段階は、プラズマ方式のドライエッチング工程を用いてポリマー副産物を除去しうる。
ポリマー副産物除去段階は、ＣＨＦ３及びＣＨ２Ｆ２のうちから選択された少なくとも１つのガス、Ｏ２及びＡｒの混合ガスを使用するプラズマ方式のドライエッチング工程を用いてポリマー副産物を除去しうる。
ポリマー副産物除去段階は、アッシング及びストリップ工程を用いてポリマー副産物を除去しうる。
第１エッチング段階は、第１領域には複数のマスクパターンの間にハードマスク層が露出しており、第２領域には複数のマスクパターンの間にバッファ層が露出している状態で行なわれうる。
被エッチング膜は、金属、半導体、または絶縁物質からなりうる。
複数のマスクパターンは、第１領域及び第２領域にそれぞれ形成される第１マスクパターンと、第２領域にのみ形成される第２マスクパターンと、を含み、マスクパターン及びバッファ層形成段階は、第１領域では第１マスクパターンは第１パターン密度を有する所定のピッチで反復形成され、第２領域では第１マスクパターンは第２パターン密度より２倍大きい第３パターン密度を有する第１ピッチで反復形成される、複数の第１マスクパターンを形成する段階と、第１マスクパターンの上面及び側壁とハードマスク層の上面を覆うバッファ層を形成する段階と、第２領域で複数の第１マスクパターンのうち、相互に隣接した２個の第１マスクパターン間に１個ずつ位置する複数の第２マスクパターンをバッファ層上に形成する段階と、を含みうる。
バッファ層は、複数の第１マスクパターンのうち、相互に隣接した２個の第１マスクパターン間の位置にリセスが形成された上面を有して形成され、第２マスクパターンは、バッファ層の上面に形成されたリセス内に形成されうる。
第２マスクパターンは、第１マスクパターンと同じ水平面上に形成されうる。
第２マスクパターンが形成された後、第１マスクパターンの上面が露出されるまでバッファ層の一部を除去する段階をさらに含みうる。
複数の第１マスクパターンを形成した後、バッファ層を形成する前に、複数の第１マスクパターンの間に露出されたハードマスク層をその上面から第１厚さ除去して、ハードマスク層の上面に低い表面部を形成する段階をさらに含みうる。
第１厚さは、第２領域における第１マスクパターンの幅と同じ寸法を有しうる。
第２領域における第１マスクパターンは、第１ピッチの１／４の幅を有して形成されうる。
第１マスクパターン及び第２マスクパターンは、ポリシリコン膜からなり、バッファ層及びハードマスク層は、酸化膜からなりうる。
本発明によれば、パターン密度が互いに異なる各領域でエッチングされるべき膜の厚さが互いに異なる場合にも、該厚さ差による段差が被エッチング膜に転写されることを効果的に防止することによってフォトリソグラフィ工程での解像限界を克服できる微細ピッチのパターンを容易に実現できる。
本発明に係る半導体素子の微細パターン形成方法は、ダブルパターニング工程を用いて同じ基板上に多様な大きさ及びピッチのパターンを同時に形成するに当たって、パターン密度の異なる各領域でエッチングされねばならない厚さが異なる場合に、パターン密度によって相異なる厚さを有する膜をエッチングするために、ポリマー副産物の発生量を変化させる２段階エッチング工程を用いる。本発明に係る微細パターン形成方法で用いられる２段階エッチング工程においては、第１エッチング段階で、ポリマー副産物の発生が抑制される条件下で低密度パターン領域において被エッチング膜が露出されるまで、低密度パターン領域及び高密度パターン領域でＲＩＥ方式のエッチング工程を行う。低密度パターン領域で被エッチング膜の表面が露出された時点でエッチング雰囲気をポリマー副産物を多量に発生させる条件に変更し、低密度パターン領域では、露出された被エッチング膜上にポリマー副産物が堆積され、高密度パターン領域ではハードマスク層がエッチングされるようにｉＲＩＥラグ工程による第２エッチング段階を行う。
したがって、本発明に係る半導体素子の微細パターン形成方法によれば、パターン密度の異なる各領域でエッチングされなければならない膜の厚さが異なる場合においても、エッチングされなければならない膜の厚さの差による段差が被エッチング膜に転写されることを効果的に防止し、これにより、フォトリソグラフィ工程での解像限界を克服しうる微細ピッチのパターンを容易に実現する。
以下、本発明の望ましい実施形態について添付した図面を参照して詳細に説明する。
図１Ａ〜図１Ｋは、本発明の望ましい実施形態に係る半導体素子の微細パターン形成方法を工程順序によって示す断面図である。
図１Ａを参照すれば、基板１００の低密度パターン領域Ａ及び高密度パターン領域Ｂにそれぞれ被エッチング膜１２０を形成する。基板１００は、通常の半導体基板でありうる。
基板１００の低密度パターン領域Ａは、単位面積当りパターン密度が比較的低い領域であって、例えば、周辺回路領域またはコア領域でありうる。または、低密度パターン領域Ａは、セルアレイ領域のうち、形成しようとするパターンの密度が比較的低い領域でありうる。高密度パターン領域Ｂは、低密度パターン領域Ａに比べて単位面積当りのパターン密度が高い領域であって、例えば、セルアレイ領域の一部でありうる。
被エッチング膜１２０は、半導体素子を構成するために微細ピッチで反復配置される複数のパターンを形成するための導電層または絶縁層であって、金属、半導体、または絶縁物質からなりうる。例えば、被エッチング膜１２０は、タングステン（Ｗ）、タングステンシリサイド、ポリシリコン、アルミニウム（Ａｌ）、またはこれらの組合せからなりうる。基板１００に微細ピッチで反復配置される素子分離領域を形成しようとする場合、被エッチング膜１２０は省略可能である。本実施形態では、被エッチング膜１２０から微細パターンを形成する場合を例として説明する。
被エッチング膜１２０上にハードマスク層１２４を形成する。ハードマスク層１２４は、被エッチング膜１２０の材料及び形成しようとするパターンの用途によって多様な物質からなりうる。例えば、ハードマスク層１２４は、酸化膜、窒化膜、またはこれらの組合せからなりうる。もしくは、被エッチング膜１２０が絶縁膜または導電膜である場合、ハードマスク層１２４は、被エッチング膜１２０材料によってエッチング選択比を提供しうる物質からなる。例えば、ハードマスク層１２４は、熱酸化膜、ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒｄｅ ｐｏｓｉｔｉｏｎ）酸化膜、ＵＳＧ膜（ｕｎｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ ｆｉｌｍ）及びＨＤＰ酸化膜（ｈｉｇｈ ｄｅｎｓｉｔｙ ｐｌａｓｍａ ｏｘｉｄｅ ｆｉｌｍ）よりなる群から選択される少なくとも１つの酸化膜からなりうる。または、ハードマスク層１２４は、ＳｉＯＮ、ＳｉＮ、ＳｉＢＮ及びＢＮよりなる群から選択される少なくとも１つの膜からなりうる。もしくは、ハードマスク層１２４は、先に例示した酸化膜のうちから選択される少なくとも１つの酸化膜と、先に例示した窒化膜のうちから選択される少なくとも１つの窒化膜と、で構成される多重層からなることもできる。
図１Ｂを参照すれば、通常のフォトリソグラフィ工程を用いてハードマスク層１２４上に複数の第１マスクパターン１３０を形成する。
基板１００上の低密度パターン領域Ａにおいては、複数の第１マスクパターン１３０は、被エッチング膜１２０に最終的に形成しようとするパターンのピッチＰＡと同じピッチＰＡで反復形成されるパターンで形成される。そして、基板１００上の高密度パターン領域Ｂにおいては、複数の第１マスクパターン１３０は、被エッチング膜１２０に最終的に形成しようとするパターンのピッチＰＢより２倍大きい第１ピッチ２ＰＢを有するように形成される。
高密度パターン領域Ｂにおける第１マスクパターン１３０の第１幅Ｗ１は、第１ピッチ２ＰＢの１／４の値を有するように設計されうる。第１マスクパターン１３０は、例えば、基板１００上で第１ピッチ２ＰＢを有して所定の方向に反復形成される複数のラインパターンからなりうる。
ハードマスク層１２４が酸化膜からなる場合、第１マスクパターン１３０は、ポリシリコン膜、またはＳｉＯＮ、ＳｉＮ、ＳｉＢＮ、ＢＮのような窒化膜からなりうる。ハードマスク層１２４が窒化膜からなる場合、第１マスクパターン１３０は酸化膜からなりうる。
図１Ｃを参照すれば、低密度パターン領域Ａ及び高密度パターン領域Ｂで複数の第１マスクパターン１３０間で露出されるハードマスク層１２４をその上面から第１厚さｄ除去してハードマスク層１２４の低い表面部１２４ａを形成する。
望ましくは、第１厚さｄは、高密度パターン領域Ｂに形成された第１マスクパターン１３０の第１幅Ｗ１と同じ寸法とする。
ハードマスク層１２４の上面に低い表面部１２４ａを形成するためにドライエッチング工程を行いうる、例えば、図１Ｂを参照して説明した第１マスクパターン１３０の形成工程で、第１マスクパターン１３０形成のためのドライエッチング工程時、第１マスクパターン１３０の形成後、連続的にオーバーエッチングを行なって、低い表面部１２４ａを形成しうる。他の方法として、低い表面部１２４ａを形成するための別途のドライエッチング工程も行いうる。
図１Ｄを参照すれば、複数の第１マスクパターン１３０及びこれらの間で露出されるハードマスク層１２４上にバッファ層１４０を形成する。
バッファ層１４０は、第１マスクパターン１３０の上面及び側壁と、ハードマスク層１２４の低い表面部１２４ａをそれぞれ均一な厚さに覆うように形成される。望ましくは、バッファ層１４０は、第１マスクパターン１３０とハードマスク層１２４の低い表面部１２４ａをそれぞれ第１厚さｄと同じ厚さに均一に覆うように形成される。さらに望ましくは、バッファ層１４０の上面により限定されるリセス１４２の第２幅Ｗ２が第１マスクパターン１３０の第１幅Ｗ１と同じ寸法を有するようにバッファ層１４０の厚さを決定する。
高密度パターン領域Ｂで、バッファ層１４０は、第１マスクパターン１３０の上面及び側壁を均一な厚さに覆うように形成される。望ましくは、高密度パターン領域Ｂで第１マスクパターン１３０の側壁を覆うバッファ層１４０の幅ａ、ｂは、第１ピッチ２ＰＢの１／４の値、すなわち、第１マスクパターン１３０の幅Ｗ１と同じ値になるように形成されうる。その結果、高密度パターン領域Ｂで、複数の第１マスクパターン１３０のうち、相互に隣接した２個の第１マスクパターン１３０間の位置でバッファ層１４０の上面にはリセス１４２が形成される。
低密度パターン領域Ａにおいて複数の第１マスクパターン１３０のうち、相互に隣接した２個の第１マスクパターン１３０間の間隔が、高密度パターン領域Ｂにおけるそれより小さい場合、すなわち、図１Ｄで相互隣接した２個の第１マスクパターン１３０間の間隔ｄ１が、高密度パターン領域Ｂにおける第１マスクパターン１３０の両側壁を覆うバッファ層１４０の幅ａ及びｂの和以下である場合［ｄ１≦ａ＋ｂ］には、間隔ｄ１の範囲内でバッファ層１４０の上面にリセス１４２が形成されない。
また、低密度パターン領域Ａにおいて、複数の第１マスクパターン１３０のうち、相互に隣接した２個の第１マスクパターン１３０間の間隔が、高密度パターン領域Ｂにおけるそれより大きい場合、特に、相互に隣接した２個の第１マスクパターン１３０間の間隔ｄ２が高密度パターン領域Ｂで第１マスクパターン１３０の側壁を覆うバッファ層１４０の幅ａ及びｂの和の２倍より大きい場合［ｄ２＞２（ａ＋ｂ）］には、間隔ｄ２範囲内でバッファ層１４０の上面にリセス１４２が形成される。
バッファ層１４０は、ハードマスク層１２４をパターニングするためのエッチングマスクとして使われる第１マスクパターン１３０の高さと、後続する工程でリセス１４２内に形成される第２マスクパターン（図１Ｆの「１５０ａ」を参照）の高さと、を相互に同一にするためのバッファとしての役割を行う。
バッファ層１４０は、ハードマスク層１２４と同様のエッチング特性を有する物質からなりうる。例えば、バッファ層１４０は、ハードマスク層１２４の構成物質と同じ物質からなりうる。バッファ層１４０は、ハードマスク層１２４とエッチング特性は同様であるが、互いに異なる物質からなってもよい。例として、ハードマスク層１２４及びバッファ層１４０は、それぞれ酸化膜からなりうる。また、バッファ層１４０は、ＡＬＤ（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）法によって形成された酸化膜または窒化膜からなりうる。他の例として、第１マスクパターン１３０がポリシリコン膜からなる場合、ハードマスク層１２４はＰＥＯＸ（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｏｘｉｄｅ）膜、バッファ層１４０はＡＬＤ方法によって形成された酸化膜からなりうる。
図１Ｅを参照すれば、バッファ層１４０上に第２マスク層１５０を形成する。第２マスク層１５０は、第１マスクパターン１３０と同様のエッチング特性を有する物質からなりうる。第２マスク層１５０は、第１マスクパターン１３０と同じ物質、または、エッチング特性が同様で異なる物質からなりうる。例えば、第１マスクパターン１３０及び第２マスク層１５０は、それぞれポリシリコン膜からなりうる。第１マスクパターン１３０は、窒化膜からなり、第２マスク層１５０は、ポリシリコン膜からなりうる。その反対の場合もありうる。
高密度パターン領域Ｂで、バッファ層１４０の上面に形成されたリセス１４２は、第２マスク層１５０により充填される。第１マスクパターン１３０の側壁を覆うバッファ層１４０の幅ａ、ｂが第１ピッチ２ＰＢの１／４の値を有する場合、高密度パターン領域Ｂで第２マスク層１５０のうち、リセス１４２内に充填された部分の幅Ｗ２は、第１ピッチ２ＰＢの１／４の値、すなわち、第１マスクパターン１３０の幅Ｗ１と同じ値となる。第２マスク層１５０は、リセス１４２内で第１マスクパターン１３０の延長方向と同じ方向に延びる。
低密度パターン領域Ａにおいて、相互に隣接した２個の第１マスクパターン１３０間の間隔が狭い場合、すなわち、第１マスクパターン１３０間の間隔ｄ１がバッファ層１４０の幅ａ及びｂの和以下［ｄ１≦ａ＋ｂ］である場合には、間隔ｄ１内の領域では、第２マスク層１５０は、リセス１４２内に延びることがない。なぜなら、第１マスクパターン１３０の側壁を覆うバッファ層１４０の幅ａ、ｂが第１ピッチ２ＰＢの１／４の値を有するとき、バッファ層１４０の上面にリセス１４２が形成されないからである。一方、低密度パターン領域Ａにおいて、相互に隣接した２個の第１マスクパターン１３０の間隔が高密度パターン領域Ｂにおけるそれより大きい場合、特に、相互に隣接した２個の第１マスクパターン１３０間の間隔ｄ２が高密度パターン領域Ｂにおける第１マスクパターン１３０の側壁を覆うバッファ層１４０の幅ａ及びｂの和の２倍より大きい［ｄ２＞２（ａ＋ｂ）］部分では、バッファ層１４０の上面に形成されたリセス１４２部分に第２マスク層１５０が形成された後、間隔ｄ２に含まれる領域内で第２マスク層１５０の上面に段差が形成され、リセス１４２の一部が、該段差によって所定の幅Ｗ３だけ現れうる。
図１Ｆを参照すれば、第２マスク層１５０の一部を除去して高密度パターン領域Ｂにおいてリセス１４２内に第２マスクパターン１５０ａを形成する。
その結果、高密度パターン領域Ｂにおいては、リセス１４２内で第１マスクパターン１３０の延長方向と同じ方向に延びる第２マスクパターン１５０ａからなる複数のラインパターンが形成される。そして、複数の第２マスクパターン１５０ａ間で前記第１マスクパターン１３０を覆っているバッファ層１４０が露出する。高密度パターン領域Ｂにおいてリセス１４２内に残っている第２マスクパターン１５０ａは、第１マスクパターン１３０とほぼ同じ水平面上に位置する。
一方、低密度パターン領域Ａにおいては、バッファ層１４０の上部にあった第２マスク層１５０の部分と同様に、相互に隣接した２個の第１マスクパターン１３０間の間隔ｄ２がｄ２＞２（ａ＋ｂ）である領域でリセス１４２内にあった第２マスク層１５０まで十分に除去される。その結果、低密度パターン領域Ａにおいて、第１マスクパターン１３０を覆っているバッファ層１４０が全体的に露出される。
第２マスク層１５０の一部を除去するとき、高密度パターン領域Ｂにおいて第２マスクパターン１５０ａの上面が第１マスクパターン１３０の上面と同じ位置になるように第１マスク層１５０のエッチング量を調節しうる。第２マスク層１５０の一部を除去するために、例えば、湿式エッチング法を利用しうる。
図１Ｇを参照すれば、バッファ層１４０の露出部分、すなわち、バッファ層１４０のうち第１マスクパターン１３０の上面を覆っている部分を除去して低密度パターン領域Ａ及び高密度パターン領域Ｂでそれぞれ第１マスクパターン１３０の上面を露出させる。その結果、高密度パターン領域Ｂにおいては、第１マスクパターン１３０の上面及び第２マスクパターン１５０ａの上面が共に露出された構造が得られる。
この際、低密度パターン領域Ａ及び高密度パターン領域Ｂでは、パターン密度差によってバッファ層１４０のエッチング率が異なって現れる。すなわち、高密度パターン領域Ｂで第１マスクパターン１３０の上面が露出されるまでバッファ層１４０がエッチングされる間に、低密度パターン領域Ａのうち、第１マスクパターン１３０の間隔ｄ２がｄ２＞２（ａ＋ｂ）である領域では、バッファ層１４０がほとんど除去されて、ハードマスク層１２４の上面が露出されるか、ハードマスク層１２４の一部が過度エッチングされうる。図１Ｇに示したように、低密度パターン領域Ａのうち、第１マスクパターン１３０の間隔ｄ１がｄ１≦ａ＋ｂである領域では、高密度パターン領域Ｂと同じ態様で第１マスクパターン１３０の上面が露出された時点で、相互に隣接した２個の第１マスクパターン１３０間の領域にバッファ層１４０が残りうる。
図１Ｈ及び図１Ｉを参照すれば、第１マスクパターン１３０及び第２マスクパターン１５０ａをエッチングマスクとして、これら間で露出されるバッファ層１４０及びハードマスク層１２４をエッチングして被エッチング膜１２０の上面を露出させる。このために互いに異なるエッチング雰囲気が組成される第１エッチング工程及び第２エッチング工程を順次に行う。
被エッチング膜１２０の上面が露出されるまでバッファ層１４０及びハードマスク層１２４をエッチングするための第１エッチング工程（図１Ｈを参照）及び第２エッチング工程（図１Ｉを参照）についてさらに詳細に説明する。
図１Ｈを参照すれば、ＲＩＥ法のドライエッチング工程を用いて第１マスクパターン１３０及び第２マスクパターン１５０ａをエッチングマスクとして、これらの間で露出されたバッファ層１４０及びハードマスク層１２４をエッチングする第１エッチング工程を行う。
バッファ層１４０及びハードマスク層１２４がそれぞれ酸化膜系列の物質からなり、第１マスクパターン１３０及び第２マスクパターン１５０ａがそれぞれポリシリコン膜からなる場合、バッファ層１４０及びハードマスク層１２４をエッチングするために第１エッチング工程におけるエッチングガスとしてＣｘＦｙ（ｘ及びｙはそれぞれ１〜１０の整数）、Ｏ２及びＡｒの混合ガスを使用しうる。ＣｘＦｙガスとして、例えば、Ｃ４Ｆ６またはＣ４Ｆ８を使用しうる。ここで、低密度パターン領域Ａにおいて被エッチング膜１２０の上面が露出されるまで、エッチング工程中にポリマー副産物の生成が抑制されるエッチング雰囲気を組成する。ポリマー副産物生成が抑制されるエッチング雰囲気を組成するために、エッチングガスのうち、Ｏ２ガス及びＣｘＦｙガスの流量比（Ｏ２ガスの流量／ＣｘＦｙガスの流量、体積比）をＯ２ガスの流量が比較的高い第１流量比に設定したエッチング雰囲気を組成しうる。例えば、第１エッチング工程でＣｘＦｙ、Ｏ２及びＡｒをそれぞれ３０ｓｃｃｍ、５５ｓｃｃｍ及び１０００ｓｃｃｍの流量で供給しうる。この場合、Ｏ２ガス及びＣｘＦｙガスの第１流量比（Ｏ２ガス流量：ＣｘＦｙガスの流量）は５５：３０である。本実施形態で例示された第１流量比は制限的なものではなく、パターンの大きさ及び密度、各膜質の種類によって変わりうる。第１エッチング工程は、常温で行なわれる。
ここで、バッファ層１４０及びハードマスク層１２４のエッチングにおいて、図１Ｇにそれぞれ示されたように既にハードマスク層１２４の上面が露出されている低密度パターン領域Ａにおいては、被エッチング膜１２０を露出させるために残っているハードマスク層１２４の厚さに対応する第１厚さＴ１をエッチングしなければならず、高密度パターン領域Ｂにおいては被エッチング膜１２０を露出させるために、ハードマスク層１２４及びその上に残っているバッファ層１４０の厚さの和である第２厚さＴ２をエッチングしなければならない。このような低密度パターン領域Ａと高密度パターン領域Ｂにおけるエッチング厚さの差によって、第１エッチング工程を行う間に、高密度パターン領域Ｂではハードマスク層１２４のエッチングが完了していない状態となり、低密度パターン領域Ａではハードマスク層１２４のエッチングが完了し被エッチング膜１２０が先に露出された状態となる。すなわち、低密度パターン領域Ａのうち、第１マスクパターン１３０の間隔ｄ２がｄ２＞２（ａ＋ｂ）である領域において、ハードマスク層１２４が除去されて、被エッチング膜１２０の上面が露出された時点では、高密度パターン領域Ｂにおいてはハードマスク層１２４の一部がエッチングされずに残っている状態にある。この状態で第１エッチング工程を進行させ続けた場合、低密度パターン領域Ａでは被エッチング膜１２０までオーバーエッチングされて、図１Ｇに示したエッチング厚さ（Ｔ１、Ｔ２）の差が被エッチング膜１２０までそのまま転写されうる。したがって、このようなことを防止するために、低密度パターン領域Ａにおいて被エッチング膜１２０の上面が露出された時点、特に、第１マスクパターン１３０の間隔ｄ２がｄ２＞２（ａ＋ｂ）である領域で被エッチング膜１２０の上面が露出された時点で第１エッチング工程を終了させる。
次いで、図１Ｉを参照すれば、第１エッチング工程に連続してインサイチュ（ｉｎ−ｓｉｔｕ）で第２エッチング工程を進行させる。第２エッチング工程では、第１エッチング工程後に残っているハードマスク層１２４の残留部分のうち、相互に隣接した２個の第１マスクパターン１３０間、または第１マスクパターン１３０と第２マスクパターン１５０ａとの間に存在する残り部分を除去し、低密度パターン領域Ａ及び高密度パターン領域Ｂでそれぞれ第１マスクパターン１３０及び第２マスクパターン１５０ａの間で被エッチング膜１２０の上面を露出させる。
低密度パターン領域Ａ及び高密度パターン領域Ｂでそれぞれ被エッチング膜１２０の上面が露出されるまでハードマスク層１２４をエッチングするために、ｉＲＩＥラグ（ｉｎｖｅｒｓｅ ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ ｌａｇ）方式のドライエッチング工程を利用しうる。すなわち、第１エッチング工程時よりポリマー副産物の発生量が多くなるエッチング雰囲気下で第２エッチング工程を行う。ｉＲＩＥラグ方式の第２エッチング工程時、低密度パターン領域Ａ中の間隔ｄ２がｄ２＞２（ａ＋ｂ）である領域でのように比較的小さな縦横比を有する開口内では、ポリマー副産物の堆積が容易なので、露出された被エッチング膜１２０の上面にポリマー副産物１６０が堆積される。このように堆積されたポリマー副産物１６０により低密度パターン領域Ａで露出されていた被エッチング膜１２０のエッチングを防止しうる。低密度パターン領域Ａで露出された被エッチング膜１２０上にポリマー副産物１６０が堆積される間、高密度パターン領域Ｂでは、第１マスクパターン１３０と第２マスクパターン１５０ａとの間で露出されるハードマスク層１２４のエッチングが円滑になされて、被エッチング膜１２０の上面を露出させるハードマスクパターン１２４ｂが得られる。その結果、高密度パターン領域Ｂで第１マスクパターン１３０と第２マスクパターン１５０ａとの間で被エッチング膜１２０の上面が露出される。ハードマスクパターン１２４ｂが得られるまでエッチング工程を経る間にエッチングマスクとして使われた第１マスクパターン１３０及び第２マスクパターン１５０ａは、図１Ｉに示されたようにその一部または全部が消耗されうる。
ハードマスク層１２４が酸化膜系の物質からなり、第１マスクパターン１３０及び第２マスクパターン１５０ａがそれぞれポリシリコン膜からなる場合、第２エッチング工程時のエッチングガスとして、ＣｘＦｙ（ｘ及びｙは、それぞれ１〜１０の整数）、Ｏ２及びＡｒの混合ガスを使用しうる。ＣｘＦｙガスとして、例えば、Ｃ４Ｆ６またはＣ４Ｆ８を使用しうる。ここで、第２エッチング工程で第１エッチング工程時よりポリマー副産物生成量が多くなるエッチング雰囲気を組成するために、第１エッチング工程時と同じ組成のエッチングガスを用いるが、エッチングガス内のＯ２ガス含有量を低めることができる。すなわち、第２エッチング工程時にはＯ２ガスの流量が第１エッチング工程時よりさらに少ない第２流量比に設定したエッチング雰囲気を組成しうる。例えば、第２エッチング工程でＣｘＦｙ、Ｏ２及びＡｒをそれぞれ、３０ｓｃｃｍ、３５ｓｃｃｍ及び１０００ｓｃｃｍの流量で供給しうる。この場合、Ｏ２ガス及びＣｘＦｙガスの第２流量比（Ｏ２ガス流量：ＣｘＦｙガスの流量）は３５：３０である。本実施形態で例示された第２流量比は、制限的なものではなく、パターンの大きさ及び密度、各膜質の種類によって変わりうる。
ｉＲＩＥラグ方式の第２エッチング工程を行うにあたって、第１エッチング工程時よりポリマー副産物生成量が多くなる第２エッチング工程を行うために、第２エッチング工程時のエッチングガスの組成及び流量比は、第１エッチング工程時と同一に設定しつつ、第１エッチング工程時のエッチング温度より低いエッチング温度（例えば、約−５℃）に設定する方法を用いることもできる。第２エッチング工程時、Ｏ２ガスの流量が第１エッチング工程時よりさらに低く設定された第２流量比を適用するとともに、第１エッチング工程時のエッチング温度より低いエッチング温度を適用する方法も用いうる。
図１ｊを参照すれば、低密度パターン領域Ａに堆積されているポリマー副産物１６０を除去する。
ポリマー副産物１６０を除去するために、例えば、ＣＨＦ３及びＣＨ２Ｆ２のうちから選択される少なくとも１つのガス、Ｏ２及びＡｒの混合ガスを使用するプラズマ方式のドライエッチング工程を利用しうる。ポリマー副産物１６０を除去するために通常のアッシング及びストリップ工程を用いることもできる。
その結果、低密度パターン領域Ａ及び高密度パターン領域Ｂでそれぞれ被エッチング膜１２０の上面を露出させるハードマスクパターン１２４ｂが得られる。ここで、ハードマスクパターン１２４ｂは、高密度パターン領域Ｂでは第１ピッチ２ＰＢの１／４の幅Ｗ２、すなわち、第１マスクパターン１３０の幅Ｗ１とほぼ同じ幅を有しうる。また、高密度パターン領域Ｂにおいて、ハードマスクパターン１２４ｂは、第１マスクパターン１３０及び第２マスクパターン１５０ａによって基板１００上に第１ピッチ２ＰＢの１／２のピッチＰＢを有するラインアンドスペースパターン（ｌｉｎｅ ａｎｄ ｓｐａｃｅ ｐａｔｔｅｒｎ）の構造を有する。そして、ハードマスクパターン１２４ｂは、低密度パターン領域Ａでは、図１Ｂを参照して説明した第１マスクパターン１３０のピッチＰＡと同じピッチ、すなわち、低密度パターン領域Ａで被エッチング膜１２０に最終的に形成しようとするパターンのピッチＰＡと同じピッチＰＡで反復形成されているパターン構造を有する。
図１Ｋを参照すれば、ハードマスクパターン１２４ｂと、その上に残っている第１マスクパターン１３０及び第２マスクパターン１５０ａをエッチングマスクとして使用して被エッチング膜１２０を異方性ドライエッチングして微細パターン１２０ａを形成する。
低密度パターン領域Ａでは、第１マスクパターン１３０によってのみ被エッチング膜１２０にパターン転写がなされる一方、高密度パターン領域Ｂでは、第１マスクパターン１３０及び第２マスクパターン１５０ａによって被エッチング膜１２０にパターン転写がなされる。したがって、高密度パターン領域Ｂでフォトリソグラフィ工程の解像限界を超える微細なピッチのパターンを容易に実現しうる。
また、低密度パターン領域Ａ及び高密度パターン領域Ｂでエッチング時に除去されねばならないエッチング対象膜の厚さ差があるにもかかわらず、図１Ｈ及び図１Ｉを参照して説明したようにハードマスク層１２４のパターニングのためのバッファ層１４０及びハードマスク層１２４のエッチング工程を、ＲＩＥ工程及びｉＲＩＥラグ工程を用いる２段階エッチング工程を用いて行うことによって、被エッチング膜１２０のパターニング後に得られる被エッチング膜パターン１２０ａでパターン密度による段差が発生するとか、パターンプロファイルが互いに異なるといった問題の発生を防止しうる。
図２は、図１Ｈ及び図１Ｉを参照して説明したハードマスク層１２４のパターニング工程でＲＩＥ工程及びｉＲＩＥラグ工程を用いる２段階エッチング工程時に使われるエッチングガス内のＯ２流量による酸化膜エッチング量を測定した結果を示すグラフである。
図２に示す評価結果を得るために、ＲＩＥ方式のエッチング装備でソースパワー（Ｗｓ）は１２００Ｗ、バイアスパワー（Ｗｂ）は３５００Ｗ、圧力は２０ｍＴ、温度は２０℃に設定された雰囲気で、幅４０ｎｍの複数のポリシリコン膜パターンが６５ｎｍのピッチで形成された高密度パターン領域と、幅が１２０ｎｍの複数のポリシリコン膜パターンが１μｍのピッチで形成された低密度パターン領域のそれぞれで、複数のポリシリコン膜パターンをエッチングマスクとして複数のポリシリコン膜パターン間に充填された酸化膜をエッチングした時の、Ｏ２流量による酸化膜エッチング率を測定した。酸化膜は、ＡＬＤ方式で形成された。本評価で、酸化膜エッチングガスとして、３０ｓｃｃｍの流量で供給されるＣ４Ｆ６と、１０００ｓｃｃｍの流量で供給されるＡｒと、図２に示されたように多様な流量で供給されるＯ２の混合ガスを使用した。
図２の結果によると、Ｏ２流量が約４０ｓｃｃｍ以上である場合、低密度パターン領域及び高密度領域でいずれもお酸化膜エッチング率が比較的大きい一方、Ｏ２流量が約４０ｓｃｃｍより少ない場合、高密度パターン領域では酸化膜エッチング率が比較的高いが、低密度パターン領域では酸化膜が全くエッチングされていない。すなわち、Ｏ２流量が約４０ｓｃｃｍ以上である場合には、エッチング雰囲気中にポリマー副産物発生量が少ないので、低密度パターン領域及び高密度領域でいずれも酸化膜エッチングがなされる一方、Ｏ２流量が約４０ｓｃｃｍより少ない場合には、ポリマー副産物発生量が増加してポリマー副産物が堆積されやすい低密度パターン領域では、酸化膜が堆積されたポリマー副産物により覆われて酸化膜エッチングがなされていないことがわかる。
以上、本発明を望ましい実施形態を挙げて詳細に説明したが、本発明は、このような実施形態に限定されず、特許請求の範囲に記載された本発明の技術的思想の範囲内で当業者によって多様な変形及び変更が可能である。
本発明は、半導体素子の微細パターン形成方法関連の技術分野に好適に適用されうる。
本発明の望ましい実施形態に係る半導体素子の微細パターン形成方法を説明するために工程順序によって示す断面図である。 本発明の望ましい実施形態に係る半導体素子の微細パターン形成方法を説明するために工程順序によって示す断面である。 本発明の望ましい実施形態に係る半導体素子の微細パターン形成方法を説明するために工程順序によって示す断面図である。 本発明の望ましい実施形態に係る半導体素子の微細パターン形成方法を説明するために工程順序によって示す断面図である。 本発明の望ましい実施形態に係る半導体素子の微細パターン形成方法を説明するために工程順序によって示す断面図である。 本発明の望ましい実施形態に係る半導体素子の微細パターン形成方法を説明するために工程順序によって示す断面図である。 本発明の望ましい実施形態に係る半導体素子の微細パターン形成方法を説明するために工程順序によって示す断面図である。 本発明の望ましい実施形態に係る半導体素子の微細パターン形成方法を説明するために工程順序によって示す断面図である。 本発明の望ましい実施形態に係る半導体素子の微細パターン形成方法を説明するために工程順序によって示す断面図である。 本発明の望ましい実施形態に係る半導体素子の微細パターン形成方法を説明するために工程順序によって示す断面図である。 本発明の望ましい実施形態に係る半導体素子の微細パターン形成方法を説明するために工程順序によって示す断面図である。 本発明に係る半導体素子の微細パターン形成方法において、ハードマスク層のパターニング工程時に用いられる２段階エッチング工程時に使われるエッチングガス内のＯ２流量による酸化膜エッチング量を測定した結果を示すグラフである。
符号の説明
１００ 半導体基板、
１２０ 被エッチング膜、
１２０ａ 被エッチング膜パターン、
１２４ ハードマスク層、
１２４ａ 低い表面部、
１２４ｂ ハードマスクパターン、
１３０ 第１マスクパターン、
１４０ バッファ層、
１４２ リセス、
１５０ 第２マスク層、
１５０ａ 第２マスクパターン、
１６０ ポリマー副産物、
Ａ 低密度パターン領域、
Ｂ 高密度パターン領域。

Claims (20)

  1. 被エッチング膜を有する基板上の第１領域及び第２領域にハードマスク層を形成するハードマスク層形成段階と、
    前記第１領域では第１パターン密度を有し、前記第２領域では前記第１パターン密度より大きい第２パターン密度を有して反復して形成される複数のマスクパターンと、前記第２領域で前記複数のマスクパターンの両側壁を所定の幅で覆うバッファ層と、を前記ハードマスク層上に形成する、マスクパターン及びバッファ層形成段階と、
    前記複数のマスクパターンをエッチングマスクとして前記第１領域で前記被エッチング膜の第１表面が露出されるまで、第１エッチング雰囲気下で、前記第１領域及び第２領域で前記バッファ層及びハードマスク層をＲＩＥ（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）方式でエッチングする第１エッチング段階と、
    前記第１領域では前記被エッチング膜の第１表面が露出されており、前記第２領域では前記被エッチング膜が露出されていない状態で、前記複数のマスクパターンをエッチングマスクとして、前記第１エッチング雰囲気下よりポリマー副産物発生量の多い第２エッチング雰囲気下で、前記第１領域で露出されている前記被エッチング膜の第１表面上にポリマー副産物を堆積させつつ、前記第２領域では前記ハードマスク層を前記被エッチング膜の第２表面が露出されるまでエッチングしてハードマスクパターンを形成する第２エッチング段階と、
    前記被エッチング膜の第１表面を露出するまで前記第１表面上に堆積されたポリマー副産物を除去するポリマー副産物除去段階と、
    前記ハードマスクパターンをエッチングマスクとして前記被エッチング膜の露出された第１表面及び第２表面をエッチングして被エッチング膜パターンを形成する被エッチング膜パターン形成段階と、
    を含むことを特徴とする半導体素子の微細パターン形成方法。
  2. 前記マスクパターン及びバッファ層形成段階は、
    前記第２領域で前記複数のマスクパターンの両側壁をそれぞれａ及びｂの幅で覆うように前記バッファ層を形成し、
    前記第１領域で相互に隣接した２個の前記マスクパターン間の間隔は２（ａ＋ｂ）より大きく形成することを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  3. 前記第１エッチング雰囲気及び前記第２エッチング雰囲気は、それぞれＯ２を含む同じエッチングガス成分からなり、
    前記第２エッチング雰囲気でのＯ２流量は前記第１エッチング雰囲気でのＯ２流量より少ないことを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  4. 前記第１エッチング雰囲気及び前記第２エッチング雰囲気は、それぞれ同じエッチングガス成分からなり、
    前記第２エッチング雰囲気の温度は、前記第１エッチング雰囲気の温度より低いことを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  5. 前記バッファ層及び前記ハードマスク層は酸化膜からなり、
    前記マスクパターンは、ポリシリコン膜からなり、
    前記第１エッチング雰囲気及び前記第２エッチング雰囲気は、ＣｘＦｙ（ｘ及びｙは、それぞれ１〜１０の整数）、Ｏ２及びＡｒの混合ガスからなることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  6. 前記第１エッチング段階の後、前記第２エッチング段階の前に、前記被エッチング膜の第１表面が露出されたとき、前記第１エッチング雰囲気を前記第２エッチング雰囲気に切り換える切り換え段階をさらに含み、
    前記切り換え段階における前記第２エッチング雰囲気の条件は、Ｏ２の流量を除き第１エッチング雰囲気と同一に維持しつつ、Ｏ２の流量を減らすことを特徴とする請求項３に記載の半導体素子の微細パターン形成方法。
  7. 前記第１エッチング段階の後、前記第２エッチング段階の前に、前記被エッチング膜の第１表面が露出されたとき、前記第１エッチング雰囲気を前記第２エッチング雰囲気に切り換える切り換え段階をさらに含み、
    前記切り換え段階における前記第２エッチング雰囲気の条件は、エッチング温度を除き第１エッチング雰囲気と同一に維持しつつ、前記第２エッチング雰囲気でのエッチング温度を前記第１エッチング雰囲気でのエッチング温度より低くすることを特徴とする請求項４に記載の半導体素子の微細パターン形成方法。
  8. 前記ポリマー副産物除去段階は、プラズマ方式のドライエッチング工程を用いて前記ポリマー副産物を除去することを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  9. 前記ポリマー副産物除去段階は、ＣＨＦ３及びＣＨ２Ｆ２のうちから選択された少なくとも１つのガス、Ｏ２及びＡｒの混合ガスを使用するプラズマ方式のドライエッチング工程を用いて前記ポリマー副産物を除去することを特徴とする請求項５に記載の半導体素子の微細パターン形成方法。
  10. 前記ポリマー副産物除去段階は、アッシング及びストリップ工程を用いて前記ポリマー副産物を除去することを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  11. 前記第１エッチング段階は、前記第１領域には前記複数のマスクパターンの間に前記ハードマスク層が露出しており、前記第２領域には前記複数のマスクパターンの間に前記バッファ層が露出している状態で行なわれることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  12. 前記被エッチング膜は、金属、半導体、または絶縁物質からなることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  13. 前記複数のマスクパターンは、前記第１領域及び第２領域にそれぞれ形成される第１マスクパターンと、前記第２領域にのみ形成される第２マスクパターンと、を含み、
    前記マスクパターン及びバッファ層形成段階は、
    前記第１領域では前記第１マスクパターンは前記第１パターン密度を有する所定のピッチで反復形成され、前記第２領域では前記第１マスクパターンは前記第２パターン密度より２倍大きい第３パターン密度を有する第１ピッチで反復形成される、複数の第１マスクパターンを形成する段階と、
    前記第１マスクパターンの上面及び側壁と前記ハードマスク層の上面を覆う前記バッファ層を形成する段階と、
    前記第２領域で前記複数の第１マスクパターンのうち、相互に隣接した２個の第１マスクパターン間に１個ずつ位置する複数の第２マスクパターンを前記バッファ層上に形成する段階と、を含むことを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  14. 前記バッファ層は、前記複数の第１マスクパターンのうち、相互に隣接した２個の第１マスクパターン間の位置にリセスが形成された上面を有して形成され、
    前記第２マスクパターンは、前記バッファ層の上面に形成された前記リセス内に形成されることを特徴とする請求項１３に記載の半導体素子の微細パターン形成方法。
  15. 前記第２マスクパターンは、前記第１マスクパターンと同じ水平面上に形成されることを特徴とする請求項１３に記載の半導体素子の微細パターン形成方法。
  16. 前記第２マスクパターンが形成された後、前記第１マスクパターンの上面が露出されるまで前記バッファ層の一部を除去する段階をさらに含むことを特徴とする請求項１３に記載の半導体素子の微細パターン形成方法。
  17. 前記複数の第１マスクパターンを形成した後、前記バッファ層を形成する前に、前記複数の第１マスクパターンの間に露出された前記ハードマスク層をその上面から第１厚さ除去して、前記ハードマスク層の上面に低い表面部を形成する段階をさらに含むことを特徴とする請求項１３に記載の半導体素子の微細パターン形成方法。
  18. 前記第１厚さは、前記第２領域における前記第１マスクパターンの幅と同じ寸法を有することを特徴とする請求項１７に記載の半導体素子の微細パターン形成方法。
  19. 前記第２領域における前記第１マスクパターンは、前記第１ピッチの１／４の幅を有して形成されることを特徴とする請求項１３に記載の半導体素子の微細パターン形成方法。
  20. 前記第１マスクパターン及び第２マスクパターンは、ポリシリコン膜からなり、前記バッファ層及びハードマスク層は、酸化膜からなることを特徴とする請求項１３に記載の半導体素子の微細パターン形成方法。
JP2008026786A 2007-02-06 2008-02-06 ダブルパターニング工程を用いる半導体素子の微細パターン形成方法 Active JP5492381B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2007-0012347 2007-02-06
KR1020070012347A KR100843236B1 (ko) 2007-02-06 2007-02-06 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법

Publications (3)

Publication Number Publication Date
JP2008193098A true JP2008193098A (ja) 2008-08-21
JP2008193098A5 JP2008193098A5 (ja) 2012-01-12
JP5492381B2 JP5492381B2 (ja) 2014-05-14

Family

ID=39676542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008026786A Active JP5492381B2 (ja) 2007-02-06 2008-02-06 ダブルパターニング工程を用いる半導体素子の微細パターン形成方法

Country Status (5)

Country Link
US (1) US7601647B2 (ja)
JP (1) JP5492381B2 (ja)
KR (1) KR100843236B1 (ja)
CN (1) CN101241842B (ja)
DE (1) DE102008007671B4 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8389413B2 (en) 2010-02-24 2013-03-05 Elpida Memory, Inc. Method of manufacturing semiconductor device
US9263283B2 (en) 2011-09-28 2016-02-16 Tokyo Electron Limited Etching method and apparatus
JP2017054921A (ja) * 2015-09-09 2017-03-16 株式会社東芝 パターン形成方法

Families Citing this family (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7754622B2 (en) * 2007-06-07 2010-07-13 Tokyo Electron Limited Patterning method utilizing SiBN and photolithography
US8058176B2 (en) * 2007-09-26 2011-11-15 Samsung Electronics Co., Ltd. Methods of patterning insulating layers using etching techniques that compensate for etch rate variations
US20090209097A1 (en) * 2008-02-15 2009-08-20 Thomas Schulz Method of forming interconnects
JP4756063B2 (ja) * 2008-08-15 2011-08-24 株式会社東芝 半導体装置の製造方法
KR100983711B1 (ko) 2008-08-29 2010-09-24 주식회사 하이닉스반도체 반도체소자의 형성방법
US8132128B2 (en) * 2008-10-31 2012-03-06 Synopsys, Inc. Method and system for performing lithography verification for a double-patterning process
KR101511159B1 (ko) 2008-12-31 2015-04-10 삼성전자주식회사 반도체 소자의 패턴 형성 방법
JP5515459B2 (ja) * 2009-07-06 2014-06-11 ソニー株式会社 半導体デバイスの製造方法
KR101645720B1 (ko) 2009-09-15 2016-08-05 삼성전자주식회사 패턴 구조물 및 이의 형성 방법.
US7786017B1 (en) 2009-09-17 2010-08-31 International Business Machines Corporation Utilizing inverse reactive ion etching lag in double patterning contact formation
US8232210B2 (en) * 2009-09-18 2012-07-31 International Business Machines Corporation Double patterning process for integrated circuit device manufacturing
KR20110087976A (ko) 2010-01-28 2011-08-03 삼성전자주식회사 반도체 소자용 배선 구조물의 형성방법 및 이를 이용하는 비휘발성 메모리 소자의 제조방법
US8741778B2 (en) * 2010-12-14 2014-06-03 Applied Materials, Inc. Uniform dry etch in two stages
US8298953B2 (en) * 2010-12-20 2012-10-30 Infineon Technologies Ag Method for defining a separating structure within a semiconductor device
US8314034B2 (en) * 2010-12-23 2012-11-20 Intel Corporation Feature size reduction
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
FR2972293A1 (fr) * 2011-03-04 2012-09-07 St Microelectronics Crolles 2 Procédé de fabrication d'un circuit intégré sur la formation de lignes et de tranches
US8377632B2 (en) * 2011-05-29 2013-02-19 Nanya Technology Corp. Method of reducing microloading effect
KR101871748B1 (ko) 2011-12-06 2018-06-28 삼성전자주식회사 반도체 소자의 패턴 형성 방법
US9373517B2 (en) 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
US9735087B2 (en) * 2012-09-20 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level embedded heat spreader
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
CN104167348B (zh) * 2013-05-17 2017-02-22 中芯国际集成电路制造(上海)有限公司 形成间隔物图案掩模的方法
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
KR102249196B1 (ko) * 2014-10-06 2021-05-11 삼성전자주식회사 반도체 소자의 미세 패턴의 형성을 위한 식각 공정의 제어 방법
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
KR102250656B1 (ko) 2015-10-08 2021-05-11 삼성전자주식회사 반도체 소자의 패턴 형성 방법
KR102491694B1 (ko) * 2016-01-11 2023-01-26 삼성전자주식회사 반도체 소자의 제조 방법
KR102564551B1 (ko) * 2016-01-26 2023-08-04 삼성전자주식회사 반도체 소자의 제조 방법
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
CN107546323B (zh) * 2016-06-29 2020-09-08 上海磁宇信息科技有限公司 一种磁性隧道结钽掩模的制备方法
US10062575B2 (en) 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US10062585B2 (en) 2016-10-04 2018-08-28 Applied Materials, Inc. Oxygen compatible plasma source
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US9768034B1 (en) 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
CN108231770B (zh) * 2016-12-22 2021-05-04 联华电子股份有限公司 形成图案的方法
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10043684B1 (en) 2017-02-06 2018-08-07 Applied Materials, Inc. Self-limiting atomic thermal etching systems and methods
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US10049891B1 (en) 2017-05-31 2018-08-14 Applied Materials, Inc. Selective in situ cobalt residue removal
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10424487B2 (en) 2017-10-24 2019-09-24 Applied Materials, Inc. Atomic layer etching processes
US10283324B1 (en) 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
US10128086B1 (en) 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
KR102609924B1 (ko) 2018-01-10 2023-12-07 삼성전자주식회사 반도체 소자의 제조 방법
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
TWI766433B (zh) 2018-02-28 2022-06-01 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10475648B1 (en) 2018-05-01 2019-11-12 United Microelectronics Corp. Method for patterning a semiconductor structure
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
EP3874323A1 (en) * 2018-10-31 2021-09-08 Applied Materials, Inc. Controlled hardmask shaping to create tapered slanted fins
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
TWI736820B (zh) * 2018-12-27 2021-08-21 力晶積成電子製造股份有限公司 半導體元件的製造方法
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
CN112864094A (zh) * 2019-11-26 2021-05-28 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US20240071769A1 (en) * 2022-08-29 2024-02-29 Nanya Technology Corporation Method of manufacturing semiconductor structure with improved etching process

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003030239A1 (fr) * 2001-09-28 2003-04-10 Sumitomo Precision Products Co., Ltd. Procede de gravure de substrat de silicium et appareil de gravure
JP2004152784A (ja) * 2002-10-28 2004-05-27 Fujitsu Ltd 微細パターンの作製方法及び半導体装置の製造方法
JP2006261307A (ja) * 2005-03-16 2006-09-28 Toshiba Corp パターン形成方法
JP2006303500A (ja) * 2005-04-19 2006-11-02 Samsung Electronics Co Ltd 微細ピッチのハードマスクを用いた半導体素子の微細パターン形成方法
JP2007005377A (ja) * 2005-06-21 2007-01-11 Tokyo Electron Ltd プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体及びプラズマエッチング装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151382A (ja) * 1992-11-11 1994-05-31 Toshiba Corp ドライエッチング方法
KR0165399B1 (ko) 1995-05-29 1999-02-01 김광호 미세패턴 형성방법
KR19980021248A (ko) * 1996-09-14 1998-06-25 김광호 반도체소자 미세패턴 형성방법
DE19706682C2 (de) * 1997-02-20 1999-01-14 Bosch Gmbh Robert Anisotropes fluorbasiertes Plasmaätzverfahren für Silizium
KR100257149B1 (ko) 1997-06-24 2000-05-15 김영환 반도체 소자의 제조 방법
KR100476924B1 (ko) * 2002-06-14 2005-03-17 삼성전자주식회사 반도체 장치의 미세 패턴 형성 방법
KR101002928B1 (ko) * 2003-11-29 2010-12-27 주식회사 하이닉스반도체 반도체 소자의 미세 라인 형성방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003030239A1 (fr) * 2001-09-28 2003-04-10 Sumitomo Precision Products Co., Ltd. Procede de gravure de substrat de silicium et appareil de gravure
JP2004152784A (ja) * 2002-10-28 2004-05-27 Fujitsu Ltd 微細パターンの作製方法及び半導体装置の製造方法
JP2006261307A (ja) * 2005-03-16 2006-09-28 Toshiba Corp パターン形成方法
JP2006303500A (ja) * 2005-04-19 2006-11-02 Samsung Electronics Co Ltd 微細ピッチのハードマスクを用いた半導体素子の微細パターン形成方法
JP2007005377A (ja) * 2005-06-21 2007-01-11 Tokyo Electron Ltd プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体及びプラズマエッチング装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8389413B2 (en) 2010-02-24 2013-03-05 Elpida Memory, Inc. Method of manufacturing semiconductor device
US9263283B2 (en) 2011-09-28 2016-02-16 Tokyo Electron Limited Etching method and apparatus
JP2017054921A (ja) * 2015-09-09 2017-03-16 株式会社東芝 パターン形成方法
US10409157B2 (en) 2015-09-09 2019-09-10 Toshiba Memory Corporation Pattern forming method

Also Published As

Publication number Publication date
US20080188083A1 (en) 2008-08-07
CN101241842B (zh) 2011-06-29
US7601647B2 (en) 2009-10-13
KR100843236B1 (ko) 2008-07-03
CN101241842A (zh) 2008-08-13
DE102008007671B4 (de) 2018-07-26
DE102008007671A1 (de) 2008-09-11
JP5492381B2 (ja) 2014-05-14

Similar Documents

Publication Publication Date Title
JP5492381B2 (ja) ダブルパターニング工程を用いる半導体素子の微細パターン形成方法
JP5303133B2 (ja) 半導体素子の微細パターンの形成方法
US7473647B2 (en) Method of forming pattern using fine pitch hard mask
KR100734464B1 (ko) 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
US7709396B2 (en) Integral patterning of large features along with array using spacer mask patterning process flow
US8278221B2 (en) Method of forming a hard mask and method of forming a fine pattern of semiconductor device using the same
US20070249170A1 (en) Process for improving critical dimension uniformity of integrated circuit arrays
JP5356762B2 (ja) 半導体素子の微細パターンの形成方法
JP2009152243A (ja) 半導体装置の製造方法
US10224213B2 (en) Method for forming patterns of a semiconductor device
US7265013B2 (en) Sidewall image transfer (SIT) technologies
US20090117742A1 (en) Method for fabricating fine pattern in semiconductor device
KR101348280B1 (ko) 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
JP2004119905A (ja) ポリシリコンエッチング方法
KR100843239B1 (ko) 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
KR100714287B1 (ko) 반도체 소자의 패턴 형성방법
US20080113515A1 (en) Methods of Forming Semiconductor Devices
KR100764452B1 (ko) 반도체 소자 및 이의 제조 방법
JP2005259839A (ja) 半導体装置の製造方法
KR20030049845A (ko) 질화막을 구비한 마스크 형성방법
KR20090030504A (ko) 반도체 소자의 제조방법
KR20090000468A (ko) 반도체 소자의 미세패턴 제조방법
KR20090017110A (ko) 반도체 소자의 미세 패턴 형성 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140303

R150 Certificate of patent or registration of utility model

Ref document number: 5492381

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250