JP2008192851A - 合せマークおよびその製造方法 - Google Patents
合せマークおよびその製造方法 Download PDFInfo
- Publication number
- JP2008192851A JP2008192851A JP2007026044A JP2007026044A JP2008192851A JP 2008192851 A JP2008192851 A JP 2008192851A JP 2007026044 A JP2007026044 A JP 2007026044A JP 2007026044 A JP2007026044 A JP 2007026044A JP 2008192851 A JP2008192851 A JP 2008192851A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- oxide film
- front surface
- silicon substrate
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
【解決手段】合せマークが、シリコン基板と、シリコン基板のおもて面に形成された凹部と、凹部のシリコン基板のおもて面との角部から離間して形成されたエピタキシャル層と、凹部の内面とエピタキシャル層のまでの間の前記シリコン基板のおもて面とに形成された酸化膜と、酸化膜上に形成された多結晶シリコン層とを備える。
【選択図】 図2
Description
このような厚いエピタキシャル層を形成するシリコン基板においては、シリコン基板のおもて面にP型またはN型の高濃度埋込層を島状に形成しておき、エピタキシャル層の形成後に、エピタキシャル層上に形成される半導体素子と、高濃度埋込層との位置合せを正確に行う必要があり、シリコン基板に合せマークとなる凹部を形成してこれを基準に高濃度埋込層と、エピタキシャル層上に形成される半導体素子の各パターンとの位置合せを行っているが、エピタキシャル層が厚い場合には、シリコン基板上に形成された凹部とエピタキシャル成長後にエピタキシャル層上に形成される凹部との間に位置ずれ(パターンシフトという。)が生じ、正確な位置合せが困難になるという問題が生ずる。
この場合に、シリコン基板のおもて面の結晶面が、<100>面に対して2〜5度のオフセットアングルが設定されたものである場合に、トリクロルシラン(SiHCl3)をソースガスとした常圧条件でのエピタキシャル成長では、1μm当り0.3μm程度のシフト量が観測されている。
また、シリコン基板上に合せマークの形成に用いる多結晶シリコン層を形成し、多結晶シリコン層上にシリコン窒化膜を形成して合せマークに用いる多結晶シリコン層上の領域を除く領域のシリコン窒化膜を除去し、残留したシリコン窒化膜を基準に高濃度埋込層を形成した後に、残留させたシリコン窒化膜等を除去してシリコン基板および残留させたシリコン窒化膜下の多結晶シリコン層を露出させ、エピタキシャル成長により、シリコン基板上には単結晶シリコンからなるエピタキシャル層を形成し、残留させた多結晶シリコン層上に形成される多結晶シリコン層をエピタキシャル層から突出させて合せマークとして用いているものもある(例えば、特許文献2参照。)。
このため、図7に示すように、2点鎖線で示すシリコン基板51に形成した凹部53のシリコン基板51との角部には成長に伴って<111>面が現出し、図7に示す変形が生じ、エピタキシャル層54上に形成される凹部53aの角部にダレが形成される。
また、合せマークが、シリコン基板と、該シリコン基板のおもて面に形成された凹部と、該凹部の前記おもて面との角部から離間して形成されたエピタキシャル層と、前記凹部の内面と前記エピタキシャル層のまでの間の前記シリコン基板のおもて面とに形成された酸化膜とを備え、前記酸化膜上に、多結晶シリコン層が形成されていることを特徴とする。
また、単結晶シリコンと多結晶シリコンとの成長速度の差、多結晶シリコンの成長方向の多様性、および結晶面の成長速度の差に起因する凹部の変形を排除して、酸化膜上の多結晶シリコン層に形成された凹部の角部を鮮明なものとすることができ、合せマークの検出時における正確な位置の特定を容易に行うことができるという効果が得られる。
本実施例の合せマークは、図2(P7)に示すように、シリコン基板1のおもて面1aに、P型またはN型の導電性不純物を高濃度に拡散させた高濃度埋込層2を形成し、高濃度埋込層2から所定の距離で離間させて凹部3を形成し、その凹部3の側面および底面(内面という。)と、その周囲のシリコン基板1のおもて面1a、つまり凹部3のシリコン基板1のおもて面1aとの角部から一定の間隔で離間させて形成されたエピタキシャル層4までの間のシリコン基板1のおもて面1aに酸化膜5を形成し、その酸化膜5上に多結晶シリコン層6を形成して構成され、凹部3により形成された多結晶シリコン層6の凹部3aの角部を基準として、その後の各工程における位置合せを行うものである。
以下に、図1、図2を用い、Pで示す工程に従って本実施例の合せマークの製造方法について説明する。
P2(図1)、プラズマ酸化膜13上に、フォトリソグラフィにより高濃度埋込層2から所定の距離で離間させて1辺30μm程度の矩形の開口を有するレジストマスクを形成し、これをマスクとして異方性エッチングにより、プラズマ酸化膜13、シリコン窒化膜12、熱酸化膜11、およびシリコン基板1のおもて面1aをエッチングしてシリコン基板1のおもて面1aに2μm程度の深さの凹部3を形成し、剥離剤により前記のレジストマスクを除去する。
P4(図1)、空洞14の形成後に、フッ酸(HF)等の酸化シリコンを選択的にエッチングするウェットエッチングによりプラズマ酸化膜13を全て除去すると共に、シリコン窒化膜12下を含む熱酸化膜11を選択的にエッチングして、つまり空洞14に露出している熱酸化膜11のエッチングとその先のシリコン窒化膜12下の熱酸化膜11を選択的にサイドエッチングしてシリコン基板1のおもて面1aを凹部3の角部から10μm程度露出させる。
P6(図2)、酸化膜5の形成後に、熱燐酸等によるウェットエッチングにより、シリコン窒化膜12を全て除去し、その後に、5%フッ酸に2分間浸漬するウェットエッチングにより酸化膜5および熱酸化膜11をエッチングして、熱酸化膜11下のシリコン基板1のおもて面1aを露出させる。
P7(図2)、熱酸化膜11下のシリコン基板1のおもて面1aを露出させた後に、ソースガスをモノシランまたはトリクロルシラン等とした水素ガス雰囲気中でのエピタキシャル成長により、露出させたシリコン基板1のおもて面1a上に単結晶シリコンからなる膜厚5μm程度のエピタキシャル層4を形成すると共に、酸化膜5上に多結晶シリコンからなる多結晶シリコン層6を形成する。
このように、本実施例の合せマークとして用いる凹部3aは、エピタキシャル層4の端部から一定の間隔を開けてシリコン基板1に形成された凹部3の内面およびその周囲に形成された酸化膜5上の多結晶シリコン層6に形成されているので、単結晶シリコンと多結晶シリコンとの成長速度の差、および多結晶シリコンの成長方向の多様性に起因する歪みが凹部3aの角部に及ぶことはなく、結晶面の成長速度の差に起因する凹部3aの角部のダレが形成されることもないため、凹部3aの角部が鮮明になって合せマークの検出時における正確な位置の特定を容易に行うことができる。
以上説明したように、本実施例では、シリコン基板のおもて面に形成された凹部の角部から離間して形成されたエピタキシャル層のまでの間のシリコン基板のおもて面および凹部の内面に酸化膜を形成し、この酸化膜上に多結晶シリコン層を形成するようにしたことによって、単結晶シリコンと多結晶シリコンとの成長速度の差、多結晶シリコンの成長方向の多様性、および結晶面の成長速度の差に起因する凹部の変形を排除して、酸化膜上の多結晶シリコン層に形成された凹部の角部を鮮明なものとすることができ、合せマークの検出時における正確な位置の特定を容易に行うことができる。
なお、上記実施例1と同様の部分は、同一の符号を付してその説明を省略する。
本実施例の合せマークは、図3に示すように、上記実施例1と同様にして形成された凹部3のシリコン基板1のおもて面1aとの角部から一定の間隔で離間させて形成されたエピタキシャル層4までの間のシリコン基板1のおもて面1aと、凹部3との内面に酸化膜5を形成して構成され、凹部3により形成された酸化膜5の凹部3b角部を基準として、その後の各工程における位置合せを行うものである。
なお、高濃度埋込層2の端部から凹部3の角部までの所定の距離は、実施例1と同様である。
上記実施例1の工程P1〜P6と同様にして、熱酸化膜11下のシリコン基板1のおもて面1aを露出させると共に、凹部3の内面およびその周囲のシリコン基板1のおもて面に酸化膜3が残留させて、シリコン基板1に形成した凹部3により酸化膜5に凹部3b形成した後に、シリコン上にのみエピタキシャル層が選択的に形成される選択性を有するエピタキシャル成長(ソースガスをジクロルシラン等とした減圧下のエピタキシャル成長等)により、露出させたシリコン基板1のおもて面1a上に単結晶シリコンからなる膜厚5μm程度のエピタキシャル層4を形成する。
このように、本実施例の合せマークとして用いる凹部3bは、エピタキシャル層4の端部から一定の間隔を開けてシリコン基板1に形成された凹部3の内面およびその周囲に形成された酸化膜5に形成されているので、単結晶シリコンと多結晶シリコンとの成長速度の差や、多結晶シリコンの成長方向の多様性、結晶面の成長速度の差による影響を全く受けることがなく、凹部3bの鮮明な角部により合せマークの検出時における正確な位置の特定を更に容易に行うことができる。
以下に、図4にPAで示す工程に従って、本実施例合せマークの他の製造方法について説明する。
PA2、水酸化カリウム(KOH)またはヒドラジン(N2H2・HXおよびN2H2・2HX)の水溶液を用いた多結晶シリコンを選択的にエッチングするウェットエッチング(例えば、水酸化カリウムを60℃で用いた場合の<111>面と多結晶シリコンのエッチングレートの選択比は1:60になる。)により多結晶シリコン層6を選択的にエッチングして、酸化膜5上の多結晶シリコン層6を全て除去する。
このようにしても、フォトリソグラフィ工程を増加させることなく、おもて面1aの結晶面を<111>面としたシリコン基板1における本実施例の合せマークを製造することができる。
1a おもて面
2、52 高濃度埋込層
3、3a、3b、53、53a 凹部
4、54 エピタキシャル層
5 酸化膜
6 多結晶シリコン層
11 熱酸化膜(第1のシリコン酸化膜)
12 シリコン窒化膜
13 プラズマ酸化膜(第2のシリコン酸化膜)
14 空洞
Claims (6)
- シリコン基板と、該シリコン基板のおもて面に形成された凹部と、該凹部の前記おもて面との角部から離間して形成されたエピタキシャル層と、前記凹部の内面と前記エピタキシャル層のまでの間の前記シリコン基板のおもて面とに形成された酸化膜とを備えることを特徴とする合せマーク。
- 請求項1において、
前記酸化膜上に、多結晶シリコン層が形成されていることを特徴とする合せマーク。 - シリコン基板のおもて面に、第1のシリコン酸化膜を形成する工程と、
該第1のシリコン酸化膜上に、シリコン窒化膜を形成する工程と、
該シリコン窒化膜上に、第2のシリコン酸化膜を形成する工程と、
異方性エッチングにより、前記第2のシリコン酸化膜、シリコン窒化膜、第1のシリコン酸化膜、および前記シリコン基板のおもて面をエッチングしてシリコン基板のおもて面に凹部を形成する工程と、
窒化シリコンを選択的にエッチングするウェットエッチングにより、前記異方性エッチングにより形成されたシリコン窒化膜の端面を選択的にエッチングする工程と、
該シリコン窒化膜のエッチング後に、酸化シリコンを選択的にエッチングするウェットエッチングにより前記第2のシリコン酸化膜を除去すると共に、前記シリコン窒化膜下を含む前記第1のシリコン酸化膜を選択的にエッチングして前記シリコン基板のおもて面を露出させる工程と、
前記シリコン窒化膜をマスクとして、前記凹部の内面および露出させたシリコン基板のおもて面に、前記第1のシリコン酸化膜より厚い酸化膜を形成する工程と、
窒化シリコンを選択的にエッチングするウェットエッチングにより、前記シリコン窒化膜を除去する工程と、
該シリコン窒化膜の除去後に、ウェットエッチングにより前記酸化膜および第1のシリコン酸化膜をエッチングして、前記酸化膜を残留させると共に、前記第1のシリコン酸化膜下の前記シリコン基板のおもて面を露出させる工程と、を備えることを特徴とする合せマークの製造方法。 - 請求項3において、
第1のシリコン酸化膜下の前記シリコン基板のおもて面を露出させた後に、エピタキシャル成長により、前記露出させたシリコン基板のおもて面上にエピタキシャル層を形成すると共に、前記酸化膜上に多結晶シリコン層を形成する工程を備えることを特徴とする合せマークの製造方法。 - 請求項4において、
前記シリコン基板のおもて面の結晶面を<111>面とし、
前記酸化膜上の多結晶シリコン層を、多結晶シリコンを選択的にエッチングするウェットエッチングにより除去する工程を備えることを特徴とする合せマークの製造方法。 - 請求項3において、
第1のシリコン酸化膜下の前記シリコン基板のおもて面を露出させた後に、シリコン上にのみエピタキシャル層が選択的に形成されるエピタキシャル成長により、前記露出させたシリコン基板のおもて面上にエピタキシャル層を形成する工程を備えることを特徴とする合せマークの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007026044A JP4824592B2 (ja) | 2007-02-05 | 2007-02-05 | 合せマークの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007026044A JP4824592B2 (ja) | 2007-02-05 | 2007-02-05 | 合せマークの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008192851A true JP2008192851A (ja) | 2008-08-21 |
JP4824592B2 JP4824592B2 (ja) | 2011-11-30 |
Family
ID=39752663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007026044A Expired - Fee Related JP4824592B2 (ja) | 2007-02-05 | 2007-02-05 | 合せマークの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4824592B2 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62128118A (ja) * | 1985-11-29 | 1987-06-10 | Nec Corp | 半導体装置 |
JPS63108717A (ja) * | 1986-10-27 | 1988-05-13 | Nec Corp | 半導体装置の製造方法 |
JPH02102516A (ja) * | 1988-10-12 | 1990-04-16 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH0340415A (ja) * | 1989-04-05 | 1991-02-21 | Oki Electric Ind Co Ltd | アライメントマーク及びアライメントマーク形成方法 |
JPH0467648A (ja) * | 1990-07-09 | 1992-03-03 | Matsushita Electron Corp | 半導体装置の製造方法 |
JPH07153669A (ja) * | 1993-12-01 | 1995-06-16 | Nec Yamagata Ltd | 半導体装置の製造方法 |
JP2001168007A (ja) * | 1999-12-08 | 2001-06-22 | Tokin Corp | エピタキシャル成長方法及び半導体素子 |
JP2002343956A (ja) * | 2001-05-21 | 2002-11-29 | Sony Corp | 固体撮像素子及びその製造方法 |
-
2007
- 2007-02-05 JP JP2007026044A patent/JP4824592B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62128118A (ja) * | 1985-11-29 | 1987-06-10 | Nec Corp | 半導体装置 |
JPS63108717A (ja) * | 1986-10-27 | 1988-05-13 | Nec Corp | 半導体装置の製造方法 |
JPH02102516A (ja) * | 1988-10-12 | 1990-04-16 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH0340415A (ja) * | 1989-04-05 | 1991-02-21 | Oki Electric Ind Co Ltd | アライメントマーク及びアライメントマーク形成方法 |
JPH0467648A (ja) * | 1990-07-09 | 1992-03-03 | Matsushita Electron Corp | 半導体装置の製造方法 |
JPH07153669A (ja) * | 1993-12-01 | 1995-06-16 | Nec Yamagata Ltd | 半導体装置の製造方法 |
JP2001168007A (ja) * | 1999-12-08 | 2001-06-22 | Tokin Corp | エピタキシャル成長方法及び半導体素子 |
JP2002343956A (ja) * | 2001-05-21 | 2002-11-29 | Sony Corp | 固体撮像素子及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4824592B2 (ja) | 2011-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4598047B2 (ja) | 半導体装置の製造方法 | |
JP5568856B2 (ja) | 半導体装置の製造方法 | |
JP4848937B2 (ja) | 半導体装置の製造方法 | |
JP4824592B2 (ja) | 合せマークの製造方法 | |
JPH0237745A (ja) | 半導体装置の製造方法 | |
JPS6174350A (ja) | 半導体装置の製造方法 | |
JPS63300526A (ja) | 半導体装置の製造方法 | |
US7238592B2 (en) | Method of manufacturing a semiconductor device having an alignment mark | |
JP4376505B2 (ja) | 半導体装置の製造方法 | |
US8853089B2 (en) | Manufacturing method of semiconductor substrate | |
JP2011003792A (ja) | 半導体装置製造方法 | |
JP2793486B2 (ja) | 半導体装置の製造方法 | |
JPH05343319A (ja) | 半導体装置の製造方法 | |
JP2003174030A (ja) | ウェハ及びその製造方法並びにウェハを用いた転写マスク | |
JP2002025916A (ja) | ヘテロ構造基板およびその製造方法 | |
KR0167252B1 (ko) | 반도체 집적회로의 소자격리방법 | |
JP2007053255A (ja) | アライメントマークの形成方法 | |
JP5367325B2 (ja) | 半導体装置の製造方法 | |
JP2009218379A (ja) | 半導体装置の製造方法 | |
JP2005033192A (ja) | 半導体素子の製造方法 | |
JP2006324644A (ja) | 半導体装置の製造方法 | |
JPH0210729A (ja) | フィールド絶縁膜の形成方法 | |
JP2023034043A (ja) | エピタキシャルシリコンウェーハ及びその製造方法 | |
KR101097981B1 (ko) | 반도체 소자 제조 방법 | |
JPH07254594A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080925 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081218 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110908 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |