JP2008179850A

JP2008179850A - アモルファスｉｔｏ膜の成膜方法およびその装置

Info

Publication number: JP2008179850A
Application number: JP2007013285A
Authority: JP
Inventors: Kensaku Yano; 健作矢野
Original assignee: Toshiba Matsushita Display Technology Co Ltd
Current assignee: Japan Display Central Inc
Priority date: 2007-01-24
Filing date: 2007-01-24
Publication date: 2008-08-07

Abstract

【課題】微結晶の発生を抑制したアモルファスＩＴＯ膜の成膜方法を提供する。
【解決手段】アモルファスＩＴＯ膜Ｍの成膜中に基板Ｗを基板ステージ３上にクランプ４により密着させた状態で基板ステージ３に冷媒Ｇを冷媒循環手段５により循環させて基板Ｗを真空チャンバ２の室温以下に冷却する。基板Ｗの温度上昇に伴いアモルファスＩＴＯ膜Ｍの内部に微結晶が発生することを抑制できる。
【選択図】図１

Description

本発明は、スパッタ法により基板にアモルファスＩＴＯ膜を形成するアモルファスＩＴＯ膜の成膜方法およびその装置に関する。

従来、例えば表示装置としての液晶表示装置などに用いられる液晶セル(ＴＦＴ液晶素子)には、透光性を有する基板上に、画素電極として透明電極であるＩＴＯ膜を成膜することがある。このようなＩＴＯ膜としては、成膜したままの状態すなわちアズデポ状態でアモルファスＩＴＯ膜が使用される。これは、所定の膜厚としたＩＴＯ膜に画素パターニングを施してエッチングする際に、エッチング液が染み込んで、ＩＴＯ膜の下側に位置する薄膜トランジスタ(ＴＦＴ素子)を損傷しないように、例えばシュウ酸(Ｃ₂Ｈ₂Ｏ₄)などの弱酸でエッチングを可能とするためである。

そして、このようなＩＴＯ膜は、真空チャンバなどの処理室内で、所定圧のスパッタガスを用いるスパッタ法により成膜される（例えば、特許文献１参照。）。
特開平１０−２８０１２７号公報

しかしながら、上述のＩＴＯ膜の成膜方法では、膜厚とともに内部に微結晶が成長する。これは、膜厚すなわち成膜時間とともに基板がプラズマに曝される時間が長くなり、基板表面温度が上昇することで、基板界面のアモルファスＩＴＯ膜がポリ化して微結晶化が生じるためである。

そして、このような微結晶は、弱酸によりエッチングすることができず、画素電極のエッチングの際などに、画素の間隙に、微結晶の集合体が残留する残渣となり、隣の画素と導通することで連続輝点の原因となる。

現状では、残渣が全く残らない最大の膜厚は約１０００Å程度であり、このように膜厚に制限があると、光学設計、あるいはコンタクトホール箇所での段切れの防止などに影響を与えるおそれがある。

本発明は、このような点に鑑みなされたもので、微結晶の発生を抑制したアモルファスＩＴＯ膜の成膜方法およびこれを備えたアモルファスＩＴＯ膜の成膜装置を提供することを目的とする。

本発明は、処理室内でのスパッタ法により基板にアモルファスＩＴＯ膜を形成するアモルファスＩＴＯ膜の成膜方法であって、前記アモルファスＩＴＯ膜の成膜中に基板ステージ上の前記基板を前記処理室の室温以下に冷却するものである。

また、本発明は、スパッタ法により基板にアモルファスＩＴＯ膜を形成するアモルファスＩＴＯ膜の成膜装置であって、前記スパッタ法により前記基板にアモルファスＩＴＯ膜を形成するための処理室と、この処理室内に設けられ、前記基板を載置する基板ステージと、この基板ステージ上の前記基板を前記処理室の室温以下に冷却可能な冷却手段とを具備したものである。

そして、処理室内でアモルファスＩＴＯ膜の成膜中に基板を処理室の室温以下に冷却する。

本発明によれば、基板の温度上昇に伴いアモルファスＩＴＯ膜内部に微結晶が発生することを抑制できる。

以下、本発明の第１の実施の形態のアモルファスＩＴＯ膜の成膜装置の構成を、図面を参照して説明する。

図１において、１は成膜装置を示し、この成膜装置１は、例えば液晶表示装置などに用いられる液晶表示素子(液晶セル、ＴＦＴ素子)を構成する透光性基板としての絶縁基板であるガラス基板などの基板Ｗ上に、例えば液晶表示素子の画素電極となるアモルファスＩＴＯ膜Ｍを成膜する、例えばＤＣマグネトロン方式のスパッタ装置である。

そして、この成膜装置１は、処理室としての真空チャンバ２内に、基板Ｗを載置する基板ステージ３が設けられ、この基板ステージ３には、基板Ｗを基板ステージ３上に密着させる基板密着手段としてのクランプ４が設けられているとともに、基板ステージ３に冷媒Ｇを循環させて基板ステージ３を冷却する冷媒循環手段５が設けられている。そして、これらクランプ４と冷媒循環手段５とにより、冷却手段６が構成されている。

真空チャンバ２には、スパッタガスとして、例えばアルゴン(Ａｒ)ガスと水蒸気(Ｈ₂Ｏ)との混合ガスが投入される。また、この真空チャンバ２には、スパッタ部材となる図示しないターゲット、図示しないプラズマ発生装置および基板Ｗを搬送する図示しない搬送装置などがそれぞれ設けられている。

基板ステージ３は、例えばステンレスなどの金属により形成されている。

クランプ４は、例えば基板Ｗの四隅を基板ステージ３に押さえつけるものである。

冷媒循環手段５は、基板ステージ３内に設けられた冷媒循環路であるチューブ11が、真空チャンバ２の外部に配設された冷媒循環部としての冷凍機12に接続されて構成されている。

なお、チューブ11内を循環する冷媒Ｇとしては、例えばヘリウム(Ｈｅ)ガスなどが用いられ、クランプ４により基板ステージ３に密着された基板Ｗを、真空チャンバ２の室温以下、例えば０℃に設定可能となっている。

また、基板Ｗ上には、図示しないが、液晶表示素子のスイッチング素子である薄膜トランジスタ(ＴＦＴ素子)などが予め形成されており、これら薄膜トランジスタなどの上にアモルファスＩＴＯ膜Ｍが成膜される。

次に、上記第１の実施の形態によるアモルファスＩＴＯ膜の成膜方法を説明する。

まず、真空チャンバ２内にて、基板ステージ３上に基板Ｗをクランプ４により密着させる。

次いで、真空チャンバ２内に、スパッタガスとして、例えばアルゴンガス１００sccmに水蒸気を２〜３sccm混入させ、スパッタパワーとして例えば４ｋＷ程度を投入して、アモルファスＩＴＯ膜Ｍを基板Ｗ上に成膜する。

このとき、冷凍機12から冷媒Ｇをチューブ11内で循環させることで、基板ステージ３を介して基板Ｗの温度を真空チャンバ２の室温以下である０℃に設定する。

そして、所望の膜厚のアモルファスＩＴＯ膜Ｍを形成した後は、真空チャンバ２から基板Ｗを搬出し、アモルファスＩＴＯ膜Ｍにレジストを用いて所定の画素パターニングを施し、例えばシュウ酸(Ｃ₂Ｈ₂Ｏ₄)などの弱酸を用いてアモルファスＩＴＯ膜Ｍの画素間隙をエッチングする。

この後、レジストを除去し、例えば２００℃以上の窒素雰囲気中でアニール処理して、アモルファスＩＴＯ膜Ｍ全体をポリ化し、低抵抗の画素ＩＴＯ膜を得る。

上述したように、上記第１の実施の形態では、アモルファスＩＴＯ膜Ｍの成膜中に基板Ｗを真空チャンバ２の室温以下に冷却する構成とした。

このため、一般的なスパッタ法によりアモルファスＩＴＯ膜を成膜する場合には、膜厚すなわち成膜時間とともに基板がプラズマに曝される時間が長くなって、徐々に基板温度が上昇してアモルファスＩＴＯ膜の内部に微結晶が成長するのに対して、上記第１の実施の形態では、基板Ｗの温度上昇を抑制でき、基板Ｗの温度上昇に伴うアモルファスＩＴＯ膜Ｍの内部での微結晶の発生を抑制でき、特に厚膜のアモルファスＩＴＯ膜Ｍを得る際に有用となる。

すなわち、液晶表示素子の製造において、上記アモルファスＩＴＯ膜Ｍをエッチングする際には、薄膜トランジスタなどの素子に影響を与えないように弱酸が用いられるものの、上記微結晶は、弱酸ではエッチングされずに残り、集合体として残渣となって、この残渣が画素間隙に発生すると、隣接する画素同士が導通して連続輝点の原因となるから、このような微結晶の発生を抑制できることで、残渣に伴う連続輝点の発生などを抑制でき、液晶表示素子の歩留まりを向上できる。

具体的に、画素間隙が５μｍの携帯型の液晶表示素子を作成し、その数(１０８０個)を分母として、連続貴店が発生した液晶表示素子数を除した結果を、図２に示す。なお、連続輝点の発生許容限度は、０．３％程度である。この評価法は、基板Ｗの各点の残渣の有無を調べることは容易でないため、実際の画像として見て評価した方が、評価として正確になるためである。

この図２に示すように、一般的なスパッタ法によりアモルファスＩＴＯ膜を成膜する従来例では、膜厚が１０００Å以下では略０であり、これ以上の膜厚となると徐々に連続輝点が発生し始め、１２５０Åでは０．１％、１５００Åでは０．３％となり、膜厚限界が１５００Åであるのに対して、本実施例では、膜厚が１５００Åでも発生率が０％で、２０００Åのときでも０．２％と、大幅に改善されたことが判る。

一般的に、基板Ｗをいくら冷却しても、成膜時間が長くなると、基板Ｗの表面温度の上昇は避けられないため、所望する膜厚範囲内で基板Ｗの温度を制御することが必要である。液晶表示素子においては、アモルファスＩＴＯ膜Ｍが２０００Åを超えるような使用方法はないため、本実施の形態のように基板Ｗの温度を０℃に保持することで充分な結果を得ることができる。

また、基板ステージ３上にクランプ４により密着させた状態で基板ステージ３に冷媒Ｇを循環させて基板Ｗを冷却することで、基板Ｗを、より確実に真空チャンバ２の室温以下に冷却できる。

なお、上記第１の実施の形態において、冷却効率をより向上するために、基板ステージ３と基板Ｗとの密着性を向上することが考えられ、図３に示す第２の実施の形態のように、基板密着手段として、基板Ｗの高電圧を印加して基板Ｗに静電気を発生させ、基板ステージ３に密着させる静電チャック15を用いるとともに、チューブ11に代えて、基板ステージ３上に溝部16を設け、この溝部16に冷媒循環部17から例えばヘリウムガスなどの冷媒Ｇを流すことで基板Ｗをガス冷却する構成としてもよい。この場合には、上記連続輝点の発生率が、膜厚２０００Åにおいても０％となり、さらに改善されることが判った。

また、上記各実施の形態において、基板密着手段および冷媒循環手段は、任意の構成とすることができるとともに、冷却手段６も任意の構成とすることができる。

さらに、基板Ｗとしては、液晶表示素子以外のものに用いるものであってもよい。

本発明の第１の実施の形態のアモルファスＩＴＯ膜の成膜装置を示す説明図である。同上アモルファスＩＴＯ膜の成膜装置によるアモルファスＩＴＯ膜の成膜方法でのアモルファスＩＴＯ膜の膜厚と基板を用いた液晶表示素子の連続輝点の発生率との関係を示すグラフである。本発明の第２の実施の形態のアモルファスＩＴＯ膜の成膜装置を示す説明図である。

符号の説明

２処理室としての真空チャンバ
３基板ステージ
４基板密着手段としてのクランプ
５冷媒循環手段
６冷却手段
15 基板密着手段としての静電チャック
16 溝部
17 冷媒循環部
Ｇ冷媒
ＭアモルファスＩＴＯ膜
Ｗ基板

Claims

処理室内でのスパッタ法により基板にアモルファスＩＴＯ膜を形成するアモルファスＩＴＯ膜の成膜方法であって、
前記アモルファスＩＴＯ膜の成膜中に基板ステージ上の前記基板を前記処理室の室温以下に冷却する
ことを特徴としたアモルファスＩＴＯ膜の成膜方法。
前記基板ステージ上に前記基板を密着させた状態で前記基板ステージに冷媒を循環させて前記基板を前記処理室の室温以下に冷却する
ことを特徴とした請求項１記載のアモルファスＩＴＯ膜の成膜方法。
前記基板ステージ上に設けた溝部に前記冷媒を流しつつ、前記基板を前記基板ステージ上に静電チャックにより密着させることで前記基板を室温以下に冷却する
ことを特徴とした請求項２記載のアモルファスＩＴＯ膜の成膜方法。
スパッタ法により基板にアモルファスＩＴＯ膜を形成するアモルファスＩＴＯ膜の成膜装置であって、
前記スパッタ法により前記基板にアモルファスＩＴＯ膜を形成するための処理室と、
この処理室内に設けられ、前記基板を載置する基板ステージと、
この基板ステージ上の前記基板を前記処理室の室温以下に冷却可能な冷却手段と
を具備したことを特徴としたアモルファスＩＴＯ膜の成膜装置。
冷却手段は、
前記基板ステージに前記基板を密着させる基板密着手段と、
前記基板ステージに冷媒を循環させて、前記基板密着手段により前記基板ステージに密着された前記基板を前記処理室の室温以下に冷却可能な冷媒循環手段とを備えている
ことを特徴とした請求項４記載のアモルファスＩＴＯ膜の成膜装置。
前記基板密着手段は、静電チャックであり、
前記冷媒循環手段は、
前記基板ステージ上に設けられた溝部と、
この溝部に前記冷媒を流す冷媒循環部とを備えている
ことを特徴とした請求項５記載のアモルファスＩＴＯ膜の成膜装置。