[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2008157695A - Semiconductor element evaluation device, and semiconductor element evaluating method - Google Patents

Semiconductor element evaluation device, and semiconductor element evaluating method Download PDF

Info

Publication number
JP2008157695A
JP2008157695A JP2006345120A JP2006345120A JP2008157695A JP 2008157695 A JP2008157695 A JP 2008157695A JP 2006345120 A JP2006345120 A JP 2006345120A JP 2006345120 A JP2006345120 A JP 2006345120A JP 2008157695 A JP2008157695 A JP 2008157695A
Authority
JP
Japan
Prior art keywords
semiconductor element
electrode
test
characteristic test
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006345120A
Other languages
Japanese (ja)
Other versions
JP4867639B2 (en
Inventor
Masahiro Kato
正博 加藤
Atsushi Yoshida
敦 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2006345120A priority Critical patent/JP4867639B2/en
Publication of JP2008157695A publication Critical patent/JP2008157695A/en
Application granted granted Critical
Publication of JP4867639B2 publication Critical patent/JP4867639B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To enhance a yield and productivity of a semiconductor module. <P>SOLUTION: This semiconductor element evaluation device 10 for evaluating an electric characteristic of a semiconductor element is provided with a testing means for conducting a dynamic characteristic test of the semiconductor element through a contact stylus 12 by bringing the contact stylus 12 installed in the semiconductor element evaluation device 10 into contact with an electrode of the semiconductor element, and a testing means for conducting a static characteristic test of the semiconductor element through the contact stylus 12, based on the same contact state with that in the contact stylus 12 used in the dynamic characteristic test, The dynamic characteristic test and the static characteristic test are carried out continuously using the same contact stylus 12, by using the semiconductor element evaluation device 10. The yield of the semiconductor module is enhanced and the productivity is enhanced as a result thereof. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は半導体素子評価装置及び半導体素子評価方法に関し、特に半導体素子の電気的特性を測定する半導体素子評価装置及び半導体素子評価方法に関する。   The present invention relates to a semiconductor element evaluation apparatus and a semiconductor element evaluation method, and more particularly, to a semiconductor element evaluation apparatus and a semiconductor element evaluation method for measuring electrical characteristics of a semiconductor element.

ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のようなパワー半導体素子を搭載した半導体モジュールの製造工程では、半導体モジュールの完成前に、電気的特性を評価するのが一般的になっている。その評価には、大電流スイッチング試験のような動特性試験と素子電極間の漏れ電流試験を行う静特性試験がある。   In the manufacturing process of semiconductor modules equipped with power semiconductor elements such as IGBTs (Insulated Gate Bipolar Transistors) and power MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), electrical characteristics are generally evaluated before the completion of the semiconductor module. It has become. The evaluation includes a dynamic characteristic test such as a large current switching test and a static characteristic test in which a leakage current test between element electrodes is performed.

具体的な製造工程は、ウエハプロセスを経た後、ウエハ基板上で静特性試験を行い、続いてダイシングによって個々の半導体素子に分断している。そして、分断された半導体素子単体で動特性試験を行い、その後に半導体素子単体での静特性試験を行っている。そして、モジュールの組み立てを行い、半導体モジュールを完成させている。   In a specific manufacturing process, after passing through a wafer process, a static characteristic test is performed on the wafer substrate, and then divided into individual semiconductor elements by dicing. Then, a dynamic characteristic test is performed on the divided semiconductor element alone, and then a static characteristic test is performed on the semiconductor element alone. Then, the module is assembled to complete the semiconductor module.

ところで、ダイシングによって分断された半導体素子単体の大電流スイッチング試験を行う場合には、評価機から導出された接触針をパワー半導体素子の電極に接続させて、その電気的特性を評価するのが一般的になっている。そして、その後の静特性試験では、静特性試験用の別の評価装置を用いて評価するというのが実情である。   By the way, when conducting a large-current switching test of a single semiconductor element divided by dicing, it is common to connect the contact needle derived from the evaluator to the electrode of the power semiconductor element and evaluate its electrical characteristics. It has become. In the subsequent static characteristic test, the actual situation is that the evaluation is performed using another evaluation apparatus for the static characteristic test.

このように、半導体モジュールの製造工程では、半導体モジュールを完成させる前に、動特性試験と、静特性試験とをそれぞれ別の評価装置を用いて行い、パワー半導体素子が正常に動作するか否かの確認を行っている。   As described above, in the manufacturing process of the semiconductor module, before the semiconductor module is completed, the dynamic characteristic test and the static characteristic test are performed using different evaluation devices, and whether or not the power semiconductor element operates normally. We are confirming.

ところで、半導体素子の中でも、電界効果トランジスタに関しては、静特性試験を行う装置として、図４に示す装置が開示されている（例えば、特許文献１参照。）。
図４は電界効果トランジスタの電気的特性を測定する装置の回路図である。 Incidentally, among the semiconductor elements, with respect to a field effect transistor, an apparatus shown in FIG. 4 is disclosed as an apparatus for performing a static characteristic test (see, for example, Patent Document 1).
FIG. 4 is a circuit diagram of an apparatus for measuring electrical characteristics of a field effect transistor.

この測定装置は、ＭＯＳトランジスタのような電界効果トランジスタの電極間の漏れ電流を静的に測定する装置である。その構成は、電界効果トランジスタ１００のゲート端子、ドレイン端子及びソース端子に接続されるゲート端子用接続手段１０１、ドレイン端子用接続手段１０２及びソース端子用接続手段１０３と、ゲート端子用接続手段１０１とグランドとの間に直列接続されたスイッチ１０４、電流計１０５及び電源１０６と、ドレイン端子用接続手段１０２とグランドとの間に直列接続されたスイッチ１０７、電流計１０８及び電源１０９と、ソース端子用接続手段１０３とグランドとの間に接続されたスイッチ１１０とによって構成されている。   This measuring device is a device that statically measures a leakage current between electrodes of a field effect transistor such as a MOS transistor. The configuration includes gate terminal connection means 101 connected to the gate terminal, drain terminal and source terminal of the field effect transistor 100, drain terminal connection means 102 and source terminal connection means 103, and gate terminal connection means 101. Switch 104, ammeter 105 and power supply 106 connected in series with ground, switch 107, ammeter 108 and power supply 109 connected in series between drain terminal connection means 102 and ground, and for source terminal The switch 110 is connected between the connection means 103 and the ground.

このような測定装置を用いて、電界効果トランジスタ１００の電気的特性を測定すれば、スイッチ１０４とスイッチ１０７，１１０を交互に導通させることで、ゲート・ソース間またはソース・ドレイン間の漏れ電流試験を連続して測定することができる。   If the electrical characteristics of the field effect transistor 100 are measured using such a measuring device, the leakage current test between the gate and the source or between the source and the drain is performed by alternately conducting the switch 104 and the switches 107 and 110. Can be measured continuously.

また、最近では、半導体素子に関し、大電流と微小電流とを連続して測定することのできる評価装置が開示されている（例えば、特許文献２参照。）。
特開平１１−１０８９８６号公報 特開２００４−５３３３９号公報 In recent years, an evaluation apparatus that can continuously measure a large current and a minute current has been disclosed for a semiconductor element (see, for example, Patent Document 2).
JP-A-11-108986 JP 2004-53339 A

しかしながら、大電流スイッチング試験を行うために、接触針を半導体素子の電極に接触させると、半導体素子によっては、その物理的な接触によって衝撃を受け、ゲート電極とエミッタ電極との間に形成させた絶縁膜が損傷するものがある。   However, when a contact needle is brought into contact with an electrode of a semiconductor element in order to perform a large current switching test, depending on the semiconductor element, an impact is caused by the physical contact, and the contact needle is formed between the gate electrode and the emitter electrode. Some insulation films are damaged.

ところが、接触針を電極から離すと、絶縁膜の損傷状態によっては絶縁膜の破壊部分において、ゲート電極とエミッタ電極とが一時的に絶縁状態となる場合がある。
このような一時的な絶縁状態が持続すると、損傷を受けているにも係わらず、見かけ上、損傷が和らいだ状態になり、その後の漏れ電流試験でゲート電極とエミッタ電極間に発生する漏れ電流が観測されない場合がある。即ち、不良半導体素子が潜在したまま看過され、半導体モジュールとして完成することになる。 However, when the contact needle is separated from the electrode, depending on the damaged state of the insulating film, the gate electrode and the emitter electrode may temporarily be in an insulating state at the broken portion of the insulating film.
If such a temporary insulation state persists, the damage is apparently reduced despite the damage, and the leakage current generated between the gate electrode and the emitter electrode in the subsequent leakage current test. May not be observed. That is, the defective semiconductor element is overlooked and completed as a semiconductor module.

半導体モジュールの製造工程においては、半田付け等の熱処理があり、損傷を受けたにもかかわらず、このような欠陥が潜在している素子内部のダメージを受けた箇所は熱処理等によって顕在化する。そして、半導体モジュールが完成した後の静特性試験によって、不良品であることが初めて発覚し、結果的に半導体モジュールの歩留まりが低減するということが問題になっている。   In the manufacturing process of the semiconductor module, there is a heat treatment such as soldering, and the damaged portion inside the element in which such a defect is latent is revealed by the heat treatment or the like even though it is damaged. Then, a static characteristic test after the completion of the semiconductor module reveals that it is a defective product for the first time, resulting in a problem that the yield of the semiconductor module is reduced.

このような問題は、動特性試験と静特性試験とを別の接触状態で行っていることに原因がある。即ち、大電流スイッチング試験を行った後、半導体素子の電極に接触させた接触針を電極から離して、再度、接触針を接触させて漏れ電流試験を行っていることに問題がある。   Such a problem is caused by performing the dynamic characteristic test and the static characteristic test in different contact states. That is, there is a problem in that after performing a large current switching test, the contact needle that is in contact with the electrode of the semiconductor element is separated from the electrode and the contact needle is contacted again to perform the leakage current test.

ところで、図４に示す特開平１１−１０８９８６号公報の開示例によればゲート・ソース間またはソース・ドレイン間の漏れ電流を別の装置を用いずに、それぞれの漏れ電流を連続して測定することができることが開示されている。   Incidentally, according to the disclosed example of Japanese Patent Laid-Open No. 11-108986 shown in FIG. 4, the leakage current between the gate and the source or between the source and the drain is continuously measured without using another device. It is disclosed that it is possible.

しかし、この開示例では電極間の場所を変えた静特性試験を連続して行っているに過ぎない。従って、図４に示す回路構成は、動的な大電流スイッチング試験と、静的な漏れ電流試験を連続して評価するものではない。また、特開２００４−５３３３９号公報では、大電流と微小電流が測定できるとの記載はあるものの、それぞれを測定するための独立した測定回路間を、装置内部において、被試験素子を搬送して測定の切り換えを行うものであって、同一の接触状態で行うものではない。   However, in this disclosed example, only the static characteristic test is performed continuously by changing the location between the electrodes. Therefore, the circuit configuration shown in FIG. 4 does not continuously evaluate a dynamic large current switching test and a static leakage current test. Moreover, although JP-A-2004-53339 discloses that a large current and a minute current can be measured, the device under test is transported inside the apparatus between independent measurement circuits for measuring each. The measurement is switched, not in the same contact state.

本発明は、このような点に鑑みてなされたものであり、半導体素子の電気的特性試験において、動特性試験と静特性試験を効率よく測定し、半導体モジュールの歩留まり、生産性を向上させる半導体素子評価装置及び半導体素子評価方法を提供することを目的とする。   The present invention has been made in view of the above points, and in an electrical characteristic test of a semiconductor device, a dynamic characteristic test and a static characteristic test are efficiently measured to improve the yield and productivity of a semiconductor module. An object is to provide an element evaluation apparatus and a semiconductor element evaluation method.

本発明では、上記課題を解決するために、半導体素子の電気的特性を評価する半導体素子評価装置において、前記半導体素子評価装置に設置された接触針を前記半導体素子の電極に接触し、前記接触針を経由して前記半導体素子の動特性試験を行う試験手段と、前記動特性試験で用いた前記接触針と同一の接触状態によって、前記接触針を経由して前記半導体素子の静特性試験を行う試験手段と、を備えていることを特徴とする半導体素子評価装置が提供される。   In the present invention, in order to solve the above problems, in a semiconductor element evaluation apparatus for evaluating electrical characteristics of a semiconductor element, a contact needle installed in the semiconductor element evaluation apparatus is brought into contact with an electrode of the semiconductor element, and the contact A test means for performing a dynamic characteristic test of the semiconductor element via a needle, and a static characteristic test of the semiconductor element via the contact needle according to the same contact state as the contact needle used in the dynamic characteristic test. And a test means for performing the semiconductor device evaluation apparatus.

このような半導体素子評価装置では、半導体素子評価装置に設置された接触針が半導体素子の電極に接触され、接触針を経由して半導体素子の動特性試験が行われ、動特性試験で用いた接触針と同一の接触状態によって、接触針を経由して半導体素子の静特性試験が行われる。   In such a semiconductor element evaluation apparatus, a contact needle installed in the semiconductor element evaluation apparatus is brought into contact with an electrode of the semiconductor element, and a dynamic characteristic test of the semiconductor element is performed via the contact needle, which is used in the dynamic characteristic test. The static characteristic test of the semiconductor element is performed via the contact needle in the same contact state as the contact needle.

また本発明では、半導体素子の電気的特性を評価する半導体素子評価方法において、前記半導体素子評価装置に設置された接触針を前記半導体素子の電極に接触するステップと、前記接触針を経由して前記半導体素子の動特性試験を行うステップと、前記接触針と前記半導体素子の前記電極とを同一の接触状態によって、前記接触針を経由して前記半導体素子の静特性試験を行うステップと、を有することを特徴とする半導体素子評価方法が提供される。   According to the present invention, in the semiconductor element evaluation method for evaluating electrical characteristics of a semiconductor element, a step of contacting a contact needle installed in the semiconductor element evaluation apparatus with an electrode of the semiconductor element, and via the contact needle Performing a dynamic characteristic test of the semiconductor element, and performing a static characteristic test of the semiconductor element via the contact needle in the same contact state with the contact needle and the electrode of the semiconductor element. A method for evaluating a semiconductor device is provided.

このような半導体素子評価方法では、上記の半導体素子評価装置を用いて、半導体素子評価装置に設置された接触針が半導体素子の電極に接触され、接触針を経由して半導体素子の動特性試験が行われ、動特性試験で用いた接触針と同一の接触状態によって、接触針を経由して半導体素子の静特性試験が行われる。   In such a semiconductor element evaluation method, using the above semiconductor element evaluation apparatus, a contact needle installed in the semiconductor element evaluation apparatus is brought into contact with an electrode of the semiconductor element, and a dynamic characteristic test of the semiconductor element is performed via the contact needle. The semiconductor device is subjected to a static characteristic test through the contact needle in the same contact state as that used in the dynamic characteristic test.

本発明では、半導体素子の電気的特性を評価する半導体素子評価装置において、半導体素子評価装置に設置された接触針を半導体素子の電極に接触させ、接触針を経由して半導体素子の動特性試験を行い、動特性試験で用いた接触針と同一の接触状態によって、接触針を経由して半導体素子の静特性試験を行うようにした。   In the present invention, in a semiconductor element evaluation apparatus for evaluating electrical characteristics of a semiconductor element, a contact needle installed in the semiconductor element evaluation apparatus is brought into contact with an electrode of the semiconductor element, and a dynamic characteristic test of the semiconductor element is performed via the contact needle. The static characteristic test of the semiconductor element was performed via the contact needle in the same contact state as the contact needle used in the dynamic characteristic test.

また本発明では、半導体素子の電気的特性を評価する半導体素子評価方法において、上記の半導体素子評価装置を用い、半導体素子評価装置に設置された接触針を半導体素子の電極に接触させ、接触針を経由して半導体素子の動特性試験を行い、動特性試験で用いた接触針と同一の接触状態によって、接触針を経由して半導体素子の静特性試験を行うようにした。   According to the present invention, in the semiconductor element evaluation method for evaluating the electrical characteristics of the semiconductor element, the contact needle installed in the semiconductor element evaluation apparatus is brought into contact with the electrode of the semiconductor element by using the semiconductor element evaluation apparatus. The semiconductor device was subjected to a dynamic characteristic test via the contact needle, and the semiconductor element was subjected to a static characteristic test via the contact needle in the same contact state as the contact needle used in the dynamic characteristic test.

このような半導体素子評価装置及び半導体素子評価方法によれば、半導体素子評価装置から導出さている接触針を半導体素子の電極に接触させた後、動特性試験と静特性試験を同一の接触針を用い、接触針と該電極との接触状態を同一に維持したまま、それぞれの試験を連続して遂行することができる。これにより、例えば、大電流スイッチング試験を行う際の接触針の接触によって発生する不良半導体素子を半導体モジュールとして組み立てる前に漏れ電流試験よって確実に除去することができる。その結果、半導体モジュールの歩留まりを向上させ、生産性を向上させることができる。   According to such a semiconductor element evaluation apparatus and semiconductor element evaluation method, the contact needle derived from the semiconductor element evaluation apparatus is brought into contact with the electrode of the semiconductor element, and then the dynamic characteristic test and the static characteristic test are performed using the same contact needle. Each test can be performed continuously while maintaining the same contact state between the contact needle and the electrode. Thereby, for example, a defective semiconductor element generated by contact of a contact needle when performing a large current switching test can be reliably removed by a leakage current test before assembling as a semiconductor module. As a result, the yield of the semiconductor module can be improved and the productivity can be improved.

以下、本発明の実施の形態を、図面を参照して詳細に説明する。最初に、半導体素子評価装置の基本構成について説明する。
図１は半導体素子評価装置の要部を説明する回路図である。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. First, the basic configuration of the semiconductor element evaluation apparatus will be described.
FIG. 1 is a circuit diagram for explaining a main part of the semiconductor element evaluation apparatus.

半導体素子評価装置１０は、動特性試験の一例である大電流スイッチング試験と静特性試験の一例である漏れ電流測定試験を同一の接触針を用いて、同一の接触状態でそれぞれの試験を連続して行うことができる。ここで、被検体であるＤＵＴ（Device Under Test）としては、例えば、絶縁ゲートを有する半導体素子を用いる。   The semiconductor element evaluation apparatus 10 continuously performs each test in the same contact state using the same contact needle for a large current switching test which is an example of a dynamic characteristic test and a leakage current measurement test which is an example of a static characteristic test. Can be done. Here, as a DUT (Device Under Test) which is a subject, for example, a semiconductor element having an insulated gate is used.

具体的には、ＤＵＴ１１として、縦型の半導体素子（例えば、ＩＧＢＴ素子、パワーＭＯＳＦＥＴ等）を用い、この図では一例として、ＩＧＢＴ素子を被検体としている。
そして、ＤＵＴ１１のエミッタ（Ｅ）電極に接触針１２を接触させ、接触針１２を介し、エミッタ（Ｅ）電極には電源１３の負極側を接続している。また、コレクタ（Ｃ）電極は、半導体素子評価装置のステージ（不図示）に搭載し、ステージを介し、コレクタ（Ｃ）電極には電源１３の正極側を接続している。また、コレクタ（Ｃ）電極と電源１３の正極側との間には、スイッチ１４と、試験抵抗１５及び試験コイル１６が直列接続されている。そして、試験抵抗１５の両端には、大電流測定回路１７が並列接続され、ＩＧＢＴ素子内に流れる大電流を試験抵抗１５の両端の電圧降下により測定する。尚、電源１３の負極側は接地されている。 Specifically, a vertical semiconductor element (for example, an IGBT element, a power MOSFET, etc.) is used as the DUT 11, and in this figure, the IGBT element is the subject as an example.
The contact needle 12 is brought into contact with the emitter (E) electrode of the DUT 11, and the negative electrode side of the power source 13 is connected to the emitter (E) electrode via the contact needle 12. The collector (C) electrode is mounted on a stage (not shown) of the semiconductor element evaluation apparatus, and the positive electrode side of the power source 13 is connected to the collector (C) electrode via the stage. A switch 14, a test resistor 15, and a test coil 16 are connected in series between the collector (C) electrode and the positive electrode side of the power supply 13. A large current measurement circuit 17 is connected in parallel to both ends of the test resistor 15, and a large current flowing in the IGBT element is measured by a voltage drop across the test resistor 15. The negative side of the power supply 13 is grounded.

そして、ＤＵＴ１１のゲート（Ｇ）電極にはゲート用抵抗１８を介して、矩形状のパルスをゲート電極に出力制御するＧＤＵ（Gate Drive Unit）１９が接続されている。このＧＤＵ１９によってゲート（Ｇ）の状態をオン状態或いはオフ状態にすることができる。   The gate (G) electrode of the DUT 11 is connected via a gate resistor 18 to a GDU (Gate Drive Unit) 19 that controls the output of a rectangular pulse to the gate electrode. The GDU 19 can turn the gate (G) on or off.

そして、エミッタ（Ｅ）電極とコレクタ（Ｃ）電極間に電源１３によって電圧（例えば１．２ｋＶ）が印加されると、スイッチ１４が導通状態では、ゲート（Ｇ）のオン状態でエミッタ（Ｅ）電極とコレクタ（Ｃ）電極間に大電流（例えば３００Ａ）が流れ、オフ状態では、その電流が遮断される。   When a voltage (for example, 1.2 kV) is applied between the emitter (E) electrode and the collector (C) electrode by the power source 13, the emitter (E) is turned on with the gate (G) turned on when the switch 14 is conductive. A large current (for example, 300 A) flows between the electrode and the collector (C) electrode, and the current is cut off in the off state.

このように、絶縁ゲートをスイッチングさせることによって、半導体素子のコレクタ（Ｃ）・エミッタ（Ｅ）間に大電流を通電させたり、遮断させたりすることができる。
また、半導体素子評価装置１０には、ＤＵＴ１１のエミッタ（Ｅ）電極とゲート（Ｇ）電極の間に、別の通電経路が設けられている。 As described above, by switching the insulated gate, a large current can be passed between the collector (C) and the emitter (E) of the semiconductor element, or can be cut off.
In the semiconductor element evaluation apparatus 10, another energization path is provided between the emitter (E) electrode and the gate (G) electrode of the DUT 11.

この通電経路では、エミッタ（Ｅ）電極とゲート（Ｇ）電極の間に、スイッチ２０と、電源２１と、検出抵抗２２が上記と同一の接触針１２を介して、直列接続されている。さらに、検出抵抗２２の両端には、漏れ電流測定回路２３が並列接続されている。そして、スイッチ２０を導通させた場合、電源２１によって、エミッタ（Ｅ）電極とゲート（Ｇ）電極の間に所定の電圧が印加されると、ゲート（Ｇ）電極とエミッタ（Ｅ）電極間の漏れ電流（例えば、数ｎＡ〜数μＡ）を検出抵抗２２の両端の電圧降下により測定することができる。そして、大電流スイッチング試験と漏れ電流試験の切り替えは、半導体素子評価装置１０内に設けたリレーや半導体スイッチ等の切り替えによって行う。   In this energization path, a switch 20, a power source 21, and a detection resistor 22 are connected in series between the emitter (E) electrode and the gate (G) electrode via the same contact needle 12 as described above. Further, a leakage current measuring circuit 23 is connected in parallel to both ends of the detection resistor 22. When the switch 20 is turned on, when a predetermined voltage is applied between the emitter (E) electrode and the gate (G) electrode by the power source 21, the gap between the gate (G) electrode and the emitter (E) electrode is applied. The leakage current (for example, several nA to several μA) can be measured by the voltage drop across the detection resistor 22. The switching between the large current switching test and the leakage current test is performed by switching a relay, a semiconductor switch, or the like provided in the semiconductor element evaluation apparatus 10.

このように、半導体素子評価装置１０は、半導体素子評価装置１０に設置された接触針１２を半導体素子の電極に接触する手段と、接触針１２を経由して半導体素子の動特性試験を行う手段と、動特性試験で用いた接触針１２をＤＵＴ１１のエミッタ（Ｅ）電極から離すことなく同一の接触状態によって、接触針１２を経由して半導体素子の静特性試験を行う手段と、を備えていることに特徴がある。そして、これらの手段は全て自動化されている。   As described above, the semiconductor element evaluation apparatus 10 includes means for contacting the contact needle 12 installed in the semiconductor element evaluation apparatus 10 with the electrode of the semiconductor element, and means for performing a dynamic characteristic test of the semiconductor element via the contact needle 12. And means for performing a static characteristic test of the semiconductor element via the contact needle 12 in the same contact state without separating the contact needle 12 used in the dynamic characteristic test from the emitter (E) electrode of the DUT 11. It is characterized by being. And all these means are automated.

即ち、半導体素子評価装置１０では、ＤＵＴ１１に２つの接触通電経路が設けられ、同一の接触針１２を用い、接触針１２を半導体素子の電極から離すことなく同一の接触状態で、動特性試験である大電流スイッチング試験と、静特性試験である漏れ電流試験を連続して行うことができる。   That is, in the semiconductor element evaluation apparatus 10, two contact energization paths are provided in the DUT 11, the same contact needle 12 is used, and the contact needle 12 is kept in the same contact state without being separated from the electrode of the semiconductor element. A certain large current switching test and a leakage current test which is a static characteristic test can be continuously performed.

次に、半導体素子評価装置の変形例について説明する。
図２は半導体素子評価装置の要部を説明する回路図である。この図面では、図１と同一の構成については、同一の符号を付し、その詳細な説明については省略する。 Next, a modified example of the semiconductor element evaluation apparatus will be described.
FIG. 2 is a circuit diagram illustrating a main part of the semiconductor element evaluation apparatus. In this drawing, the same components as those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted.

半導体素子評価装置３０は、動特性試験の一例である大電流スイッチング試験と静特性試験の一例である漏れ電流測定試験を同一の接触針を用いて、同一の接触状態でそれぞれの試験を連続して行うことができる。ここでも、被検体であるＤＵＴにはＩＧＢＴ素子を用いる。   The semiconductor element evaluation apparatus 30 continuously performs each test in the same contact state using the same contact needle for a large current switching test which is an example of a dynamic characteristic test and a leakage current measurement test which is an example of a static characteristic test. Can be done. Again, an IGBT element is used for the DUT that is the subject.

そして、ＤＵＴ１１のエミッタ（Ｅ）電極に接触針１２を接触させ、接触針１２を介し、エミッタ（Ｅ）電極には電源１３の負極側を接続している。また、コレクタ（Ｃ）電極は、半導体素子評価装置のステージ（不図示）に搭載し、ステージを介し、コレクタ（Ｃ）電極には電源１３の正極側を接続している。また、コレクタ（Ｃ）電極と電源１３の正極側の間には、スイッチ１４と、試験抵抗１５及び試験コイル１６が直列接続されている。そして、試験抵抗１５の両端には、大電流試験回路１７が並列接続され、ＩＧＢＴ素子内に流れる大電流を試験抵抗１５の両端の電圧降下により測定する。尚、電源１３の負極側は接地されている。   The contact needle 12 is brought into contact with the emitter (E) electrode of the DUT 11, and the negative electrode side of the power source 13 is connected to the emitter (E) electrode via the contact needle 12. The collector (C) electrode is mounted on a stage (not shown) of the semiconductor element evaluation apparatus, and the positive electrode side of the power source 13 is connected to the collector (C) electrode via the stage. A switch 14, a test resistor 15, and a test coil 16 are connected in series between the collector (C) electrode and the positive electrode side of the power supply 13. A large current test circuit 17 is connected in parallel to both ends of the test resistor 15, and a large current flowing in the IGBT element is measured by a voltage drop across the test resistor 15. The negative side of the power supply 13 is grounded.

そして、ＤＵＴ１１のゲート（Ｇ）電極にはゲート用抵抗１８とスイッチ４１の並列回路を介して、矩形状のパルスをゲート電極に出力する制御回路であるＧＤＵ３１が接続されている。このＧＤＵ３１によってゲート（Ｇ）の状態をオン状態或いはオフ状態にすることができる。   A GDU 31, which is a control circuit for outputting a rectangular pulse to the gate electrode, is connected to the gate (G) electrode of the DUT 11 through a parallel circuit of the gate resistor 18 and the switch 41. With this GDU 31, the state of the gate (G) can be turned on or off.

ここで、ＧＤＵ３１は、内部に直列に接続された２つの直流電源３２，３３と、矩形状のパルス信号を生成する制御回路３４と、直列に接続されたスイッチ素子３５，３６とを備えている。直流電源３２，３３、スイッチ素子３５，３６は、ＤＵＴ１１をオン状態とするときに、直流電源の電圧をスイッチ素子３５を介してゲート用抵抗１８とスイッチ４１の並列回路に与え、ＤＵＴ１１をオフ状態とするときに、直流電源３３の電圧をスイッチ素子３６を介してゲート用抵抗１８とスイッチ４１の並列回路に与えるように構成されている。図２の例では、スイッチ素子３５にはｐチャネルトランジスタ、スイッチ素子３６にｎチャネルトランジスタを用いている。   Here, the GDU 31 includes two DC power sources 32 and 33 connected in series inside, a control circuit 34 that generates a rectangular pulse signal, and switch elements 35 and 36 connected in series. . When the DUT 11 is turned on, the DC power sources 32 and 33 and the switch elements 35 and 36 apply the voltage of the DC power source to the parallel circuit of the gate resistor 18 and the switch 41 via the switch element 35 and turn off the DUT 11. The voltage of the DC power supply 33 is applied to the parallel circuit of the gate resistor 18 and the switch 41 via the switch element 36. In the example of FIG. 2, a p-channel transistor is used as the switch element 35 and an n-channel transistor is used as the switch element 36.

ここで、ＤＵＴ１１のエミッタ（Ｅ）電極は、静特性試験手段の検出抵抗２２とスイッチ４１との並列回路を介して直流電源３２と直流電源３３との接続点に接続されている。
図２の回路において、動特性試験を行うには、スイッチ１４を閉じて、エミッタ（Ｅ）電極とコレクタ（Ｃ）電極間に電源１３によって電圧（例えば１．２ｋＶ）を印加する。スイッチ４２を開いて、ＧＤＵ３１からＤＵＴ１１をオン状態またはオフ状態とするための信号を出力し、ゲート用抵抗１８を介してゲート（Ｇ）に電圧を印加する。このときスイッチ４１は閉じておく。 Here, the emitter (E) electrode of the DUT 11 is connected to a connection point between the DC power supply 32 and the DC power supply 33 via a parallel circuit of the detection resistor 22 of the static characteristic test means and the switch 41.
In the circuit of FIG. 2, in order to perform a dynamic characteristic test, the switch 14 is closed, and a voltage (for example, 1.2 kV) is applied between the emitter (E) electrode and the collector (C) electrode by the power supply 13. The switch 42 is opened, a signal for turning on or off the DUT 11 is output from the GDU 31, and a voltage is applied to the gate (G) through the gate resistor 18. At this time, the switch 41 is closed.

ＤＵＴ１１のオン状態ではエミッタ（Ｅ）電極とコレクタ（Ｃ）電極間に大電流（例えば３００Ａ）が流れ、オフ状態では、その電流が遮断される。
このように、絶縁ゲートをスイッチングさせることによって、半導体素子のコレクタ（Ｃ）・エミッタ（Ｅ）間に大電流を通電させたり、遮断させたりすることができる。この大電流を大電流測定回路１７で測定することにより、ＤＵＴ１１の動特性を試験することができる。 When the DUT 11 is on, a large current (eg, 300 A) flows between the emitter (E) electrode and the collector (C) electrode, and when the DUT 11 is off, the current is cut off.
As described above, by switching the insulated gate, a large current can be passed between the collector (C) and the emitter (E) of the semiconductor element, or can be cut off. By measuring this large current with the large current measurement circuit 17, the dynamic characteristics of the DUT 11 can be tested.

一方、静特性試験を行う際は、スイッチ１４とスイッチ４１を開き、スイッチ４２を閉じる。
この通電経路では、エミッタ（Ｅ）電極とゲート（Ｇ）電極の間に、電源３２または３３と、検出抵抗２２が上記と同一の接触針１２を介して、直列接続されている。さらに、検出抵抗２２の両端には、漏れ電流試験回路２３が並列接続されている。そして、スイッチ２０を導通させた場合、電源３２または３３によって、エミッタ（Ｅ）電極とゲート（Ｇ）電極の間に所定の電圧が印加されると、ゲート（Ｇ）電極とエミッタ（Ｅ）電極間の漏れ電流（例えば、数ｎＡ〜数μＡ）を検出抵抗２２の両端の電圧降下により測定することができる。 On the other hand, when performing the static characteristic test, the switch 14 and the switch 41 are opened, and the switch 42 is closed.
In this energization path, the power source 32 or 33 and the detection resistor 22 are connected in series between the emitter (E) electrode and the gate (G) electrode via the same contact needle 12 as described above. Further, a leakage current test circuit 23 is connected in parallel to both ends of the detection resistor 22. When the switch 20 is turned on, when a predetermined voltage is applied between the emitter (E) electrode and the gate (G) electrode by the power source 32 or 33, the gate (G) electrode and the emitter (E) electrode The leakage current (for example, several nA to several μA) can be measured by the voltage drop across the detection resistor 22.

そして、大電流スイッチング試験と漏れ電流試験の切り替えは、半導体素子評価装置３０内に設けたリレーやスイッチ１４，４１，４２等の切り替えによって行う。
このように、半導体素子評価装置３０は、半導体素子評価装置３０に設置された接触針１２を半導体素子の電極に接触する手段と、接触針１２を経由して半導体素子の動特性試験を行う手段と、動特性試験で用いた接触針１２をＤＵＴ１１から離すことなく同一の接触状態によって、接触針１２を経由して半導体素子の静特性試験を行う手段と、を備えていることに特徴がある。特に、この半導体素子評価装置３０では、上記の説明に加え、静特性試験を行う場合に、ゲート（Ｇ）電極を制御する制御回路部、即ちＧＤＵ３１に設置された電源３２，３３によって、絶縁ゲートとエミッタ電極との間に電源電位を印加することを特徴としている。 Switching between the large current switching test and the leakage current test is performed by switching relays, switches 14, 41, 42, and the like provided in the semiconductor element evaluation apparatus 30.
As described above, the semiconductor element evaluation apparatus 30 includes means for contacting the contact needle 12 installed in the semiconductor element evaluation apparatus 30 with the electrode of the semiconductor element, and means for performing a dynamic characteristic test of the semiconductor element via the contact needle 12. And means for performing a static characteristic test of the semiconductor element via the contact needle 12 in the same contact state without separating the contact needle 12 used in the dynamic characteristic test from the DUT 11. . In particular, in this semiconductor element evaluation apparatus 30, in addition to the above description, when performing a static characteristic test, the control circuit unit for controlling the gate (G) electrode, that is, the power supply 32, 33 installed in the GDU 31, A power supply potential is applied between the emitter electrode and the emitter electrode.

このような半導体素子評価装置３０によれば、静特性試験の際に、別途電源を設けることなく、ＧＤＵ３１内部の電源を用いることができるため、試験回路を簡素化することができる。試験回路が簡素化されると、浮遊容量や浮遊インダクタンスなど影響を最小限にとどめることができ、特に微小な信号を取り扱う静特性試験の検出結果を正確なものとすることができる。   According to such a semiconductor element evaluation apparatus 30, since the power supply inside the GDU 31 can be used without providing a separate power supply during the static characteristic test, the test circuit can be simplified. If the test circuit is simplified, influences such as stray capacitance and stray inductance can be minimized, and the detection result of a static characteristic test that handles a very small signal can be made accurate.

次に、図１及び図２に示す半導体素子評価装置を用いた半導体素子評価方法について説明する。
図３は半導体素子評価方法のフローを説明するチャート図である。 Next, a semiconductor element evaluation method using the semiconductor element evaluation apparatus shown in FIGS. 1 and 2 will be described.
FIG. 3 is a chart for explaining the flow of the semiconductor element evaluation method.

先ず、縦型の半導体素子（例えば、ＩＧＢＴ素子、パワーＭＯＳＦＥＴ等）のウエハプロセス工程が終了した後（ステップＳ１）、予め半導体素子がウエハ基板に配列された状態で静特性試験を行う（ステップＳ２）。ここでの静特性試験とは、半導体素子がウエハ基板に配列された状態での半導体素子の漏れ電流試験である。そして、ウエハ基板のダイシングを行い（ステップＳ３）、各半導体素子をウエハ基板に配列された状態からチップ状に分断する。   First, after the wafer process step of a vertical semiconductor element (for example, IGBT element, power MOSFET, etc.) is completed (step S1), a static characteristic test is performed in a state where the semiconductor elements are arranged in advance on the wafer substrate (step S2). ). The static characteristic test here is a leakage current test of the semiconductor element in a state where the semiconductor element is arranged on the wafer substrate. Then, the wafer substrate is diced (step S3), and each semiconductor element is divided into chips from the state of being arranged on the wafer substrate.

続いて、チップ状に分断された半導体素子を図１または図２に示す半導体素子評価装置にＤＵＴ１１として設置し、接触針１２を半導体素子のエミッタ（Ｅ）電極に接触させ、接触針１２と半導体素子のエミッタ（Ｅ）電極との電気的接続を行う（ステップＳ４）。   Subsequently, the semiconductor element divided into chips is placed as the DUT 11 in the semiconductor element evaluation apparatus shown in FIG. 1 or 2, and the contact needle 12 is brought into contact with the emitter (E) electrode of the semiconductor element. Electrical connection is made with the emitter (E) electrode of the element (step S4).

そして、スイッチ１４を導通させ、電源１３によるエミッタ（Ｅ）・コレクタ（Ｃ）間の電圧印加と、ＧＤＵ１９によるゲート（Ｇ）電極へのパルス印加を行い、動特性試験である大電流スイッチング試験を行う（ステップＳ５）。続いて、大電流スイッチング試験と同一の接触針１２をエミッタ（Ｅ）電極に接触させたまま、接触針１２とエミッタ（Ｅ）電極とを同一の接触状態で、静特性試験を行う。即ち、ゲート・エミッタ間の漏れ電流試験を漏れ電流測定回路２３によって測定する（ステップＳ６）。尚、ステップＳ５，ステップＳ６での試験については、その順序は問わない。即ち、必要な場合には、大電流スイッチング試験前に、ゲート・エミッタ間の漏れ電流試験を行ってもよい。この場合、即ち、一旦、接触針１２をエミッタ（Ｅ）電極に接触させた後においては、接触状態を変えることなく、静特性試験から開始してもよい。即ち、一旦、接触針１２をエミッタ（Ｅ）電極に接触させた後においては、その接触状態を変えることなく、動特性試験及び静特性試験の一方を行って、その後に他方を行えばよい。   Then, the switch 14 is turned on, the voltage applied between the emitter (E) and the collector (C) by the power supply 13 and the pulse application to the gate (G) electrode by the GDU 19 are performed, and a large current switching test which is a dynamic characteristic test is performed. This is performed (step S5). Subsequently, a static characteristic test is performed with the contact needle 12 and the emitter (E) electrode in the same contact state with the same contact needle 12 as in the large current switching test being in contact with the emitter (E) electrode. That is, the leakage current test between the gate and the emitter is measured by the leakage current measuring circuit 23 (step S6). In addition, about the test in step S5 and step S6, the order is not ask | required. That is, if necessary, a gate-emitter leakage current test may be performed before the large current switching test. In this case, that is, after the contact needle 12 is once brought into contact with the emitter (E) electrode, the static characteristic test may be started without changing the contact state. That is, once the contact needle 12 is brought into contact with the emitter (E) electrode, one of the dynamic characteristic test and the static characteristic test is performed without changing the contact state, and then the other is performed.

また、それぞれの試験回数は１回に限る必要はなく、複数回試験を行ってもよい。
また、必要な場合には、ダイシング前のウエハ基板に配列された状態の半導体素子について、半導体素子評価装置１０によって大電流スイッチング試験及びゲート・エミッタ間の漏れ電流試験を行ってもよい。 Further, the number of times of each test need not be limited to one, and the test may be performed a plurality of times.
If necessary, the semiconductor element evaluation apparatus 10 may perform a large current switching test and a gate-emitter leakage current test on the semiconductor elements arranged on the wafer substrate before dicing.

次に、所定の電流以上の漏れ電流が計測された不良半導体素子については、製造工程から除去し（ステップＳ７）、これら不良の半導体素子については、次の工程に移行させないようにする。   Next, the defective semiconductor elements whose leakage currents greater than or equal to a predetermined current are measured are removed from the manufacturing process (step S7), and these defective semiconductor elements are not transferred to the next process.

そして、所定の電流以上の漏れ電流が計測されなかった半導体素子については、次の工程に移行させ、パッケージ等を行うことにより半導体モジュールに組み立てる（ステップＳ８）。そして、モジュール化した半導体装置については、さらに最終的な電気的特性試験を行う（ステップＳ９）。尚、半導体素子評価の工程は、自動化されている。   And about the semiconductor element by which the leakage current more than predetermined electric current was not measured, it transfers to the following process and assembles into a semiconductor module by performing a package etc. (Step S8). Then, a final electrical characteristic test is further performed on the modularized semiconductor device (step S9). The semiconductor element evaluation process is automated.

また、動特性試験とは、より具体的には、逆バイアス安全動作領域（ＲＢＳＯＡ：Reverse Bias Safe Operating Area）試験、負荷短絡試験、或いはアバランシェ試験等である。静特性試験とは、より具体的には、上述したゲート（Ｇ）・エミッタ（Ｅ）間の漏れ電流を測定するＩＧＥＳの他、ゲート（Ｇ）・エミッタ（Ｅ）間の閾値電圧を測定するＶＧＥ（ｔｈ）、或いは、図１及び図２には、図示していないが、コレクタ（Ｃ）・エミッタ（Ｅ）間の漏れ電流を測定するＩＣＥＳ等である。   More specifically, the dynamic characteristic test is a reverse bias safe operating area (RBSOA) test, a load short circuit test, an avalanche test, or the like. More specifically, the static characteristic test measures the threshold voltage between the gate (G) and the emitter (E) in addition to the above-described IGES that measures the leakage current between the gate (G) and the emitter (E). VGE (th), or ICES that measures the leakage current between the collector (C) and the emitter (E), although not shown in FIGS.

このように半導体素子評価方法では、半導体素子評価装置１０に設置された接触針１２を半導体素子の電極に接触するステップと、接触針１２を経由して半導体素子の動特性試験を行うステップと、接触針１２と半導体素子の電極とを同一の接触状態によって、接触針１２を経由して半導体素子の静特性試験を行うステップと、を有していることに特徴がある。   As described above, in the semiconductor element evaluation method, the step of contacting the contact needle 12 installed in the semiconductor element evaluation apparatus 10 with the electrode of the semiconductor element, the step of performing the dynamic characteristic test of the semiconductor element via the contact needle 12, And a step of performing a static characteristic test of the semiconductor element via the contact needle 12 in the same contact state between the contact needle 12 and the electrode of the semiconductor element.

このような半導体素子評価装置１０及び半導体素子評価方法によれば、半導体素子評価装置１０から導出さている接触針１２を半導体素子の電極（例えば、エミッタ電極）に接触させた後、動特性試験と静特性試験を同一の接触針１２を用い、接触針１２と該電極との接触状態を同一に維持したまま、それぞれの試験を連続して遂行している。   According to such a semiconductor element evaluation apparatus 10 and a semiconductor element evaluation method, the contact needle 12 derived from the semiconductor element evaluation apparatus 10 is brought into contact with an electrode (for example, an emitter electrode) of the semiconductor element, and then a dynamic characteristic test is performed. The static characteristic test is performed continuously using the same contact needle 12 while maintaining the contact state between the contact needle 12 and the electrode the same.

これにより、大電流スイッチング試験を行う際の接触針１２の接触によって発生する不良半導体素子を半導体モジュールとして組み立てる前に漏れ電流試験よって確実に除去することができる。その結果、半導体モジュールの歩留まりを向上させ、生産性を向上させることができる。   Thereby, the defective semiconductor element generated by the contact of the contact needle 12 when performing the large current switching test can be surely removed by the leakage current test before assembling as a semiconductor module. As a result, the yield of the semiconductor module can be improved and the productivity can be improved.

そして、上記の半導体素子評価方法によって、半導体モジュールを組み立てた場合と、上記のステップＳ６を略して、ゲート・エミッタ間の漏れ電流が潜在する半導体素子を含めて半導体モジュールを組み立てた場合とでは、ステップＳ８の最終的な電気的特性試験において顕著な差が生じることが判明している。   Then, when the semiconductor module is assembled by the semiconductor element evaluation method, and when the semiconductor module is assembled including the semiconductor element in which the leakage current between the gate and the emitter is latent, omitting step S6, It has been found that significant differences occur in the final electrical characteristic test of step S8.

このように、本実施の形態の半導体素子評価方法を用いれば、半導体モジュールの歩留まり、生産性を確実に向上させることができる。
尚、上記の説明では、ＤＵＴ１１としてＩＧＢＴ素子を用いたが、例えばパワーＭＯＳＦＥＴを用いた場合は、上記の説明エミッタ電極をソース電極に、コレクタ電極をドレイン電極に置き換えることで、パワーＭＯＳＦＥＴの評価・製造にも本実施の形態を容易に転用することができる。 Thus, by using the semiconductor element evaluation method of the present embodiment, the yield and productivity of the semiconductor module can be improved with certainty.
In the above description, an IGBT element is used as the DUT 11. However, for example, when a power MOSFET is used, the above description is made by replacing the emitter electrode with a source electrode and the collector electrode with a drain electrode. The present embodiment can be easily diverted for manufacturing.

また、上記の各形態において、動特性試験として大電流スイッチング試験を例に説明したが、動特性試験はこれに限るものではない。例えば、逆バイアス安全動作領域（ＲＢＳＯＡ）試験、ターンオフ試験、アバランシェ試験、負荷短絡試験などについても同様に適用可能である。さらに、動特性試験としてダイオードの逆回復試験にも適用が可能である。   In each of the above embodiments, the large current switching test has been described as an example of the dynamic characteristic test, but the dynamic characteristic test is not limited to this. For example, the present invention can be similarly applied to a reverse bias safe operation area (RBSOA) test, a turn-off test, an avalanche test, and a load short-circuit test. Furthermore, it can be applied to a reverse recovery test of a diode as a dynamic characteristic test.

半導体素子評価装置の要部を説明する回路図である（その１）。It is a circuit diagram explaining the principal part of a semiconductor element evaluation apparatus (the 1). 半導体素子評価装置の要部を説明する回路図である（その２）。It is a circuit diagram explaining the principal part of a semiconductor element evaluation apparatus (the 2). 半導体素子評価方法のフローを説明するチャート図である。It is a chart explaining the flow of a semiconductor element evaluation method. 電界効果トランジスタの電気的特性を測定する装置の回路図である。It is a circuit diagram of the apparatus which measures the electrical property of a field effect transistor.

符号の説明Explanation of symbols

１０，３０ 半導体素子評価装置
１１ ＤＵＴ
１２ 接触針
１３，２１，３２，３３ 電源
１４，２０，４１，４２ スイッチ
１５ 試験抵抗
１６ 試験コイル
１７ 大電流測定回路
１８ ゲート用抵抗
１９ ＧＤＵ
２２ 検出抵抗
２３ 漏れ電流測定回路
３４ 制御回路
３５，３６ スイッチ素子 10, 30 Semiconductor device evaluation apparatus 11 DUT
12 Contact Needle 13, 21, 32, 33 Power Supply 14, 20, 41, 42 Switch 15 Test Resistance 16 Test Coil 17 High Current Measurement Circuit 18 Gate Resistance 19 GDU
22 Detection resistor 23 Leakage current measurement circuit 34 Control circuit 35, 36 Switch element

Claims (6)

半導体素子の電気的特性を評価する半導体素子評価装置において、
前記半導体素子評価装置に設置された接触針を前記半導体素子の電極に接触し、前記接触針を経由して前記半導体素子の動特性試験を行う試験手段と、
前記動特性試験で用いた前記接触針と同一の接触状態によって、前記接触針を経由して前記半導体素子の静特性試験を行う試験手段と、
を備えていることを特徴とする半導体素子評価装置。 In a semiconductor element evaluation apparatus for evaluating electrical characteristics of a semiconductor element,
A test means for contacting a contact needle installed in the semiconductor element evaluation apparatus with an electrode of the semiconductor element and performing a dynamic characteristic test of the semiconductor element via the contact needle;
Test means for performing a static characteristic test of the semiconductor element via the contact needle according to the same contact state as the contact needle used in the dynamic characteristic test,
A semiconductor element evaluation apparatus comprising: 前記半導体素子が絶縁ゲートを有する半導体素子であることを特徴とする請求項１記載の半導体素子評価装置。   2. The semiconductor element evaluation apparatus according to claim 1, wherein the semiconductor element is a semiconductor element having an insulated gate. 前記静特性試験を行う場合には、前記絶縁ゲートを制御する制御回路部に設置された電源によって、前記絶縁ゲートと前記電極との間に電源電位を印加することを特徴とする請求項１または２記載の半導体素子評価装置。   The power supply potential is applied between the insulated gate and the electrode by a power source installed in a control circuit unit that controls the insulated gate when performing the static characteristic test. 2. The semiconductor element evaluation apparatus according to 2. 半導体素子の電気的特性を評価する半導体素子評価方法において、
前記半導体素子評価装置に設置された接触針を前記半導体素子の電極に接触するステップと、
前記接触針を経由して前記半導体素子の動特性試験を行うステップと、
前記接触針と前記半導体素子の前記電極とを同一の接触状態によって、前記接触針を経由して前記半導体素子の静特性試験を行うステップと、
を有することを特徴とする半導体素子評価方法。 In a semiconductor element evaluation method for evaluating electrical characteristics of a semiconductor element,
Contacting a contact needle installed in the semiconductor element evaluation apparatus with an electrode of the semiconductor element;
Performing a dynamic characteristic test of the semiconductor element via the contact needle;
Performing a static characteristic test of the semiconductor element via the contact needle in the same contact state with the contact needle and the electrode of the semiconductor element;
A method for evaluating a semiconductor device, comprising: 前記動特性試験を行う前に、前記接触針と前記半導体素子の前記電極とを同一の接触状態によって、前記接触針を経由して前記半導体素子の前記静特性試験を行うステップを有することを特徴とする請求項４記載の半導体素子評価方法。   Before performing the dynamic characteristic test, the step of performing the static characteristic test of the semiconductor element via the contact needle in the same contact state between the contact needle and the electrode of the semiconductor element is provided. The semiconductor element evaluation method according to claim 4. 前記半導体素子がウエハ基板に配列された前記半導体素子またはチップ状に分断された前記半導体素子であることを特徴とする請求項４または５記載の半導体素子評価方法。   6. The semiconductor element evaluation method according to claim 4, wherein the semiconductor element is the semiconductor element arranged on a wafer substrate or the semiconductor element divided into chips.
JP2006345120A 2006-12-22 2006-12-22 Semiconductor element evaluation apparatus and semiconductor element evaluation method Active JP4867639B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006345120A JP4867639B2 (en) 2006-12-22 2006-12-22 Semiconductor element evaluation apparatus and semiconductor element evaluation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006345120A JP4867639B2 (en) 2006-12-22 2006-12-22 Semiconductor element evaluation apparatus and semiconductor element evaluation method

Publications (2)

Publication Number Publication Date
JP2008157695A true JP2008157695A (en) 2008-07-10
JP4867639B2 JP4867639B2 (en) 2012-02-01

Family

ID=39658768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006345120A Active JP4867639B2 (en) 2006-12-22 2006-12-22 Semiconductor element evaluation apparatus and semiconductor element evaluation method

Country Status (1)

Country Link
JP (1) JP4867639B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010107432A (en) * 2008-10-31 2010-05-13 Fuji Electric Systems Co Ltd Method of integrated test of semiconductor and semiconductor testing device
JP2010210330A (en) * 2009-03-09 2010-09-24 Espec Corp Semiconductor testing device and measuring device
JP2012078174A (en) * 2010-09-30 2012-04-19 Fuji Electric Co Ltd Semiconductor testing apparatus, connecting device of semiconductor test circuit, and method for testing semiconductor
CN103592592A (en) * 2013-11-27 2014-02-19 西安永电电气有限责任公司 IGBT switch characteristic test circuit and IGBT switch characteristic test method
CN104198907A (en) * 2014-09-10 2014-12-10 广东美的集团芜湖制冷设备有限公司 Power device current leakage detecting device and intelligent power module detecting equipment
JP2015077010A (en) * 2013-10-09 2015-04-20 トヨタ自動車株式会社 Semiconductor control device, switching device, inverter, and control system
CN117110824A (en) * 2023-10-23 2023-11-24 南京大学 In-situ test system for semiconductor device
US12146908B1 (en) 2023-10-23 2024-11-19 Nanjing University In-situ testing system for semiconductor device in aerospace irradiation environment

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291373A (en) * 1992-04-14 1993-11-05 Matsushita Electron Corp Method of inspecting semiconductor device
JP2000074988A (en) * 1998-08-27 2000-03-14 Fuji Electric Co Ltd Production of semiconductor device
JP2005064042A (en) * 2003-08-13 2005-03-10 Fuji Electric Device Technology Co Ltd Semiconductor device and evaluation method thereof
JP2005121553A (en) * 2003-10-17 2005-05-12 Matsushita Electric Ind Co Ltd Probe card and test method for semiconductor chip

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291373A (en) * 1992-04-14 1993-11-05 Matsushita Electron Corp Method of inspecting semiconductor device
JP2000074988A (en) * 1998-08-27 2000-03-14 Fuji Electric Co Ltd Production of semiconductor device
JP2005064042A (en) * 2003-08-13 2005-03-10 Fuji Electric Device Technology Co Ltd Semiconductor device and evaluation method thereof
JP2005121553A (en) * 2003-10-17 2005-05-12 Matsushita Electric Ind Co Ltd Probe card and test method for semiconductor chip

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010107432A (en) * 2008-10-31 2010-05-13 Fuji Electric Systems Co Ltd Method of integrated test of semiconductor and semiconductor testing device
JP2010210330A (en) * 2009-03-09 2010-09-24 Espec Corp Semiconductor testing device and measuring device
JP2012078174A (en) * 2010-09-30 2012-04-19 Fuji Electric Co Ltd Semiconductor testing apparatus, connecting device of semiconductor test circuit, and method for testing semiconductor
JP2015077010A (en) * 2013-10-09 2015-04-20 トヨタ自動車株式会社 Semiconductor control device, switching device, inverter, and control system
CN105612682A (en) * 2013-10-09 2016-05-25 丰田自动车株式会社 Semiconductor control device, switching device, inverter, and control system
CN105612682B (en) * 2013-10-09 2018-07-06 丰田自动车株式会社 Semiconductor control devices, switching device, inverter and control system
CN103592592A (en) * 2013-11-27 2014-02-19 西安永电电气有限责任公司 IGBT switch characteristic test circuit and IGBT switch characteristic test method
CN104198907A (en) * 2014-09-10 2014-12-10 广东美的集团芜湖制冷设备有限公司 Power device current leakage detecting device and intelligent power module detecting equipment
CN117110824A (en) * 2023-10-23 2023-11-24 南京大学 In-situ test system for semiconductor device
CN117110824B (en) * 2023-10-23 2024-01-30 南京大学 In-situ test system for semiconductor device
US12146908B1 (en) 2023-10-23 2024-11-19 Nanjing University In-situ testing system for semiconductor device in aerospace irradiation environment

Also Published As

Publication number Publication date
JP4867639B2 (en) 2012-02-01

Similar Documents

Publication Publication Date Title
JP4867639B2 (en) Semiconductor element evaluation apparatus and semiconductor element evaluation method
CN103837731B (en) For the voltage detecting circuit and method of the characteristic for measuring transistor
KR20100066485A (en) Semiconductor device test system having reduced current leakage
TW200805852A (en) Circuit for protecting dut, method for protecting dut, testing apparatus and testing method
JP4821601B2 (en) Semiconductor element evaluation apparatus and semiconductor element evaluation method
US5381105A (en) Method of testing a semiconductor device having a first circuit electrically isolated from a second circuit
CN112582290B (en) Semiconductor test device, method for testing semiconductor device, and method for manufacturing semiconductor device
CN103033728A (en) Time dependent dielectric breakdown test circuit and test method
CN112858887A (en) Layered defect detection method for integrated circuit package
JP2023527084A (en) Safety system of needle probe card for high voltage test and high current test of power semiconductor devices, and its tester
JP5969941B2 (en) Method for testing semiconductor transistors
JP7437189B2 (en) Test equipment and contact relay deterioration determination method
JP7034041B2 (en) Inspection device for semiconductor devices and inspection method for semiconductor devices
CN113539870A (en) Method for testing electrical characteristics of a switching device on a wafer
US5446310A (en) Integrated circuit power device with external disabling of defective devices and method of fabricating same
CN215415735U (en) Electrical characteristic testing device for switch component on wafer
JP2017020811A (en) Inspection circuit and inspection method of semiconductor element
JP2014070895A (en) Semiconductor device inspection method and inspection device
CN113933673A (en) Test structure, method and electronic equipment
JP7020834B2 (en) Short circuit detection methods and related controls in electrical networks with IGBT transistors
JP2015225990A (en) Semiconductor device and evaluation method of the same
JP4591772B2 (en) Electrical circuit inspection method and electrical circuit manufacturing method
JP2014033000A (en) Semiconductor device and testing method of semiconductor device
JP7497629B2 (en) Semiconductor chip testing device and testing method
JP2004170126A (en) Node logic fixing circuit and iddq testing method

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091117

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111031

R150 Certificate of patent or registration of utility model

Ref document number: 4867639

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250