JP2008155326A - Semiconductor device and manufacturing method therefor - Google Patents
Semiconductor device and manufacturing method therefor Download PDFInfo
- Publication number
- JP2008155326A JP2008155326A JP2006347653A JP2006347653A JP2008155326A JP 2008155326 A JP2008155326 A JP 2008155326A JP 2006347653 A JP2006347653 A JP 2006347653A JP 2006347653 A JP2006347653 A JP 2006347653A JP 2008155326 A JP2008155326 A JP 2008155326A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- substrate
- substrates
- semiconductor device
- connecting member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Micromachines (AREA)
Abstract
Description
本願発明は、半導体装置及びその製造方法に関するものである。 The present invention relates to a semiconductor device and a manufacturing method thereof.
従来から、特開2001−129800号公報(特許文献1)に示されるようなマイクロデバイスパッケージが知られている。このマイクロデバイスパッケージは、図14に示すように、第1の基板である機能性マイクロデバイス32と、機能性マイクロデバイス32の両面に積層された第2及び第3の基板であるフィードスルー付き基板31から成っている。機能性マイクロデバイス32は、第2及び第3の基板であるフィールドスルー突き基板31で挟み込むことによってパッケージを施し、マイクロマシンセンサーやアクチュエータなどの機能を有するマイクロパッケージが製造される。
しかしながら、特開2001−129800号公報に示される上記従来例のマイクロデバイスパッケージにあっては、第1の基板である機能性マイクロデバイス32と、その上部に設けられた第2の基板であるフィードスルー付き基板31aと、下部に設けられた第3の基板であるフィードスルー付き基板31bとをそれぞれウェハレベルで接合、パッケージングする。その後、パッケージングされたマイクロデバイスパッケージを各チップにダイシングする工程において、各基板間の接合強度不足によって、接合界面の剥離が生じ、ウェハ面内のチップ良品率が下がるという問題があった。
However, in the above-described conventional microdevice package disclosed in Japanese Patent Application Laid-Open No. 2001-129800, the
本願発明は上記背景技術に鑑みて発明されたものであり、その課題は、各基板間の接合強度を向上させることで信頼性を向上させることのできる半導体装置及び半導体装置の製造方法を提供することである。 The present invention has been invented in view of the above-described background art, and its object is to provide a semiconductor device capable of improving reliability by improving the bonding strength between the substrates, and a method for manufacturing the semiconductor device. That is.
上記課題を解決するために、本願請求項1記載の発明では、第1の基板を複数形成したセンサウェハの一方の面に第2の基板を複数形成した第1のパッケージウェハを積層し、他方の面に第3の基板を複数形成した第2のパッケージウェハを積層し、当該積層した複数の第1、第2及び第3の基板のそれぞれに貫通孔を形成し、当該貫通孔内に連結部材を充填した後に各チップにダイシングすることを特徴としている。
In order to solve the above-described problem, in the invention according to
本願請求項2記載の発明では、電子装置が形成された半導体基板からなる第1の基板と、第1の基板の一方面に積層して配置された第2の基板と、第1の基板の他方面に積層して配置された第3の基板と、第1、第2及び第3の基板を貫通して形成された貫通孔と、貫通孔内に設けられた第1、第2及び第3の基板を連結する連結部材とを有することを特徴としている。
In the invention according to
本願請求項3記載の発明では、上記請求項2記載の半導体装置において、第2の基板と第3の基板の両方またはいずれか一方の基板の貫通孔は、第1の基板に対向する側とは逆側の端部に拡径孔部が形成されると共に、連結部材は、前記拡径孔部に対応する位置に拡径部が設けられていることを特徴としている。 According to a third aspect of the present invention, in the semiconductor device according to the second aspect, the through hole of the second substrate and / or the third substrate has a side facing the first substrate. Is formed with an enlarged-diameter hole at the opposite end, and the connecting member is characterized in that the enlarged-diameter part is provided at a position corresponding to the enlarged-diameter hole.
本願請求項4記載の発明では、上記請求項3記載の半導体装置において、拡径孔部は、内径が第1の基板へ近づくにつれて小さくなるように内周面が段形状に形成されると共に、拡径部は、先端へ近づくにつれて外径が大きくなるように前記段形状に対応した段形状が形成されていることを特徴としている。
In the invention according to
本願請求項5記載の発明では、上記請求項3記載の半導体装置において、拡径孔部は、内径が第1の基板へ近づくにつれて小さくなるように内周面を傾斜して形成されると共に、拡径部は、先端へ近づくにつれて外径が大きくなるように拡径孔部の傾斜した形状に対応する傾斜した形状が形成されていることを特徴としている。
In the invention according to
本願請求項6記載の発明では、上記請求項2記載の半導体装置において、第2の基板と第3の基板の両方またはいずれか一方の基板の貫通孔は、内周面に凹形状と凸形状の両方またはいずれか一方が形成されており、連結部材は、前記凹及び前記凸に対応する位置に凸形状と凹形状の両方またはいずれか一方が形成されていることを特徴としている。 According to a sixth aspect of the present invention, in the semiconductor device according to the second aspect, the through hole of either or both of the second substrate and the third substrate has a concave shape and a convex shape on the inner peripheral surface. Both or any one of these is formed, and the connection member is characterized in that both or one of a convex shape and a concave shape is formed at a position corresponding to the concave and the convex.
本願請求項7記載の発明では、上記請求項2乃至6のいずれか1項に記載の半導体装置において、連結部材は、全部または一部を導電性材料で構成されており、連結部材を電子装置からの電気信号を外部に導く配線として用いることを特徴としている。 According to a seventh aspect of the present invention, in the semiconductor device according to any one of the second to sixth aspects, the connection member is made of a conductive material in whole or in part, and the connection member is an electronic device. It is characterized in that it is used as a wiring for guiding an electric signal from the outside to the outside.
本願請求項8記載の発明では、上記請求項7記載の半導体装置において、連結部材は、中心部を熱硬化性樹脂で構成され、外周部を導電性材料で構成されていることを特徴としている。 The invention according to claim 8 of the present application is characterized in that, in the semiconductor device according to claim 7, the connecting member has a central portion made of a thermosetting resin and an outer peripheral portion made of a conductive material. .
本願請求項9記載の発明では、上記請求項2乃至6のいずれか1項に記載の半導体装置において、連結部材は、熱硬化性樹脂で構成されていることを特徴としている。
The invention according to claim 9 of the present application is characterized in that, in the semiconductor device according to any one of
本願請求項10記載の発明では、上記請求項1記載の半導体装置の製造方法において、貫通孔をドライエッチングにより形成し、当該ドライエッチングの際に貫通孔の内周面に凹と凸の両方またはいずれか一方を形成することを特徴としている。
According to the invention of
本願請求項1記載の発明の半導体装置の製造方法においては、第1の基板を複数形成したセンサウェハの一方の面に第2の基板を複数形成した第1のパッケージウェハを積層し、他方の面に第3の基板を複数形成した第2のパッケージウェハを積層し、当該積層した複数の第1、第2及び第3の基板のそれぞれに貫通孔を形成し、当該貫通孔内に連結部材を充填した後に各チップにダイシングする。このことによって、積層した基板に連結部材を介在させることができるので、各チップにダイシングする工程において、各基板間の接合強度を向上させることが可能である。これにより、半導体装置の歩留りを改善させ、信頼性を向上させることができる。 In the method of manufacturing a semiconductor device according to the first aspect of the present invention, a first package wafer having a plurality of second substrates formed thereon is stacked on one surface of a sensor wafer having a plurality of first substrates formed thereon, and the other surface. A second package wafer having a plurality of third substrates formed thereon is stacked, a through hole is formed in each of the stacked first, second and third substrates, and a connecting member is provided in the through hole. After filling, each chip is diced. Accordingly, since the connecting member can be interposed in the stacked substrates, it is possible to improve the bonding strength between the substrates in the process of dicing each chip. Thereby, the yield of the semiconductor device can be improved and the reliability can be improved.
本願請求項2記載の発明の半導体装置においては、第1、第2及び第3の基板を貫通して形成された貫通孔と、貫通孔内に設けられた第1、第2及び第3の基板を連結する連結部材とを有することによって、連結部材が各基盤間の接合を補助する効果を奏することで、各基板間の接合強度を向上させることができる。このことによって、半導体装置の歩留まりを改善させ、信頼性を向上させることができる。 In the semiconductor device according to the second aspect of the present invention, the first, second, and third through holes formed through the first, second, and third substrates and the first, second, and third holes provided in the through holes are provided. By having the connecting member that connects the substrates, the connecting member can provide an effect of assisting the bonding between the substrates, whereby the bonding strength between the substrates can be improved. As a result, the yield of the semiconductor device can be improved and the reliability can be improved.
本願請求項3記載の発明の半導体装置においては、特に、第2の基板と第3の基板の端部に拡径孔部が形成されると共に、連結部材は、前記拡径孔部に対応する位置に拡径部が設けられているので、拡径孔部は、第2及び第3の基板の貫通孔の他の部分の断面積よりも大きいこととなる。これにより、拡径部が拡径孔部の底部に当接することによって、連結部材が貫通孔内で移動することが困難となり、連結部材が貫通孔から抜ける恐れが軽減されて、さらに接合強度を向上させることができる。 In the semiconductor device according to the third aspect of the present invention, in particular, a diameter-expanded hole portion is formed in the end portions of the second substrate and the third substrate, and the connecting member corresponds to the diameter-expanded hole portion. Since the enlarged diameter portion is provided at the position, the enlarged diameter hole portion is larger than the cross-sectional area of other portions of the through holes of the second and third substrates. This makes it difficult for the connecting member to move within the through-hole when the enlarged-diameter portion abuts against the bottom of the enlarged-hole portion, reducing the risk of the connecting member coming out of the through-hole, and further increasing the bonding strength. Can be improved.
本願請求項4記載の発明の半導体装置においては、特に、拡径孔部は、内周面が段形状に形成されると共に、拡径部は、前記段形状に対応した位置に段形状を形成されているので、拡径部の各段が拡径孔部の各段の底部に当接する。このことによって、連結部材は、貫通孔内で移動することがさらに困難となり、連結部材が貫通孔から抜ける恐れが軽減されて、さらに接合強度を向上させることができる。 In the semiconductor device according to the fourth aspect of the present invention, in particular, the enlarged-diameter hole portion has an inner peripheral surface formed in a step shape, and the enlarged diameter portion forms a step shape at a position corresponding to the step shape. Therefore, each step of the enlarged diameter portion comes into contact with the bottom of each step of the enlarged diameter hole portion. This makes it more difficult for the connecting member to move within the through hole, reduces the risk of the connecting member coming out of the through hole, and further improves the bonding strength.
本願請求項5記載の発明の半導体装置においては、特に、第2の基板と第3の基板の拡径孔部は、内径が第1の基板へ近づくにつれて小さくなるように内周面を傾斜して形成されているので、拡径部は、第2及び第3の基板の貫通孔の第1の基板に対向する側の面の開口面積よりも大きいこととなる。これにより、連結部材が貫通孔から抜ける恐れが軽減されて、さらに接合強度を向上させることができる。 In the semiconductor device according to the fifth aspect of the present invention, in particular, the enlarged hole portions of the second substrate and the third substrate are inclined on the inner peripheral surface so that the inner diameter becomes smaller as the first substrate is approached. Therefore, the enlarged diameter portion is larger than the opening area of the surface of the through hole of the second and third substrates facing the first substrate. Thereby, the possibility that the connecting member may come out of the through hole is reduced, and the bonding strength can be further improved.
本願請求項6記載の発明の半導体装置においては、特に、第2及び第3の基板に設けた貫通孔の内周面に凹形状及び凸形状の少なくとも一方を形成すると共に、連結部材の外周面に貫通孔の内周面に設けた凹形状または凸形状に対応する凸形状または凹形状を設けているので、凹形状及び凸形状は互いに嵌め合うこととなる。これにより、連結部材は、貫通孔内での移動が困難となり、さらに接合強度を向上させることができる。 In the semiconductor device according to the sixth aspect of the present invention, in particular, at least one of a concave shape and a convex shape is formed on the inner peripheral surfaces of the through holes provided in the second and third substrates, and the outer peripheral surface of the connecting member. Since the convex shape or the concave shape corresponding to the concave shape or the convex shape provided on the inner peripheral surface of the through hole is provided, the concave shape and the convex shape are fitted to each other. This makes it difficult for the connecting member to move within the through hole, and further improves the bonding strength.
本願請求項7記載の発明の半導体装置においては、特に、連結部材の全部または一部を導電性材料で構成し、当該連結部材を電子装置からの電気信号を外部に導く配線として用いているので、外部取り出し用配線を別途設ける必要がなく、部品点数を削減することができる。 In the semiconductor device according to the seventh aspect of the present invention, in particular, all or part of the connecting member is made of a conductive material, and the connecting member is used as a wiring for guiding an electrical signal from the electronic device to the outside. Therefore, it is not necessary to separately provide an external extraction wiring, and the number of parts can be reduced.
本願請求項8記載の発明の半導体装置においては、特に、連結部材を熱硬化性樹脂で構成しているので、連結部材に熱処理を加えることで、連結部材の硬度を高めることができるので、さらに基板間の接合強度を向上させる効果を付加できる。 In the semiconductor device according to claim 8 of the present application, in particular, since the connecting member is made of a thermosetting resin, the hardness of the connecting member can be increased by applying heat treatment to the connecting member. An effect of improving the bonding strength between the substrates can be added.
本願請求項9記載の発明の半導体装置においては、特に、連結部材は、中心部を熱硬化性樹脂で構成し、外周部を導電性材料で構成しているので、外部取り出し用配線を別途設ける必要がなく、部品点数を削減することができる。さらに、熱硬化性樹脂に熱処理を加えることによって連結部材の強度を向上させることができるので、接合強度をさらに向上させる効果を付加できる。 In the semiconductor device according to the ninth aspect of the present invention, in particular, since the connecting member is formed of the thermosetting resin at the center and the conductive material at the outer peripheral portion, an external lead-out wiring is separately provided. There is no need, and the number of parts can be reduced. Furthermore, since the strength of the connecting member can be improved by applying heat treatment to the thermosetting resin, an effect of further improving the bonding strength can be added.
本願請求項10記載の発明の半導体装置の製造方法においては、特に、貫通孔の第2及び第3の基板に該当する部位をドライエッチングにより形成し、当該ドライエッチングの際に、貫通孔の内周面に凹凸を形成している。このことによって、貫通孔及び連結部材の凹形状及び凸形状は互いに嵌め合うこととなり、連結部材が貫通孔から抜ける恐れが軽減し、さらに接合強度を向上させることができる。
In the method of manufacturing a semiconductor device according to
図1〜図12は、本願発明の第1の実施形態である半導体装置及びその製造方法を示している。図1〜図12に示すように、本実施形態の半導体装置Aの製造方法は、第1の基板であるセンサ基板1を複数形成したセンサウェハ10の一方の面に第2の基板である貫通孔配線形成基板2を複数形成した第1のパッケージウェハ20を積層し、他方の面に第3の基板であるカバー基板3を複数形成した第2のパッケージウェハ30を積層し、当該積層した複数のセンサ基板1、貫通孔配線形成基板2及びカバー基板3のそれぞれに貫通孔4を形成し、当該貫通孔4内に連結部材5を充填した後に各チップにダイシングするものである。また、本実施形態の半導体装置Aは、電子装置が形成された半導体基板からなる第1の基板であるセンサ基板1と、第1の基板であるセンサ基板1の一方面に積層して配置された第2の基板である貫通孔配線形成基板2と、第1の基板であるセンサ基板1の他方面に積層して配置された第3の基板であるカバー基板3と、センサ基板1、貫通孔配線形成基板2及びカバー基板3を貫通して形成された貫通孔4と、貫通孔4内に設けられたセンサ基板1、貫通孔配線形成基板2及びカバー基板3を連結する連結部材5とを有するものである。
1 to 12 show a semiconductor device and a manufacturing method thereof according to the first embodiment of the present invention. As shown in FIGS. 1 to 12, the manufacturing method of the semiconductor device A of the present embodiment is a through hole that is a second substrate on one surface of a
以下、この実施形態の半導体装置及びその製造方法をより具体的詳細に説明する。本実施形態の半導体装置は、チップサイズパッケージ(Chip Size Package:CSP)を有するセンサとして、ウェハレベルパッケージング技術を利用して形成した加速度センサを例に説明する。図1に示すように、加速度センサは、SOIウェハにセンサ基板1(第1の基板)を複数形成したセンサウェハ10と、シリコンウェハに貫通孔配線形成基板2(第2の基板)を複数形成した第1のパッケージウェハ20と、シリコンウェハにカバー基板3(第3の基板)を複数形成した第2のパッケージウェハ30とをウェハレベルで接合することでウェハレベルパッケージ構造体100を形成してから、センサ基板1のサイズにダイシング工程により分割されて形成されている(図1(c)の加速度センサは図1(a)に示すウェハレベルパッケージ構造体100のうち丸Aで囲んだ部分の断面に相当している)。したがって、貫通孔配線形成基板2とカバー基板3とがセンサ基板1と同じ外形サイズとなり、小型のチップサイズパッケージを実現できるとともに、製造が容易になる。なお、上述の説明から分かるように、第1のパッケージウェハ20は、センサ基板1に対応する領域ごと(つまり、第1のパッケージ用基板部ごと)にセンサ基板1のゲージ抵抗に電気的に接続される貫通孔配線24が形成されている。
Hereinafter, the semiconductor device and the manufacturing method thereof according to this embodiment will be described in more detail. The semiconductor device of the present embodiment will be described by taking an acceleration sensor formed by using a wafer level packaging technique as an example of a sensor having a chip size package (CSP). As shown in FIG. 1, the acceleration sensor has a
上述のセンサ基板1は、シリコン基板からなる支持基板10a上のシリコン酸化膜からなる絶縁層(埋込酸化膜)10b上にn形のシリコン層(活性層)10cを有するSOIウェハを加工することにより形成してあり、貫通孔配線形成基板2は第1のシリコンウェハを加工することにより形成し、カバー基板3は第2のシリコンウェハを加工することにより形成してある。ここで、なお、本実施形態では、SOIウェハにおける支持基板10aの厚さを300μm〜500μm程度、絶縁層10bの厚さを0.3μm〜1.5μm程度、シリコン層10cの厚さを4μm〜10μm程度とし、また、第1のシリコンウェハの厚さを200μm〜300μm程度、第2のシリコンウェハの厚さを100〜300μm程度としてあるが、これらの数値は特に限定するものではない。
The
センサ基板1は、図2に示すように、枠状(本実施形態では、矩形枠状)のフレーム部11を備え、フレーム部11の内側に配置される重り部12が一表面側(図1(c)および図2(b)の上面側)において可撓性を有する4つの短冊状の撓み部13を介してフレーム部11に揺動自在に支持されている。言い換えれば、センサ基板1は、枠状のフレーム部11の内側に配置される重り部12が重り部12から四方へ延長された4つの撓み部13を介してフレーム部11に揺動自在に支持されている。ここで、フレーム部11は、上述のSOIウェハの支持基板10a、絶縁層10b、シリコン層10cそれぞれを利用して形成してある。これに対して、撓み部13は、上述のSOIウェハにおけるシリコン層10cを利用して形成してあり、フレーム部11よりも十分に薄肉となっている。
As shown in FIG. 2, the
重り部12は、上述の4つの撓み部13を介してフレーム部11に支持された直方体状のコア部12aと、センサ基板1の上記一表面側から見てコア部12aの四隅それぞれに連続一体に連結された直方体状の4つの付随部12bとを有している。言い換えれば、重り部12は、フレーム部11の内側面に一端部が連結された各撓み部13の他端部が外側面に連結されたコア部12aと、コア部12aと一体に形成されコア部12aとフレーム部11との間の空間に配置される4つの付随部12bとを有している。つまり、各付随部12bは、センサ基板1の上記一表面側から見て、フレーム部11とコア部12aと互いに直交する方向に延長された2つの撓み部13,13とで囲まれる空間に配置されており、各付随部12bそれぞれとフレーム部11との間にはスリット14が形成され、撓み部13を挟んで隣り合う付随部12b間の間隔が撓み部13の幅寸法よりも長くなっている。
The
ここにおいて、コア部12aは、上述のSOIウェハの支持基板10a、絶縁層10b、シリコン層10cそれぞれを利用して形成し、各付随部12bは、SOIウェハの支持基板10aを利用して形成してある。しかして、センサ基板1の上記一表面側において各付随部12bの表面は、コア部12aの表面を含む平面からセンサ基板1の上記他表面側(図1(c)および図2(b)の下面側)へ離間して位置している。なお、センサ基板1の上述のフレーム部11、重り部12、各撓み部13は、リソグラフィ技術およびエッチング技術を利用して形成すればよい。
Here, the
ところで、図2の(a)及び(b)の右下に示したように、センサ基板1の上記一表面に平行な面内でフレーム部11の一辺に沿った一方向をx軸の正方向、この一辺に直交する辺に沿った一方向をy軸の正方向、センサ基板1の厚み方向の一方向をz軸の正方向と規定すれば、重り部12は、x軸方向に延長されてコア部12aを挟む2つ1組の撓み部13,13と、y軸方向に延長されてコア部12aを挟む2つ1組の撓み部13,13とを介してフレーム部11に支持されていることになる。なお、上述のx軸、y軸、z軸の3軸により規定した直交座標では、センサ基板1において上述のシリコン層10cにより形成された部分の表面における重り部12の中心位置を原点としている。
By the way, as shown in the lower right of FIGS. 2A and 2B, one direction along one side of the
重り部12のコア部12aからx軸の正方向に延長された撓み部13(図2(a)の右側の撓み部13)は、コア部12a近傍に2つ1組のピエゾ抵抗Rx2,Rx4が形成されるとともに、フレーム部11近傍に1つのピエゾ抵抗Rz2が形成されている。一方、重り部12のコア部12aからx軸の負方向に延長された撓み部13(図2(a)の左側の撓み部13)は、コア部12a近傍に2つ1組のピエゾ抵抗Rx1,Rx3が形成されるとともに、フレーム部11近傍に1つのピエゾ抵抗Rz3が形成されている。ここに、コア部12a近傍に形成された4つのピエゾ抵抗Rx1,Rx2,Rx3,Rx4は、x軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部13の長手方向に一致するように形成してあり、図3における左側のブリッジ回路Bxを構成するように配線(センサ基板1に形成されている拡散層配線、金属配線17など)によって接続されている。なお、ピエゾ抵抗Rx1〜Rx4は、x軸方向の加速度がかかったときに撓み部13において応力が集中する応力集中領域に形成されている。
The bent portion 13 (the
また、重り部12のコア部12aからy軸の正方向に延長された撓み部13(図2(a)の上側の撓み部13)はコア部12a近傍に2つ1組のピエゾ抵抗Ry1,Ry3が形成されるとともに、フレーム部11近傍に1つのピエゾ抵抗Rz1が形成されている。一方、重り部12のコア部12aからy軸の負方向に延長された撓み部13(図2(a)の下側の撓み部13)はコア部12a近傍に2つ1組のピエゾ抵抗Ry2,Ry4が形成されるとともに、フレーム部11側の端部に1つのピエゾ抵抗Rz4が形成されている。ここに、コア部12a近傍に形成された4つのピエゾ抵抗Ry1,Ry2,Ry3,Ry4は、y軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部13の長手方向に一致するように形成してあり、図3における中央のブリッジ回路Byを構成するように配線(センサ基板1に形成されている拡散層配線、金属配線17など)によって接続されている。なお、ピエゾ抵抗Ry1〜Ry4は、y軸方向の加速度がかかったときに撓み部13において応力が集中する応力集中領域に形成されている。
Further, the bending portion 13 (the
また、フレーム部11近傍に形成された4つのピエゾ抵抗Rz1,Rz2,Rz3,Rz4は、z軸方向の加速度を検出するために形成されたものであり、図3における右側のブリッジ回路Bzを構成するように配線(センサ基板1に形成されている拡散層配線、金属配線17など)によって接続されている。ただし、2つ1組となる撓み部13,13のうち一方の組の撓み部13,13に形成したピエゾ抵抗Rz1,Rz4は長手方向が撓み部13,13の長手方向と一致するように形成されているのに対して、他方の組の撓み部13,13に形成したピエゾ抵抗Rz2,Rz3は長手方向が撓み部13,13の幅方向(短手方向)と一致するように形成されている。
Further, the four piezoresistors Rz1, Rz2, Rz3, Rz4 formed in the vicinity of the
なお、図1及び図2では、センサ基板1における金属配線17のうち第1の接続用接合金属層19近傍の部位のみを図示してあり、拡散層配線の図示は省略してある。
1 and 2, only the portion in the vicinity of the first connection
図4に示すように、貫通孔配線形成基板2は、センサ基板1側の表面において変位空間形成用凹部21の周部に、各貫通孔配線24それぞれと電気的に接続された複数(本実施形態では、8つ)の第2の接続用接合金属層29が形成されている。貫通孔配線形成基板2は、センサ基板1側の表面の周部には、全周に亘って枠状(矩形枠状)の第2の封止用接合金属層28が形成されており、上述の8つの第2の接続用接合金属層29は、外周形状が細長の長方形状であり、第2の封止用接合金属層28よりも内側に配置されている。ここにおいて、第2の接続用接合金属層29は、長手方向の一端部が貫通孔配線24と接合されており、他端側の部位がセンサ基板1の金属配線17よりも外側でセンサ基板1の第1の接続用接合金属層19と接合されて電気的に接続されるように配置してある。要するに、貫通孔配線形成基板2の周方向において貫通孔配線24と当該貫通孔配線24に対応する第1の接続用接合金属層19との位置をずらしてあり、第2の接続用接合金属層29を、長手方向が第2の封止用接合金属層28の周方向に一致し且つ貫通孔配線24と第1の接続用接合金属層19とに跨る形で配置してある。
As shown in FIG. 4, the through-hole
また、第2の封止用接合金属層28および第2の接続用接合金属層29は、接合用のAu膜と絶縁膜23との間に密着性改善用のTi膜を介在させてある。言い換えれば、第2の封止用接合金属層28および第2の接続用接合金属層29は、絶縁膜23上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されている。要するに、第2の接続用接合金属層29と第2の封止用接合金属層28とは同一の金属材料により形成されているので、第2の接続用接合金属層29と第2の封止用接合金属層28とを同時に形成することができるとともに、第2の接続用接合金属層29と第2の封止用接合金属層28とを略同じ厚さに形成することができる。なお、第2の封止用接合金属層28および第2の接続用接合金属層29は、Ti膜の膜厚を15〜50nm、Au膜の膜厚を500nmに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、各Au膜の材料は、純金に限らず不純物を添加したものでもよい。また、本実施形態では、各Au膜と絶縁膜23との間に密着性改善用の密着層としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。
The second sealing bonding
また、貫通孔配線形成基板2におけるセンサ基板1側とは反対側の表面には、各貫通孔配線24それぞれと電気的に接続された複数の外部接続用電極25が形成されている。なお、各外部接続用電極25の外周形状は矩形状となっている。
A plurality of
カバー基板3は、図5に示すように、センサ基板1との対向面に、重り部12の変位
空間を形成する所定深さ(例えば、5μm〜10μm程度)の凹部31を形成してある。
ここにおいて、凹部31は、リソグラフィ技術およびエッチング技術を利用して形成して
ある。なお、本実施形態では、カバー基板3におけるセンサ基板1との対向面に、重り部
12の変位空間を形成する凹部31を形成してある(つまり、第2のパッケージ用基板部
ごとに凹部31を形成してある)が、重り部12のコア部12aおよび各付随部12bの
うち支持基板10aを利用して形成されている部分の厚さを、フレーム部11において支
持基板10aを利用して形成されている部分の厚さに比べて、センサ基板1の厚み方向へ
の重り部12の許容変位量分だけ薄くするようにすれば、カバー基板3に凹部31を形成
しなくても、センサ基板1の上記他表面側には上記他表面に交差する方向への重り部12
の変位を可能とする隙間が重り部12とカバー基板3との間に形成される。
As shown in FIG. 5, the
Here, the
A gap that allows this displacement is formed between the
図1に示すように、加速度センサ本体であるセンサ基板1と、センサ基板1のゲージ抵抗に電気的に接続される貫通孔配線24を有しセンサ基板1の一表面側に封着された貫通孔配線形成基板2と、センサ基板1の他表面側に封着されたカバー基板3とを備えている。ここにおいて、センサ基板1および貫通孔配線形成基板2およびカバー基板3の外周形状は矩形状であり、貫通孔配線形成基板2およびカバー基板3はセンサ基板1と同じ外形寸法に形成されている。
As shown in FIG. 1, a
ここで、図2、図4及び図5に示すように、センサ基板1、貫通孔配線形成基板2及びカバー基板3に貫通して形成された貫通孔4と、貫通孔4内に設けられたセンサ基板1、貫通孔配線形成基板2及びカバー基板3を連結する連結部材5とを有するものであって、この貫通孔4及び連結部材5は、各基板の各角部付近に形成されている。図2、図4及び図5で示した例においては、貫通孔4の断面形状は、円形状であるが、これに限定されるものではなく、楕円形状や多角形などであってもよい。
Here, as shown in FIGS. 2, 4, and 5, the
図6(b)は、貫通孔4及び連結部材5の図6(a)におけるD−D断面を示したものである。貫通孔4は、センサ基板1、貫通孔配線形成基板2及びカバー基板3が互いに接合されている電子部品及び配線などがない角部付近に4箇所設けられている。この貫通孔4内には導電性材料(銅やニッケルなど)を用いて隙間無く充填した連結部材5を介在させている。さらに、貫通孔配線形成基板2またはカバー基板3のセンサ基板1と対向する面と逆側の表面には、連結部材5の端部と接続される電極パッド50が備えられている。また、センサ基板1、貫通孔配線形成基板2及びカバー基板3に貫通して形成された貫通孔4に介在する連結部材5に、第1の接続用接合金属層19(図6(b)において図示せず)または第2の接続用接合金属層29(図6(b)において図示せず)を接続することによって、センサ基板1のゲージ抵抗に電気的に接続される。このことによって、新たな部品を追加することなく、貫通孔配線形成基板2及びカバー基板3の両面側へ電気信号を取り出すことができる。また、貫通孔4と連結部材5との間には絶縁膜6を形成することによって、絶縁性を保持することができる。
FIG. 6B shows a DD cross section of FIG. 6A of the through
したがって、センサ基板1、貫通孔配線形成基板2及びカバー基板3を貫通して形成された貫通孔4と、貫通孔4内に設けられたセンサ基板1、貫通孔配線形成基板2及びカバー基板3を連結する連結部材5とを有することによって、連結部材5が各基板間の接合を補助する効果を奏することで、各基板間の接合強度を向上させることができる。このことによって、半導体装置Aの歩留まりを改善させ、信頼性を向上させることができる。さらに、連結部材5を導電性材料で構成し、当該連結部材5をセンサ基板1からの電気信号を外部に導く配線として用いているので、外部取り出し用配線を別途設ける必要がなく、部品点数を削減することができる。
Accordingly, the through
次に、本実施形態で示した半導体装置の製造方法について図7に基づいて説明する。ここで示す例では、連結部材5に導電性部材(銅やニッケルなど)を用いたものである。図7(a)に示すように、例えば、陽極接合、拡散接合、ダイボンド材などによる接着などによって、センサ基板1の一方面に貫通孔配線形成基板2を積層して配置し、センサ基板1の他方面にカバー基板3を積層して配置されてウェハレベルで各基板が接合される。このウェハレベルで接合されているセンサ基板1のサイズの各チップサイズパッケージの角部付近の4箇所に、例えば、エッチング加工やレーザー加工などにより、図7(b)に示すように、積層されたセンサ基板1、貫通孔配線形成基板2及びカバー基板3の表裏面を貫通する貫通孔4を形成する。貫通孔4の径は、直径10μm程度である。さらに、図7(c)に示すように、貫通孔配線形成基板2またはカバー基板3のいずれか一方(ここではカバー基板3)のセンサ基板1と対向する側とは逆側の表面上に、厚さ10μm程度の銅やニッケルなどの金属膜500を形成する。図7(d)に示すように、この金属膜500を基端とする電解メッキ法などにより、銅やニッケルを貫通孔4の内部に隙間無く充填していく。金属膜500を形成した面とは逆の表面上に高さ10μm、直径30μm程度の連結部材5の突起部501が形成されるように充填する。この突起部501は、CMP(Chemical Mechanical Polishing)や研磨、エッチングなどを用いて除去される。このことによって、図7(e)に示すように、連結部材5は貫通孔配線形成基板2及びカバー基板3の表面から連結部材5が突出することなく形成することができる。そして、貫通孔4内に連結部材5が形成された後に、センサ基板1のサイズにダイシング工程により分割されて加速度センサが形成される。
Next, a method for manufacturing the semiconductor device shown in this embodiment will be described with reference to FIG. In the example shown here, a conductive member (such as copper or nickel) is used for the connecting
したがって、センサ基板1を複数形成したセンサウェハ10の一方の面に貫通孔配線形成基板2を複数形成した第1のパッケージウェハ20を積層し、他方の面にカバー基板3を複数形成した第2のパッケージウェハ30を積層し、当該積層した複数のセンサ基板1、貫通孔配線形成基板2及びカバー基板3のそれぞれに貫通孔4を形成し、当該貫通孔4内に連結部材5を充填した後に各チップにダイシングする。このことによって、積層した基板に連結部材5を介在させることができるので、各チップにダイシングする工程において、各基板間の接合強度を向上させることが可能である。これにより、半導体装置Aの歩留りを改善させ、信頼性を向上させることができる。
Therefore, the second package is formed by laminating the
図8は、本実施形態の変形例を示している。図8に示すように、貫通孔配線形成基板2とカバー基板3の貫通孔4は、センサ基板1に対向する側とは逆側の端部では、貫通孔4の他の部分より径を大きくしてなした拡径孔部41が形成されている。この拡径孔部41と対応する位置に、連結部材5は、他の部分より径を大きくしてなした拡径部51が設けられている。この拡径部51は、図8(a)に示すように、拡径孔部41の内径より小さく形成しても、図8(b)に示すように、拡径孔部41の空間を埋めるように形成してもよい。拡径部51の形状を拡径孔部41の空間を埋めるように形成した場合は、拡径孔部41の内径より小さく形成した場合よりも、拡径部51が拡径孔部41の底部に当接する面積が大きくなる。このことによって、連結部材5が貫通孔4内で移動することがさらに困難となり、さらに、連結部材5が貫通孔4から抜ける恐れが軽減させることができる。
FIG. 8 shows a modification of the present embodiment. As shown in FIG. 8, the through-hole
したがって、貫通孔配線形成基板2とカバー基板3の端部に拡径孔部41が形成されると共に、連結部材5は、前記拡径孔部41に対応する位置に拡径部51が設けられているので、拡径孔部41は、貫通孔配線形成基板2とカバー基板3の貫通孔4の他の部分の断面積よりも大きいこととなる。これにより、拡径部51が拡径孔部41の底部に当接することによって、連結部材5が貫通孔4内で移動することが困難となり、連結部材5が貫通孔4から抜ける恐れが軽減されて、さらに接合強度を向上させることができる。
Therefore, the
図9は、本実施形態の変形例を示している。図9に示すように、貫通孔配線形成基板2とカバー基板3の拡径孔部41は、内径が第1の基板へ近づくにつれて小さくなるように内周面が段形状に形成されている。また、連結部材5の拡径部51は、先端へ近づくにつれて外径が大きくなるように拡径孔部41の段形状に対応した段形状が形成されている。ここで、拡径孔部41と拡径部51との対応関係は、段形状を形成している拡径部51の各段の外径は、拡径孔部41の前記各段と同じ位置に相当する各段の内径と同じになるように形成されている。すなわち、拡径部51は、拡径孔部41の空間を埋めるように形成されていることとなる。
FIG. 9 shows a modification of the present embodiment. As shown in FIG. 9, the inner peripheral surface of the through-hole
したがって、拡径孔部41は、内周面が段形状に形成されると共に、拡径部51は、前記段形状に対応した位置に段形状を形成されているので、拡径部51の各段が拡径孔部41の各段の底部に当接する。このことによって、連結部材5は、貫通孔4内で移動することがさらに困難となり、連結部材5が貫通孔4から抜ける恐れが軽減されて、さらに接合強度を向上させることができる。
Therefore, the inner diameter surface of the enlarged
図10は、本実施形態の変形例を示している。図10に示すように、貫通孔配線形成基板2とカバー基板3の拡径孔部41は、内径がセンサ基板1へ近づくにつれて小さくなるように内周面を傾斜して形成されている。すなわち、拡径孔部41の断面形状が円形状の場合には、拡径孔部41は円錐形状となる。また、連結部材5は、先端へ近づくにつれて外径が大きくなるように、拡径孔部41の傾斜した形状に対応した形状の拡径部51が設けられている。すなわち、拡径孔部41の空間を埋めるように、拡径部51が形成されている。例えば、拡径孔部41が円錐形状をした空間を形成している場合には、拡径部51も同様に円錐形状をなすこととなる。
FIG. 10 shows a modification of the present embodiment. As shown in FIG. 10, the through-hole
したがって、貫通孔配線形成基板2とカバー基板3の拡径孔部41は、内径がセンサ基板1へ近づくにつれて小さくなるように内周面を傾斜して形成されているので、拡径部51は、貫通孔配線形成基板2とカバー基板3板の貫通孔41のセンサ基板1に対向する側の面の開口面積よりも大きいこととなる。これにより、連結部材5が貫通孔4から抜ける恐れが軽減されて、さらに接合強度を向上させることができる。
Therefore, since the through-hole
図11は、本実施形態の変形例を示している。図11に示すように、貫通孔配線形成基板2とカバー基板3の貫通孔4は、内周面に凹形状と凸形状の両方またはいずれか一方が形成されている凹凸孔部42を有する。また、連結部材5は、貫通孔配線形成基板2とカバー基板3の貫通孔4の内周面に形成されている凹凸孔部42に対応する位置に凹形状または凸形状が形成されている凹凸部52を有する。すなわち、貫通孔4の内周面の凹凸孔部42に凹形状が形成されている位置に対応する連結部材5の凹凸部52には、凸形状が形成されている。また、貫通孔4の内周面の凹凸孔部42に凸形状が形成されている位置に対応する連結部材5の凹凸部52には、凹形状が形成されている。貫通孔4の凹凸孔部42の凹形状または凸形状と、連結部材5の凹凸部52の凸形状または凹形状が互いに嵌め合うことができるように、それぞれの凸形状と凹形状は決定されている。なお、凸形状及び凹形状は、貫通孔4の貫通孔配線形成基板2及びカバー基板3に該当する部位の全長にわたって形成されてもよく、また一部に形成されてもよい。
FIG. 11 shows a modification of the present embodiment. As shown in FIG. 11, the through-hole
したがって、貫通孔配線形成基板2とカバー基板3に設けた貫通孔4の内周面に凹形状及び凸形状の少なくとも一方を形成すると共に、連結部材5の外周面に貫通孔4の内周面に設けた凹形状または凸形状に対応する凸形状または凹形状を設けているので、凹形状及び凸形状は互いに嵌め合うこととなる。これにより、連結部材5は、貫通孔4内での移動が困難となり、さらに接合強度を向上させることができる。
Accordingly, at least one of a concave shape and a convex shape is formed on the inner peripheral surface of the through
次に、本変形例で示した半導体装置の製造方法について説明する。図12(a)に示すように、例えば、陽極接合、拡散接合、ダイボンド材などによる接着などによって、センサ基板1の一方面に貫通孔配線形成基板2を積層して配置し、センサ基板1の他方面にカバー基板3を積層して配置されてウェハレベルで各基板が接合される。このウェハレベルで接合されているセンサ基板1のサイズの各チップサイズパッケージの角部付近の4箇所に、ドライエッチング加工により、図12(b)に示すように、積層されたセンサ基板1、貫通孔配線形成基板2及びカバー基板3の表裏面を貫通する貫通孔4を形成する。なお、貫通孔4の径は、直径10μm程度である。ここで、ドライエッチング加工時のエッチングステップとデポジションステップの時間及びサイクル数を調整することによって、図12(b)に示すように、貫通孔4の貫通孔配線形成基板2及びカバー基板3に該当する部位の内側面にスキャロップ構造と呼ばれる凹凸形状である凹凸孔部42を形成することができる。
Next, a method for manufacturing the semiconductor device shown in this modification will be described. As shown in FIG. 12A, the through-hole
さらに、図12(c)に示すように、貫通孔配線形成基板2またはカバー基板3のいずれか一方のセンサ基板1と対向する側とは逆側の表面上に、厚さ10μm程度の銅やニッケルなどの金属膜500を形成する。図12(d)に示すように、この金属膜500を基端とする電解メッキ法などにより、銅やニッケルを貫通孔4の内部に隙間無く充填していく。金属膜500を形成した面とは逆の表面上に高さ10μm、直径30μm程度の連結部材5の突起部501が形成されるように充填する。このことによって、凹凸孔部42の空間に金属膜500が充填されて、連結部材5の凹凸部52が形成される。また、突起部501は、CMP(Chemical Mechanical Polishing)や研磨、エッチングなどを用いて除去される。このことによって、図12(e)に示すように、連結部材5は貫通孔配線形成基板2及びカバー基板3の表面から連結部材5が突出することなく、形成することができる。そして、貫通孔4内に連結部材5が形成された後に、センサ基板1のサイズにダイシング工程により分割されて加速度センサが形成される。
Further, as shown in FIG. 12C, copper having a thickness of about 10 μm is formed on the surface of the through hole
したがって、貫通孔4の貫通孔配線形成基板2及びカバー基板3に該当する部位をドライエッチングにより形成し、当該ドライエッチングの際に、貫通孔4の内周面に凹凸孔部42を形成している。このことによって、貫通孔4の凹凸孔部42に対応する位置に連結部材5の凹凸部52が形成される。よって、貫通孔4の凹凸孔部42及び連結部材5の凹凸部52は互いに嵌め合うこととなり、連結部材5が貫通孔4から抜ける恐れが軽減し、さらに接合強度を向上させることができる。
Therefore, portions corresponding to the through-hole
次に、本願発明の第2の実施形態である半導体装置を説明する。ここでは、上記第1の実施形態と相違する事項についてのみ説明し、その他の事項(構成、作用効果等)については、上記第1の実施形態と同様であるのでその説明を省略する。 Next, a semiconductor device according to a second embodiment of the present invention will be described. Here, only matters different from those in the first embodiment will be described, and other matters (configuration, operational effects, and the like) are the same as those in the first embodiment, and thus description thereof will be omitted.
センサ基板1、貫通孔配線形成基板2及びカバー基板3を貫通する貫通孔4内に形成される連結部材5は、熱硬化性樹脂で構成されている。ここで、貫通孔4及び連結部材5の形状については、上記本願発明の第1の実施形態で示した形状とすることができる。上記本願発明の第1の実施形態で示した製造方法の貫通孔4を形成する工程と同様の工程を行い、その後に、熱硬化性樹脂を充填して硬化させることによって、連結部材5を形成することができる。熱硬化性樹脂としては、不飽和ポリエステル樹脂(UP)、ビニルエステル樹脂(VE)やフェノール樹脂(PF)等を用いることができる。
The connecting
したがって、連結部材5を熱硬化性樹脂で構成しているので、連結部材5に熱処理を加えることで、連結部材5の硬度を高めることができるので、さらに基板間の接合強度を向上させる効果を付加できる。
Therefore, since the connecting
図13は、本願発明の第3の実施形態である半導体装置を示している。ここでは、上記第1の実施形態と相違する事項についてのみ説明し、その他の事項(構成、作用効果等)については、上記第1及び第2の実施形態と同様であるのでその説明を省略する。 FIG. 13 shows a semiconductor device according to the third embodiment of the present invention. Here, only matters different from those in the first embodiment will be described, and other matters (configuration, operational effects, etc.) are the same as those in the first and second embodiments, and thus the description thereof is omitted. .
図13に示すように、センサ基板1、貫通孔配線形成基板2及びカバー基板3を貫通する貫通孔4内に形成される連結部材5は、中心部53を熱硬化性樹脂で構成し、外周部54を導電性材料で構成されている。ここで貫通孔4及び連結部材5の形状については、上記本願発明の第1の実施形態で示した形状とすることができる。また、センサ基板1、貫通孔配線形成基板2及びカバー基板3に貫通して形成された連結部材5の外周部54に、第1の接続用接合金属層19(図13において図示せず)または第2の接続用接合金属層29(図13において図示せず)を接続することによって、センサ基板1のゲージ抵抗に電気的に接続される。このことによって、新たな部品を追加することなく、貫通孔配線形成基板2及びカバー基板3の両面側へ電気信号を取り出すことができる。
As shown in FIG. 13, the connecting
なお、中心部53と外周部54との断面積比率を変更することによって、必要とされる連結部材5の有する硬度を調整することができる。
The required hardness of the connecting
したがって、連結部材5は、中心部53を熱硬化性樹脂で構成し、外周部54を導電性材料で構成されているので、外周部54を外部取り出し用配線として用いることができる。このことによって、外部取り出し用配線を別途設ける必要がなく、部品点数を削減することができる。さらに、熱硬化性樹脂に熱処理を加えることによって連結部材5の硬度を向上させることができるので、各基板間の接合強度をさらに向上させる効果を付加できる。
Therefore, since the
1 センサ基板(第1の基板)
10 センサウェハ
2 貫通孔配線形成基板(第2の基板)
20 第1のパッケージウェハ
3 カバー基板(第3の基板)
30 第2のパッケージウェハ
4 貫通孔
41 拡径孔部
42 凹凸孔部
5 連結部材
50 電極パッド
51 拡径部
52 凹凸部
53 中心部
54 外周部
6 絶縁膜
100 ウェハレベルパッケージ構造体
1 Sensor board (first board)
10
20
DESCRIPTION OF
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006347653A JP2008155326A (en) | 2006-12-25 | 2006-12-25 | Semiconductor device and manufacturing method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006347653A JP2008155326A (en) | 2006-12-25 | 2006-12-25 | Semiconductor device and manufacturing method therefor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008155326A true JP2008155326A (en) | 2008-07-10 |
Family
ID=39656808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006347653A Pending JP2008155326A (en) | 2006-12-25 | 2006-12-25 | Semiconductor device and manufacturing method therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008155326A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009006453A (en) * | 2007-06-29 | 2009-01-15 | Fujitsu Ltd | Micro-structure manufacturing method and micro-structure |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5834917A (en) * | 1981-08-27 | 1983-03-01 | Toshiba Corp | Manufacture of semiconductor device |
JPH05223842A (en) * | 1992-02-17 | 1993-09-03 | Hitachi Ltd | Acceleration sensor |
WO1999013343A1 (en) * | 1997-09-10 | 1999-03-18 | Matsushita Electric Industrial Co., Ltd. | Acceleration sensor and method of producing the same |
JP3098992B2 (en) * | 1998-06-26 | 2000-10-16 | 日本特殊陶業株式会社 | Ceramic multilayer wiring board for flip chip |
JP2000353776A (en) * | 1999-01-04 | 2000-12-19 | Ibiden Co Ltd | Conductive connecting pin and package substrate |
JP2001336934A (en) * | 2000-05-25 | 2001-12-07 | Murata Mfg Co Ltd | Sensor element and its manufacturing method |
JP2005129888A (en) * | 2003-10-03 | 2005-05-19 | Matsushita Electric Works Ltd | Sensor device and sensor system, and manufacturing method therefor |
JP2005197266A (en) * | 2002-11-27 | 2005-07-21 | Samsung Electro Mech Co Ltd | Mems device employing soi wafer, its fabrication process and grounding method |
JP2006102876A (en) * | 2004-10-05 | 2006-04-20 | Ibiden Co Ltd | Wafer sealing member |
JP2006275660A (en) * | 2005-03-28 | 2006-10-12 | Matsushita Electric Works Ltd | Semiconductor sensor and its manufacturing method |
JP2006339369A (en) * | 2005-06-01 | 2006-12-14 | Mitsubishi Electric Corp | Manufacturing method of wafer level airtight package, and airtight package |
US20060283272A1 (en) * | 2003-08-29 | 2006-12-21 | Commissariat I Energie Atomique | Micro-mechanical device comprising suspended element which is connected to a support by means of a pier and production method thereof |
JP2008020433A (en) * | 2006-06-13 | 2008-01-31 | Denso Corp | Mechanical mass sensor |
JP2009534819A (en) * | 2006-04-19 | 2009-09-24 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | Microfabricated device with through-wafer connection and corresponding manufacturing method |
-
2006
- 2006-12-25 JP JP2006347653A patent/JP2008155326A/en active Pending
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5834917A (en) * | 1981-08-27 | 1983-03-01 | Toshiba Corp | Manufacture of semiconductor device |
JPH05223842A (en) * | 1992-02-17 | 1993-09-03 | Hitachi Ltd | Acceleration sensor |
WO1999013343A1 (en) * | 1997-09-10 | 1999-03-18 | Matsushita Electric Industrial Co., Ltd. | Acceleration sensor and method of producing the same |
JP3098992B2 (en) * | 1998-06-26 | 2000-10-16 | 日本特殊陶業株式会社 | Ceramic multilayer wiring board for flip chip |
JP2000353776A (en) * | 1999-01-04 | 2000-12-19 | Ibiden Co Ltd | Conductive connecting pin and package substrate |
JP2001336934A (en) * | 2000-05-25 | 2001-12-07 | Murata Mfg Co Ltd | Sensor element and its manufacturing method |
JP2005197266A (en) * | 2002-11-27 | 2005-07-21 | Samsung Electro Mech Co Ltd | Mems device employing soi wafer, its fabrication process and grounding method |
US20060283272A1 (en) * | 2003-08-29 | 2006-12-21 | Commissariat I Energie Atomique | Micro-mechanical device comprising suspended element which is connected to a support by means of a pier and production method thereof |
JP2005129888A (en) * | 2003-10-03 | 2005-05-19 | Matsushita Electric Works Ltd | Sensor device and sensor system, and manufacturing method therefor |
JP2006102876A (en) * | 2004-10-05 | 2006-04-20 | Ibiden Co Ltd | Wafer sealing member |
JP2006275660A (en) * | 2005-03-28 | 2006-10-12 | Matsushita Electric Works Ltd | Semiconductor sensor and its manufacturing method |
JP2006339369A (en) * | 2005-06-01 | 2006-12-14 | Mitsubishi Electric Corp | Manufacturing method of wafer level airtight package, and airtight package |
JP2009534819A (en) * | 2006-04-19 | 2009-09-24 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | Microfabricated device with through-wafer connection and corresponding manufacturing method |
JP2008020433A (en) * | 2006-06-13 | 2008-01-31 | Denso Corp | Mechanical mass sensor |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009006453A (en) * | 2007-06-29 | 2009-01-15 | Fujitsu Ltd | Micro-structure manufacturing method and micro-structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8776602B2 (en) | Acceleration sensor, semiconductor device and method of manufacturing semiconductor device | |
JP4925275B2 (en) | Semiconductor device | |
JP3938204B1 (en) | Wafer level package structure and sensor element | |
JP3938199B1 (en) | Wafer level package structure and sensor device | |
JP3938205B1 (en) | Sensor element | |
WO2016021397A1 (en) | Through-electrode substrate, method for manufacturing same, and semiconductor device in which through-electrode substrate is used | |
JP2008155326A (en) | Semiconductor device and manufacturing method therefor | |
JP2008241482A (en) | Sensor device | |
JP2010129609A (en) | Interposer | |
JP4839826B2 (en) | Sensor module | |
JP2010107240A (en) | Monoaxial acceleration sensor and triaxial acceleration sensor using the same | |
JP5112659B2 (en) | Acceleration sensor, sensor chip and manufacturing method thereof | |
JP3938195B1 (en) | Manufacturing method of wafer level package structure | |
JP2011089822A (en) | Stopper formation method and method of manufacturing dynamic quantity sensor | |
JP5069410B2 (en) | Sensor element | |
JP4665733B2 (en) | Sensor element | |
JP4807272B2 (en) | Method for forming through-hole wiring on semiconductor wafer | |
JP4000168B2 (en) | Sensor device | |
JP3938203B1 (en) | Sensor element and wafer level package structure | |
JP2007173637A (en) | Sensor module | |
JP2010177280A (en) | Method of manufacturing semiconductor sensor, and semiconductor sensor | |
JP2008157825A (en) | Sensor device | |
JP4816065B2 (en) | Manufacturing method of sensor module | |
JP2008047609A (en) | Method for manufacturing sensor chip | |
JP3938196B1 (en) | Sensor module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20090825 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20120111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A521 | Written amendment |
Effective date: 20120418 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
RD01 | Notification of change of attorney |
Effective date: 20121213 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121228 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130702 |