[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2008034762A - 回路装置 - Google Patents

回路装置 Download PDF

Info

Publication number
JP2008034762A
JP2008034762A JP2006209291A JP2006209291A JP2008034762A JP 2008034762 A JP2008034762 A JP 2008034762A JP 2006209291 A JP2006209291 A JP 2006209291A JP 2006209291 A JP2006209291 A JP 2006209291A JP 2008034762 A JP2008034762 A JP 2008034762A
Authority
JP
Japan
Prior art keywords
substrate
wiring layer
semiconductor
circuit
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006209291A
Other languages
English (en)
Inventor
Yasuhiro Obara
泰浩 小原
Ryosuke Usui
良輔 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2006209291A priority Critical patent/JP2008034762A/ja
Publication of JP2008034762A publication Critical patent/JP2008034762A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】マルチチップモジュール構造の回路装置を低背化する。
【解決手段】半導体装置１０は、第１の基板２０、第１の半導体素子３０、第１の封止樹脂４０ならびに第２の半導体素子１１０および受動素子１２０がパッケージ化された半導体パッケージ１００を備える。半導体パッケージ１００の上面、側面および第１の半導体素子３０の上面に沿ってフレキシブル基板２００が設けられている。配線層２２０ａと電極パッド１０５とがはんだボール１０６を介してはんだ接合さている。配線層２２０ｂは、ビア２２２により配線層２２０ａと電気的に接続している。配線層２２０ｂに設けられた電極パッド２２４と、電極パッド２６ｂとが金線などのワイヤ２２７により電気的に接続されている。
【選択図】図１

Description

本発明は、回路装置に関する。より具体的には、本発明は、回路素子を複数搭載する回路装置に関する。
携帯電話、ＰＤＡ、ＤＶＣ、ＤＳＣといったポータブルエレクトロニクス機器の高機能化が加速するなか、こうした製品が市場で受け入れられるためには小型・軽量化が必須となっており、その実現のために高集積のシステムＬＳＩが求められている。一方、これらのエレクトロニクス機器に対しては、より使い易く便利なものが求められており、機器に使用されるＬＳＩに対し、高機能化、高性能化が要求されている。このため、ＬＳＩチップの高集積化にともないそのＩ／Ｏ数が増大する一方でパッケージ自体の小型化要求も強く、これらを両立させるために、半導体部品の高密度な基板実装に適合した半導体パッケージの開発が強く求められている。こうした要求に対応するため、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）と呼ばれるパッケージ技術が種々開発されている。
たとえば、特許文献１は、基板の上に搭載された半導体チップの上に、別の半導体チップがパッケージ化された半導体パッケージがさらに搭載されたマルチチップモジュール構造の回路装置が開示されている（特許文献１の図２参照）。
特開２００５−２０９８８２号公報
特許文献１の回路装置では、半導体パッケージに設けられた電極と基板に設けられた電極との接続がワイヤによってなされているため、ワイヤの折り返しに必要な厚さ分が回路装置の厚さを厚くせざるを得ない。このため、回路装置の低背化または小型化に制約が生じていた。
本発明はこうした課題に鑑みてなされたものであり、その目的は、マルチチップモジュール構造を有する回路装置の低背化が可能な技術の提供にある。
本発明のある態様は、回路装置である。当該回路装置は、第１の基板と、第１の基板に実装された第１の回路素子と、第２の基板と、第２の基板に実装された第２の回路素子を含み、第１の回路素子の上に第２の基板を上に向けて搭載された回路パッケージと、第２の基板に設けられた電極と電気的に接続され、回路パッケージの上面および側面に沿って設けられた配線と、を備え、第２の基板に設けられた電極と第１の基板の上に設けられた電極との電気的な接続が、配線を経由していることを特徴とする。上記態様において、配線がフレキシブル基板の一部であってもよく、配線がリードフレームであってもよい。
本発明の他の態様は、回路装置である。当該回路装置は、第１の基板と、第１の基板に実装された第１の回路素子と、第２の基板と、第２の基板に実装された第２の回路素子を含み、第１の回路素子の上に第２の基板を上に向けて搭載された回路パッケージと、第２の基板の側面において、第２の基板を構成する配線層と電気的に接続し、回路パッケージの側面に沿って設けられた配線と、を備え、第２の基板に設けられた電極と第１の基板の上に設けられた電極との電気的な接続が、配線を経由していることを特徴とする。
上記のいずれの態様においても、ワイヤボンディングの位置が回路パッケージ表面より低い位置にあるので、回路パッケージの上方にワイヤを折り返すためのスペースを確保する必要が無くなる。これにより、回路装置の低背化または薄型化が可能になる。
本発明のさらに他の態様は、回路装置である。当該回路装置は、第１の基板と、第１の基板に実装された第１の回路素子と、第２の基板と、第２の基板に実装された第２の回路素子を含み、第１の回路素子の上に第２の基板を上に向けて搭載された回路パッケージと、第２の基板の側面において、第２の基板を構成する配線層と電気的に接続され、かつ、回路パッケージの側面に沿って設けられ、第１の基板の上に設けられた電極と直に接続された配線と、を備えることを特徴とする。
上記の態様においては、ワイヤボンディングを用いることなく、回路パッケージと第１の基板との電気的な接続することができるので、回路パッケージの上方にワイヤを折り返すためのスペースを確保する必要がなくなる。これにより、回路装置の低背化または薄型化が可能になる。また、回路素子における全体的なワイヤボンディング長を短くすることができるので、回路装置の電気特性の改善、信頼性の向上を図ることができる。
本発明によれば、マルチチップモジュール構造の回路装置を低背化することができる。
以下、本発明の実施の形態を図面に基づいて説明する。
（実施の形態１）
図１は、実施の形態１に係る半導体装置１０の構造を示す断面図である。半導体装置１０は、複数の半導体素子が積層されてパッケージ化された構造のマルチチップモジュールの一種である。具体的には、半導体装置１０は、第１の基板２０、第１の半導体素子３０、第１の封止樹脂４０ならびに第２の半導体素子１１０および受動素子１２０がパッケージ化された半導体パッケージ１００を備える。
第１の基板２０は、配線層２１ａおよび配線層２１ｂが層間絶縁膜２２を介して積層された二層配線構造を有する。
配線層２１ａと配線層２１ｂとは、層間絶縁膜２２を貫通する孔の側壁に設けられた導体金属２３を介して電気的に接続されている。
第１の基板２０の下面側には、配線層２１ａの所定箇所に複数の電極パッド２４がアレイ状に設けられている。各電極パッド２４にはんだボール２７が接合されている。第１の基板２０の下面のうち、電極パッド２４の隙間部分に耐熱性のソルダーレジスト２５ａが設けられている。ソルダーレジスト２５ａによって、配線や電極パッドが損傷を受けないように保護される。
一方、第１の基板２０の上面側には、配線層２１ｂの所定箇所に複数の電極パッド２６ａおよび電極パッド２６ｂが設けられている。電極パッド２６ａおよび電極パッド２６ｂは、それぞれ後述する第１の半導体素子３０および半導体パッケージ１００とのワイヤボンディングに利用される。第１の基板２０の上面のうち、電極パッド２６ａ，２６ｂの隙間部分に耐熱性のソルダーレジスト２５ｂが設けられている。ソルダーレジスト２５ｂによって、配線や電極パッドが損傷を受けないように保護される。
第１の半導体素子３０は、ＩＣ（集積回路）、ＬＳＩ（大規模集積回路）などの能動素子である。第１の半導体素子３０は、接着層１３１を介して、第１の基板２０の上面に実装されている。第１の半導体素子３０の上面の周縁部には、電極パッド３１が設けられており、電極パッド３１と電極パッド２６ａとが金線などのワイヤ３３により電気的に接続されている。
第１の半導体素子３０の上に積層された半導体パッケージ１００の構造について、図２を用いて説明する。なお、図２では、半導体パッケージ１００の上下方向が図１と逆になっている。図２に示すように、半導体パッケージ１００は、第２の基板１０２の上に第２の半導体素子１１０および受動素子１２０が第２の封止樹脂１３０により予めパッケージ化された構造を有する。
第２の基板１０２は、支持基板を有しないため薄型であり、かつ半導体素子等を高密度実装することができる。このような構造は、出願人が開発したＩＳＢ（登録商標）として実現されており、その詳細は、特開２００２−１１０７１７号公報などに詳述されている。ただし、第２の基板１０２は、配線層１０３と絶縁層として機能するソルダーレジスト１１６からなる単層構造となっている。第２の基板１０２を単層構造とすることにより、薄型化および放熱性の向上を図ることができる。
配線層１０３の所定位置に電極パッド１０８が設けられている。第２の基板１０２の上面に接着層を介して第２の半導体素子１１０が実装されている。第２の半導体素子１１０は、ＩＣ（集積回路）、ＬＳＩ（大規模集積回路）などの能動素子である。第２の半導体素子１１０の上面に設けられた電極パッド１１２と電極パッド１０８とが金線などのワイヤ１１４により電気的に接続されている。
また、第２の基板１０２の上面に、はんだや導電性ペースト１２２を介して受動素子１２０が実装されている。ここで、受動素子１２０とは、抵抗、コンデンサ、コイルなどである。
第２の基板１０２の上面に設けられた第２の半導体素子１１０および受動素子１２０は、第２の封止樹脂１３０によって封止されている。
第２の基板１０２の下面側は、配線層１０３と耐熱性のソルダーレジスト１１６によって構成され、ソルダーレジスト１１６の所定箇所に複数の電極パッド１０５が配置される開口部が設けられている。
図１に戻り、図２に示した半導体パッケージ１００の上面を下に向けた状態で、第１の半導体素子３０の上に接着層３４を介して半導体パッケージ１００が搭載されている。
半導体パッケージ１００の上面、側面および第１の半導体素子３０の上面に沿ってフレキシブル基板２００が設けられている。
フレキシブル基板２００は、ポリイミドからなる絶縁層２１０を介して配線層２２０ａおよび配線層２２０ｂを備えた二層構造を有する。配線層２２０ａおよび配線層２２０ｂとは、絶縁層２１０を貫通するスルーホールに沿って設けられたビア２２２によって電気的に接続されている。フレキシブル基板２００と半導体パッケージ１００との隙間には、アンダーフィル１０７が充填されている。アンダーフィル１０７により、ボール１０６と配線層２２０ａとの接合部分が保護される。
配線層２２０ａは、半導体パッケージ１００のはんだボール１０６と対応する位置に設けられており、配線層２２０ａと電極パッド１０５とがはんだボール１０６を介してはんだ接合さている。また、第１の半導体素子３０の上面に位置する配線層２２０ｂには、電極パッド２２４が設けられており、電極パッド２２４と電極パッド２６ｂとが金線などのワイヤ２２７により電気的に接続されている。
なお、配線層２２０ａと電極パッド１０５との接合方法は上記態様に限られない。たとえば、アンダーフィル１０７およびはんだボール１０６に代えて、異方性導電性フィルムを用いることにより、配線層２２０ａと電極パッド１０５とを電気的に接合してもよい。
また、絶縁層２１０の材料として、アルミナをフィラーとして含有するエポキシ樹脂を用いることにより、第２の半導体素子１１０等で発生する熱を効率良く伝導させ、半導体装置１０の放熱性を向上させることができる。
第１の基板２０の上に搭載された第１の半導体素子３０および半導体パッケージ１００は第１の封止樹脂４０により封止され、パッケージ化されている。
このように、半導体パッケージ１００と第１の基板２０の上の電極パッド２６ｂとの電気的な接続の一部を、半導体パッケージ１００の上面、側面および第１の半導体素子３０の上面に沿って設けられたフレキシブル基板２００を用いて実現することにより、半導体パッケージ１００の上方にワイヤボンディング用の空間を確保する必要がなくなるため、半導体装置１０をより低背化することができ、ひいては携帯機器等の小型化に寄与することができる。
また、半導体パッケージ１００を半導体装置１０に搭載する前に、半導体パッケージ１００の動作試験を行うことにより、第２の半導体素子１１０および受動素子１２０を含む半導体パッケージ１００の良否判定を行うことができる。このため、良品と判定された半導体パッケージ１００のみを半導体装置１０に搭載することにより、半導体装置１０の歩留まりを向上させることができる。
（半導体装置の製造方法）
以下に、本実施の形態に係る半導体装置１０の製造方法を参照して説明する。図３〜図１１は、本実施の形態に係る半導体装置の製造方法を説明するための図である。
まず、図３（ａ）に示すように、シート状の導電箔４００を用意し、導電箔４００の表面をフォトソルダーレジスト層４０２により被覆する。そして、図３（ｂ）に示すように、ガラスをマスクとしてフォトソルダーレジスト層４０２をパターニングし、フォトソルダーレジスト層４０２の開口部分に、電界めっきや無電界めっきなどにより電極パッド２４となる導電被膜４０４を形成する。導電被膜４０４の膜厚は、例えば０．５〜１０μｍ程度とする。導電被膜４０４は、最終的に半導体装置１０の下面電極となるので、はんだ等のロウ材との接着性の良い金、銀またはアルミニウムを用いて形成することが好ましい。続いて、電極パッド２４の上に、電界めっきや無電界めっきなどにより銅などを用いて配線層２１ａを形成する。
次に、図４（ａ）に示すように、配線層２１ａおよびフォトソルダーレジスト層４０２の上に、例えばガラス繊維を含むエポキシ樹脂といった熱硬化性樹脂により導電被膜４０４を覆い、その熱硬化性樹脂を加熱硬化させて平坦な表面を有する層間絶縁膜２２を形成する。そして、図４（ｂ）に示すように、層間絶縁膜２２に対して、配線層２１ａに到達する直径１００μｍ程度のビアホール４０８を形成する。本実施の形態に係るビアホール４０８を形成する方法としては、炭酸ガスレーザ等のレーザ加工を用いているが、例えば、機械加工、薬液による化学エッチング加工、プラズマを用いたドライエッチング加工等を適宜用いてもよい。
次に、例えば過マンガン酸塩を主成分とする薬液を用いてビア底の樹脂残渣を除去し、図５（ａ）に示すように、層間絶縁膜２２およびビアホール４０８の全面に、銅めっき層４１０を電界めっきや無電界めっきにより形成する。その後、フォトレジストをマスクとして銅めっき層４１０をエッチングし、図５（ｂ）に示すように銅からなる配線層２１ｂを形成する。
次に、図６（ａ）に示すように、フォトソルダーレジスト層４１２により配線層２１ｂを覆い、フォトソルダーレジスト層４１２をパターニングし、図６（ｂ）に示すように、フォトソルダーレジスト層４１２の開口部分に配線層２１ｂと接する電極パッド２６ａ，２６ｂを電界めっきまたは無電界めっきなどにより形成する。ここまでの工程により、配線層２１ａおよび配線層２１ｂが層間絶縁膜２２を介して積層された多層構造の第１の基板２０が作製される。その後、図７に示すように、第１の基板２０から導電箔４００を除去し、各電極パッド２４にそれぞれはんだボール２７を接合する。
本実施の形態に係る半導体装置１０では、前述のように第１の半導体素子３０の上に第２の半導体素子１１０を含む半導体パッケージ１００を積層する。それに先立ち、図８（ａ）に示すように、半導体パッケージ１００にフレキシブル基板２００を接続する。そこで、第２の基板１０２の下面（図１においては上面）に設けられている電極パッド１０５に接合されたはんだボール１０６と、フレキシブル基板２００の配線層２２０ａとを溶着する。そして、図８（ｂ）に示すように、第２の基板１０２とフレキシブル基板２００との間の隙間にアンダーフィル１０７を充填し、電極パッド１０５とはんだボール１０６との接合部分を保護する。さらに、後述する工程においてフレキシブル基板２００を半導体パッケージ１００の側壁に接着させるために、絶縁層２１０に接着剤１６０を塗布する。
次に、図９（ａ）に示すように、第１の半導体素子３０を第１の基板２０の上面に接着層１３１を介して搭載し固定する。さらに、第１の半導体素子３０の上面に、半導体パッケージ１００を、そのフレキシブル基板２００側を上に、第２の封止樹脂１３０側を下にした状態で、接着層３４を介して搭載して固定する。
その状態で、半導体装置１０を不図示の下型に載置し、下型と上型５００とを型合わせする。上型５００は、型合わせした際にフレキシブル基板２００が半導体パッケージ１００の側壁に沿って折り曲がるように型面が加工されている。そして、フレキシブル基板２００は、更に第１の半導体素子３０の上面にて屈曲される。その結果、図９（ｂ）に示すように、フレキシブル基板２００は、半導体パッケージ１００の上面、側面および第１の半導体素子３０の上面に沿って接着剤により固定される。
ここで、フレキシブル基板２００の具体例について説明する。図１０は、フレキシブル基板２００の一具体例の構造を示す平面図である。フレキシブル基板２００は、領域Ｍと、領域Ｍの四辺にそれぞれ配設された領域Ｎおよび領域Ｐからなる部分を有する。
領域Ｍは、図２に示した半導体パッケージ１００の上面を被覆する部分である。領域Ｎは、半導体パッケージ１００の側面を被覆する部分である。領域Ｐは、第１の半導体素子３０の上面の半導体パッケージ１００の周囲を部分的に被覆する部分である。
領域Ｍには、ビア２２２を介して配線層２２０ａと接続する配線層２２０ｂが設けられている。配線層２２０ｂは、接地接続用の配線層２２５および電源接続用の配線層２２６を有する。領域Ｍにおいて、配線層２２５の面積は配線層２２６の面積に比べて大きくなっている。
配線層２２５および配線層２２６は、領域Ｎを経由して領域Ｐに達している。領域Ｐにおいて、配線層２２５および配線層２２６に、それぞれ電極パッド２２４が設けられている。
フレキシブル基板２００を半導体パッケージ１００の上に載置した状態で図９（ｂ）に示した上型５００を押圧すると、半導体パッケージ１００の上面と側面との間の角部に沿って点線Ａが山折りされるとともに、半導体パッケージ１００の側面と第１の半導体素子３０の上面との境界線に沿って点線Ｂが谷折りされる。
このように、接地接続用の配線層２２５で半導体パッケージ１００を覆うことにより、半導体パッケージ１００からのノイズを遮蔽することができる。本実施の形態では、半導体パッケージ１００を被覆する配線層２２５の面積が配線層２２６の面積に比べて大きくなっているため、半導体パッケージ１００からのノイズの遮蔽性を高めることができる。
図９（ｂ）に続いて、第１の半導体素子３０の上面の周縁部に設けられている電極パッド３１と、第１の基板２０の上面に設けられている電極パッド２６ａとを金線などのワイヤ３３を用いてワイヤボンディング法により接続する。また、第１の半導体素子３０の上面に位置するフレキシブル基板２００の配線層２２ｂに設けられている電極パッド２２４と、第１の基板２０の上面に設けられている電極パッド２６ｂとを金線などのワイヤ２２７を用いてワイヤボンディング法により接続する。
次に、半導体パッケージ１００および第１の半導体素子３０を封止するために、トランスファーモールド法を行う。具体的には、図１１に示すように、上型５１０によって形成されたキャビティに第１の封止樹脂４０を充填する。以上説明した工程により半導体装置１０が製造される。
（実施の形態２）
図１２は、実施の形態２に係る半導体装置１０の構造を示す断面図である。実施の形態２の半導体装置１０の基本的な構成は、実施の形態１と同様である。このため、実施の形態１と同様な構成については適宜説明を省略する。実施の形態２の半導体装置１０では、リードフレーム３００が、半導体パッケージ１００の上面、側面および第１の半導体素子３０の上面に沿って設けられている。リードフレーム３００の一方の端部は、第２の基板１０２に設けられた電極パッド１０５と電気的に接続している。第１の半導体素子３０の上面に位置するリードフレーム３００の他方の端部に電極パッド２２４が設けられており、電極パッド２２４と電極パッド２６ｂとが金線などのワイヤ２２７により電気的に接続されている。
この構成によれば、半導体パッケージ１００の上方にワイヤボンディング用の空間を確保する必要がなくなるため、半導体装置１０をより低背化することができ、かつ低コスト化を図ることができる。
（実施の形態３）
図１３は、実施の形態３に係る半導体装置１０の構造を示す断面図である。実施の形態４の半導体装置１０の基本的な構成は、実施の形態１と同様である。このため、実施の形態１と同様な構成については適宜説明を省略する。実施の形態３の半導体装置１０では、配線４０１が、半導体パッケージ１００の側面および第１の半導体素子３０の上面に沿って設けられている。配線４０１の一方の端部は、第２の基板１０２の側面において配線層１０３と電気的に接続している。第１の半導体素子３０の上面に位置する配線４０１の他方の端部に電極パッド２２４が設けられており、電極パッド２２４と電極パッド２６ｂとが金線などのワイヤ２２７により電気的に接続されている。
なお、配線層１０３の一部を第２の基板１０２の側面から突出させることにより、配線４０１を形成してもよい。
この構成によれば、半導体パッケージ１００の上方に電気的な接続に必要な構成を確保する必要がなくなるため、半導体装置１０をより一層低背化することができ、かつ低コスト化を図ることができる。
（実施の形態４）
図１４は、実施の形態４に係る半導体装置１０の構造を示す断面図である。実施の形態３の半導体装置１０の基本的な構成は、実施の形態１と同様である。このため、実施の形態１と同様な構成については適宜説明を省略する。実施の形態４の半導体装置１０の基本的な構成は、実施の形態１と同様である。このため、実施の形態１と同様な構成については適宜説明を省略する。実施の形態４の半導体装置１０では、配線５０１によって、第２の基板１０２の配線層１０３と、第１の基板２０の電極パッド２６ｂとが直に電気的に接続されている。具体的には、配線５０１の一方の端部が第２の基板１０２の側面において配線層１０３と電気的に接続している。また、配線５０１の他方の端部がはんだ５０２を用いて第１の基板２０の電極パッド２６ｂと電気的に接続している。
なお、配線層１０３の一部を第２の基板１０２の側面から突出させることにより、配線５０１を形成してもよい。
この構成によれば、半導体パッケージ１００の上方に電気的な接続に必要な構成を確保する必要がなくなるため、半導体装置１０をより一層低背化することができ、かつ低コスト化を図ることができる。
本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
実施の形態１に係る半導体装置の構造を示す断面図である。 半導体装置に搭載されている半導体パッケージの構造を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す工程図である。 実施の形態１に係る半導体装置の製造方法を示す工程図である。 実施の形態１に係る半導体装置の製造方法を示す工程図である。 実施の形態１に係る半導体装置の製造方法を示す工程図である。 実施の形態１に係る半導体装置の製造方法を示す工程図である。 実施の形態１に係る半導体装置の製造方法を示す工程図である。 実施の形態１に係る半導体装置の製造方法を示す工程図である。 フレキシブル基板の一具体例の構造を示す平面図である。 実施の形態１に係る半導体装置の製造方法を示す工程図である。 実施の形態２に係る半導体装置の構造を示す断面図である。 実施の形態３に係る半導体装置の構造を示す断面図である。 実施の形態４に係る半導体装置の構造を示す断面図である。
符号の説明
１０ 半導体装置、２０ 第１の基板、３０ 第１の半導体素子、４０ 第１の封止樹脂、１００ 半導体パッケージ、１１０ 第２の半導体素子、１２０ 受動素子、２００ フレキシブル基板。

Claims (5)

  1. 第１の基板と、
    前記第１の基板に実装された第１の回路素子と、
    第２の基板と、前記第２の基板に実装された第２の回路素子を含み、前記第１の回路素子の上に前記第２の基板を上に向けて搭載された回路パッケージと、
    前記第２の基板に設けられた電極と電気的に接続され、前記回路パッケージの上面および側面に沿って設けられた配線と、
    を備え、
    前記第２の基板に設けられた電極と前記第１の基板の上に設けられた電極との電気的な接続が、前記配線を経由していることを特徴とする回路装置。
  2. 前記配線がフレキシブル基板の一部であることを特徴とする請求項１に記載の回路装置。
  3. 前記配線がリードフレームであることを特徴とする請求項１に記載の回路装置。
  4. 第１の基板と、
    前記第１の基板に実装された第１の回路素子と、
    第２の基板と、前記第２の基板に実装された第２の回路素子を含み、前記第１の回路素子の上に前記第２の基板を上に向けて搭載された回路パッケージと、
    前記第２の基板の側面において、前記第２の基板を構成する配線層と電気的に接続し、前記回路パッケージの側面に沿って設けられた配線と、
    を備え、
    前記第２の基板に設けられた電極と前記第１の基板の上に設けられた電極との電気的な接続が、前記配線を経由していることを特徴とする回路装置。
  5. 第１の基板と、
    前記第１の基板に実装された第１の回路素子と、
    第２の基板と、前記第２の基板に実装された第２の回路素子を含み、前記第１の回路素子の上に前記第２の基板を上に向けて搭載された回路パッケージと、
    前記第２の基板の側面において、前記第２の基板を構成する配線層と電気的に接続され、かつ、前記回路パッケージの側面に沿って設けられ、前記第１の基板の上に設けられた電極と直に接続された配線と、
    を備えることを特徴とする回路装置。
JP2006209291A 2006-07-31 2006-07-31 回路装置 Pending JP2008034762A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006209291A JP2008034762A (ja) 2006-07-31 2006-07-31 回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006209291A JP2008034762A (ja) 2006-07-31 2006-07-31 回路装置

Publications (1)

Publication Number Publication Date
JP2008034762A true JP2008034762A (ja) 2008-02-14

Family

ID=39123852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006209291A Pending JP2008034762A (ja) 2006-07-31 2006-07-31 回路装置

Country Status (1)

Country Link
JP (1) JP2008034762A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8872317B2 (en) 2010-06-08 2014-10-28 Samsung Electronics Co., Ltd. Stacked package
CN105957841A (zh) * 2015-03-09 2016-09-21 联发科技股份有限公司 半导体封装结构

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8872317B2 (en) 2010-06-08 2014-10-28 Samsung Electronics Co., Ltd. Stacked package
CN105957841A (zh) * 2015-03-09 2016-09-21 联发科技股份有限公司 半导体封装结构
EP3067928A3 (en) * 2015-03-09 2016-11-30 MediaTek, Inc Semiconductor package assembly with passive device
US9818727B2 (en) 2015-03-09 2017-11-14 Mediatek Inc. Semiconductor package assembly with passive device
TWI642163B (zh) * 2015-03-09 2018-11-21 聯發科技股份有限公司 半導體封裝結構
US10497678B2 (en) 2015-03-09 2019-12-03 Mediatek Inc. Semiconductor package assembly with passive device

Similar Documents

Publication Publication Date Title
JP4503039B2 (ja) 回路装置
US6995448B2 (en) Semiconductor package including passive elements and method of manufacture
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4058642B2 (ja) 半導体装置
CN101877349B (zh) 半导体模块及便携式设备
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
JP2008243914A (ja) 半導体パッケージおよび該製造方法
JPH07169872A (ja) 半導体装置及びその製造方法
KR20140057982A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US8373281B2 (en) Semiconductor module and portable apparatus provided with semiconductor module
JP2005093551A (ja) 半導体装置のパッケージ構造およびパッケージ化方法
US20080224276A1 (en) Semiconductor device package
JP4395166B2 (ja) コンデンサを内蔵した半導体装置及びその製造方法
US7410827B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic instrument
JP2012231169A (ja) 半導体パッケージの製造方法
JP4945682B2 (ja) 半導体記憶装置およびその製造方法
JP5159750B2 (ja) 半田ボール及び半導体パッケージ
TWI559464B (zh) 封裝模組及其基板結構
TWI732509B (zh) 電子封裝件
JP2008034762A (ja) 回路装置
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
JP5069879B2 (ja) 回路装置
WO2022004178A1 (ja) インターポーザ、回路装置、インターポーザの製造方法、および回路装置の製造方法
JP5121875B2 (ja) 回路装置
JP2008153699A (ja) 半導体装置及びその製造方法