JP2008027932A - 半導体装置の製造方法および原子層蒸着装置 - Google Patents
半導体装置の製造方法および原子層蒸着装置 Download PDFInfo
- Publication number
- JP2008027932A JP2008027932A JP2006195045A JP2006195045A JP2008027932A JP 2008027932 A JP2008027932 A JP 2008027932A JP 2006195045 A JP2006195045 A JP 2006195045A JP 2006195045 A JP2006195045 A JP 2006195045A JP 2008027932 A JP2008027932 A JP 2008027932A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- insulating film
- atomic layer
- layer deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】原子層蒸着による絶縁膜の形成において、充分な残留炭素の除去が可能でかつ過剰に酸素リッチな膜質が狭持されることのない成膜が可能な方法を提供する。
【解決手段】基板の処理表面に有機金属ガス成分を吸着させる第1工程と、前記基板の処理表面に吸着させた前記有機金属ガス成分に酸素を結合させる第2工程とを繰り返し行うことで、前記基板上に金属酸化物からなる絶縁膜を原子層蒸着によって成膜する半導体装置の製造方法において、第1工程と第2工程とを行う(a)ALDシーケンスによる成膜工程を所定回数繰り返す毎に、熱源としてランプを用いることで(a)ALDシーケンスよりも基板温度を一時的に上昇させた状態で、前記基板の処理表面に酸素含有ガスを供給した短時間アニール処理を行うことにより、前記絶縁膜中の残留炭素を除去する(b)SHOシーケンスを行う。
【選択図】図1
【解決手段】基板の処理表面に有機金属ガス成分を吸着させる第1工程と、前記基板の処理表面に吸着させた前記有機金属ガス成分に酸素を結合させる第2工程とを繰り返し行うことで、前記基板上に金属酸化物からなる絶縁膜を原子層蒸着によって成膜する半導体装置の製造方法において、第1工程と第2工程とを行う(a)ALDシーケンスによる成膜工程を所定回数繰り返す毎に、熱源としてランプを用いることで(a)ALDシーケンスよりも基板温度を一時的に上昇させた状態で、前記基板の処理表面に酸素含有ガスを供給した短時間アニール処理を行うことにより、前記絶縁膜中の残留炭素を除去する(b)SHOシーケンスを行う。
【選択図】図1
Description
本発明は、半導体装置の製造方法および原子層蒸着装置に関し、特には原子層蒸着(Atomic Layer Deposition(ALD)法によりHigh−k材料からなる絶縁膜を形成する工程を備えた半導体装置の製造方法、および原子層蒸着装置に関する。
半導体装置の高集積化および高機能化による素子構造の微細化に伴い、ゲート絶縁膜やキャパシタ絶縁膜の薄膜化が求められており、酸化シリコン(SiO2)よりも誘電率の高い、高誘電率材料(いわゆるHigh−k材料)からなる絶縁膜の使用が検討されている。このような高誘電率材料としては、酸化ハフニウム(HfO2)、酸化ハフニウムシリコン(HfSiO)、さらには酸化アルミニウム(Al2O3)などが例示される。そして、このような高誘電率材料からなる絶縁膜の成膜方法としては、原子層蒸着法(Atomic Layer Deposition:ALD法)が適用されている。原子層蒸着法による絶縁膜の成膜方法は、次のように行われる。
例えば、HfSiOからなる絶縁膜を成膜する場合、先ず、(1)ハフニウムやシリコンを含有する有機金属ガスを成膜雰囲気中に供給して基板に吸着させ、次に(2)アルゴン(Ar)のような不活性ガスの供給によって成膜雰囲気中の有機金属ガスを除去する。その後、(3)酸素またはオゾンなどの酸素含有ガスを成膜雰囲気中に供給し、基板の処理表面に吸着させた有機金属ガス成分に酸素を結合させ、次に(4)不活性ガスの供給によって成膜雰囲気中の酸素含有ガスを除去する。以上の(1)〜(4)をALDシーケンスの1サイクルとして金属酸化物からなる絶縁膜を成長させ、所定の膜厚に達するまでのサイクル数を繰り返し行う。
また、このような成膜方法では、有機金属ガス中の炭素(C)が絶縁膜中に取り込まれ易く、得られた絶縁膜におけるリーク電流を増加させる要因になる。このため、例えばALDシーケンスを所定のサイクル数(例えば10サイクル)繰り返して行う毎に、高圧でオゾン(O3)を供給して絶縁膜中に取り込まれた残留炭素(C)を除去する工程を追加する手法が提案されている(下記非特許文献1参照)。
T.Ando他、「Application of HfSiON to Deep Trench Capacitors of Sub-45nm Node Embedded DRAM」"International Conference on Solid State Devices and Materials(SSDM)"2005年9月13日
しかしながら、高圧でオゾン(O3)を供給して絶縁膜中の残留炭素(C)を除去する工程を追加した場合、この工程において絶縁膜の表面層側に酸素リッチな膜が形成されることになる。例えばHfSiOからなる絶縁膜の成膜においては、このプロセスにおいて酸化シリコン膜が成膜される。これにより、絶縁膜の誘電率が低下して、必要な誘電率を得るための膜厚が増加することになる。これは、素子構造の微細化を妨げる要因となる。
そこで本発明は、残留炭素を充分に除去しつつ酸素リッチな膜質が狭持されることのないALD成膜が可能で、これによりリーク電流の発生がなく、かつ誘電率の高い絶縁膜を得ることが可能な製造方法を提供することを目的とする。
このような目的を達成するための本発明の半導体装置の製造方法は、基板の処理表面に有機金属ガス成分を吸着させる第1工程と、吸着させた有機金属ガス成分に酸素を結合させる第2工程とを繰り返し行うことで、基板上に金属酸化物からなる絶縁膜を原子層蒸着によって成膜する。そして、第1工程と第2工程とを行う成膜工程を所定回数繰り返す毎に、熱源としてランプを用いることで、成膜工程よりも基板温度を一時的に上昇させた状態で、基板の処理表面に酸素含有ガスを供給した短時間アニール処理を行う。これにより、絶縁膜中の残留炭素を除去する工程を行う
このような構成の半導体装置の製造方法では、成膜工程の基板温度をある程度に抑えつつ、残留炭素の除去工程のみにおいてランプ加熱による短時間アニール処理を行うことで基板温度を一時的に上昇させることができる。このため、成膜工程では、有機金属ガス成分を分解させずに基板の処理表面に吸着させて充分な除去効果を得ながらも、絶縁膜中への酸素の過剰な取り込みによる酸素リッチな膜質層の形成が防止される。
以上説明したように本発明によれば、原子層蒸着による絶縁膜の形成において、充分な残留炭素の除去が可能でかつ過剰に酸素リッチな膜質層が狭持されることのない成膜が可能となることから、リーク電流が抑えられ、かつ誘電率の高い絶縁膜を得ることが可能になる。この結果、この絶縁膜をゲート電極やキャパシタ絶縁膜に用いた半導体装置の微細化を達成することができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。ここでは、半導体装置の製造工程において、例えば電界効果型トランジスタのゲート絶縁膜、またはキャパシタ誘電膜等、特に高誘電率を保って薄膜化が望まれる部分の絶縁膜の形成を中心に各実施形態を説明する。
<半導体装置の製造方法>
図1は、半導体装置の製造において、高誘電率材料からなる絶縁膜を形成する一連の手順と基板温度とを示す図であり、図2はさらに詳細な手順を説明するフローチャートである。以下、これらの図に基づいて、高誘電率材料からなる絶縁膜を形成する一連の手順を説明する。
図1は、半導体装置の製造において、高誘電率材料からなる絶縁膜を形成する一連の手順と基板温度とを示す図であり、図2はさらに詳細な手順を説明するフローチャートである。以下、これらの図に基づいて、高誘電率材料からなる絶縁膜を形成する一連の手順を説明する。
ここで形成する絶縁膜は、上述したように、特に高誘電率を保って薄膜化が望まれる部分の絶縁膜である。このような絶縁膜としては、酸化ハフニウム(HfO2)、酸化ハフニウムシリコン(HfSiO)、酸化アルミニウム(Al2O3)、さらには酸化ジルコニウム(ZrO2)などの、酸化シリコン(SiO2)よりも誘電率の高い、いわゆるHigh−k材料からなる絶縁膜であることとする。
そして、このような絶縁膜の形成においては、例えば単結晶シリコンからなる基板の表面側に、ウェル拡散層や不純物拡散によるキャパシタ下部電極などの必要構成を形成した後、この基板表面を極薄膜の酸化シリコン膜で覆っておくことが好ましい。ただし、この酸化シリコン膜は、単結晶シリコンからなる基板との間の界面反応を制御するための膜であることとし、必要に応じて設ければ良い。そして、このような基板上に、以下の図1に示すようにして絶縁膜を形成する。
先ず、(a)ALDシーケンスとして、原子層蒸着(ALD)のための一連の成膜工程を、所定のサイクル数(例えば10サイクル)だけ繰り返し行う。次に、(b)SHOシーケンスとして、絶縁膜中に取り込まれた炭素を除去する工程(Sequntial High-pressure Ozone-treatment:SHO)を行う。そして、(a)ALDシーケンスが全体で所定のサイクル数となるように、(a)ALDシーケンスと(b)SHOシーケンスとを繰り返して行う。ここでは特に、(a)ALDシーケンス中における基板温度T1に対して、(b)SHOシーケンス中における基板温度T2を一時的に上昇させるところに特徴がある。このような一時的な基板温度の上昇は、熱源としてランプを用いた短時間アニール処理を行うことによって実現される。この際の熱源としては、ハロゲンランプ、フラッシュランプ、アークランプ、およびグラファイトヒータ等の赤外線ランプが用いられる。
(a)ALDシーケンスおよび(b)SHOシーケンスを行う絶縁膜形成の詳細は、図2のフローチャートを参照して次のようである。
始めに、(a)ALDシーケンスのステップ(1)では、基板の処理表面が晒されている成膜雰囲気中に、絶縁膜を構成するハフニウム、シリコン、アルミニウム、ジルコニウム等の金属元素(半導体などの半金属元素も含む)を含有する有機金属ガスを供給する。これにより、基板の処理表面にこれらの有機金属ガス成分を吸着させる。例えば、HfSiOからなる絶縁膜を形成する場合には、ハフニウム含有の有機金属ガスとして「テトラキスエチルメチルアミノハフニウム」が用いられ、シリコンを含有する有機金属ガスとして「テトラキスエチルメチルアミノシリコン」が用いられる。そして、これらの有機金属ガスを、それぞれ所定の流量で成膜雰囲気中に供給する。
特にこのステップ(1)においては、成膜雰囲気の温度(基板温度)および成膜雰囲気内の圧力は、内部に供給された有機金属ガス成分が分解することのない範囲に抑えられることが重要である。このため、例えばHfSiOからなる絶縁膜の形成において、上記の有機金属ガスを用いた場合には、基板温度を400℃以下、成膜雰囲気内の圧力を532Pa以下に設定することとする。ただし、成膜速度の向上を図る上では、基板温度および処理雰囲気内の圧力は、この範囲で高く保つことが好ましい。
次に、ステップ(2)では、不活性ガスを成膜雰囲気内に供給することにより、成膜雰囲気中において基板の処理表面に吸着せずに残った有機金属ガスを除去する。この際、基板温度および成膜雰囲気内の圧力は、ステップ(1)の状態に維持されることとする。またここで供給される不活性ガスとしては、アルゴン(Ar)、ヘリウム(He)、ネオン(Ne)、窒素(N2)、水素(H2)等が用いられる。
その後、ステップ(3)では、酸素含有ガスを成膜雰囲気中に供給し、基板の処理表面に吸着させた有機金属ガス成分に酸素を結合させて金属酸化物とする。この際、基板温度および成膜雰囲気内の圧力は、ステップ(1)で設定した状態に維持されることとする。またここで供給される酸素含有ガスとしては、オゾン(O3)、酸素ガス(O2)、過酸化水素(H2O2)、水(H2O)または重水(D2O)などが用いられる。
このステップ(3)により、基板の処理表面に吸着させた有機金属ガス成分中の炭素含有基(例えばメチルエチルアミノ基)が酸素に置換される状態で、有機金属ガス成分のHfおよびSiに酸素が結合される。これにより、Hf酸化物とSi酸化物とからなる絶縁膜の1層分が形成される。
次にステップ(4)では、不活性ガスを成膜雰囲気内に供給することにより、成膜雰囲気中の有機金属ガスを除去する。この際、基板温度および成膜雰囲気内の圧力は、ステップ(1)の状態に維持されることとする。またここで供給される不活性ガスとしては、アルゴン(Ar)、ヘリウム(He)、ネオン(Ne)、窒素(N2)、水素(H2)等が用いられる。
以上のステップ(1)〜(4)を(a)ALDシーケンスとし、Hf酸化物とSi酸化物とからなる絶縁膜層が所定の成膜膜厚に達するまでのサイクル数だけ繰り返し行う。この繰り返しのサイクル数は、次に行う(b)SHOシーケンスで膜中の残留炭素を深さ方向において充分に除去できる程度に、絶縁膜の成長膜厚が抑えられる範囲で、かつ全体的な成膜時間をできるだけ短縮できるように大きい値に設定されることが好ましい。このため、例えばここでは絶縁膜が1.8nm程度となるように、ステップ(1)〜(4)の(a)ALDシーケンスを10サイクル繰り返すこととする。
尚、ステップ(1)では、HfSiOからなる絶縁膜を形成するとした場合に、ハフニウム含有の有機金属ガスとシリコンを含有する有機金属ガスとを同時に成膜雰囲気内に供給して基板の処理表面に吸着させる構成とした。しかしながら、これらの有機金属ガスの供給は、(a)ALDシーケンスの繰り返し毎、または所定のサイクルで繰り返す毎に、交互に供給しても良い。この場合、Hf酸化物の層とSi酸化物の層とが交互に現れた絶縁膜が形成されることになる。
そして、次のステップ(5)において、(a)ALDシーケンスが所定サイクル数(n=10サイクル)繰り返されたか否かを判断する。そして、繰り返された(yes)と判断された場合に、次の(b)SHOシーケンスに進む。
(b)SHOシーケンスでは先ず、ステップ(6)において、熱源としてランプを用いた基板加熱を行うことにより、(a)ALDシーケンスの各ステップ(1)〜(4)よりも基板温度を急速に上昇させる、いわゆるRTA(Rapid Thermal Annealing)を行う。この際、成膜雰囲気中には、酸素含有ガスを供給する。ここで供給される酸素含有ガスとしては、オゾン(O3)、酸素ガス(O2)、過酸化水素(H2O2)、水(H2O)または重水(D2O)などが用いられる。ただし、酸素含有ガスとしては、絶縁膜中に取り込まれた有機金属ガス成分中の残留炭素を効率よく除去することが可能なO3、O2、O2プラズマを用いることが好ましい。O2プラズマを用いる場合には、リモートプラズマにより成膜雰囲気内においてO2ガスをプラズマ化する。
また、このステップ(6)においては、成膜雰囲気内の圧力を(a)ALDシーケンスの各ステップ(1)〜(4)よりも高くすることで、成膜雰囲気の熱伝導率を上昇させて基板の加熱硬化を高め、かつ絶縁膜への酸素含有ガスの供給効率を高めるようにしても良い。
このようなステップ(6)における基板温度および成膜雰囲気内圧力は、ステップ(1)で用いた有機金属ガス成分が分解することのない範囲を越えて良い。ただし、膜の結晶化による絶縁破壊を考慮し、基板温度は500℃以下の範囲に設定されることが好ましい。また、このステップ(6)は、絶縁膜の表面層に過剰に酸素リッチな層、例えば必要膜厚以上の酸化シリコン層が形成されることのない程度に短時間で行うこととする。
次にステップ(7)では、不活性ガスを成膜雰囲気内に供給することにより、成膜雰囲気中の酸素含有ガスを除去する。この際、基板温度および成膜雰囲気内の圧力が、ステップ(1)の状態に戻されるようにする。そして、RTAによる基板温度の加熱を極一時的とした短時間アニール処理とする。またここで供給される不活性ガスとしては、アルゴン(Ar)、ヘリウム(He)、ネオン(Ne)、窒素(N2)、水素(H2)等が用いられる。
そして、次のステップ(8)において、(a)ALDシーケンスが、合計で所定サイクル数N回だけ繰り返されか否かを判断し、繰り返された(yes)と判断されるまで、(a)ALDシーケンスに戻る。(a)ALDシーケンスは、上述したと同様に、内部に供給された有機金属ガスが分解することのない範囲にまで、基板温度および成膜雰囲気内の圧力を低下させて行われる。
そして、ステップ(8)において、(a)ALDシーケンスが、合計で所定サイクル数N回だけ繰り返された(yes)と判断されて、絶縁膜が所定膜厚に成長したところで、一連のhigh−k材料からなる絶縁膜の形成を終了させる。これにより、図3(a)に示すように、単結晶シリコンからなる基板100上に、酸化シリコン膜101を介してHigh−k材料からなる絶縁膜102が成膜される。
その後は、この絶縁膜102をゲート絶縁膜としてその上部にゲート電極を形成するか、またはこの絶縁膜102をキャパシタ誘電膜としてその上部に上部電極を形成する。
以上説明した半導体装置の製造方法によれば、High−k材料からなる絶縁膜102を成膜する際、(b)SHOシーケンスにおける残留炭素の除去工程のみにおいてランプ加熱による短時間アニール処理を行う構成としたことにより、(a)ALDシーケンスからなる成膜工程では基板温度をある程度に抑えつつも、(b)SHOシーケンスからなる残留炭素の除去工程のみにおいて基板温度を一時的に上昇させる温度操作が実現可能である。
これにより、(a)ALDシーケンス中においては、有機金属ガス成分を分解させずに基板の処理表面に1原子層づつ吸着させた原子層蒸着を行うことが可能である。そして、(b)SHOシーケンス中においては、基板温度を高く設定したより短時間アニール処理によって残留炭素の除去効果を得ながらも、絶縁膜102中への酸素の過剰な取り込みによって過剰に酸素リッチな膜質層の形成が防止される。
これに対して、(b)SHOシーケンス中においての基板温度を(a)ALDシーケンスと同程度のまま行う従来方法では、(b)SHOシーケンス中の基板温度が充分でないために残留炭素の除去工程に長時間化し、過剰に酸素リッチな層が形成され易い。これにより、図3(b)に示すように、基板100上に酸化シリコン膜101を介して形成される絶縁膜102’中には、(b)SHOシーケンスの回数だけ酸素リッチな層(例えば酸化シリコン層)103が狭持された状態となるのである。
このため、本実施形態のように、(b)SHOシーケンスからなる残留炭素の除去工程のみにおいて基板温度を一時的に上昇させる構成により、先の図3(a)に示したように、過剰に酸素リッチな層が狭持されることなく、全層にわたってHigh−k材料からなる絶縁膜102を得ることが可能になる。これにより、所定の誘電率となる膜厚(例えば酸化シリコン膜に換算した場合の電気的膜厚:equivalent oxide thickness:EOT)とするための、実際の絶縁膜102の膜厚を低く抑えることが可能になる。
したがって、本実施形態の方法によれば、リーク電流が抑えられ、かつ誘電率の高い絶縁膜102を得ることが可能になり、この結果、この絶縁膜102をゲート電極やキャパシタ絶縁膜に用いた半導体装置の微細化を達成することが可能になる。
また、(b)SHOシーケンスで行うランプによる加熱では、短時間アニールが可能であることからサーマルバジェットが低く、絶縁膜に対するダメージを小さく抑えることも可能である。しかも、ランプ加熱による短時間アニールを行うことにより、(b)SHOシーケンスにおいて充分に残留炭素を除去するだけに必要な時間が短縮され、絶縁膜の形成に係る時間を全体的に短縮してTATの向上を図ることも可能である。
<原子層蒸着装置>
図4には、上述したhigh−k材料からなる絶縁膜の形成を行うための原子層蒸着装置の構成図である。
図4には、上述したhigh−k材料からなる絶縁膜の形成を行うための原子層蒸着装置の構成図である。
この図に示す原子層蒸着装置1は、絶縁膜の形成が行われる成膜室3を備えている。この成膜室3には、内部にガスを供給するガス供給管5と、成膜室3内を排気する排気管7とが設けられている。ガス供給管5は、有機金属ガス、酸素含有ガス、および不活性ガス等の複数種類のガスを成膜室3内に切り替え供給可能に構成されえおり、それぞれのガスを所定流量で供給する流量弁が設けられている。
また、この成膜室3内には、基板100を載置保持するステージ9が設けられている。このステージ9には抵抗加熱体11が内設され、成膜室3内において基板100を加熱した状態で載置保持する構成となっている。
また、成膜室3には、ステージ9における基板100の載置面9aに対向する位置には、石英窓13が設けられている。そして、この石英窓13の外側には、石英窓13を介してステージ9の載置面9aを対向配置された加熱用のランプ15が設けられており、載置面9a上に載置保持された基板100が加熱される構成となっている。加熱用のランプ15としては、ハロゲンランプ、フラッシュランプ、アークランプ、およびグラファイトヒータ等の赤外線ランプが用いられる。
このように構成された原子層蒸着装置1においては、ガス供給管5から供給されるガスの切り替えと排気管7からの排気により、基板100が収納された成膜室3内の成膜雰囲気を切り替えることができる。また、ステージ9の載置面9a上に載置された基板100が、抵抗加熱体11のみによって加熱されるか、または抵抗加熱体11およびランプ15によって加熱される。
このため、この原子層蒸着装置1を用いることにより、図1および図2を用いて説明した絶縁膜の形成を行うことが可能である。
すなわち、図1〜図3を参照し、(a)ALDシーケンスを構成するステップ(1)〜(4)においては、ガス供給管5から供給されるガスの切り替えと排気管7からの排気により、基板100が収納された成膜室3内の成膜雰囲気が、ステップ(1)の有機金属ガス雰囲気、ステップ(2)の不活性ガス雰囲気、ステップ(3)の酸素含有ガス雰囲気、ステップ(4)の不活性ガス雰囲気の順に、順次切り替えられる。そして、この(a)ALDシーケンス中においては、抵抗加熱体11のみによって基板100を所定の温度に加熱することとする。
そして、(b)SHOシーケンスを構成するステップ(6)〜(7)においては、ガス供給管5から供給されるガスの切り替えと排気管7からの排気により、基板100が収納された成膜室3内の成膜雰囲気が、ステップ(6)の酸素含有ガス雰囲気、ステップ(7)の不活性ガス雰囲気の順に、順次切り替えられる。そして、特に(b)SHOシーケンス中のステップ(6)においては、抵抗加熱体11に加えてランプ15からの光照射により、基板100の温度を急速に上昇させる、いわゆるRTA(Rapid Thermal Annealing)を行う。また、ステップ(7)においては、ランプ15からの光照射による加熱を終了させることにより、基板100の温度を急速に戻し、抵抗加熱体11のみによる基板100の加熱のみに状態とする。これにより、(b)SHOシーケンスのみにおいて基板100の温度を上昇させた短時間アニール処理を行うことができる。
1…原子層蒸着装置、3…成膜室、5…ガス供給管、7…排気管、9…ステージ、9a…載置面、11…抵抗加熱体、13…石英窓、15…加熱用のランプ、100…基板、100a…処理表面、102…絶縁膜
Claims (4)
- 基板の処理表面に有機金属ガス成分を吸着させる第1工程と、前記有機金属ガス成分に酸素を結合させる第2工程とを繰り返し行うことで、前記基板の処理表面上に金属酸化物からなる絶縁膜を原子層蒸着によって成膜する半導体装置の製造方法において、
前記第1工程と第2工程とを行う成膜工程を所定回数繰り返す毎に、熱源としてランプを用いることで前記成膜工程よりも基板温度を一時的に上昇させた状態で、前記基板の処理表面に酸素含有ガスを供給した短時間アニール処理を行うことにより、前記絶縁膜中の残留炭素を除去する工程を行う
ことを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記成膜工程では、前記有機金属ガス成分が分解されない範囲に前記基板の温度を保つ
ことを特徴とする半導体装置の製造方法。 - 複数種類のガスが切り替え供給されるガス供給管と排気管とが設けられた成膜室と、
前記成膜室内において成膜対象となる基板を加熱した状態で載置保持するステージと、
前記ステージにおける基板の載置面に対向配置された加熱用のランプとを備えた
ことを特徴とする原子層蒸着装置。 - 請求項3記載の原子層蒸着装置において、
前記成膜室には、前記ステージにおける基板の載置面に対向して石英窓が設けられ、
前記ランプは前記石英窓の外側に設けられている
ことを特徴とする原子層蒸着装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006195045A JP2008027932A (ja) | 2006-07-18 | 2006-07-18 | 半導体装置の製造方法および原子層蒸着装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006195045A JP2008027932A (ja) | 2006-07-18 | 2006-07-18 | 半導体装置の製造方法および原子層蒸着装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008027932A true JP2008027932A (ja) | 2008-02-07 |
Family
ID=39118301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006195045A Pending JP2008027932A (ja) | 2006-07-18 | 2006-07-18 | 半導体装置の製造方法および原子層蒸着装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008027932A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012188687A (ja) * | 2011-03-09 | 2012-10-04 | Toppan Printing Co Ltd | 成膜装置 |
JP2012193438A (ja) * | 2011-03-17 | 2012-10-11 | Toppan Printing Co Ltd | 成膜方法 |
EP2592173A3 (de) * | 2011-11-08 | 2014-03-05 | FHR Anlagenbau GmbH | Anordnung und Verfahren zur Durchführung eines Niedertemperatur - ALD-Prozesses |
JP2014187393A (ja) * | 2009-11-20 | 2014-10-02 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法、基板処理方法および基板処理装置 |
JP2015149461A (ja) * | 2014-02-10 | 2015-08-20 | 東京エレクトロン株式会社 | 金属酸化物膜の成膜方法および成膜装置 |
US9966252B2 (en) | 2009-11-20 | 2018-05-08 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device and substrate processing apparatus |
WO2019240907A1 (en) * | 2018-06-15 | 2019-12-19 | Mattson Technology, Inc. | Method for processing a workpiece using a multi-cycle thermal treatment process |
-
2006
- 2006-07-18 JP JP2006195045A patent/JP2008027932A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014187393A (ja) * | 2009-11-20 | 2014-10-02 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法、基板処理方法および基板処理装置 |
US9966252B2 (en) | 2009-11-20 | 2018-05-08 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device and substrate processing apparatus |
US9966251B2 (en) | 2009-11-20 | 2018-05-08 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device and substrate processing apparatus |
JP2012188687A (ja) * | 2011-03-09 | 2012-10-04 | Toppan Printing Co Ltd | 成膜装置 |
JP2012193438A (ja) * | 2011-03-17 | 2012-10-11 | Toppan Printing Co Ltd | 成膜方法 |
EP2592173A3 (de) * | 2011-11-08 | 2014-03-05 | FHR Anlagenbau GmbH | Anordnung und Verfahren zur Durchführung eines Niedertemperatur - ALD-Prozesses |
JP2015149461A (ja) * | 2014-02-10 | 2015-08-20 | 東京エレクトロン株式会社 | 金属酸化物膜の成膜方法および成膜装置 |
US9552981B2 (en) | 2014-02-10 | 2017-01-24 | Tokyo Electron Limited | Method and apparatus for forming metal oxide film |
WO2019240907A1 (en) * | 2018-06-15 | 2019-12-19 | Mattson Technology, Inc. | Method for processing a workpiece using a multi-cycle thermal treatment process |
US10573532B2 (en) | 2018-06-15 | 2020-02-25 | Mattson Technology, Inc. | Method for processing a workpiece using a multi-cycle thermal treatment process |
US11764072B2 (en) | 2018-06-15 | 2023-09-19 | Beijing E-Town Semiconductor Technology, Co., Ltd | Method for processing a workpiece using a multi-cycle thermal treatment process |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3937892B2 (ja) | 薄膜形成方法および半導体装置の製造方法 | |
KR100640638B1 (ko) | 원자층 증착법에 의한 고유전막 형성 방법 및 고유전막을 갖는 반도체소자의 제조 방법 | |
JP4708426B2 (ja) | 半導体基板を処理する方法 | |
TWI356101B (ja) | ||
JP3746968B2 (ja) | 絶縁膜の形成方法および形成システム | |
TWI420601B (zh) | 製造一氮化閘極介電層之方法 | |
JP4277268B2 (ja) | 金属化合物薄膜の製造方法、ならびに当該金属化合物薄膜を含む半導体装置の製造方法 | |
JP2008027932A (ja) | 半導体装置の製造方法および原子層蒸着装置 | |
TW200818278A (en) | Fluorine plasma treatment of high-k gate stack for defect passivation | |
JP2008288227A (ja) | 半導体装置の製造方法 | |
JP2007194582A (ja) | 高誘電体薄膜の改質方法及び半導体装置 | |
TWI261879B (en) | Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device | |
JP3746478B2 (ja) | 半導体装置の製造方法 | |
JP2007129190A (ja) | 誘電膜形成方法、及び半導体装置の製造方法 | |
JP2005072490A (ja) | 高誘電体膜の形成方法、半導体装置の製造方法並びに半導体製造装置 | |
JP2004079931A (ja) | 半導体装置の製造方法 | |
JP2004266263A (ja) | 半導体装置の製造方法 | |
JP2008078253A (ja) | 半導体装置の製造方法 | |
JP4032889B2 (ja) | 絶縁膜の形成方法 | |
JP3647850B2 (ja) | 半導体装置およびその製造方法 | |
TW201436040A (zh) | 形成含氮氧化物層及含氮高介電常數層的方法、以及包含其之半導體裝置 | |
JP2005032908A (ja) | 薄膜の形成方法 | |
JP2007123662A (ja) | 半導体装置の製造方法および半導体装置 | |
JP4933256B2 (ja) | 半導体微細構造物を形成する方法 | |
JP5039396B2 (ja) | 半導体装置の製造方法 |