[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2008016638A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008016638A
JP2008016638A JP2006186339A JP2006186339A JP2008016638A JP 2008016638 A JP2008016638 A JP 2008016638A JP 2006186339 A JP2006186339 A JP 2006186339A JP 2006186339 A JP2006186339 A JP 2006186339A JP 2008016638 A JP2008016638 A JP 2008016638A
Authority
JP
Japan
Prior art keywords
wiring
contact layer
layer
contact
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006186339A
Other languages
English (en)
Inventor
Yuuichi Miyamori
雄壱 宮森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006186339A priority Critical patent/JP2008016638A/ja
Publication of JP2008016638A publication Critical patent/JP2008016638A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】実パターンが形成されている領域においても配線の酸化や腐食を抑制して配線の信頼性を高めることができる半導体装置を提供する。
【解決手段】基板に第1配線30が形成され、第1配線30に接続して第1配線30の上層に第1コンタクト層31が形成され、第1コンタクト層31の外周において第1コンタクト層31から離間してリング形状に第2コンタクト層32が形成され、第1コンタクト層31に接続して第1コンタクト層31及び第2コンタクト層32の上層に第2配線33が形成され、第1配線30、第1コンタクト層31、第2コンタクト層32、及び第2配線33の間隙に、酸化シリコンより誘電率が低い絶縁材料を含む絶縁層が形成されている構成とする。
【選択図】図1

Description

本発明は半導体装置に関し、特に配線間などにコンタクトが形成された半導体装置に関する。
半導体装置において、高速化や高集積化のために半導体素子などの微細化が進んでおり、それに伴って半導体素子間を接続する配線の微細化及び多層化による高集積化も進んでいる。
配線の微細化や高集積化が進められたことに伴い、配線における電圧降下やRC遅延の問題が無視できない大きさになってきており、その対策として配線材料の低抵抗化や配線間容量の低減が望まれている。
従来、配線材料としてはアルミニウム、配線間の絶縁膜としては酸化シリコンが主に用いられてきたが、上述の問題を抑制するため、例えば配線材料としては銅、配線間の絶縁膜としては誘電率が酸化シリコンより低い低誘電率膜(いわゆるLow−k膜)の組み合わせが用いられるようになってきた。
銅とLow−k膜を用いた多層配線は、例えば、Low−k膜に配線用の溝を形成し、溝内壁に銅拡散防止層を形成し、銅拡散防止層上において溝を埋め込んで銅を成膜し、溝の外部に成膜された余剰の銅を化学的機械研磨(Chemical Mechanical Polishing;CMP)により除去する、いわゆるダマシン法により形成することができる。
さらに、溝の底面にコンタクトホールを形成しておき、配線とコンタクトを一体に形成するデュアルダマシン法で形成することもできる。
上記の工程を適宜繰り返すことにより多層配線を形成することが可能である。
ここで、上記のLow−k膜は低誘電率化に伴って透湿性や吸湿性が高まってきているため、その後の加熱工程などにより水分が配線部に達し、配線を酸化、腐食させてしまい、配線の信頼性を低下させるという問題が生じていた。
非特許文献1には、上記のLow−k膜中での配線の酸化や腐食の問題の対策として、Low−k膜の脱ガスを十分に行うべく、実際には使用しないダミー配線を実際に使用する配線(実配線)の周辺に配置するという方法が開示されており、特許文献1にはダミー配線やダミーコンタクトを形成する方法が開示されている。
コンタクトは上記の酸化や腐食が与える影響が大きいため、より多くのダミーコンタクトを形成する検討もされているが、実パターンが形成されている領域においてはダミーコンタクトを配置することが事実上困難であるという新たな問題が引き起こされている。
特開2005−167120号公報 International Interconnect Technology Conference (IITC)2005, P.6-8
本発明の目的は、実パターンが形成されている領域においても配線の酸化や腐食を抑制して配線の信頼性を高めることができる半導体装置を提供することである。
上記の課題を解決するため、本発明の半導体装置は、基板に形成された第1配線と、前記第1配線に接続して前記第1配線の上層に形成された第1コンタクト層と、前記第1コンタクト層の外周において前記第1コンタクト層から離間してリング形状に形成された第2コンタクト層と、前記第1コンタクト層に接続して前記第1コンタクト層及び第2コンタクト層の上層に形成された第2配線と、前記第1配線、前記第1コンタクト層、前記第2コンタクト層、及び前記第2配線の間隙に形成された、酸化シリコンより誘電率が低い絶縁材料を含む絶縁層とを有する。
上記の本発明の半導体装置は、基板に第1配線が形成され、第1配線に接続して第1配線の上層に第1コンタクト層が形成され、第1コンタクト層の外周において第1コンタクト層から離間してリング形状に第2コンタクト層が形成され、第1コンタクト層に接続して第1コンタクト層及び第2コンタクト層の上層に第2配線が形成され、第1配線、第1コンタクト層、第2コンタクト層、及び第2配線の間隙に、酸化シリコンより誘電率が低い絶縁材料を含む絶縁層が形成されている。
本発明の半導体装置は、第1コンタクト層の外周にリング形状の第2コンタクト層が形成されており、これによって絶縁膜中から第1コンタクト層に到達する水分の量が低減され、実パターンが形成されている領域においても配線の酸化や腐食を抑制して配線の信頼性を高めることができる。
以下、本発明の実施形態に係る半導体装置について図面を参照して説明する。
第1実施形態
図1は本実施形態に係る半導体装置の平面図である。
例えば、基板に第1配線30が形成されており、その上方において第2配線33が形成されている。
第1配線30と第2配線33は重なり領域を有しており、この重なり領域において第1配線30と第2配線33を接続する第1コンタクト層31が形成されており、第1コンタクト層31の外周において第1コンタクト層31から離間してリング形状に第2コンタクト層32が形成されている。
例えば、第1コンタクト層31は100nm×100nm程度のサイズであり、第2コンタクト層32は第1コンタクト層31から100nmの間隔をあけて、幅100nmのリング形状とする。
例えば、上記の第1配線30及び第2配線33は、それぞれ絶縁膜に形成された配線用の溝T1,T2内に埋め込まれて形成された配線であり、また、第1コンタクト層31及び第2コンタクト層32は、それぞれ絶縁膜に形成されたコンタクトホールC1,C2内に埋め込まれて形成されたプラグ形状のコンタクト層である。
また、図2(a)は図1のA−A’における断面図であり、図2(b)は図1のB−B’における断面図である。
例えば、シリコン基板10上に酸化シリコンなどの第1絶縁膜20が形成されており、その上層に窒化シリコンからなる第2絶縁膜21が形成されており、その上層に、例えばSiOC膜、MSQ(Methyl Silses Quioxane)膜、HSQ(Hydrogen Silses Quioxane)膜、MSQまたはHSQのポーラス膜、あるいはポーラスシリカ膜などからなる低誘電率絶縁膜22aと、酸化シリコン膜22bの積層体からなる第3絶縁膜22が形成されており、第1配線のパターンに沿って第2絶縁膜21の上面に達する第1配線用溝T1が形成されている。
例えば、第1配線用溝T1の内壁に、タンタルなどからなるバリアメタル層30aが形成され、その上層を被覆して銅のシード層30bが形成され、その上層において第1配線用溝T1を埋め込んで銅層30cが形成され、第1配線30が形成されている。
さらに、第1配線30及び第3絶縁膜22の上層に、窒化シリコンからなる第4絶縁膜23が形成されており、その上層に、例えば上記と同様の低誘電率絶縁膜24aと、酸化シリコン膜24bの積層体からなる第5絶縁膜24が形成されており、第1コンタクト層と第2コンタクト層のパターンに沿って第1配線30及び第3絶縁膜22の上面に達する第1コンタクトホールC1及び第2コンタクトホールC2が形成されている。
ここで、第2コンタクトホールC2は、図1に示すように、第1コンタクトホールC1の外周において第1コンタクトホールC1から離間してリング形状に開口して形成されている。
さらに、例えば、第1コンタクトホールC1内がタンタルなどからなるバリアメタル層31a、銅のシード層31b及び銅層31cで埋め込まれて、第1コンタクト層31が形成されている。
同様に、第2コンタクトホールC2内においても、バリアメタル層32a、銅のシード層32b及び銅層32cで埋め込まれて、第2コンタクト層32が形成されている。
また、第1コンタクト層31、第2コンタクト層32及び第5絶縁膜24の上層に、窒化シリコンからなる第6絶縁膜25が形成されており、その上層に、例えば上記と同様の低誘電率絶縁膜26aと、酸化シリコン膜26bの積層体からなる第7絶縁膜26が形成されており、第2配線のパターンに沿って第1コンタクト層31、第2コンタクト層32及び第5絶縁膜24の上面に達する第2配線用溝T2が形成されている。
例えば、第2配線用溝T2内がタンタルなどからなるバリアメタル層33a、銅のシード層33b及び銅層33cで埋め込まれて、第2配線33が形成されている。
さらに、例えば、第2配線33及び第7絶縁膜26の上層に、窒化シリコンからなる第8絶縁膜27が形成されている。
上記の本実施形態の半導体装置は、基板に第1配線が形成され、第1配線に接続して第1配線の上層に第1コンタクト層が形成され、第1コンタクト層の外周において第1コンタクト層から離間してリング形状に第2コンタクト層が形成され、第1コンタクト層に接続して第1コンタクト層及び第2コンタクト層の上層に第2配線が形成され、第1配線、第1コンタクト層、第2コンタクト層、及び第2配線の間隙に、酸化シリコンより誘電率が低い絶縁材料を含む絶縁層が形成されている構成である。
本実施形態の半導体装置は、第1コンタクト層の外周にリング形状の第2コンタクト層が形成されており、これによって絶縁膜中から第1コンタクト層に到達する水分の量が低減され、実パターンが形成されている領域においても配線の酸化や腐食を抑制して配線の信頼性を高めることができる。
また、ストレスマイグレーション耐性も向上する。これにより第2コンタクト層の配置による回路部などの配線間容量、配線間リーク電流量の増加を阻止できる。
本実施形態の半導体装置においては、第2コンタクト層32が、第1配線30及び/または第2配線33に接続して形成されている。第2コンタクト層32は、第1配線30と第2配線33を接続する実コンタクトとして機能できる。
また、第2コンタクト層32は必ずしも第1配線30及び/または第2配線33に接続している必要はなく、完全なダミーのコンタクトとしもよい。
また、本実施形態の半導体装置においては、図1、図2(a)及び図2(b)に示すように、第2コンタクト層32のリング形状の内側の領域を密閉するように、第2コンタクト層32に第1配線30及び第2配線33が接続して形成されていることが好ましい。
これにより、第2コンタクト層32の外側から第1コンタクト層31が形成されている第2コンタクト層32の内側への水分の浸入が妨げられ、第1コンタクト層31の酸化や腐食を効果的に抑制することができる。
あるいは、本実施形態の半導体装置においては、第2コンタクト層32の上層に水分遮蔽性の絶縁層が形成されていることが好ましい。
本実施形態においては、第2コンタクト層32の上層の絶縁膜からの水分の浸入を妨げ、第1コンタクト層31の酸化や腐食を効果的に抑制することができる。第1配線30及び第2配線33によって第2コンタクト層32のリング形状の内側の領域が密閉されていないような構成の場合でも、第2コンタクト層32の外側からの水分の浸入を抑制できる。
次に、本実施形態に係る半導体装置の製造方法について説明する。ここでは、図2(b)に相当する断面において各工程を示す断面図である図3(a)〜図6(b)を参照する。
まず、図3(a)に示すように、例えば、シリコン基板10上に、例えばCVD(Chemical Vapor Deposition)法などにより500nmの膜厚で酸化シリコンなどからなる第1絶縁膜20を形成する。
次に、例えば、第1絶縁膜20の上層に、CVD法などにより50nmの膜厚で窒化シリコンなどからなる第2絶縁膜21を形成し、さらに、その上層に、例えばSiOC膜、MSQ(Methyl Silses Quioxane)膜、HSQ(Hydrogen Silses Quioxane)膜、MSQまたはHSQのポーラス膜、あるいはポーラスシリカ膜などからなる低誘電率絶縁膜22aを150nmの膜厚で形成し、その上層に酸化シリコン膜22bを150nmの膜厚で形成し、これらの積層体からなる第3絶縁膜22を形成する。
次に、フォトリソグラフィ工程により、第1配線のパターンで開口するレジスト膜40を形成する。
次に、図3(b)に示すように、例えば、レジスト膜40をマスクとして低誘電率絶縁膜22aと酸化シリコン膜22bの積層体からなる第3絶縁膜22にプラズマエッチングなどのエッチング処理を施し、第1配線のパターンに沿って第2絶縁膜21の上面に達する第1配線用溝T1を形成する。この後、レジスト膜40を除去する。
次に、図4(a)に示すように、例えば、スパッタリングなどの物理蒸着法により、第1配線用溝T1の内壁面を被覆してタンタルなどを30nmの膜厚で堆積させ、バリアメタル層30aを形成する。
次に、例えば銅のターゲットを用いたスパッタリングなどの物理蒸着法により、バリアメタル層30aの上層に全面に銅のシード層30bを50nmの膜厚で形成する。
次に、例えばシード層30bを一方の電極とする電解メッキ処理により、1μmの膜厚で銅を堆積させ、シード層30bの上層に第1配線用溝T1を埋め込んで、銅層30cを形成する。
次に、図4(b)に示すように、例えばCMP(Chemical Mechamical Polishing)法により、第1配線用溝T1の外部における銅層30c(シード層30bを含む)を除去し、さらに引き続いてCMP処理を行ってバリアメタル層30aまでを除去する。
これにより、バリアメタアル層と銅層からなり、第1配線用溝T1内に埋め込まれた第1配線30が形成される。
次に、図5(a)に示すように、上記と同様にして、第1配線30及び第3絶縁膜22上に窒化シリコンなどからなる第4絶縁膜23を形成し、低誘電率絶縁膜24aと酸化シリコン膜24bの積層体からなる第5絶縁膜24を形成し、第1コンタクト層と第2コンタクト層のパターンで開口するレジスト膜を形成する。
次に、第1コンタクト層と第2コンタクト層のパターンでエッチング処理し、第1配線30及び第3絶縁膜22の上面に達する第1コンタクトホールC1及び第2コンタクトホールC2を形成する。この後、レジスト膜を除去する。
ここで、第2コンタクトホールC2は、図1に示すように、第1コンタクトホールC1の外周において第1コンタクトホールC1から離間してリング形状に開口して形成する。
次に、図5(b)に示すように、上記と同様にして、第1コンタクトホールC1及び第2コンタクトホールC2の内壁面を被覆してバリアメタル層31a,32aを形成し、全面に銅のシード層31b,32bを形成し、シード層31b,32bの上層に第1コンタクトホールC1及び第2コンタクトホールC2を埋め込んで銅層31c,32cを形成し、さらにCMP法などにより第1コンタクトホールC1及び第2コンタクトホールC2の外部における銅層(シード層を含む)とバリアメタル層を除去する。
これにより、バリアメタアル層と銅層からなり、第1コンタクトホールC1に埋め込まれた第1コンタクト層31が形成される。また、同様に、第2コンタクトホールC2に埋め込まれた第2コンタクト層32が形成される。
次に、図6(a)に示すように、上記と同様にして、第1コンタクト層31、第2コンタクト層32及び第5絶縁膜24上に窒化シリコンなどからなる第6絶縁膜25を形成し、低誘電率絶縁膜26aと酸化シリコン膜26bの積層体からなる第7絶縁膜26を形成し、第2配線のパターンで開口するレジスト膜を形成する。
次に、第2配線のパターンでエッチング処理し、第1コンタクト層31、第2コンタクト層32及び第5絶縁膜24の上面に達する第1配線用溝T2を形成する。この後、レジスト膜を除去する。
次に、図6(b)に示すように、上記と同様にして、第2配線用溝T2の内壁面を被覆してバリアメタル層33aを形成し、全面に銅のシード層33bを形成し、シード層33bの上層に第2配線用溝T2を埋め込んで銅層33cを形成し、さらにCMP法などで第2配線用溝T2の外部における銅層(シード層を含む)とバリアメタル層を除去する。
これにより、バリアメタアル層と銅層からなり、第2配線用溝T2に埋め込まれた第2配線33が形成される。
さらに、第2配線33及び第7絶縁膜26上に窒化シリコンなどからなる第8絶縁膜27を形成する。
以上で、図1と図2(a)及び(b)に示す構造の配線を有する半導体装置を製造することができる。
上記の本実施形態に係る半導体装置の製造方法は、第1コンタクト層の外周にリング形状の第2コンタクト層を形成することにより、絶縁膜中から第1コンタクト層に到達する水分の量が低減され、実パターンが形成されている領域においても配線の酸化や腐食を抑制して配線の信頼性を高めた半導体装置を製造することができる。
第2実施形態
図7は本実施形態に係る半導体装置の平面図である。
例えば、基板に第1配線30が形成されており、その上方において第2配線33が形成されている。
第1配線30と第2配線33は重なり領域を有しており、この重なり領域において第1配線30と第2配線33を接続する第1コンタクト層31が形成されており、第1コンタクト層31の外周において第1コンタクト層31から離間してリング形状に第2コンタクト層32が形成されている。ここでは、本実施形態においては、16角形形状の第2コンタクト層32が形成された構成である。
例えば、上記の第1配線30及び第2配線33は、それぞれ絶縁膜に形成された配線用の溝T1,T2内に埋め込まれて形成された配線であり、また、第1コンタクト層31及び第2コンタクト層32は、それぞれ絶縁膜に形成されたコンタクトホールC1,C2内に埋め込まれて形成されたプラグ形状のコンタクト層である。
第2コンタクト層32の形状は特に限定されず、リング形状であれば上記の16角形形状などの様々な形状とすることができる。例えば円形形状としてもよい。
本実施形態の半導体装置は、第1コンタクト層の外周にリング形状の第2コンタクト層が形成されており、これによって絶縁膜中から第1コンタクト層に到達する水分の量が低減され、実パターンが形成されている領域においても配線の酸化や腐食を抑制して配線の信頼性を高めることができる。
第3実施形態
図8は本実施形態に係る半導体装置の平面図である。
例えば、下層の第1配線T1a,T1b,T1cが形成され、上層の第2配線T2a,T2b,T2cが形成されている。
ここで、第1配線T1aと第2配線T2aが重なり領域を有しており、この重なり領域において第1配線T1aと第2配線T2aを接続する第1コンタクト層CL1が形成されており、第1コンタクト層CL1の外周において第1コンタクト層CL1から離間してリング形状(図面状は16角形形状)に第2コンタクト層CL2が形成されている。
また、第1配線T1bと第2配線T2bが重なり領域を有して、両配線を接続するコンタクト層CL3が形成されている。
本実施形態の半導体装置においては、第1配線と第1配線に隣接する配線との距離が所定の値以上である領域に設けられた第1コンタクト層に対して、第2コンタクト層が形成された構成とする。
即ち、第1配線T1a及び第2配線T2aと、第1配線T1a及び第2配線T2aに隣接する配線である第1配線T1cが、所定の距離として例えば5μm、好ましくは10μm以上離れている場合、第1配線T1aと第2配線T2aを接続する第1コンタクト層CL1の外周に、第2コンタクト層CL2を設けるレイアウトとしている。
一方、第1コンタクト層CL3が接続する第1配線T1bと第2配線T2bには、どの方向にも5μm以下の近い領域に配線が存在するので、第1配線T1bと第2配線T2bを接続する第1コンタクト層CL3の外周には第2コンタクト層を設けない。
上記のように、第1配線及び第2配線の近くに他の配線が存在する場合、水分が上記他の配線にも到達するので、第1コンタクト層に到達する水分の量が低減され、上記ように第2コンタクト層により保護する必要は必ずしもない。
第1配線及び第2配線の近く、例えば5μm以内に他の配線が存在しない場合、水分の影響が大きくなるので、第2コンタクト層による保護効果が大きくなる。
第4実施形態
図9は本実施形態に係る半導体装置の平面図である。
例えば、下層の第1配線T1a,T1b,T1c,T1d,T1eが形成され、上層の第2配線T2a,T2bが形成されている。
ここで、第1配線T1aと第2配線T2aが重なり領域を有しており、この重なり領域において第1配線T1aと第2配線T2aを接続する第1コンタクト層CL1が形成されており、第1コンタクト層CL1の外周において第1コンタクト層CL1から離間してリング形状(図面状は16角形形状)に第2コンタクト層CL2が形成されている。
また、第1配線T1c,T1d,T1eと第2配線T2bが重なり領域を有して、両配線を接続するコンタクト層CL3,CL4,CL5が形成されている。
本実施形態の半導体装置においては、第1コンタクト層が複数設けられており、最近接の第1コンタクト層との距離が所定の値以上である第1コンタクト層に対して、第2コンタクト層が形成された構成とする。
即ち、第1コンタクト層CL1と、最近接である第1コンタクト層CL3が、所定の距離として例えば5μm、好ましくは10μm以上離れている場合、第1コンタクト層CL1の外周に第2コンタクト層CL2を設けるレイアウトとしている。
一方、第1コンタクト層CL3にとっては、最近接である第1コンタクト層CL4との距離が短いので、第1コンタクト層CL3の外周には第2コンタクト層を設けない。他の第1コンタクト層CL4,CL5も同様である。
上記のように、第1コンタクト層の近くに他の第1コンタクト層が存在する場合、水分が各第1コンタクト層にも到達するので、第1コンタクト層1つあたりに到達する水分の量が低減され、上記ように第2コンタクト層により保護する必要は必ずしもない。
第1コンタクト層の近く、例えば5μm以内に他の第1コンタクト層が存在しない場合、水分の影響が大きくなるので、第2コンタクト層による保護効果が大きくなる。
図10は、第3及び第4実施形態において、第2コンタクト層を設ける基準となる、隣接配線間距離あるいは第1コンタクト層間距離Sと、層間絶縁膜に適用する絶縁材料の誘電率kの関係を示すグラフである。
例えば、誘電率が約2.4のとき、隣接配線間距離が10μm以上である配線に形成された第1コンタクト層、または、第1コンタクト層間距離が10μm以上である第1コンタクト層に、第2コンタクト層を設ける基準とする。
本発明は上記の実施形態に限定されない。
例えば、本実施形態は一例であり、プロセス、デザインルールにより変化する。
また第2コンタクト層の形状は、実施形態において、正方形、16角形形状としたがこの限りでは無い。
また、本発明は実回路パターン以外にダミーパターン(配線層単独あるいは配線層+コンタクト層)が存在する場合にも適用できる。その場合はダミーパターンを実パターンと見なして上記実施形態に適用することにより代用される。
その他、本発明の観点を逸脱しない範囲で、種々の変更が可能である。
本発明の半導体装置は、配線間にコンタクトが形成された半導体装置などに適用できる。
図1は本発明の第1実施形態に係る半導体装置の平面図である。 図2(a)は図1のA−A’における断面図であり、図2(b)は図1のB−B’における断面図である。 図3(a)及び(b)は本発明の第1実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。 図4(a)及び(b)は本発明の第1実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。 図5(a)及び(b)は本発明の第1実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。 図6(a)及び(b)は本発明の第1実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。 図7は本発明の第2実施形態に係る半導体装置の平面図である。 図8は本発明の第3実施形態に係る半導体装置の平面図である。 図9は本発明の第4実施形態に係る半導体装置の平面図である。 図10は隣接配線間距離あるいは第1コンタクト層間距離Sと層間絶縁膜に適用する絶縁材料の誘電率kの関係を示すグラフである。
符号の説明
10…シリコン基板、20…第1絶縁膜、21…第2絶縁膜、22…第3絶縁膜、22a…低誘電率絶縁膜、22b…酸化シリコン膜、23…第4絶縁膜、24…第5絶縁膜、24a…低誘電率絶縁膜、24b…酸化シリコン膜、25…第6絶縁膜、26…第7絶縁膜、26a…低誘電率絶縁膜、26b…酸化シリコン膜、27…第8絶縁膜、30…第1配線、30a…バリアメタル層、30b…シード層、30c…銅層、31…第1コンタクト層、31a…バリアメタル層、31b…シード層、31c…銅層、32…第2コンタクト層、32a…バリアメタル層、32b…シード層、32c…銅層、33…第2配線、33a…バリアメタル層、33b…シード層、33c…銅層、40…レジスト膜、C1…第1コンタクトホール、C2…第2コンタクトホール、T1…第1配線用溝、T2…第2配線用法溝、T1a,T1b,T1c,T1d,T1e…第1配線、T2a,T2b,T2c…第2配線、CL1,CL3,CL4,CL5…第1コンタクト層、CL2…第2コンタクト層

Claims (6)

  1. 基板に形成された第1配線と、
    前記第1配線に接続して前記第1配線の上層に形成された第1コンタクト層と、
    前記第1コンタクト層の外周において前記第1コンタクト層から離間してリング形状に形成された第2コンタクト層と、
    前記第1コンタクト層に接続して前記第1コンタクト層及び第2コンタクト層の上層に形成された第2配線と、
    前記第1配線、前記第1コンタクト層、前記第2コンタクト層、及び前記第2配線の間隙に形成された、酸化シリコンより誘電率が低い絶縁材料を含む絶縁層と
    を有する半導体装置。
  2. 前記第2コンタクト層が、前記第1配線及び/または前記第2配線に接続して形成されている
    請求項1に記載の半導体装置。
  3. 前記第2コンタクト層のリング形状の内側の領域を密閉するように、前記第2コンタクト層に前記第1配線及び前記第2配線が接続して形成されている
    請求項1に記載の半導体装置。
  4. 前記第2コンタクト層の上層に水分遮蔽性の絶縁層が形成されている
    請求項1に記載の半導体装置。
  5. 前記第1配線及び前記第2配線と前記第1配線及び第2配線に隣接する配線との距離が所定の値以上である領域に設けられた第1コンタクト層に対して、前記第2コンタクト層が形成されている
    請求項1に記載の半導体装置。
  6. 前記第1コンタクト層が複数設けられており、
    最近接の前記第1コンタクト層との距離が所定の値以上である前記第1コンタクト層に対して、前記第2コンタクト層が形成されている
    請求項1に記載の半導体装置。
JP2006186339A 2006-07-06 2006-07-06 半導体装置 Pending JP2008016638A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006186339A JP2008016638A (ja) 2006-07-06 2006-07-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006186339A JP2008016638A (ja) 2006-07-06 2006-07-06 半導体装置

Publications (1)

Publication Number Publication Date
JP2008016638A true JP2008016638A (ja) 2008-01-24

Family

ID=39073376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006186339A Pending JP2008016638A (ja) 2006-07-06 2006-07-06 半導体装置

Country Status (1)

Country Link
JP (1) JP2008016638A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
JP2004064046A (ja) * 2002-06-06 2004-02-26 Fujitsu Ltd 半導体装置及びその製造方法
JP2004134450A (ja) * 2002-10-08 2004-04-30 Fujitsu Ltd 半導体集積回路
JP2005064226A (ja) * 2003-08-12 2005-03-10 Renesas Technology Corp 配線構造
JP2005229086A (ja) * 2004-01-15 2005-08-25 Toshiba Corp 半導体装置
JP2006024698A (ja) * 2004-07-07 2006-01-26 Toshiba Corp 半導体装置及びその製造方法
WO2007074530A1 (ja) * 2005-12-27 2007-07-05 Fujitsu Limited 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
JP2004064046A (ja) * 2002-06-06 2004-02-26 Fujitsu Ltd 半導体装置及びその製造方法
JP2004134450A (ja) * 2002-10-08 2004-04-30 Fujitsu Ltd 半導体集積回路
JP2005064226A (ja) * 2003-08-12 2005-03-10 Renesas Technology Corp 配線構造
JP2005229086A (ja) * 2004-01-15 2005-08-25 Toshiba Corp 半導体装置
JP2006024698A (ja) * 2004-07-07 2006-01-26 Toshiba Corp 半導体装置及びその製造方法
WO2007074530A1 (ja) * 2005-12-27 2007-07-05 Fujitsu Limited 半導体装置

Similar Documents

Publication Publication Date Title
US11056450B2 (en) Semiconductor device
JP5106933B2 (ja) 半導体装置
JP4699172B2 (ja) 半導体装置
KR100479406B1 (ko) 반도체 장치
JP2006190839A (ja) 半導体装置及びその製造方法
JP2009105160A (ja) 半導体装置
JP2004297022A (ja) 半導体装置及びその製造方法
JP6872991B2 (ja) 半導体装置およびその製造方法
US7977795B2 (en) Semiconductor device, method of fabricating the same, and pattern generating method
JP2011139103A (ja) 半導体装置
JP2013062464A (ja) 半導体装置および半導体装置の製造方法
JP2006005011A (ja) 半導体装置
JP4926918B2 (ja) 半導体装置の製造方法
JP4785060B2 (ja) 半導体装置とその製造方法、およびそのパターン生成方法
JP4615846B2 (ja) 半導体装置
US7755202B2 (en) Semiconductor device and method of fabricating the same
JP2007019128A (ja) 半導体装置
JP4302505B2 (ja) 半導体装置
JP2008016638A (ja) 半導体装置
JP4814694B2 (ja) 半導体装置
JP2008124070A (ja) 半導体装置
JP5932079B2 (ja) 半導体装置
JP4932944B2 (ja) 半導体装置およびその製造方法
JP2010206226A (ja) 半導体装置の製造方法
JP5801329B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20090306

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Effective date: 20110201

Free format text: JAPANESE INTERMEDIATE CODE: A131

A977 Report on retrieval

Effective date: 20110203

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110705