[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2008091970A - Piezoelectric oscillator and manufacturing method thereof - Google Patents

Piezoelectric oscillator and manufacturing method thereof Download PDF

Info

Publication number
JP2008091970A
JP2008091970A JP2006266926A JP2006266926A JP2008091970A JP 2008091970 A JP2008091970 A JP 2008091970A JP 2006266926 A JP2006266926 A JP 2006266926A JP 2006266926 A JP2006266926 A JP 2006266926A JP 2008091970 A JP2008091970 A JP 2008091970A
Authority
JP
Japan
Prior art keywords
circuit
wafer
chip
piezoelectric
vibration element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006266926A
Other languages
Japanese (ja)
Inventor
Kazuo Murata
一男 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Miyota Co Ltd
Original Assignee
Citizen Miyota Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Miyota Co Ltd filed Critical Citizen Miyota Co Ltd
Priority to JP2006266926A priority Critical patent/JP2008091970A/en
Publication of JP2008091970A publication Critical patent/JP2008091970A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a piezoelectric oscillator that can improve productivity, give a sufficient area to user, write, and measurement terminals sufficiently, and prevent the write and measurement terminals from remaining in the piezoelectric oscillator as a product, and to provide a method of manufacturing the piezoelectric oscillator. <P>SOLUTION: There are no cavities on a flat chip substrate 2, and a piezoelectric vibration element 5 packaged onto the chip substrate 2 is sealed by a cap 6. The write and measurement terminals 10, 11 required in a manufacture process are formed in a street region 9 provided in a portion to the chip region 8, and are eliminated and wasted when the chip region 8 is separated, thus preventing unnecessary terminals, such as the write terminal 10 and the measurement terminal, from remaining in the piezoelectric oscillator 1 as a product. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

この発明は、水晶などの圧電振動素子を利用した圧電発振器に関する。   The present invention relates to a piezoelectric oscillator using a piezoelectric vibration element such as a crystal.

クロックパルスの発生に圧電発振器を利用する電子機器は多種、多量に生産されているが、小型化とコストダウンの要請が強い。これに応じて小型化に伴う種々の問題を解決して圧電発振器を小型化でき、かつ、低いコストで生産できるという製造方法が提供されている。
例えば、特許文献1の圧電発振器の製造方法は、セラミックシートを積層して形成する母基材に複数の基板領域(チップ領域)を設定し、あらかじめ形成された各基板領域の凹部内にIC回路を収納するとともに、その上方の基板領域に圧電振動素子を搭載し、凹部と圧電振動素子を取り囲むようにしてシールリングを取り付け、ついで、シールリングの上部に主体を取り付け、最後に母基板を各基板領域の外周に沿って分割するという工程である。
There are many electronic devices that use piezoelectric oscillators to generate clock pulses, but there is a strong demand for downsizing and cost reduction. Accordingly, a manufacturing method is provided in which various problems associated with downsizing can be solved to reduce the size of the piezoelectric oscillator and to produce the piezoelectric oscillator at low cost.
For example, in the method of manufacturing a piezoelectric oscillator disclosed in Patent Document 1, a plurality of substrate regions (chip regions) are set on a base material formed by laminating ceramic sheets, and an IC circuit is formed in a recess of each substrate region formed in advance. The piezoelectric vibration element is mounted on the substrate area above it, the seal ring is attached so as to surround the recess and the piezoelectric vibration element, the main body is then attached to the top of the seal ring, and finally the mother board is attached This is a process of dividing along the outer periphery of the substrate region.

この際、母基板の隣接する基板領域間に捨代領域を形成しておき、捨代領域に書込み制御端子を配置し、これを用いて温度補償データをIC回路に記憶させた後に、母基板を各基板領域の外周に沿って分割することも開示されている。
この製造方法は、母基材の状態で各基板領域に必要な構造を完成し、ついで各領域を基
板として分割するので、母基材そのものが製造工程中に必要な搬送と位置決め用のキャリアとして機能し、基板を個々に扱うよりも能率よく生産できてコストダウンを図れる、また、捨代に書込み端子を形成すると基板領域を小さくすることができる、その一方で、書込み端子に十分な面積を取れるので、書込み操作が簡単であるなどの利点があると記載されている。
At this time, a spare area is formed between adjacent board areas of the mother board, a write control terminal is arranged in the spare area, and temperature compensation data is stored in the IC circuit using this, and then the mother board is used. Is also disclosed along the outer periphery of each substrate region.
This manufacturing method completes the necessary structure for each substrate region in the state of the base material, and then divides each region as a substrate, so that the base material itself is used as a carrier for conveyance and positioning required during the manufacturing process. It functions and can be produced more efficiently than the individual handling of the board, reducing costs, and forming the write terminals in a reduced manner can reduce the board area, while providing a sufficient area for the write terminals. Therefore, it is described that there is an advantage that the writing operation is simple.

また、特許文献2の製造方法は、ウェハ(母基材)に複数の形成領域(チップ領域)を設定し、ウェハの一面側で各形成領域に集積回路素子の回路パターン(IC回路)を形成すると共に各形成領域の他面側にキャビティを形成して、ここに圧電振動素子を実装し、キャビティにリッドを装着してキャビティの内部を封止し、最後に、各形成領域を個片に分離する工程である。
この製造方法は、製造工程において微小な形成領域の個片を扱う必要がなく、また、同時に複数の圧電発振器を生産できる、ウェハにキャビティを形成して圧電振動素子を装填するので、圧電発振器を小型に製造できる利点があると記載されている。
In the manufacturing method of Patent Document 2, a plurality of formation regions (chip regions) are set on a wafer (base material), and a circuit pattern (IC circuit) of an integrated circuit element is formed on each formation region on one side of the wafer. At the same time, a cavity is formed on the other surface side of each forming region, a piezoelectric vibration element is mounted thereon, a lid is attached to the cavity, and the inside of the cavity is sealed, and finally, each forming region is divided into pieces. It is a process of separating.
In this manufacturing method, it is not necessary to handle a small piece of a formation region in the manufacturing process, and a plurality of piezoelectric oscillators can be produced at the same time. A cavity is formed in a wafer and a piezoelectric vibration element is loaded. It is described that there is an advantage that it can be manufactured in a small size.

特開2005−79658号公報JP 2005-79658 A 特開2004−214787号公報JP 2004-214787 A

前記従来の製造方法は、生産能率に優れ、圧電発振器のサイズを小さくできるものであるが、いずれも母基板(セラミックの積層シート、ウェハ)のチップ領域にキャビティを形成し、そこに圧電振動素子を装填している。そのため、チップ領域にIC回路を形成するまえに母基材にキャビティを形成する工程を必要とし、また、小さなキャビティ内に圧電振動素子を実装する作業に困難が伴う。さらに、圧電発振器の製造工程には、マウントした圧電振動素子の温度補償データをIC回路に記憶させる必要があるが、そのための書込み端子やユーザー端子(ユーザーが圧電発振器をユーザー基板へ実装する場合に必要となる)がどのような工程で形成されるのか明らかではない。また、セラミックのような焼成基板では、配線パターンの位置精度が悪いので、IC回路への温度補償データの書込み時にプローブのコンタクトミスが発生し易い。   The conventional manufacturing methods are excellent in production efficiency and can reduce the size of the piezoelectric oscillator. In either case, a cavity is formed in the chip region of the mother substrate (ceramic laminated sheet or wafer), and the piezoelectric vibration element is formed there. Is loaded. Therefore, a process of forming a cavity in the base substrate is required before forming an IC circuit in the chip region, and the operation of mounting the piezoelectric vibration element in the small cavity is difficult. Further, in the manufacturing process of the piezoelectric oscillator, it is necessary to store temperature compensation data of the mounted piezoelectric vibration element in the IC circuit. For this purpose, a write terminal and a user terminal (when the user mounts the piezoelectric oscillator on the user board) It is not clear in what process it will be formed. Further, in the case of a fired substrate such as ceramic, since the positional accuracy of the wiring pattern is poor, probe contact mistakes are likely to occur when temperature compensation data is written to the IC circuit.

この発明は、ウェハにキャビティを形成することなく、両面が平面なまま使用することで、キャビティ形成の手間を省くとともに微小なキャビティに圧電振動素子などを装填する困難な作業をなくすことで生産能率を向上させ、また、チップ領域をさらに小型化しても、この領域に配置する必要のあるユーザー端子の面積を十分に大きく、かつ、ユーザー基板への実装時にIC回路上のパッドとの間でショート事故を起こしにくい圧電発振器とその製造方法の提供を目的とする。   The present invention eliminates the labor of forming the cavity and eliminates the difficult task of loading a piezoelectric resonator or the like into the minute cavity by forming the wafer with both sides flat without forming a cavity in the wafer. Even if the chip area is further reduced, the area of the user terminals that need to be arranged in this area is sufficiently large, and short-circuiting with the pads on the IC circuit when mounted on the user board An object of the present invention is to provide a piezoelectric oscillator that is less likely to cause an accident and a method for manufacturing the same.

圧電発振器において、平板状のウェハにIC回路を形成し、また、圧電振動素子をマウントする。圧電振動素子は、キャップで封止する。ユーザー端子は再配線技術で形成する。   In a piezoelectric oscillator, an IC circuit is formed on a flat wafer, and a piezoelectric vibration element is mounted. The piezoelectric vibration element is sealed with a cap. User terminals are formed by rewiring technology.

ウェハの面は平らなままに利用し、圧電振動素子はキャップで封止するので、圧電発振器の製造工程が簡素化される。
圧電振動素子の実装をキャビティ内へ行う場合と違って、キャビティを形成する側壁がないので実装時にペースト塗布ノズルが不必要な個所に接触する事故が発生しない。
再配線技術で形成されるユーザー端子は、チップ領域にIC回路の上層に重ねて、あるいはIC回路が形成されている面(一面側)とは異なる面(他面側)に形成することができるので、IC回路のパッドとは別に十分な面積をもたせることができる。これにより、ユーザー基板への取り付けが簡単で確実にできる。書込み端子や測定端子をチップ領域外のストリート領域に形成するようにすると、IC回路におけるパッドの大きさや配置を制限することが少なく、小型化や薄型化の設計自由度が増す。
製品としての圧電発振器は、基板を備えたIC自体がパッケージとなるので、小型化、薄型化の程度が高いものとなる。
書込み端子や測定端子は、必要に応じて、IC回路と同時に形成できるので、位置精度がよく、IC回路に温度補償データを記憶させるなどの作業を行い易い。
書込み端子や測定端子は、チップ基板を分離するときに除去されるので、製品としての圧電発振器に残らず、圧電発振器をユーザーがユーザー基板へ実装するときに不要な端子が残っていることによるショート事故を防止できる。
Since the wafer surface is used flat and the piezoelectric vibration element is sealed with a cap, the manufacturing process of the piezoelectric oscillator is simplified.
Unlike the case where the piezoelectric vibration element is mounted in the cavity, there is no side wall forming the cavity, so that an accident in which the paste application nozzle contacts an unnecessary portion during mounting does not occur.
The user terminals formed by the rewiring technology can be formed on the chip area so as to overlap the upper layer of the IC circuit or on a different surface (the other surface side) from the surface on which the IC circuit is formed (the one surface side). Therefore, a sufficient area can be provided separately from the IC circuit pads. Thereby, the attachment to a user board | substrate can be performed simply and reliably. If the write terminal and the measurement terminal are formed in the street area outside the chip area, the size and arrangement of the pads in the IC circuit are not limited, and the degree of freedom in designing for miniaturization and thinning increases.
Since the piezoelectric oscillator as a product is a package of an IC provided with a substrate, the degree of miniaturization and thinning is high.
The writing terminal and the measuring terminal can be formed at the same time as the IC circuit, if necessary, so that the positional accuracy is good and it is easy to perform operations such as storing temperature compensation data in the IC circuit.
Write terminals and measurement terminals are removed when the chip substrate is separated, so there is no shortage due to remaining unnecessary terminals when the user mounts the piezoelectric oscillator on the user board instead of remaining as a product piezoelectric oscillator. Accidents can be prevented.

〔圧電発振器、実施例1〕
図1は、実施例としての圧電発振器1の構造を模式的に示したものであり、図2はウェハにおけるチップ領域とストリート領域および端子の配置位置を示した平面図、図3はチップ領域と端子及びパッドの位置関係を示した平面図である。圧電発振器1は、チップ基板2にIC回路3とユーザー端子4及び圧電振動素子5を有する。圧電振動素子5は、金属製やガラス製のキャップ6で覆われ外界から封止される。
チップ基板2は、母基材としてのシリコンウェハ7に設定した複数のチップ領域8を切り出したものである。なお、複数のチップ領域8はウェハ7上に隣接するチップ領域間にストリート領域9を設けて配列される。ストリート領域9はダイシングなどでチップ領域8を分離する際に捨て去られる部分である。
[Piezoelectric oscillator, Example 1]
FIG. 1 schematically shows the structure of a piezoelectric oscillator 1 as an embodiment. FIG. 2 is a plan view showing a chip area, a street area, and terminal positions on a wafer. FIG. It is the top view which showed the positional relationship of a terminal and a pad. The piezoelectric oscillator 1 includes an IC circuit 3, a user terminal 4, and a piezoelectric vibration element 5 on a chip substrate 2. The piezoelectric vibration element 5 is covered with a metal or glass cap 6 and sealed from the outside.
The chip substrate 2 is obtained by cutting out a plurality of chip regions 8 set on a silicon wafer 7 as a base material. The plurality of chip regions 8 are arranged by providing street regions 9 between adjacent chip regions on the wafer 7. The street region 9 is a portion that is discarded when the chip region 8 is separated by dicing or the like.

ウェハ7に設定されたそれぞれのチップ領域8には、複数の工程を経てIC回路3の形成、ユーザー端子4の形成、圧電振動素子5の実装及びキャップ6の固定がなされる。また、ストリート領域9には、書込み端子10や測定端子11が形成され、IC回路3の対応するパッド12と接続される。書込み端子10は、実装した圧電振動素子5の温度変化に伴う振動数の変化を補正する温度補償データをIC回路3のメモリーに記憶させる操作に用いられる。測定端子11は、実装した圧電振動素子5の性能を検定するために用いられる。どちらも、製品として完成した圧電発振器1を使用するにあたっては不要である。   In each chip region 8 set on the wafer 7, the IC circuit 3 is formed, the user terminal 4 is formed, the piezoelectric vibration element 5 is mounted, and the cap 6 is fixed through a plurality of steps. In the street area 9, a write terminal 10 and a measurement terminal 11 are formed and connected to the corresponding pad 12 of the IC circuit 3. The write terminal 10 is used for an operation of storing temperature compensation data for correcting a change in frequency associated with a temperature change of the mounted piezoelectric vibration element 5 in the memory of the IC circuit 3. The measurement terminal 11 is used to verify the performance of the mounted piezoelectric vibration element 5. Neither is necessary when using the piezoelectric oscillator 1 completed as a product.

圧電振動素子5は、この実施例ではIC回路3が形成されるウェハ7の一面側と反対の他面側に実装されるので、一面側のIC回路3の対応するパッド12とは圧電振動素子用貫通電極13を通じて接続される。圧電振動素子用貫通電極13の他面側にはマウント部14が形成されて圧電振動素子5はそこに導電接着材やバンプなどを用いて機械的、電気的に固定される。   In this embodiment, the piezoelectric vibration element 5 is mounted on the other surface side opposite to the one surface side of the wafer 7 on which the IC circuit 3 is formed, so that the corresponding pad 12 of the IC circuit 3 on the one surface side is the piezoelectric vibration element. The through electrode 13 is connected. A mount portion 14 is formed on the other surface side of the piezoelectric vibration element through electrode 13, and the piezoelectric vibration element 5 is mechanically and electrically fixed thereto using a conductive adhesive, a bump, or the like.

ユーザー端子4は、この実施例において、書込み端子10及び測定端子11と同時に形成するもので、IC回路3上に絶縁層を形成し、ユーザー端子4、書込み端子10及び測定端子11と対応したパッド12及びその他配線の必要な総てのパッドの部分を露出させた後、再配線技術によりこれらユーザー端子4、書込み端子10及び測定端子11と対応するパッドまでの配線を含む再配線層を形成する。このとき、ユーザー端子4はチップ領域内に形成されるが、書込み端子10と測定端子11は、ストリート領域9に形成される。書込み端子10と測定端子11は、ストリート領域9に形成されるのでチップ領域8の大きさに依らず、その面積を大きくとれるので、データ入力用のプロープを簡単、かつ、確実に接触させることが出来る。一方、IC回路3におけるパッド12の形成スペースを圧迫することがなく、IC回路3の設計に余裕を持たせることができる。   In this embodiment, the user terminal 4 is formed at the same time as the write terminal 10 and the measurement terminal 11, an insulating layer is formed on the IC circuit 3, and pads corresponding to the user terminal 4, the write terminal 10 and the measurement terminal 11 are formed. 12 and all other pad portions necessary for wiring are exposed, and a rewiring layer including wiring to the pads corresponding to the user terminal 4, the write terminal 10, and the measurement terminal 11 is formed by a rewiring technique. . At this time, the user terminal 4 is formed in the chip area, but the write terminal 10 and the measurement terminal 11 are formed in the street area 9. Since the write terminal 10 and the measurement terminal 11 are formed in the street region 9, the area can be increased regardless of the size of the chip region 8, so that the data input probe can be contacted easily and reliably. I can do it. On the other hand, the formation space of the pad 12 in the IC circuit 3 is not compressed, and a margin can be given to the design of the IC circuit 3.

キャップ6はチップ領域8のそれぞれに対応した複数の封止用凹部(キャップ)を備えたシート材が用いられる。シート材はウェハ7にあてがって、それぞれの圧電振動素子5を凹部で封止し、チップ領域8の側で樹脂接着材や低融点ガラスなどでウェハ7に固定される。   As the cap 6, a sheet material provided with a plurality of sealing recesses (caps) corresponding to the chip regions 8 is used. The sheet material is applied to the wafer 7, each piezoelectric vibration element 5 is sealed with a concave portion, and is fixed to the wafer 7 with a resin adhesive, low melting point glass, or the like on the chip region 8 side.

ウェハ7上のチップ領域8のそれぞれに、圧電発振器1としての構造が整うと、ダイシングにてストリート領域9部分を切除し、キャップ6を備えたチップ領域8を個々に分離する。このとき、圧電発振器1には不要な書込み端子10と測定端子11が除去される。
この実施例1は、チップ領域8が分離されたチップ基板2は、両面が平らなままでよく、圧電振動素子5を納めるためのキャビティなどを形成する必要がないから、製造工程が簡単となり、コストダウンを計れる、キャップ6の底面積に見合った範囲にIC回路3を形成する構造とできるので、圧電発振器1をさらに小型に形成することができる、面積の大きなユーザー端子4を備えるので、別途に書込み端子基板を組み付ける必要がないので、圧電発振器1の薄型化に有利である。
When the structure as the piezoelectric oscillator 1 is prepared in each of the chip regions 8 on the wafer 7, the street region 9 portion is cut out by dicing, and the chip regions 8 including the cap 6 are individually separated. At this time, the write terminal 10 and the measurement terminal 11 unnecessary for the piezoelectric oscillator 1 are removed.
In the first embodiment, the chip substrate 2 from which the chip region 8 is separated may be flat on both sides, and it is not necessary to form a cavity or the like for housing the piezoelectric vibration element 5. Since the IC circuit 3 can be formed in a range commensurate with the bottom area of the cap 6 to reduce the cost, the piezoelectric oscillator 1 can be further reduced in size, and the user terminal 4 having a large area is provided. This is advantageous in reducing the thickness of the piezoelectric oscillator 1 because it is not necessary to assemble the write terminal board.

図4は圧電発振器を概略で示した断面図であり、前述の実施例1で説明した工程とは別の工程で実施した例である。ストリート領域9に形成される書込み端子10と測定端子11は、チップ領域8にIC回路3を形成するときに同時に作成しておき、ユーザー端子4だけをIC回路3の形成後に絶縁層15を用いた再配線技術で形成することもある。この場合、製品である圧電発振器1を小型にするためには、ユーザー端子4は圧電振動素子5と反対の面に形成することが好ましい。   FIG. 4 is a cross-sectional view schematically showing a piezoelectric oscillator, which is an example implemented in a process different from the process described in the first embodiment. The write terminal 10 and the measurement terminal 11 formed in the street area 9 are created at the same time when the IC circuit 3 is formed in the chip area 8, and only the user terminal 4 is used after the IC circuit 3 is formed. It may be formed by the rewiring technology that was used. In this case, in order to reduce the size of the piezoelectric oscillator 1 which is a product, the user terminal 4 is preferably formed on the surface opposite to the piezoelectric vibration element 5.

〔圧電発振器、実施例2〕
図5は、圧電発振器の構造を概略で示した断面図であり、図5イは実施例2、図5ロは実施例3に関するものである。実施例1において、圧電振動素子5をIC回路3と同じ一面側に実装し、IC回路3と圧電振動素子5を共にキャップ6で封止することもある(図5イ)。圧電振動素子5は、IC回路3の圧電振動素子との接続に用いるパッド12に直接マウント部14を設けて実装する。前記同様、ユーザー端子4は圧電振動素子5と反対の面に形成することが好ましい。
〔圧電発振器、実施例3〕
実施例3において、ユーザー端子4をIC回路3と同じ一面側に形成しても良い(図5ロ)。この場合、チップ領域9がキャップ6の底面よりもユーザー端子4を設ける分だけ少し大きくなるが、チップ基板の一面側から、総ての作業が可能なので、加工手順が簡素化される。また、他面側に抜ける貫通電極の必要もなくなる。
[Piezoelectric oscillator, Example 2]
FIG. 5 is a sectional view schematically showing the structure of the piezoelectric oscillator. FIG. 5A relates to the second embodiment, and FIG. 5B relates to the third embodiment. In the first embodiment, the piezoelectric vibration element 5 may be mounted on the same surface side as the IC circuit 3, and both the IC circuit 3 and the piezoelectric vibration element 5 may be sealed with a cap 6 (FIG. 5A). The piezoelectric vibration element 5 is mounted by providing the mount portion 14 directly on the pad 12 used for connection with the piezoelectric vibration element of the IC circuit 3. Similarly to the above, the user terminal 4 is preferably formed on the surface opposite to the piezoelectric vibration element 5.
[Piezoelectric oscillator, Example 3]
In the third embodiment, the user terminal 4 may be formed on the same side as the IC circuit 3 (FIG. 5B). In this case, the chip region 9 is slightly larger than the bottom surface of the cap 6 by the provision of the user terminal 4, but since all operations can be performed from one surface side of the chip substrate, the processing procedure is simplified. Further, there is no need for a through electrode that passes through to the other side.

〔製造方法1〕
図6は、本発明の製造方法1を概略で示した工程図である。実施例の圧電発振器1は、次の工程を特徴として生産される。
〔1〕平板状のウェハ7を準備し、一面側に複数のチップ領域8とチップ領域8の相互間にストリート領域9を設定する。チップ領域8とストリート領域9の幅を同じにしておくと、ウェハ7での不要スペース(圧電発振器1となるチップ領域8を除く部分)は多くなるが、後のダイシングを等間隔で行える。
〔2〕ウェハ7の一面側におけるそれぞれのチップ領域8にIC回路3とIC回路3の電極パッド12を形成する(図6イ)。
[Production Method 1]
FIG. 6 is a process diagram schematically showing the production method 1 of the present invention. The piezoelectric oscillator 1 according to the embodiment is produced by the following process.
[1] A flat wafer 7 is prepared, and a street region 9 is set between a plurality of chip regions 8 and the chip regions 8 on one surface side. If the widths of the chip region 8 and the street region 9 are the same, unnecessary space on the wafer 7 (portion excluding the chip region 8 serving as the piezoelectric oscillator 1) increases, but subsequent dicing can be performed at equal intervals.
[2] The IC circuit 3 and the electrode pads 12 of the IC circuit 3 are formed in each chip region 8 on the one surface side of the wafer 7 (FIG. 6A).

〔3〕ウェハ7の一面側にIC回路3のパッド個所を除いてパッシベーション膜やレジスト膜などで絶縁層15を形成し、その表面に再配線層を形成する。再配線では書込み端子10と測定端子11及びユーザー端子4が形成され、これらがIC回路3の対応したパッド12と接続される。そのた、再配線の設定した位置にその他の対応したパッド12が接続される。この場合、ユーザー端子4はチップ領域8に配置し、書込み端子10や測定端子11はストリート領域9に配置する(図6ロ)。
〔4〕ウェハ7の他面側を研削して薄化するとともに、必要な個所に貫通電極13を形成する。圧電振動素子用貫通電極13もその一つであり、ウェハ7の他面側から一面側のIC回路3における圧電振動素子用パッド12に通じて形成される。また、圧電振動素子用貫通電極13の他面側端には圧電振動素子5を実装するためのマウント部14を形成しておく(図6ハ)。
[3] An insulating layer 15 is formed of a passivation film or a resist film on the one surface side of the wafer 7 except for the pad portion of the IC circuit 3, and a rewiring layer is formed on the surface thereof. In rewiring, a write terminal 10, a measurement terminal 11, and a user terminal 4 are formed, and these are connected to corresponding pads 12 of the IC circuit 3. In addition, other corresponding pads 12 are connected to the position where rewiring is set. In this case, the user terminal 4 is arranged in the chip area 8, and the writing terminal 10 and the measuring terminal 11 are arranged in the street area 9 (FIG. 6B).
[4] The other surface side of the wafer 7 is ground and thinned, and the through electrode 13 is formed at a necessary portion. The piezoelectric vibration element penetrating electrode 13 is one of them, and is formed from the other surface side of the wafer 7 to the piezoelectric vibration element pad 12 in the IC circuit 3 on the one surface side. Also, a mount portion 14 for mounting the piezoelectric vibration element 5 is formed on the other surface side end of the piezoelectric vibration element through electrode 13 (FIG. 6C).

〔5〕チップ領域8のそれぞれにおいて、前記圧電振動素子用貫通電極13の他面側に設けたマウント部14に圧電振動素子5を実装する(図6ニ)。実装には半田ボールや導電性接着材を用いる。ついで、圧電振動素子5上の電極膜(図示せず)などをレーザーやイオンビームなどでエッチングしたり、電極膜上に更に膜を付けたりすることで周波数調整を行う。
〔6〕キャップ6となる封止用凹部を連ねたシート材16をウェハ7の他面側にかぶせ、封止用凹部をチップ領域8の圧電振動素子5のそれぞれに対応させ、シート材16をウェハ7に固定する。固定には、低融点ガラスや半田(Au−S nなどを含む)を用いた加熱接合によることが多い。この場合の熱源は、ヒーター、レーザー、高周波誘導、電子ビームなどを利用できる。圧電振動素子5を封止した封止凹部の周囲が確実に固定されるようにする(図6ホ)。この工程の後に前記の周波数調整を行ってもよい。ただし、シート材16の少なくともキャップ6となる封止凹部はガラスなどレーザーに透明な素材で構成する必要がある。
[5] In each of the chip regions 8, the piezoelectric vibration element 5 is mounted on the mount portion 14 provided on the other surface side of the piezoelectric vibration element through electrode 13 (FIG. 6D). Solder balls and conductive adhesive are used for mounting. Next, the frequency is adjusted by etching an electrode film (not shown) or the like on the piezoelectric vibration element 5 with a laser or an ion beam, or by adding a film on the electrode film.
[6] Cover the sheet material 16 with the sealing recesses to be the cap 6 on the other surface side of the wafer 7, make the sealing recesses correspond to each of the piezoelectric vibration elements 5 in the chip region 8, and Fix to wafer 7. Fixing is often performed by heat bonding using low-melting glass or solder (including Au—Sn). As a heat source in this case, a heater, a laser, high frequency induction, an electron beam, or the like can be used. The periphery of the sealing recess that seals the piezoelectric vibration element 5 is securely fixed (FIG. 6E). The frequency adjustment may be performed after this step. However, at least the sealing recess to be the cap 6 of the sheet material 16 needs to be made of a material transparent to the laser such as glass.

〔7〕ストリート領域9に配置された測定端子11及び書込み端子10を利用して、測定端子11を通じてそれぞれのチップ領域8における圧電振動素子5の特性を判定(検定)したり、書込み端子10を利用して温度特性補正データをIC回路3のメモリーに記憶させたりする。
〔8〕ウェハ7から、ダイシングにより各チップ領域8を分離し、ここの圧電発振器1と
する。ストリート領域9に形成された書込み端子10や測定端子11はダイシングによりストリート領域9が破棄されるとき、共に破棄される。
[7] Using the measurement terminal 11 and the write terminal 10 arranged in the street area 9, the measurement terminal 11 is used to determine (test) the characteristics of the piezoelectric vibration element 5 in each chip area 8, The temperature characteristic correction data is stored in the memory of the IC circuit 3 by using it.
[8] Each chip region 8 is separated from the wafer 7 by dicing to form the piezoelectric oscillator 1 here. The write terminal 10 and the measurement terminal 11 formed in the street area 9 are both discarded when the street area 9 is discarded by dicing.

この製造方法は、ウェハ7の平らな面に圧電振動素子5を実装するので、ウェハ7にキャビティを作る工程が要らず、また、実装に際してキャビティの側壁に邪魔されることがないので、圧電振動素子5を取り付け易い、書込み端子10や測定端子11は、ストリート領域9に形成されるので十分な面積を有しており、プロープ17を利用した測定、書込み作業を高い精度を要求されることなく確実に行え、圧電発振器1の小型化、薄型化の設計自由度が増す、その一方で、チップ領域8の有効利用面積を拡大し、パッド12の配置などIC回路3の設計を容易にする、製品としての圧電発振器1には不要な書込み端子10、測定端子11を製品に残さないので、ユーザーがこれをユーザー基板へ実装するときに不測のショート事故が発生するのを防止することができるなど、の利点を有する。   In this manufacturing method, since the piezoelectric vibration element 5 is mounted on the flat surface of the wafer 7, there is no need to form a cavity in the wafer 7, and there is no obstruction by the side wall of the cavity during mounting. The writing terminal 10 and the measuring terminal 11, which are easy to attach the element 5, have a sufficient area because they are formed in the street region 9, and measurement and writing operations using the probe 17 are not required to have high accuracy. The degree of freedom in designing the piezoelectric oscillator 1 to be reduced in size and thickness can be increased. On the other hand, the effective use area of the chip region 8 is increased, and the design of the IC circuit 3 such as the arrangement of the pads 12 is facilitated. Since the piezoelectric oscillator 1 as a product does not leave unnecessary write terminals 10 and measurement terminals 11 in the product, an unexpected short circuit accident occurs when the user mounts them on the user board. It has advantages, such as it is possible to prevent the.

〔製造方法2〕
図7は、本発明の製造方法2を概略で示した工程図である。製造方法1に対比して〔2〕、〔3〕の工程が異なる。すなわち、チップ領域8のそれぞれにIC回路3を形成するとき(図7ロ)、同時に、書込み端子10及びこれとIC回路3とを接続する配線が形成される。したがって、工程〔3〕では絶縁層15の表面に形成されるのは、ユーザー端子4だけとなる。書込み端子10はストリート領域9の領域に、ユーザー端子4はチップ領域8に配置される。他は、製造方法1と格別に異なるところはない。
[Production Method 2]
FIG. 7 is a process diagram schematically showing the production method 2 of the present invention. Compared with the manufacturing method 1, the steps [2] and [3] are different. That is, when the IC circuit 3 is formed in each of the chip regions 8 (FIG. 7B), at the same time, the write terminal 10 and the wiring connecting the IC circuit 3 are formed. Accordingly, in the step [3], only the user terminal 4 is formed on the surface of the insulating layer 15. The write terminal 10 is arranged in the street area 9 and the user terminal 4 is arranged in the chip area 8. Other than that, there is no particular difference from Manufacturing Method 1.

製造方法2では、再配線時にストリート領域9にすでに形成されている書込み端子10や測定端子11を絶縁層15で覆わないようにする必要があるが、IC回路3内に形成するパッド12が少なくて済むので、IC回路3において複数のパッド12が占める以外の有効面積が増し、IC回路3を設計する上での余裕が大きくなる。   In the manufacturing method 2, it is necessary to prevent the write terminals 10 and the measurement terminals 11 already formed in the street region 9 from being covered with the insulating layer 15 at the time of rewiring, but the number of pads 12 formed in the IC circuit 3 is small. Therefore, the effective area other than that occupied by the plurality of pads 12 in the IC circuit 3 is increased, and a margin for designing the IC circuit 3 is increased.

〔製造方法3〕
図8は、本発明の製造方法3を概略で示した工程図である。
〔1〕ウェハ7を準備し、一面側に複数のチップ領域8とストリート領域9を設定する。
ウェハ7の一面側におけるそれぞれのチップ領域8にIC回路3、及び同時に書込み端子10や測定端子11をストリート領域9に形成しておく。ついで、その上面に圧電振動素子5との接続に用いるパッド12及び書込み端子10や測定端子11の個所を除いてパッシベーション膜(PV膜)などで絶縁層15を形成する。ここで圧電振動素子5との接続に用いるパッド12のみ、IC回路3上に形成する絶縁層15に開口部を設けておく(図8イ)。
〔2〕ウェハ7の他面側を研削して薄化するとともに、書込み端子用や測定端子用など必要な個所に貫通電極13(複数)を形成する。圧電振動素子5との接続に用いるパッド12にはメッキなどを利用してマウント部14を形成しておく(図8ロ)。ここでマウント部14は、圧電振動素子5との接続に用いるパッド12にメッキなどを施さなくとも、圧電振動素子5と電気的及び機械的に接合されれば何ら問題はない。
[Production Method 3]
FIG. 8 is a process diagram schematically showing the production method 3 of the present invention.
[1] A wafer 7 is prepared, and a plurality of chip areas 8 and street areas 9 are set on one side.
An IC circuit 3 and a write terminal 10 and a measurement terminal 11 are formed in the street area 9 in each chip area 8 on one surface side of the wafer 7. Next, the insulating layer 15 is formed of a passivation film (PV film) or the like on the upper surface except for the pad 12 used for connection to the piezoelectric vibration element 5, the write terminal 10, and the measurement terminal 11. Here, only the pad 12 used for connection with the piezoelectric vibration element 5 is provided with an opening in the insulating layer 15 formed on the IC circuit 3 (FIG. 8A).
[2] The other surface side of the wafer 7 is ground and thinned, and the through electrodes 13 (plurality) are formed at necessary portions such as for a writing terminal and a measuring terminal. A mount portion 14 is formed on the pad 12 used for connection with the piezoelectric vibration element 5 by using plating or the like (FIG. 8B). Here, there is no problem as long as the mount portion 14 is electrically and mechanically joined to the piezoelectric vibration element 5 without plating the pad 12 used for connection with the piezoelectric vibration element 5.

〔3〕ウェハ7の一面側に圧電振動素子5を前記の圧電振動素子5との接続に用いるパッド12のマウント部14を利用して実装する(図8ハ)。ついで、周波数調整を行う。
〔4〕ウェハ7の一面側に封止凹部を備えたシート材16をかぶせ、キャップ6となる封止凹部で各圧電振動素子5を封止する(図8ニ)。
〔5〕ウェハ7の他面側に再配線し、表面にユーザー端子4を形成する。ユーザー端子4はチップ領域8に配置される。形成された再配線は貫通電極13を通じて一面側のIC回路3の対応するパッド12に接続されている(図8ホ)。
[3] The piezoelectric vibration element 5 is mounted on one surface side of the wafer 7 using the mount portion 14 of the pad 12 used for connection to the piezoelectric vibration element 5 (FIG. 8C). Next, frequency adjustment is performed.
[4] A sheet material 16 having a sealing recess is placed on one surface side of the wafer 7, and each piezoelectric vibration element 5 is sealed with the sealing recess to be the cap 6 (FIG. 8D).
[5] Rewiring is performed on the other side of the wafer 7, and the user terminals 4 are formed on the surface. The user terminal 4 is arranged in the chip area 8. The formed rewiring is connected to the corresponding pad 12 of the IC circuit 3 on one side through the through electrode 13 (e in FIG. 8).

〔6〕ストリート領域9に配置された測定端子11及び書込み端子10を利用して、測定端子11を通じてそれぞれのチップ領域8における圧電振動素子5の特性を測定(検定)したり、書込み端子10を利用して温度特性補正データをIC回路3のメモリーに記憶させたりする。
〔7〕ウェハ7から、ダイシングにより各チップ領域8を分離し、個々の圧電発振器1とする。ストリート領域9に形成された書込み端子10や測定端子11はダイシングによりストリート領域9が破棄されるとき、共に破棄される。
[6] Using the measurement terminal 11 and the write terminal 10 arranged in the street region 9, the characteristics of the piezoelectric vibration element 5 in each chip region 8 are measured (verified) through the measurement terminal 11, or the write terminal 10 is The temperature characteristic correction data is stored in the memory of the IC circuit 3 by using it.
[7] Each chip region 8 is separated from the wafer 7 by dicing to form individual piezoelectric oscillators 1. The write terminal 10 and the measurement terminal 11 formed in the street area 9 are both discarded when the street area 9 is discarded by dicing.

製造方法3では、最後にユーザー端子4を形成する時を除いて、総て一面側から作業できるので、ウェハ7の反転操作が少なく、能率のよい製造ができる。また、工程〔2〕で薄くなっているウェハ7にシート材16を固定した後にウェハ7の他面側に絶縁層を形成しユーザー端子4を形成するので、絶縁層を形成するときに薄くなったウェハ7に変形が起こりにくく、製品の歩留まりが良い。   In the manufacturing method 3, since it is possible to work from all sides except when the user terminal 4 is finally formed, the reversing operation of the wafer 7 is small and efficient manufacturing can be performed. In addition, since the insulating layer is formed on the other surface side of the wafer 7 after the sheet material 16 is fixed to the wafer 7 which has been thinned in the step [2], the user terminal 4 is formed. Further, the wafer 7 is hardly deformed, and the product yield is good.

〔製造方法4〕
図9は、本発明の製造方法4を概略で示した工程図である。製造方法3に対比して、工程〔3〕、〔4〕、〔5〕が異なる。製造方法4では、工程〔3〕でウェハ7の他面側に再配線し、表面にユーザー端子4を形成する。ユーザー端子4はチップ領域8に配置される。形成された再配線は貫通電極13を通じて一面側のIC回路3の対応するパッド12に接続されている(図9ハ)。ついで、工程〔4〕で、ウェハ7の一面側に圧電振動素子5を前記の圧電振動素子5との接続に用いるパッド12のマウント部14を利用して実装する(図9ニ)。ついで、周波数調整を行う。そして、工程〔5〕で、ウェハ7の一面側に封止凹部を備えたシート材16をかぶせ、キャップ6となる封止凹部で各圧電振動素子5を封止する(図9ホ)。他は、製造方法3の場合と同様である。
[Production Method 4]
FIG. 9 is a process diagram schematically showing the production method 4 of the present invention. Compared with the production method 3, the steps [3], [4] and [5] are different. In the manufacturing method 4, in step [3], rewiring is performed on the other surface side of the wafer 7, and the user terminals 4 are formed on the surface. The user terminal 4 is arranged in the chip area 8. The formed rewiring is connected to the corresponding pad 12 of the IC circuit 3 on one side through the through electrode 13 (FIG. 9C). Next, in step [4], the piezoelectric vibration element 5 is mounted on one surface side of the wafer 7 by using the mount portion 14 of the pad 12 used for connection to the piezoelectric vibration element 5 (FIG. 9D). Next, frequency adjustment is performed. Then, in step [5], the sheet material 16 provided with the sealing recess is placed on one surface side of the wafer 7, and each piezoelectric vibration element 5 is sealed with the sealing recess serving as the cap 6 (FIG. 9E). Others are the same as in the case of manufacturing method 3.

以上は、実施例であって、種々の変形が可能である。例えば、キャップ6の固定には加熱法の他に陽極接合、表面活性化接合などを利用することができる。また、製造方法では、いずれの場合も圧電振動素子5を実装した後に熱的な安定化であるアニール処理を行い、工程の最終では製品の特性検査を行う。   The above is an embodiment, and various modifications are possible. For example, in addition to the heating method, anodic bonding, surface activated bonding, or the like can be used for fixing the cap 6. In any of the manufacturing methods, after the piezoelectric vibration element 5 is mounted, an annealing process, which is thermal stabilization, is performed, and product characteristics are inspected at the end of the process.

圧電発振器を概略で示した断面図(実施例1)Cross-sectional view schematically showing a piezoelectric oscillator (Example 1) ウェハにおけるチップ領域とストリート領域および端子の配置を示した平面図Plan view showing chip area, street area and terminal layout on wafer チップ領域と端子及びパッドの配置関係を示した平面図A plan view showing the arrangement relationship between the chip area and terminals and pads 圧電発振器を概略で示した断面図(工程順序を変えたもの)Cross-sectional view schematically showing a piezoelectric oscillator (with the process sequence changed) 圧電発振器を概略で示した断面図(イ 実施例2、ロ 実施例3)Cross-sectional view schematically showing a piezoelectric oscillator (Example 2 and Example 3) 製造方法1を概略で示した工程図Process diagram showing manufacturing method 1 in outline 製造方法2を概略で示した工程図Process diagram showing manufacturing method 2 in outline 製造方法3を概略で示した工程図Process diagram schematically showing production method 3 製造方法4を概略で示した工程図Process diagram schematically showing production method 4

符号の説明Explanation of symbols

1 圧電発振器
2 チップ基板
3 IC回路
4 ユーザー端子
5 圧電振動素子
6 キャップ
7 ウェハ
8 チップ領域
9 ストリート領域
10 書込み端子
11 測定端子
12 パッド
13 貫通電極
14 マウント部
15 絶縁層
16 封止用凹部を連ねたシート材
17 プロープ
DESCRIPTION OF SYMBOLS 1 Piezoelectric oscillator 2 Chip substrate 3 IC circuit 4 User terminal 5 Piezoelectric vibration element 6 Cap 7 Wafer 8 Chip area 9 Street area 10 Write terminal 11 Measurement terminal 12 Pad 13 Through-hole electrode 14 Mount part 15 Insulating layer 16 Concave part for sealing Sheet material 17 probe

Claims (12)

圧電発振器において、
平板上のチップ基板の一面側にIC回路が形成され、他面側に圧電振動素子が実装され、前記IC回路と前記圧電振動素子がキャップで封止されていることを特徴とした圧電発振器。
In a piezoelectric oscillator,
A piezoelectric oscillator comprising an IC circuit formed on one side of a chip substrate on a flat plate, a piezoelectric vibration element mounted on the other side, and the IC circuit and the piezoelectric vibration element sealed with a cap.
圧電発振器において、
平板上のチップ基板の一面側にIC回路が形成され、前記IC回路が形成された面と同一面上に圧電振動素子が実装され、前記IC回路と前記圧電振動素子がキャップで封止されていることを特徴とした圧電発振器。
In a piezoelectric oscillator,
An IC circuit is formed on one side of a chip substrate on a flat plate, a piezoelectric vibration element is mounted on the same surface as the surface on which the IC circuit is formed, and the IC circuit and the piezoelectric vibration element are sealed with a cap. A piezoelectric oscillator characterized by having
前記チップ基板のIC回路が形成された面と対向する他面側に、前記圧電振動素子の特性を測定するための測定用端子及びユーザー端子が形成されており、前記測定用端子及びユーザー端子がそれぞれ前記IC回路と接続されていることを特徴とした請求項2に記載の圧電発振器。   A measurement terminal and a user terminal for measuring the characteristics of the piezoelectric vibration element are formed on the other side of the chip substrate opposite to the surface on which the IC circuit is formed, and the measurement terminal and the user terminal are The piezoelectric oscillator according to claim 2, wherein each of the piezoelectric oscillators is connected to the IC circuit. 圧電発振器の製造方法において、
平板状のウェハの一面側に複数のチップ領域と、前記複数のチップ領域の相互間にストリート領域を設定する工程と、
前記ウェハの一面側におけるそれぞれのチップ領域にIC回路を形成する工程と、
前記IC回路が形成された前記ウェハ表面に前記IC回路と接続された再配線層を形成し、前記再配線層により前記IC回路と接続されたユーザー端子を前記チップ領域に、前記再配線層により前記IC回路と接続された書込み端子を前記ストリート領域に、それぞれ形成する工程と、
前記IC回路と接続され前記ウェハの一面側と他面側を接続する貫通電極を前記チップ領域に形成するとともに、前記IC回路が形成されていない前記ウェハの他面側の前記貫通電極端部にマウント部を形成する工程と、
前記チップ領域のマウント部に圧電振動素子を実装する工程と、
前記チップ領域のそれぞれに対応した複数のキャップを連ねたシート材を、前記ウェハの他面側に固定して前記圧電振動素子をそれぞれ封止する工程と、
前記書込み端子を利用して温度補正データを前記IC回路に記憶させる工程と、
前記ウェハの複数形成されている前記チップ領域をそれぞれ切り離す工程と、
を有することを特徴とする圧電発振器の製造方法。
In the manufacturing method of the piezoelectric oscillator,
A step of setting a plurality of chip regions on one side of a flat wafer and a street region between the plurality of chip regions;
Forming an IC circuit in each chip region on one side of the wafer;
A rewiring layer connected to the IC circuit is formed on the wafer surface on which the IC circuit is formed, and a user terminal connected to the IC circuit by the rewiring layer is formed in the chip region by the rewiring layer. Forming a write terminal connected to the IC circuit in each of the street regions;
A through electrode connected to the IC circuit and connecting one surface side and the other surface side of the wafer is formed in the chip region, and at the end of the through electrode on the other surface side of the wafer where the IC circuit is not formed. Forming the mount part; and
Mounting a piezoelectric vibration element on the mount portion of the chip region;
A step of sealing each of the piezoelectric vibration elements by fixing a sheet material including a plurality of caps corresponding to each of the chip regions to the other surface side of the wafer;
Storing temperature correction data in the IC circuit using the write terminal;
A step of separating each of the plurality of chip regions formed on the wafer;
A method for manufacturing a piezoelectric oscillator, comprising:
圧電発振器の製造方法において、
平板状のウェハの一面側に複数のチップ領域と、前記複数のチップ領域の相互間にストリート領域を設定する工程と、
前記ウェハの一面側におけるそれぞれのチップ領域にIC回路を形成するとともに、前記ストリート領域に前記IC回路と接続された書込み端子を形成する工程と、
前記IC回路が形成された前記ウェハ表面の前記チップ領域に前記IC回路と接続された再配線層を形成し、前記再配線層により前記IC回路と接続されたユーザー端子を形成する工程と、
前記IC回路と接続され前記ウェハの一面側と他面側を接続する貫通電極を前記チップ領域に形成するとともに、前記IC回路が形成されていない前記ウェハの他面側の前記貫通電極端部にマウント部を形成する工程と、
前記チップ領域のマウント部に圧電振動片を実装する工程と、
前記チップ領域のそれぞれに対応した複数のキャップを連ねたシート材を、前記ウェハの他面側に固定して前記圧電振動素子をそれぞれ封止する工程と、
前記書込み端子を利用して温度補正データを前記IC回路に記憶させる工程と、
前記ウェハの複数形成されている前記チップ領域をそれぞれ切り離す工程と、
を有することを特徴とする圧電発振器の製造方法。
In the manufacturing method of the piezoelectric oscillator,
A step of setting a plurality of chip regions on one side of a flat wafer and a street region between the plurality of chip regions;
Forming an IC circuit in each chip region on one surface side of the wafer, and forming a write terminal connected to the IC circuit in the street region;
Forming a rewiring layer connected to the IC circuit in the chip region of the wafer surface where the IC circuit is formed, and forming a user terminal connected to the IC circuit by the rewiring layer;
A through electrode connected to the IC circuit and connecting one surface side and the other surface side of the wafer is formed in the chip region, and at the end of the through electrode on the other surface side of the wafer where the IC circuit is not formed. Forming the mount part; and
Mounting a piezoelectric vibrating piece on the mount portion of the chip region;
A step of sealing each of the piezoelectric vibration elements by fixing a sheet material including a plurality of caps corresponding to each of the chip regions to the other surface side of the wafer;
Storing temperature correction data in the IC circuit using the write terminal;
A step of separating each of the plurality of chip regions formed on the wafer;
A method for manufacturing a piezoelectric oscillator, comprising:
圧電発振器の製造方法において、
平板状のウェハの一面側に複数のチップ領域と、前記複数のチップ領域の相互間にストリート領域を設定する工程と、
前記ウェハの一面側におけるそれぞれのチップ領域にIC回路を形成する工程と、
前記IC回路が形成された前記ウェハ表面に前記IC回路と接続された再配線層を形成し、前記再配線層により前記IC回路と接続されたマウント部を前記チップ領域に、前記再配線層により前記IC回路と接続された書込み端子を前記ストリート領域に、それぞれ形成する工程と、
前記IC回路と接続され前記ウェハの一面側と他面側を接続する貫通電極を前記チップ領域に形成するとともに、前記IC回路が形成されていない前記ウェハの他面側の前記貫通電極端部にユーザー電極を形成する工程と、
前記チップ領域のマウント部に圧電振動素子を実装する工程と、
前記チップ領域のそれぞれに対応した複数のキャップを連ねたシート材を、前記ウェハの一面側に固定して前記圧電振動素子をそれぞれ封止する工程と、
前記書込み端子を利用して温度補正データを前記IC回路に記憶させる工程と、
前記ウェハの複数形成されている前記チップ領域をそれぞれ切り離す工程と、
を有することを特徴とする圧電発振器の製造方法。
In the manufacturing method of the piezoelectric oscillator,
A step of setting a plurality of chip regions on one side of a flat wafer and a street region between the plurality of chip regions;
Forming an IC circuit in each chip region on one side of the wafer;
A rewiring layer connected to the IC circuit is formed on the wafer surface on which the IC circuit is formed, and a mount portion connected to the IC circuit by the rewiring layer is formed in the chip region by the rewiring layer. Forming a write terminal connected to the IC circuit in each of the street regions;
A through electrode connected to the IC circuit and connecting one surface side and the other surface side of the wafer is formed in the chip region, and at the end of the through electrode on the other surface side of the wafer where the IC circuit is not formed. Forming a user electrode;
Mounting a piezoelectric vibration element on the mount portion of the chip region;
A step of fixing a sheet material in which a plurality of caps corresponding to each of the chip regions are linked to one side of the wafer and sealing each of the piezoelectric vibration elements;
Storing temperature correction data in the IC circuit using the write terminal;
A step of separating each of the plurality of chip regions formed on the wafer;
A method for manufacturing a piezoelectric oscillator, comprising:
圧電発振器の製造方法において、
平板状のウェハの一面側に複数のチップ領域と、前記複数のチップ領域の相互間にストリート領域を設定する工程と、
前記ウェハの一面側におけるそれぞれの前記チップ領域にIC回路形成するとともに、前記IC回路と接続された書込み端子を前記ストリート領域に形成する工程と、
前記IC回路が形成された前記ウェハ表面に前記IC回路と接続された再配線層を形成し、前記再配線層により前記IC回路と接続されたマウント部を前記チップ領域に形成する工程と、
前記IC回路と接続され前記ウェハの一面側と他面側を接続する貫通電極を前記チップ領域に形成するとともに、前記IC回路が形成されていない前記ウェハの他面側の前記貫通電極端部にユーザー電極を形成する工程と、
前記チップ領域のマウント部に圧電振動片を実装する工程と、
前記チップ領域のそれぞれに対応した複数のキャップを連ねたシート材を、前記ウェハの一面側に固定して前記圧電振動素子をそれぞれ封止する工程と、
前記書込み端子を利用して温度補正データを前記IC回路に記憶させる工程と、
前記ウェハの複数形成されている前記チップ領域をそれぞれ切り離す工程と、
を有することを特徴とする圧電発振器の製造方法。
In the manufacturing method of the piezoelectric oscillator,
A step of setting a plurality of chip regions on one side of a flat wafer and a street region between the plurality of chip regions;
Forming an IC circuit in each of the chip regions on one side of the wafer and forming a write terminal connected to the IC circuit in the street region;
Forming a rewiring layer connected to the IC circuit on the wafer surface on which the IC circuit is formed, and forming a mount portion connected to the IC circuit by the rewiring layer in the chip region;
A through electrode connected to the IC circuit and connecting one surface side and the other surface side of the wafer is formed in the chip region, and at the end of the through electrode on the other surface side of the wafer where the IC circuit is not formed. Forming a user electrode;
Mounting a piezoelectric vibrating piece on the mount portion of the chip region;
A step of fixing a sheet material in which a plurality of caps corresponding to each of the chip regions are linked to one side of the wafer and sealing each of the piezoelectric vibration elements;
Storing temperature correction data in the IC circuit using the write terminal;
A step of separating each of the plurality of chip regions formed on the wafer;
A method for manufacturing a piezoelectric oscillator, comprising:
前記シート材により前記圧電振動素子を封止する工程より後に、ユーザー端子を形成する工程を行うことを特徴とした請求項4〜7のいずれか一つに記載の圧電発振器の製造方法。   The method for manufacturing a piezoelectric oscillator according to claim 4, wherein a step of forming a user terminal is performed after the step of sealing the piezoelectric vibration element with the sheet material. 前記圧電振動素子を前記マウント部に実装する工程より後であり前記シート材により前記圧電振動素子を封止する工程の前に、前記圧電振動素子に対する周波数調整を行う工程を有することを特徴とした請求項4〜7のいずれか一つに記載の圧電発振器の製造方法。   The method includes a step of adjusting the frequency of the piezoelectric vibration element after the step of mounting the piezoelectric vibration element on the mount portion and before the step of sealing the piezoelectric vibration element with the sheet material. The manufacturing method of the piezoelectric oscillator as described in any one of Claims 4-7. 前記シート材により前記圧電振動素子を封止する工程より後に周波数調整を行うことを特徴とした請求項4〜7のいずれか一つに記載の圧電発振器の製造方法。   The method for manufacturing a piezoelectric oscillator according to claim 4, wherein the frequency adjustment is performed after the step of sealing the piezoelectric vibration element with the sheet material. 前記IC回路と接続され前記圧電振動素子の特性を検査するための測定端子を、前記書込み端子を形成する工程にて前記ストリート領域に形成することを特徴とした請求項4〜10のいずれか一つに記載の圧電発振器の製造方法。   The measurement terminal for inspecting the characteristics of the piezoelectric vibration element connected to the IC circuit is formed in the street region in the step of forming the write terminal. A method for manufacturing a piezoelectric oscillator according to claim 1. 前記貫通電極を形成する工程より前に、前記ウェハの前記IC回路を形成しない面を研削する工程を有することを特徴とした請求項4〜7のいずれか一つに記載の圧電発振器の製造方法。   The method for manufacturing a piezoelectric oscillator according to claim 4, further comprising a step of grinding a surface of the wafer on which the IC circuit is not formed before the step of forming the through electrode. .
JP2006266926A 2006-09-29 2006-09-29 Piezoelectric oscillator and manufacturing method thereof Pending JP2008091970A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006266926A JP2008091970A (en) 2006-09-29 2006-09-29 Piezoelectric oscillator and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006266926A JP2008091970A (en) 2006-09-29 2006-09-29 Piezoelectric oscillator and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2008091970A true JP2008091970A (en) 2008-04-17

Family

ID=39375698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006266926A Pending JP2008091970A (en) 2006-09-29 2006-09-29 Piezoelectric oscillator and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2008091970A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9444466B2 (en) 2014-03-27 2016-09-13 Seiko Epson Corporation Method of adjusting frequency of resonation device and method of manufacturing resonation device
JP2017139717A (en) * 2016-02-02 2017-08-10 新日本無線株式会社 Piezoelectric oscillator and manufacturing method therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9444466B2 (en) 2014-03-27 2016-09-13 Seiko Epson Corporation Method of adjusting frequency of resonation device and method of manufacturing resonation device
JP2017139717A (en) * 2016-02-02 2017-08-10 新日本無線株式会社 Piezoelectric oscillator and manufacturing method therefor

Similar Documents

Publication Publication Date Title
JP2006279872A (en) Piezoelectric vibrator, manufacturing method therefor, and manufacturing method of piezoelectric oscillator using the piezoelectric vibrator
JP2011147054A (en) Electronic apparatus, and method of manufacturing the same
US7876168B2 (en) Piezoelectric oscillator and method for manufacturing the same
JP3895206B2 (en) Oscillator sheet substrate and surface mount crystal oscillator manufacturing method using the same
JP2008278227A (en) Manufacturing method of piezoelectric oscillator
JP2007243536A (en) Piezoelectric device and its manufacturing method
JP2008091970A (en) Piezoelectric oscillator and manufacturing method thereof
JP5252992B2 (en) Crystal oscillator package and crystal oscillator
JP5097929B2 (en) Manufacturing method of electronic parts
JP2008219348A (en) Manufacturing method of piezoelectric device, and piezoelectric device
JP2015076670A (en) Piezoelectric oscillator
US11251768B2 (en) Piezoelectric device
JP2008289055A (en) Sheet substrate and method of manufacturing piezoelectric vibration device employing sheet substrate
JP6538401B2 (en) Piezoelectric device and method of manufacturing the same
JP2006129303A (en) Manufacturing method of piezoelectric oscillator
JP4585908B2 (en) Method for manufacturing piezoelectric device
JP2007180701A (en) Piezoelectric oscillator and its manufacturing method
JP2008035276A (en) Method of manufacturing piezoelectric oscillator
JP4855805B2 (en) Piezoelectric oscillator
JP2008035277A (en) Piezoelectric oscillator
JP2008011309A (en) Piezoelectric oscillator
JP2006129187A (en) Crystal oscillator and manufacturing method for crystal oscillator
JP5075417B2 (en) Method for manufacturing piezoelectric oscillator
JP2006019940A (en) Method for manufacturing piezo-oscillator
JP2022025452A (en) Piezoelectric device