JP2008078453A - セラミック電子部品およびその製造方法 - Google Patents

Abstract

【課題】セラミック電子部品において、低温焼結セラミックからなるセラミック素体の表面に沿って形成される表面電極の接合強度を高める。
【解決手段】表面電極３を、セラミック素体２に接するように形成される下地層４と、下地層４上に形成される表面層５とをもって構成する。下地層４は、セラミック素体２を構成する低温焼結セラミックと実質的に同組成の低温焼結セラミックを主成分とし、かつ金属酸化物６を副成分とする。表面層５は、低融点金属を主成分とし、かつ上記金属酸化物６と同組成の金属酸化物６を副成分とする。
【選択図】図１

Description

この発明は、セラミック電子部品およびその製造方法に関するもので、特に、セラミック電子部品の表面に沿って形成される表面電極の構造および製造方法に関するものである。

この発明にとって興味あるセラミック電子部品として、たとえば多層セラミック基板のように、セラミック素体の表面に沿って表面電極が形成された構造を有するものがある。このようなセラミック電子部品が有する構造において、一般に、セラミックと金属とは互いに接合しにくい性質を有しているので、セラミック素体と表面電極との間で十分な接合強度を得ることは比較的容易ではない。この問題を解決するため、以下のような技術が提案されている。

たとえば、特開平８−１８１４４１号公報（特許文献１）では、セラミック素体の表面に沿って形成される表面電極が、セラミック素体に接するように配置され、銅を主成分とし、たとえばアルミナのような接合強化剤を含んで構成される、第１層と、第１層上に形成され、銅を主成分としながら、上記接合強化剤を含まない、第２層とをもって構成されることが記載されている。

次に、特開２００１−３２６３０１号公報（特許文献２）では、セラミック素体の表面上に形成される表面電極が、セラミック素体に接するように形成され、導電成分および上記セラミック素体を構成するセラミックと同一組成系のセラミック成分を含む、第１層と、第１層上に形成され、導電成分およびガラス成分を含む、第２層とをもって構成されることが記載されている。

次に、特開昭６１−２８４９９５号公報（特許文献３）では、セラミック素体の表面上に形成される表面電極が、導電物質およびセラミック素体と同一材質の混合物よりなるものであることが記載されている。

しかしながら、上記特許文献１〜３に記載された各技術には、解決されるべき課題がある。

すなわち、特許文献１に記載のものでは、第１層に含まれる接合強化剤の含有量が、特許文献２に記載のものでは、第１層に含まれるセラミック成分の含有量が、そして、特許文献３に記載のものでは、表面電極に含まれるセラミック素体と同一材質のものの含有量がそれぞれ多くされるほど、接合強度を高くすることができる。言い換えると、上記接合強化剤またはセラミック成分の含有量をある程度多くしないと、十分な接合強度が得られない。

上述のように、接合強化剤またはセラミック成分の含有量を多くすると、めっき付与性が低下するとともに、導電率が低下する。より具体的には、特許文献１および２に記載のものでは、第１層の導電率が低下し、特許文献３に記載のものでは、表面電極全体の導電率が低下することになる。しかしながら、このように、第１層または表面電極全体の導電率が低下した場合であっても、導電性が多少とも維持されているため、電気的特性の悪化を招くことになる。
特開平８−１８１４４１号公報 特開２００１−３２６３０１号公報 特開昭６１−２８４９９５号公報

そこで、この発明の目的は、上述のような問題を解決し得る、セラミック電子部品およびその製造方法を提供しようとすることである。

この発明は、低温焼結セラミックからなるセラミック素体と、このセラミック素体の表面に沿って形成される表面電極とを備える、セラミック電子部品にまず向けられる。前述した技術的課題を解決するため、この発明では、表面電極は、セラミック素体に接するように形成され、低温焼結セラミックと実質的に同組成の低温焼結セラミックを主成分とし、かつ金属酸化物を副成分とする、下地層と、この下地層上に形成され、低融点金属を主成分とし、かつ上記金属酸化物と同組成の金属酸化物を副成分とする、表面層とを有することを特徴としている。

上記下地層および表面層における金属酸化物は、Ａｌ_２Ｏ_３、ＺｒＯ_２、ＴｉＯ_２、ＳｉＯ_２、Ｎｂ_２Ｏ_５およびＴａ_２Ｏ_５からなる群より選ばれた少なくとも１種の金属酸化物であることが好ましい。

表面層における金属酸化物の含有割合は１〜１２重量％であることが好ましく、下地層における金属酸化物の含有割合は０．１〜２０重量％であることが好ましい。

表面層における低融点金属は、Ａｇ、Ｃｕ、ＡｕおよびＮｉからなる群より選ばれた少なくとも１種の低融点金属であることが好ましい。

表面層の厚みは１〜５０μｍであることが好ましく、他方、下地層の厚みは１〜１０μｍであることが好ましい。

この発明に係るセラミック電子部品の表面電極において、上記金属酸化物は、表面層と下地層との界面付近に偏在していることが好ましい。

また、この発明に係るセラミック電子部品において、表面層の表面側周縁部の少なくとも一部分が、下地層と実質的に同組成の保護層によって覆われていることが好ましい。

また、この発明に係るセラミック電子部品に備えるセラミック素体は、低温焼結セラミックからなる複数の低温焼結セラミック層を積層してなる積層構造を有していることが好ましい。

また、この発明に係るセラミック電子部品は、表面層を介して搭載される表面実装型電子部品をさらに備えていてもよい。

この発明は、また、上述したようなセラミック電子部品を製造する方法にも向けられる。この発明に係るセラミック電子部品の製造方法は、低温焼結セラミック粉末を含む未焼成セラミック素体を用意する工程と、未焼成セラミック素体の表面上に、低温焼結セラミック粉末と実質的に同組成の低温焼結セラミック粉末を主成分とし、金属酸化物粉末を副成分とする、未焼成下地層を形成する工程と、未焼成下地層上に、低融点金属粉末を主成分とし、上述の金属酸化物粉末と同組成の金属酸化物粉末を副成分とする、未焼成表面層を形成する工程と、未焼成セラミック素体、未焼成下地層および未焼成表面層を焼結させるため、焼成する工程とを備えることを特徴としている。

この発明によれば、表面電極が、セラミック素体に接するように形成される下地層と、下地層上に形成される表面層とを有し、下地層がセラミック素体を構成する低温焼結セラミックと実質的に同組成の低温焼結セラミックを主成分とするとともに、下地層および表面層の双方が互いに同組成の金属酸化物を副成分として含んでいるので、表面電極とセラミック素体との間での収縮挙動の差を緩和することができるとともに、表面電極とセラミック素体との界面にアンカーを形成することができる。これらのことから、表面電極は、セラミック素体に対して高い接合強度を実現することができる。

また、表面電極における下地層自体は絶縁体であるため、この下地層によって電気的特性の悪化がもたらされることはない。

また、前述したような高い接合強度は、下地層の存在により得られるので、表面層において含有される金属酸化物の含有量を低減することができ、そのため、表面層において、良好なめっき付与性および高い導電率を得ることができる。

この発明において、表面層の表面側周縁部の少なくとも一部分が、下地層と実質的に同組成の保護層によって覆われていると、表面電極の接合強度をより高めることができる。

図１は、この発明の第１の実施形態によるセラミック電子部品およびその製造方法を説明するための断面図である。図１において、（Ａ）は、未焼成段階にある未焼成セラミック電子部品１ａを示し、（Ｂ）は、（Ａ）に示した未焼成セラミック電子部品１ａを焼成して得られた焼結後のセラミック電子部品１を示している。

図１（Ｂ）を参照して、セラミック電子部品１は、低温焼結セラミックの焼結体からなるセラミック素体２と、セラミック素体２の表面に沿って形成される表面電極３とを備えている。表面電極３は、セラミック素体２に接するように形成される下地層４と、下地層４上に形成される表面層５とを有している。

セラミック素体２を構成する低温焼結セラミックは、１０５０℃以下の温度で焼結可能なセラミックであって、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ等の低融点金属と同時焼成が可能なセラミックである。低温焼結セラミック材料としては、具体的には、（１）アルミナ、ジルコニア、マグネシア、フォルステライト等のセラミック粉末にホウ珪酸ガラス等のガラス粉末を混合してなるガラス複合系低温焼結セラミック材料、（２）ＺｎＯ−ＭｇＯ−Ａｌ_２Ｏ_３−ＳｉＯ_２系結晶化ガラス等の結晶化ガラス系低温焼結セラミック材料、（３）ＢａＯ−Ａｌ_２Ｏ_３−ＳｉＯ_２系セラミック粉末やＡｌ_２Ｏ_３−ＣａＯ−ＳｉＯ_２−ＭｇＯ−Ｂ_２Ｏ_３系セラミック粉末等の非ガラス系低温焼結セラミック材料がある。低温焼結セラミック粉末は、一般的には、複数の原料組成物を混合・仮焼することにより得られた複合粉末であり、この点で、「金属酸化物粉末」とは異なる。

表面電極３において、下地層４は、セラミック素体２を構成する低温焼結セラミックと実質的に同組成の低温焼結セラミックを主成分としながら、金属酸化物を副成分とするものである。なお、セラミック素体２を構成する低温焼結セラミックと実質的に同組成の低温焼結セラミックとは、セラミック素体２を構成する低温焼結セラミックの主構成元素が同一で、その構成比もほぼ同じ低温焼結セラミックのことを言う。

下地層４は、上述のように、低温焼結セラミックを主成分とし、金属酸化物を副成分としていればよく、たとえば、低温焼結セラミック粉末と金属酸化物粉末との混合粉末を焼結させて得られた層であっても、低温焼結セラミック粉末の表面に金属酸化物をコーティングした粉末を焼結させて得られた層であってもよい。

表面電極３において、表面層５は、低融点金属を主成分としながら、下地層４に含まれる金属酸化物と同組成の金属酸化物を副成分とするものである。このように、表面層５は、低融点金属を主成分とし、金属酸化物を副成分としていればよく、たとえば、低融点金属粉末と金属酸化物粉末との混合粉末を焼結させて得られた層であっても、低融点金属粉末の表面に金属酸化物をコーティングした粉末を焼結させて得られた層であってもよい。

下地層４および表面層５において副成分として含まれる金属酸化物は、Ａｌ_２Ｏ_３、ＺｒＯ_２、ＴｉＯ_２、ＳｉＯ_２、Ｎｂ_２Ｏ_５およびＴａ_２Ｏ_５からなる群より選ばれた少なくとも１種の金属酸化物であることが好ましい。これらの金属酸化物は、表面層５においては低融点金属の焼結を遅らせ、下地層４においては低温焼結セラミックの焼結を促進する。これによって、セラミック素体２と表面層５との収縮挙動を合わせるように作用する。なお、金属酸化物としては、特にＡｌ_２Ｏ_３が好適である。

表面層５における金属酸化物の含有割合は、導電率の点では、少なければ少ないほど好ましいが、少なすぎると、セラミック素体２との接合強度が低下する。この点で、表面層５における金属酸化物の含有割合は１〜１２重量％であることが好ましい。この発明では、表面層５における金属酸化物の含有割合が上記のように少量であっても、表面電極３が下地層４をも形成した多層構造となっているので、セラミック素体２との接合強度を十分に保つことができる。表面層５における金属酸化物の含有割合が１重量％未満であると、セラミック素体２との接合強度を十分に確保することが困難になる傾向があり、他方、１２重量％を超えると、表面層５の導電率が小さくなって、高周波用途に向けられる場合、高周波特性を阻害する傾向がある。

下地層４における金属酸化物の含有割合は、セラミック素体２を構成する材料と表面層５を構成する材料との収縮挙動の差を緩和するような量であること、具体的には、０．１〜２０重量％であることが好ましい。この含有割合が０．１重量％未満であると、その収縮挙動差を緩和するのが難しくなり、また、下地層４と表面層５との間の接合強度が低下し、結果として、表面電極３とセラミック素体２との接合強度が低下する傾向がある、他方、上記含有割合が２０重量％を超えると、収縮挙動差を緩和することが難しくなるとともに、下地層４とセラミック素体２との接合強度が低下し、結果として、表面電極３とセラミック素体２との接合強度が低下する傾向がある。

表面層５に主成分として含まれる低融点金属としては、代表的には、Ａｇ、Ｃｕ、ＡｕおよびＮｉからなる群より選ばれた少なくとも１種が用いられる。これらの金属は、導電率が大きいので、特に高周波帯域において優れた電気的特性を有する導体パターンを形成することができる。

通常の表面電極の厚みは１〜１０μｍ程度である。これは、表面電極があまり厚くなると、セラミック素体との収縮挙動差に基づく欠陥（剥がれ等）が発生しやすくなるからである。これに対して、この発明によれば、表面層５の厚みが１０μｍ以上、さらには２０μｍ以上というように、極めて厚くなったとしても、セラミック素体２との接合強度が優れているので、剥がれ等の欠陥が生じにくくなる。なお、表面層５の厚みが５０μｍを超えると、表面層５のパターニングが困難になる。

下地層４の厚みは１〜１０μｍであることが好ましい。この厚みが１μｍ未満では、下地層４としての役割を十分に発揮することが困難になり、他方、１０μｍを超えると、パターニングが困難になる傾向がある。なお、表面層５の厚みは下地層４の厚みより厚いことが好ましい。表面層５の厚みが厚いほど、導電率が大きくなるからである。

図１（Ｂ）に示したセラミック電子部品１を得るため、図１（Ａ）に示した未焼成セラミック電子部品１ａが作製される。未焼成セラミック電子部品１ａは、それぞれ、セラミック素体２、下地層４および表面層５となる未焼成セラミック素体２ａ、未焼成下地層４ａおよび未焼成表面層５ａを備えている。

未焼成セラミック素体２ａは、たとえばＢａＯ―Ａｌ_２Ｏ_３−ＳｉＯ_２系セラミック粉末のような低温焼結セラミック粉末の集合体をもって構成される。より具体的には、低温焼結セラミック粉末に、ポリビニルブチラールのような有機バインダと、トルエンおよびイソプロピルアルコールのような溶剤と、ジ−ｎ−ブチルフタレートのような可塑剤と、その他、必要に応じて、分散剤等の添加物とを加えてスラリー化し、得られたスラリーを、たとえばドクターブレード法を適用して成形する、各工程を経ることによって、未焼成セラミック素体２ａが得られる。

未焼成下地層４ａは、たとえばＢａＯ―Ａｌ_２Ｏ_３−ＳｉＯ_２系セラミック粉末のような未焼成セラミック素体２ａに含まれる低温焼結セラミック粉末と実質的に同組成の低温焼結セラミック粉末を主成分とし、Ａｌ_２Ｏ_３粉末のような金属酸化物粉末を副成分とするものである。未焼成表面層５ａは、たとえばＡｇ粉末のような低融点金属粉末を主成分とし、たとえばＡｌ_２Ｏ_３のような未焼成下地層４ａに含まれる金属酸化物粉末と同組成の金属酸化物粉末を副成分とするものである。

より具体的には、未焼成下地層４ａは、低温焼結セラミック粉末および金属酸化物粉末に、エチルセルロース、アクリル樹脂、ポリビニルブチラール、メタクリル樹脂のような有機バインダと、テレピオール、ブチルカルビトール、ブチルカルビトールアセテート、アルコール類のような溶剤とを加えてペースト化し、このペーストを未焼成セラミック素体２ａの表面上に印刷することによって形成される。このペーストの粘度は、良好な印刷性を得るため、１０〜７００Ｐａ・ｓ^−１であることが好ましい。また、ペースト中において、有機バインダおよび溶剤からなる有機ビヒクルは１０〜５５重量％の範囲内であることが好ましい。

未焼成表面層５ａについても、上述した未焼成下地層４ａにおける低温焼結セラミック粉末に代えて低融点金属粉末を含むこと、および未焼成下地層４ａ上に印刷により形成されることを除いて、未焼成下地層４ａの場合と実質的に同様である。

図１（Ａ）に示した未焼成セラミック素体２ａ、未焼成下地層４ａおよび未焼成表面層５ａは、１０５０℃以下の温度で焼成される。これによって、図１（Ｂ）に示した焼成後のセラミック電子部品１が得られる。

図１（Ａ）において、未焼成下地層４ａおよび未焼成表面層５ａの双方に含まれる金属酸化物６が、球形の粒子として模式的に図示されている。焼成前では、図１（Ａ）に示すように、未焼成下地層４ａおよび未焼成表面層５ａにおいて、金属酸化物６は均一に分散している。しかしながら、上述した焼成工程において、金属酸化物６は、未焼成下地層４ａと未焼成表面層５ａとの界面付近に集まるように移動し、焼成後では、図１（Ｂ）に示すように、金属酸化物６は、下地層４と表面層５との界面付近に偏在する。

これは、未焼成表面層５ａに含まれる低融点金属が金属粉末同士でネッキングを始め（つまり、焼結し始め）、未焼成下地層４ａに含まれる低温焼結セラミックが、未焼成セラミック素体２ａに含まれる低温焼結セラミックと同様のプロファイルをもって、低温焼結セラミック粉末同士でネッキングを始める（つまり、焼結する）ためである。その結果、焼結後において、金属酸化物６は下地層４と表面層５との界面付近に集まり、下地層４および表面層５の各々に属していた金属酸化物６のアンカー効果により、下地層４と表面層５とが互いに強固に接合する状態が得られる。

なお、図１（Ｂ）でも、金属酸化物６を粒子状に図示したが、これはあくまでも模式的に示したものである。金属酸化物６がたとえばＡｌ_２Ｏ_３の場合には、焼成後において、その一部または全部がガラス化することがわかっている。

また、焼成後において、下地層４と表面層５との界面は、図１（Ｂ）に示すほど明確に現われるものではない。また、焼成後の表面電極３は、金属酸化物６の分布密度に注目すれば、金属酸化物６が疎な層、密な層および疎な層からなる３層構造であるとも言える。

図２は、この発明の第２の実施形態によるセラミック電子部品１１を示す断面図である。図２において、図１（Ｂ）に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図１に示したセラミック電子部品１では、表面電極３において、下地層４と表面層５とが互いに同じ平面形状で、互いに実質的に同じ面積を有していたが、図２に示したセラミック電子部品１１では、表面電極３において、下地層４は、その平面形状が表面層５の平面形状と相似するが、表面層５の面積より大きい面積を有していることを特徴としている。言い換えると、下地層４の外周縁は、表面層５の外周縁より外側に位置していることを特徴としている。

これによって、表面層５がセラミック素体２に直接接触することを確実に防止することができる。なお、表面層５とセラミック素体２との接触部分ができてしまうと、そこからクラック等が入り、結果として、表面層５の接合強度が低下してしまうことがあるので好ましくない。

図３は、この発明の第３の実施形態によるセラミック電子部品１１ａを示す断面図である。図３に示した第３の実施形態は、図２に示した第２の実施形態の変形例に相当する。図３において、図２に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図３に示したセラミック電子部品１１ａは、図２に示したセラミック電子部品１１と比較して、表面電極３がセラミック素体２内に埋め込まれるように形成されていることを特徴としている。セラミック素体２がたとえば積層体である場合、セラミック素体２の未焼成段階にある未焼成セラミック素体上に、下地層４となるべき未焼成下地層および表面層５となるべき未焼成表面層が形成された後、未焼成セラミック素体の積層構造をより緻密にするため、通常、焼成工程前において、積層方向にプレスされる。このプレスによって、未焼成下地層および未焼成表面層は未焼成セラミック素体内に埋め込まれた状態となる。その結果、焼成後のセラミック電子部品１１ａにおいて、表面電極３がセラミック素体２内に埋め込まれた状態となる。

図４は、この発明の第４の実施形態によるセラミック電子部品２１を示す断面図である。図４において、図１または図２に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図４に示したセラミック電子部品２１では、表面電極３において、表面層５の表面側周縁部の少なくとも一部分が、下地層４と実質的に同組成の保護層２２によって覆われていることを特徴としている。このような構造によれば、表面層５は保護層２２によって押さえられているので、表面層５の接合強度をより向上させることができ、また、表面層５と下地層４との界面からクラック等が生じる可能性を低減することができる。

図５は、この発明の第５の実施形態によるセラミック電子部品２１ａを示す断面図である。図５に示した第５の実施形態は、図４に示した第４の実施形態の変形例に相当する。図５において、図４に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図５に示したセラミック電子部品２１ａは、図４に示したセラミック電子部品２１と比較して、表面電極３がセラミック素体２内に埋め込まれるように形成されていることを特徴としている。すなわち、前述の図３に示したセラミック電子部品１１ａと同様の特徴を有している。図５に示したセラミック電子部品２１ａの場合においても、セラミック素体２の未焼成段階にある未焼成セラミック素体上に、下地層４となるべき未焼成下地層、表面層５となるべき未焼成表面層および保護層２２となるべき未焼成保護層が形成された後、積層方向にプレスされることによって、未焼成下地層、未焼成表面層および未焼成保護層が未焼成セラミック素体内に埋め込まれた状態となり、その結果、焼成後のセラミック電子部品２１ａにおいて、表面電極３がセラミック素体２内に埋め込まれた状態となる。

図６は、この発明の第６の実施形態によるセラミック電子部品３１を示す断面図である。

図６に示したセラミック電子部品３１は、多層セラミック基板を構成するもので、低温焼結セラミックからなる複数の低温焼結セラミック層３２を積層してなる積層構造を有するセラミック素体３３を備えている。セラミック層３２の特定のものに関連して種々の導体パターンが設けられている。

上述した導体パターンとしては、セラミック素体３３の積層方向における両端に位置する端面上にそれぞれ形成されるいくつかの表面電極３４および３５、セラミック層３２の間の特定の界面に沿って形成されるいくつかの内部導体膜３６、ならびにセラミック層３２の特定のものを貫通するように形成されるいくつかのビアホール導体３７等がある。

上述した表面電極３４は、図７に示されるように、セラミック素体３３の外表面上に搭載されるべき表面実装型電子部品３８および３９に対する電気的接続のために用いられる。表面実装型電子部品３８は、たとえばチップコンデンサであって、面状の端子電極４０を備え、この端子電極４０が、はんだ４１を介して、表面電極３４に電気的に接続される。表面実装型電子部品３９は、たとえば半導体ＩＣであって、バンプ電極４２を備え、このバンプ電極４２が表面電極３４に電気的に接続される。

表面電極３５は、図７に示すように、このセラミック電子部品３１を実装するマザーボード４３に対する電気的接続のために用いられる。より詳細には、マザーボード４３上に形成された導電ランド４４に、はんだ４５を介して、表面電極３５が電気的に接続される。

再び図６を参照して、セラミック電子部品３１の製造方法について説明する。

セラミック電子部品３１に備えるセラミック素体３３は、低温焼結セラミック層３２となるべき複数の積層された未焼成セラミック層からなる未焼成セラミック素体を、導電性ペーストによってそれぞれ形成された表面電極３４および３５、内部導体膜３６ならびにビアホール導体３７ととともに、焼成することによって得られるものである。

上述した未焼成セラミック素体における未焼成セラミック層の積層構造は、典型的には、低温焼結セラミック粉末を含むスラリーを成形して得られた複数枚のセラミックグリーンシートを積層することによって与えられ、導体パターン、特に内部の導体パターンについては、積層前のセラミックグリーンシートに設けられる。導体パターンをセラミックグリーンシートに設けるにあたっては、導電性ペーストが用いられ、セラミックグリーンシートにビアホール導体３７のための貫通孔が設けられ、貫通孔に導電性ペーストが充填されるとともに、内部導体膜３６のための導電性ペースト膜がたとえばスクリーン印刷法によって形成される。また、表面電極３４および３５についても、この段階で形成されてもよい。表面電極３４および３５については、図１に示したように、未焼成下地層４ａと未焼成表面層５ａとを有する２層構造をもって形成される。

上述した内部導体膜３６およびビアホール導体３７を形成するために用いられる導電性ペーストならびに表面電極３４および３５の未焼成表面層を形成するために用いられる導電性ペーストの各々に含まれる導電性金属としては、Ａｇ、Ｃｕ、ＡｕおよびＮｉからなる群より選ばれた少なくとも１種の低融点金属を有利に用いることができる。

次に、複数枚のセラミックグリーンシートが、所定の順序で積層され、積層方向に圧着されることによって、未焼成セラミック素体が得られる。前述した表面電極３４および３５のための未焼成下地層および未焼成表面層を形成する工程は、未焼成セラミック素体が得られた後に実施されてもよい。

その後、未焼成セラミック素体が焼成され、それによって焼成後のセラミック素体３３が得られる。その後、必要に応じて、表面実装型電子部品３８および３９がセラミック素体３３上に実装される。

次に、この発明による効果を確認するために実施した実験例について説明する。

まず、以下のように、この発明の範囲から外れる比較例１および２の各々に係る評価用試料、ならびにこの発明の範囲内の実施例に係る評価用試料を作製した。

（比較例１）
低温焼結セラミックからなるセラミック素体上に、固形分として平均粒径３μｍのＣｕ粉末と平均粒径１μｍのセラミック素体を構成するセラミックと同組成のセラミック粉末とを５０：５０の重量比で含むペーストを印刷して、未焼成下地層を形成し、次いで、未焼成下地層上に、固形分として平均粒径３μｍのＣｕ粉末のみを含むペーストを印刷して、未焼成表面層を形成した後、焼成することによって、セラミック素体上に表面電極が形成された、比較例１に係る評価用試料を得た。この評価用試料において、焼結した下地層は、厚みが２．５μｍであり、面積が２ｍｍ×２ｍｍであり、表面層は、厚みが４μｍであり、面積が１．８ｍｍ×１．８ｍｍであった。

（比較例２）
低温焼結セラミックからなるセラミック素体上に、固形分として平均粒径３μｍのＣｕ粉末と平均粒径１μｍのＡｌ_２Ｏ_３粉末とを９３：７の重量比で含むペーストを印刷して、未焼成表面電極を形成した後、焼成することによって、セラミック素体上に表面電極が形成された、比較例２に係る評価用試料を得た。この評価用試料において、焼結した表面電極は、厚みが４μｍであり、面積が２ｍｍ×２ｍｍであった。

（実施例）
低温焼結セラミックからなるセラミック素体上に、固形分として平均粒径１μｍのセラミック素体を構成するセラミックと同組成のセラミック粉末と平均粒径１μｍのＡｌ_２Ｏ_３粉末とを９５：５の重量比で含むペーストを印刷して、未焼成下地層を形成し、次いで、未焼成下地層上に、固形分として平均粒径３μｍのＣｕ粉末と平均粒径１μｍのＡｌ_２Ｏ_３粉末とを９３：７の重量比で含むペーストを印刷して、未焼成表面層を形成した後、焼成することによって、セラミック素体上に表面電極が形成された、実施例に係る評価用試料を得た。この評価用試料において、焼結した下地層は、厚みが２．５μｍであり、面積が２．２ｍｍ×２．２ｍｍであり、表面層は、厚みが４μｍであり、面積が２ｍｍ×２ｍｍであった。

（評価）
以上のようにして得られた比較例１、比較例２および実施例の各々に係る評価用試料について、表面電極の接合強度を引っ張り強度試験にて評価した。その結果が、表１に示されている。

表１からわかるように、実施例によれば、比較例１および２のいずれよりも高い接合強度が得られている。

この発明の第１の実施形態を説明するためのもので、（Ａ）は未焼成段階にある未焼成セラミック電子部品１ａを示す断面図であり、（Ｂ）は（Ａ）に示した未焼成セラミック電子部品１ａを焼成して得られた焼結後のセラミック電子部品１を示す断面図である。 この発明の第２の実施形態によるセラミック電子部品１１を示す断面図である。 この発明の第３の実施形態によるセラミック電子部品１１ａを示す断面図である。 この発明の第４の実施形態によるセラミック電子部品２１を示す断面図である。 この発明の第５の実施形態によるセラミック電子部品２１ａを示す断面図である。 この発明の第６の実施形態によるセラミック電子部品３１を示す断面図である。 図６に示したセラミック電子部品３１に、表面実装型電子部品３８および３９が搭載されかつセラミック電子部品３１がマザーボード４３上に実装された状態を示す断面図である。

符号の説明

１，１１，１１ａ，２１，２１ａ，３１ セラミック電子部品
１ａ 未焼成セラミック電子部品
２，３３ セラミック素体
２ａ 未焼成セラミック素体
３，３４，３５ 表面電極
４ 下地層
４ａ 未焼成下地層
５ 表面層
５ａ 未焼成表面層
６ 金属酸化物
２２ 保護層
３２ 低温焼結セラミック層
３８，３９ 表面実装型電子部品

Claims (12)

1. 低温焼結セラミックからなるセラミック素体と、前記セラミック素体の表面に沿って形成される表面電極とを備え、
   前記表面電極は、前記セラミック素体に接するように形成され、前記低温焼結セラミックと実質的に同組成の低温焼結セラミックを主成分とし、かつ金属酸化物を副成分とする、下地層と、前記下地層上に形成され、低融点金属を主成分とし、かつ前記金属酸化物と同組成の金属酸化物を副成分とする、表面層とを有する、セラミック電子部品。
2. 前記下地層および前記表面層における前記金属酸化物は、Ａｌ_２Ｏ_３、ＺｒＯ_２、ＴｉＯ_２、ＳｉＯ_２、Ｎｂ_２Ｏ_５およびＴａ_２Ｏ_５からなる群より選ばれた少なくとも１種の金属酸化物である、請求項１に記載のセラミック電子部品。
3. 前記表面層における前記金属酸化物の含有割合は１〜１２重量％である、請求項１または２に記載のセラミック電子部品。
4. 前記下地層における前記金属酸化物の含有割合は０．１〜２０重量％である、請求項１ないし３のいずれかに記載のセラミック電子部品。
5. 前記表面層における前記低融点金属は、Ａｇ、Ｃｕ、ＡｕおよびＮｉからなる群より選ばれた少なくとも１種の低融点金属である、請求項１ないし４のいずれかに記載のセラミック電子部品。
6. 前記表面層の厚みは１〜５０μｍである、請求項１ないし５のいずれかに記載のセラミック電子部品。
7. 前記下地層の厚みは１〜１０μｍである、請求項１ないし６のいずれかに記載のセラミック電子部品。
8. 前記金属酸化物は、前記表面層と前記下地層との界面付近に偏在している、請求項１ないし７のいずれかに記載のセラミック電子部品。
9. 前記表面層の表面側周縁部の少なくとも一部分は、前記下地層と実質的に同組成の保護層によって覆われている、請求項１ないし８のいずれかに記載のセラミック電子部品。
10. 前記セラミック素体は、低温焼結セラミックからなる複数の低温焼結セラミック層を積層してなる積層構造を有する、請求項１ないし９のいずれかに記載のセラミック電子部品。
11. 前記表面層を介して搭載される表面実装型電子部品をさらに備える、請求項１ないし１０のいずれかに記載のセラミック電子部品。
12. 低温焼結セラミック粉末を含む未焼成セラミック素体を用意する工程と、
    前記未焼成セラミック素体の表面上に、前記低温焼結セラミック粉末と実質的に同組成の低温焼結セラミック粉末を主成分とし、金属酸化物粉末を副成分とする、未焼成下地層を形成する工程と、
    前記未焼成下地層上に、低融点金属粉末を主成分とし、前記金属酸化物粉末と同組成の金属酸化物粉末を副成分とする、未焼成表面層を形成する工程と、
    前記未焼成セラミック素体、前記未焼成下地層および前記未焼成表面層を焼結させるため、焼成する工程と
    を備える、セラミック電子部品の製造方法。

Images