[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2008053654A - プリント配線基板及びその製造方法 - Google Patents

プリント配線基板及びその製造方法 Download PDF

Info

Publication number
JP2008053654A
JP2008053654A JP2006231174A JP2006231174A JP2008053654A JP 2008053654 A JP2008053654 A JP 2008053654A JP 2006231174 A JP2006231174 A JP 2006231174A JP 2006231174 A JP2006231174 A JP 2006231174A JP 2008053654 A JP2008053654 A JP 2008053654A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
insulator layer
resin
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006231174A
Other languages
English (en)
Inventor
Noriyuki Ubusawa
敬之 生澤
Takeshi Sunada
砂田  剛
Tomoyasu Gunji
智康 郡司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Clover Electronics Co Ltd
Original Assignee
Clover Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Clover Electronics Co Ltd filed Critical Clover Electronics Co Ltd
Priority to JP2006231174A priority Critical patent/JP2008053654A/ja
Publication of JP2008053654A publication Critical patent/JP2008053654A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】フリップチップ実装により実装される半導体素子との接触不良を防ぐことができるプリント配線基板及びその製造方法を提供する。
【解決手段】
本発明のプリント配線基板1は、少なくとも1つの絶縁体層34と、最外層の絶縁体層34の少なくとも一方の外表面に形成された配線パターン33とを備え、該配線パターン33は該最外層の絶縁体層34の表面から外方に向けて0.1〜10μmの範囲で突出している。前記最外層の絶縁体層34は、エポキシ樹脂、ビスマレイミドトリアジン樹脂、ポリイミド樹脂、フェノール樹脂、ポリエーテル樹脂、ポリエーテル・エーテル・ケトン樹脂、液晶ポリマーからなる群から選ばれる1種の樹脂を該最外層の絶縁体層34全体の35〜80重量%の範囲で含有する材料から成る。
【選択図】 図1

Description

本発明は、プリント配線基板及びその製造方法に関するものである。
従来、プリント配線基板上に半導体素子を実装する方法の1つとして、ワイヤボンディングが知られている。ワイヤボンディングでは、電極部が設けられている面の反対面を向けて半導体素子をプリント配線基板上に配置し、半導体素子の電極部とプリント配線基板の配線パターンとをワイヤによって接続する。しかし、実装面積が大きい、配線が長いために電気的特性が良くない、という問題がある。
そこで、前記問題を解決する方法として、フリップチップ実装が知られている(例えば、特許文献1参照)。フリップチップ実装では、予め半導体素子の電極部にバンプと呼ばれる突起状の端子を形成しておき、電極部が設けられている面を向けて半導体素子をプリント配線基板上に配置し、加熱圧着することにより、半導体素子の電極部とプリント配線基板の配線パターンとをバンプによって接続する。これにより、ワイヤボンディングに比べて実装面積を小さくできる、配線が短いので電気的特性が良いという効果が得られる。
ところで、プリント配線基板101は、例えば図4(a)示のように、絶縁体層102の表面に配線パターン103を備え、配線パターン103は絶縁体層102の表面から外方に向けて配線パターン102の厚さだけ突出している。
図4(a)示のプリント配線基板101上に半導体素子104をフリップチップ実装するには、図4(b)示のように、電極部105上に所定の高さの金バンプ106が形成されている半導体素子104を、電極部105の面を配線パターン103に向けて配線パターン103上に配置し、加熱圧着する。これにより、金バンプ106を介して半導体素子104を配線パターン103上に面接続させる。
しかしながら、1つの配線パターン103の表面には凹凸があるので、その全表面において絶縁体層102の表面から外方に向けて突出する厚さが均一であるとは限らず、図4(c)示のように、金バンプ106の先端が配線パターン103に接触しなかったり、金バンプ106の先端が配線パターン103に接触する面積が小さかったりするなどして、接触不良が発生することがあるという不都合がある。
特開平5−29390号公報
本発明は、かかる不都合を解消して、フリップチップ実装により実装される半導体素子との接触不良を防ぐことができるプリント配線基板及びその製造方法を提供することを目的とする。
かかる目的を達成するために、本発明のプリント配線基板は、少なくとも1つの絶縁体層と、最外層の絶縁体層の少なくとも一方の外表面に形成された配線パターンとを備え、該配線パターンは該最外層の絶縁体層の表面から外方に向けて0.1〜10μmの範囲で突出していることを特徴とする。
本発明のプリント配線基板において、前記配線パターンは前記最外層の絶縁体層の表面から外方に向けて0.1〜10μmの範囲で突出している。すなわち、該配線パターンにおける全表面は該最外層の絶縁体層の表面から外方に向けて0.1〜10μmの範囲の高さに存在し、該配線パターンにおける全表面が0.1〜10μmの範囲で平坦である。これにより、本発明のプリント配線基板の前記配線パターン上に半導体素子をフリップチップ実装するとき、該半導体素子の電極部上に所定の高さに形成されているバンプは、先端が該配線パターンに接触しなかったり、先端が該配線パターンに接触する面積が小さかったりすることなく、該配線パターンに確実に接触する。
従って、本発明のプリント配線基板によれば、フリップチップ実装により実装される半導体素子との接触不良を防ぐことができる。
前記配線パターンが前記最外層の絶縁体層の表面から外方に向けて突出している長さは、0μmであることが理想的である。これは、該配線パターンにおける全表面が該最外層の絶縁体層の表面から外方に向けて0μmの高さに存在し、該配線パターンにおける全表面が平坦であることを意味している。該配線パターンが該最外層の絶縁体層の表面から外方に向けて突出している長さが0.1〜10μmの範囲であれば、該配線パターンにおける全表面が平坦であるとみなすことができる。しかし、該配線パターンが該最外層の絶縁体層の表面から外方に向けて突出している長さが10μmを超える場合には、該配線パターンの表面に凹凸が生じることがあるので、該配線パターン上に半導体素子をフリップチップ実装するときに接触不良が発生する恐れがある。また、該配線パターンが該最外層の絶縁体層の表面から外方に向けて突出している長さが0.1μm未満である場合には、該配線パターンの表面が所定の位置になるように配線パターンを形成するのが困難である。
本発明のプリント配線基板は、前記配線パターン上にフリップチップ実装されている半導体素子を備えるものであってもよい。
また、本発明のプリント配線基板は、複数の絶縁体層と、各絶縁体層を介して対向して配置され、相互に導通する複数の配線パターンとを備えるものであってもよい。
本発明のプリント配線基板は、少なくとも1つの絶縁体層と、最外層の絶縁体層の少なくとも一方の外表面に形成された配線パターンとを備えるプリント配線基板を形成する第1の工程と、該プリント配線基板を表裏両面から2枚の金属板で挟んでプレスすることにより、該配線パターンが該最外層の絶縁体層の表面から外方に向けて0.1〜10μmの範囲で突出しているプリント配線基板を得る第2の工程とを備え、前記最外層の絶縁体層は、エポキシ樹脂、ビスマレイミドトリアジン樹脂、ポリイミド樹脂、フェノール樹脂、ポリエーテル樹脂、ポリエーテル・エーテル・ケトン樹脂、液晶ポリマーからなる群から選ばれる1種の樹脂を該最外層の絶縁体層全体の35〜80重量%の範囲で含有する材料から成り、前記プレスは、150〜300℃の範囲の温度下、0.98〜19.6MPaの範囲の圧力にて、30〜240分間の範囲の時間行うことにより有利に製造することができる。
第1の工程では、少なくとも1つの絶縁体層と、最外層の絶縁体層の少なくとも一方の外表面に形成された配線パターンとを備えるプリント配線基板を形成する。前記最外層の絶縁体層は、エポキシ樹脂、ビスマレイミドトリアジン樹脂、ポリイミド樹脂、フェノール樹脂、ポリエーテル樹脂、ポリエーテル・エーテル・ケトン樹脂、液晶ポリマーからなる群から選ばれる1種の樹脂を該最外層の絶縁体層全体の35〜80重量%の範囲で含有する材料から成ることにより、後述の第2の工程でプレスされて軟化し、前記配線パターンの一部を層方向に対して垂直方向に該最外層の絶縁体層中に埋没させることができる。
第2の工程では、第1の工程により形成されたプリント配線基板を表裏両面から2枚の金属板で挟んで、150〜300℃の範囲の温度下、0.98〜19.6MPaの範囲の圧力にて、30〜240分間の範囲の時間プレスする。第1の工程により形成されたプリント配線基板は、プレスされることにより、前記配線パターンの一部が層方向に対して垂直方向に前記最外層の絶縁体層中に埋没し、その結果、該配線パターンが該最外層の絶縁体層の表面から外方に向けて0.1〜10μmの範囲で突出しているプリント配線基板が得られる。
従って、本発明のプリント配線基板の製造方法によれば、フリップチップ実装により実装される半導体素子との接触不良を防ぐことができるプリント配線基板を得ることができる。
前記プレス時の温度が150℃未満の場合には、前記最外層の絶縁体層が十分に軟化しないので、前記配線パターンの一部を層方向に対して垂直方向に該最外層の絶縁体層中に埋没させることができない。前記プレス時の温度が300℃を超える場合には、該最外層の絶縁体層が熱分解により変形してしまう。また、前記プレス時の圧力が0.98MPa未満の場合には、該配線パターンの一部を層方向に対して垂直方向に該最外層の絶縁体層中に埋没させることができない。前記プレス時の圧力が19.6MPaを超える場合には、第1の工程により形成されたプリント配線基板そのものが変形し、所定の形状が得られない。さらに、前記プレス時の時間が30分未満の場合には、該最外層の絶縁体層が十分に軟化せず、該配線パターンの一部を層方向に対して垂直方向に該最外層の絶縁体層中に埋没させることができない。前記プレス時の時間が240分を超える場合には、該最外層の絶縁体層が熱分解により変形してしまう。
ところで、本発明の製造方法により、第1の工程により形成されたプリント配線基板を表裏両面から2枚の金属板で直接挟んでプレスしてもよいが、このようにするときには、前記プレス時に前記最外層の絶縁体層が溶融して前記金属板に貼付することがあり、この場合には、前記プレス後に形成された前記プリント配線基板を前記金属板から剥がすときに前記配線パターンが損傷することがある。
そこで、本発明のプリント配線基板の製造方法では、第1の工程により形成されたプリント配線基板と前記金属板との間に、厚さが5〜105μmの範囲である銅箔を挟んでプレスすることが望ましい。これにより、前記プレス時に前記最外層の絶縁体層が溶融しても前記銅箔に貼付することがないので、前記プレス後に形成された前記プリント配線基板を前記銅箔から剥がすときに前記配線パターンが損傷することを防ぐことができる。
前記銅箔の厚さが5μm未満の場合には、銅箔そのものが変形し、第1の工程により形成されたプリント配線基板の表裏両面に圧力を十分に伝えることができない。また、前記銅箔の厚さが105μmを超える場合には、プレスするのに過剰なエネルギーが必要となる。
次に、添付の図面を参照しながら本発明の実施形態についてさらに詳しく説明する。図1は本実施形態のプリント配線基板の一構成例を示す説明的断面図であり、図2と図3は図1に示す本実施形態のプリント配線基板の製造工程を示す説明的断面図である。
まず、図1を参照して、本実施形態のプリント配線基板1について説明する。
プリント配線基板1は、第1のプリント配線基板11と、絶縁体層21を介して第1のプリント配線基板11上に積層されている第2のプリント配線基板31とを備える。
第1のプリント配線基板11は、片面に第1の配線パターン12を有するとともに、反対面に第2の配線パターン13を有する。配線パターン12,13は、両者の間に絶縁体層14を備え、内部を厚さ方向に貫通する銀ペーストから成る銀バンプ15により相互に導通されている。
第1の配線パターン12は、絶縁体層14の表面から外方に向けて0.1〜10μmの範囲で突出しているとともに、前記範囲以外の部分は層方向に対して垂直方向に絶縁体層14中に埋没している。なお、図1は、第1の配線パターン12が絶縁体層14の表面から外方に向けて突出している長さが0.1μmであって実質的に突出していない場合を示している。一方、第2の配線パターン13は、絶縁体層14の表面から外方に向けて第2の配線パターン13の厚さだけ突出しているとともに、第2の配線パターン13の厚さだけ層方向に対して垂直方向に絶縁体層21中に埋没している。このため、絶縁体層14の第2の配線パターン13側の面は、第2の配線パターン13が設けられている部分を除いて絶縁体層21に接している。
第2のプリント配線基板31は、絶縁体層21に対向する面に形成された第3の配線パターン32と、反対面に形成された第4の配線パターン33とを備える。配線パターン32,33は、両者の間に絶縁体層34を備え、内部を厚さ方向に貫通する銀バンプ35により相互に導通されている。
第3の配線パターン32は、絶縁体層34の表面から外方に向けて第3の配線パターン32の厚さだけ突出しているとともに、第3の配線パターンの厚さだけ層方向に対して垂直方向に絶縁体層21中に埋没している。このため、絶縁体層34の第3の配線パターン32側の面は、第3の配線パターン32が設けられている部分を除いて絶縁体層21に接している。一方、第4の配線パターン33は、絶縁体層34の表面から外方に向けて0.1〜10μmの範囲で突出しているとともに、前記範囲以外の部分は層方向に対して垂直方向に絶縁体層34中に埋没している。なお、図1は、第4の配線パターン33が絶縁体層34の表面から外方に向けて突出している長さが0.1μmであって実質的に突出していない場合を示している。
第3の配線パターン32上には、絶縁体層21を厚さ方向に貫通し、配線パターン32,13を相互に導通させる銀バンプ36が形成されている。
絶縁体層14,21,34は、エポキシ樹脂、ビスマレイミドトリアジン樹脂、ポリイミド樹脂、フェノール樹脂、ポリエーテル樹脂、ポリエーテル・エーテル・ケトン樹脂、液晶ポリマーからなる群から選ばれる1種の樹脂を該最外層の絶縁体層全体の35〜80重量%の範囲で含有する材料から成る。以下、プリプレグ層14,21,34と記載する。
なお、本実施形態では4層の配線パターンを備えるプリント配線基板としたが、4層以外の複数の配線パターンを備える多層板であってもよいし、1層板であっても構わない。
以上から成る本実施形態のプリント配線基板1において、第4の配線パターン33上に、電極部105上に所定の高さの金バンプ106が形成されている半導体素子104を、電極部105の面を配線パターン103に向けて配線パターン103上に配置し、加熱圧着することによって、半導体素子104がフリップチップ実装される。
このとき、第4の配線パターン33がプリプレグ層34の表面から外方に向けて0.1〜10μmの範囲で突出しているので、半導体素子104の電極部105上に形成されている金バンプ106は、先端が第4の配線パターン33に接触しなかったり、先端が第4の配線パターン33に接触する面積が小さかったりすることなく、第4の配線パターン33に確実に接触する。従って、プリント配線基板1によれば、フリップチップ実装により実装される半導体素子104と第4の配線パターン33との接触不良を防ぐことができる。
図1に示す本実施形態のプリント配線基板1は、例えば次のようにして製造することができる。
まず、図2(a)示のように、厚さが例えば18μmの銅箔から成る導電性支持体12上の所定の位置に、銀バンプ15を複数形成する。銀バンプ15は、例えば導電性支持体12上に所定の位置に貫通孔を備えるメタルマスクを積層し、該メタルマスクの上から銀ペーストをスクリーン印刷し、個々が円錐形状になるようにした後に乾燥させることにより形成される。銀バンプ15は、例えば導電性支持体12に接触する部分の径が150μm、高さが200μmの大きさとなるように形成される。
次に、図2(b)示のように、銀バンプ15が形成された導電性支持体12上に、厚さが例えば60μmであるプリプレグ層14を積層し、加圧することにより、銀バンプ15をプリプレグ層14の厚さ方向に貫通させるとともに、銀バンプ15の先端をプリプレグ層14から露出せしめる。
次に、図2(c)示のように、銀バンプ15が露出しているプリプレグ層14上に、厚さが例えば18μmの銅箔から成る他の導電性支持体13を積層し、圧着する。他の導電性支持体13によって銀バンプ15の先端が潰れ、プリプレグ層14の表面に他の導電性支持体13が積層されるとともに、銀バンプ15によってプリプレグ層14の裏面の導電性支持体12と表面の他の導電性支持体13とが導通される。
次に、図2(d)示のように、導電性支持体12,13にエッチングを施すことにより、プリプレグ層14の裏面に第1の配線パターン12が形成され、表面に配線パターン13が形成される。エッチング方法は、従来公知の方法でよい。以上によって、第1のプリント配線基板11が形成される。
次に、図2示の第1のプリント配線基板11と同様の手順で、第2のプリント配線基板31を形成する。そして、図3示のように、第3の配線パターン32上に銀バンプ36を複数形成する。
次に、図3示のように、第1のプリント配線基板11の第2の配線パターン13側の面に、プリプレグ層21を介して、第3の配線パターン32側の面を向けて第2のプリント配線基板31を積層する。そして、第1のプリント配線基板11の第1の配線パターン12側の面及び第2のプリント配線基板31の第4の配線パターン33側の面を、厚さが5〜105μmの範囲である銅箔41a,41bを介して、例えばステンレスから成る2枚の金属板42a,42bで挟んでプレスする。前記プレスは、150〜300℃の範囲の温度下、0.98〜19.6MPaの範囲の圧力にて、30〜240分間の範囲の時間行う。これにより、プリプレグ層14が軟化し、第1の配線パターン12は、一部が層方向に対して垂直方向にプリプレグ層14中に埋没するとともに、プリプレグ層14の表面から外方に向けて0.1〜10μmの範囲で突出する。また、プリプレグ層34が軟化し、第4の配線パターン33は、一部が層方向に対して垂直方向にプリプレグ層34中に埋没するともに、プリプレグ層34の表面から外方に向けて0.1〜10μmの範囲で突出する。以上により、図1示のプリント配線基板1が形成される。
銅箔41a,41bを介してプレスすることにより、プレス時にプリプレグ層14,34が溶融しても銅箔41a,41bに貼付することがないので、プレス後にプリント配線基板1を銅箔41a,41bから剥がすときに配線パターン12,33が損傷することを防ぐことができる。
本実施形態のプリント配線基板の一構成例を示す説明的断面図。 図1に示す本実施形態のプリント配線基板の製造工程を示す説明的断面図。 図1に示す本実施形態のプリント配線基板の製造工程を示す説明的断面図。 従来技術のプリント配線基板を示す説明的断面図。
符号の説明
1…プリント配線基板、 33…配線パターン、 34…絶縁体層、 41…銅箔、 42…金属板。

Claims (5)

  1. 少なくとも1つの絶縁体層と、最外層の絶縁体層の少なくとも一方の外表面に形成された配線パターンとを備え、
    該配線パターンは該最外層の絶縁体層の表面から外方に向けて0.1〜10μmの範囲で突出していることを特徴とするプリント配線基板。
  2. 請求項1記載のプリント配線基板において、前記最外層の絶縁体層は、エポキシ樹脂、ビスマレイミドトリアジン樹脂、ポリイミド樹脂、フェノール樹脂、ポリエーテル樹脂、ポリエーテル・エーテル・ケトン樹脂、液晶ポリマーからなる群から選ばれる1種の樹脂を該最外層の絶縁体層全体の35〜80重量%の範囲で含有する材料から成ることを特徴とするプリント配線基板。
  3. 請求項1又は2記載のプリント配線基板において、前記配線パターン上にフリップチップ実装されている半導体素子を備えることを特徴とするプリント配線基板。
  4. 少なくとも1つの絶縁体層と、最外層の絶縁体層の少なくとも一方の外表面に形成された配線パターンとを備えるプリント配線基板を形成する第1の工程と、
    該プリント配線基板を表裏両面から2枚の金属板で挟んでプレスすることにより、該配線パターンが該最外層の絶縁体層の表面から外方に向けて0.1〜10μmの範囲で突出しているプリント配線基板を得る第2の工程とを備え、
    前記最外層の絶縁体層は、エポキシ樹脂、ビスマレイミドトリアジン樹脂、ポリイミド樹脂、フェノール樹脂、ポリエーテル樹脂、ポリエーテル・エーテル・ケトン樹脂、液晶ポリマーからなる群から選ばれる1種の樹脂を該最外層の絶縁体層全体の35〜80重量%の範囲で含有する材料から成り、
    前記プレスは、150〜300℃の範囲の温度下、0.98〜19.6MPaの範囲の圧力にて、30〜240分間の範囲の時間行うことを特徴とするプリント配線基板の製造方法。
  5. 請求項4記載の製造方法において、前記プリント配線基板と前記金属板との間に、厚さが5〜105μmの範囲である銅箔を挟んでプレスすることを特徴とするプリント配線基板の製造方法。
JP2006231174A 2006-08-28 2006-08-28 プリント配線基板及びその製造方法 Pending JP2008053654A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006231174A JP2008053654A (ja) 2006-08-28 2006-08-28 プリント配線基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006231174A JP2008053654A (ja) 2006-08-28 2006-08-28 プリント配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008053654A true JP2008053654A (ja) 2008-03-06

Family

ID=39237368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006231174A Pending JP2008053654A (ja) 2006-08-28 2006-08-28 プリント配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2008053654A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529390A (ja) * 1991-07-19 1993-02-05 Fujitsu Ltd マルチチツプモジユールの製造方法
JPH10242621A (ja) * 1996-12-28 1998-09-11 Katsurayama Technol:Kk 平滑プリント配線板およびその製造方法
JP2003198103A (ja) * 2001-12-26 2003-07-11 Shin Kobe Electric Mach Co Ltd プリント配線板の製造法
JP2005183587A (ja) * 2003-12-18 2005-07-07 Casio Micronics Co Ltd プリント配線基板の製造方法および半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529390A (ja) * 1991-07-19 1993-02-05 Fujitsu Ltd マルチチツプモジユールの製造方法
JPH10242621A (ja) * 1996-12-28 1998-09-11 Katsurayama Technol:Kk 平滑プリント配線板およびその製造方法
JP2003198103A (ja) * 2001-12-26 2003-07-11 Shin Kobe Electric Mach Co Ltd プリント配線板の製造法
JP2005183587A (ja) * 2003-12-18 2005-07-07 Casio Micronics Co Ltd プリント配線基板の製造方法および半導体装置

Similar Documents

Publication Publication Date Title
JP4208631B2 (ja) 半導体装置の製造方法
US20120080221A1 (en) Printed wiring board with built-in component and its manufacturing method
US9357647B2 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
JP5895635B2 (ja) 配線板の製造方法、配線板およびビアの構造
JPH1126902A (ja) 突起電極付きプリント配線基板とその製造方法
JPH1056099A (ja) 多層回路基板およびその製造方法
KR20030005054A (ko) 다층 회로 기판 및 그 제조 방법
JP3119630B2 (ja) 半導体チップモジュール用多層回路基板およびその製造方法
JP2008085310A (ja) 多層プリント配線基板
JP2006114621A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
US20110266033A1 (en) Multilayer board
JP2005302922A (ja) 配線基板およびその製造方法
JP2011151103A (ja) 電子部品相互の接続構造及び接続方法
JP4598140B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP6324669B2 (ja) 多層配線基板及びその製造方法
JP6058321B2 (ja) 配線基板の製造方法
JP2002151853A (ja) 多層配線基板とその製造方法
JP2016100352A (ja) プリント配線板およびその製造方法
JP2008053654A (ja) プリント配線基板及びその製造方法
JP2009289789A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP2008016651A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法。
JP2009158641A (ja) 部品内蔵モジュールの製造方法
JP2013191678A (ja) 多層配線基板
JP5516069B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5388677B2 (ja) コンデンサ及びその製造方法、配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20080718

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A02 Decision of refusal

Effective date: 20101221

Free format text: JAPANESE INTERMEDIATE CODE: A02