[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2007335581A5 - - Google Patents

Download PDF

Info

Publication number
JP2007335581A5
JP2007335581A5 JP2006164822A JP2006164822A JP2007335581A5 JP 2007335581 A5 JP2007335581 A5 JP 2007335581A5 JP 2006164822 A JP2006164822 A JP 2006164822A JP 2006164822 A JP2006164822 A JP 2006164822A JP 2007335581 A5 JP2007335581 A5 JP 2007335581A5
Authority
JP
Japan
Prior art keywords
power supply
supply lead
wiring board
land portions
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006164822A
Other languages
English (en)
Other versions
JP2007335581A (ja
Filing date
Publication date
Priority to JP2006164822A priority Critical patent/JP2007335581A/ja
Application filed filed Critical
Priority claimed from JP2006164822A external-priority patent/JP2007335581A/ja
Priority to TW096114262A priority patent/TW200807666A/zh
Priority to CNA2007101065554A priority patent/CN101090081A/zh
Priority to US11/759,290 priority patent/US7659146B2/en
Priority to KR1020070057541A priority patent/KR101296572B1/ko
Publication of JP2007335581A publication Critical patent/JP2007335581A/ja
Publication of JP2007335581A5 publication Critical patent/JP2007335581A5/ja
Priority to US12/545,964 priority patent/US7915086B2/en
Priority to US13/021,284 priority patent/US8048722B2/en
Priority to US13/226,607 priority patent/US8258018B2/en
Priority to US13/551,487 priority patent/US8420451B2/en
Pending legal-status Critical Current

Links

Claims (14)

  1. 以下の工程を含むことを特徴とする半導体装置の製造方法:
    (a)主面、前記主面に形成された複数のボンディング電極、前記複数のボンディング電極よりも内側に形成された共通配線、前記複数のボンディング電極のそれぞれと前記共通配線との間に配置された複数の第1給電用引き出し配線、前記複数のボンディング電極間に配置された第2給電用引き出し配線、前記主面とは反対側の裏面、前記裏面に形成された複数のランド部、および前記複数のボンディング電極及び前記複数のランド部のそれぞれに形成されたメッキ層を有する配線基板を準備する工程
    (b)複数の電極を有する半導体チップを、前記配線基板の前記主面上に搭載する工程
    (c)前記半導体チップの前記複数の電極と前記配線基板の前記複数のボンディング電極とを複数の導電性部材を介してそれぞれ電気的に接続する工程
    (d)前記配線基板の前記主面と前記半導体チップを樹脂で封止する工程;
    (e)前記複数のランド部に複数の外部端子をそれぞれ形成する工程
    ここで、
    前記複数の第1給電用引き出し配線のそれぞれの一端部は、前記複数のボンディング電極のそれぞれと電気的に接続されており、
    前記複数の第1給電用引き出し配線のそれぞれにおける前記一端部とは反対側の他端部は、前記共通配線から電気的に分離されており、
    前記第2給電用引き出し配線は、前記共通配線から電気的に分離されている。
  2. 請求項1において、
    前記(a)工程で準備される前記配線基板は、以下の工程により製造されることを特徴とする半導体装置の製造方法
    (a1)前記複数の第1給電用引き出し配線のそれぞれの前記他端部及び前記第2給電用引き出し配線のそれぞれが前記共通配線と接続された前記配線基板を準備する工程;
    (a2)前記(a1)工程の後、前記複数の第1給電用引き出し配線、前記第2給電用引き出し配線及び前記共通配線を介して前記複数のボンディング電極及び前記複数のランド部のそれぞれに前記メッキ層を形成する工程;
    (a3)前記(a2)工程の後、前記複数の第1給電用引き出し配線及び前記第2給電用引き出し配線のそれぞれの一部を除去し、前記複数の第1給電用引き出し配線及び前記第2給電用引き出し配線のそれぞれを前記共通配線から電気的に分離する工程。
  3. 請求項2において、
    前記配線基板の平面形状は、四角形であり、
    前記複数のボンディング電極は、前記配線基板の前記主面の各辺に沿って形成され、
    前記第2給電用引き出し配線は、前記共通配線と前記主面の角部との間に配置されていることを特徴とする半導体装置の製造方法。
  4. 請求項2において、
    前記共通配線は、リング状に形成されていることを特徴とする半導体装置の製造方法。
  5. 請求項4において、
    前記(a3)工程により、リング状の前記共通配線と前記配線基板における前記共通配線の内側の領域は除去されていることを特徴とする半導体装置の製造方法。
  6. 請求項2において、
    前記(b)工程では、前記(a3)工程により前記配線基板の前記主面に形成された凹部を覆うように、前記半導体チップを前記配線基板上に搭載することを特徴とする半導体装置の製造方法。
  7. 請求項6において、
    前記配線基板の前記主面上には、前記複数のボンディング電極のそれぞれ及び前記配線基板の前記主面の一部を露出するように、ソルダレジスト膜が形成されていることを特徴とする半導体装置の製造方法。
  8. 請求項2において、
    前記配線基板の前記裏面には、前記複数のランド部が複数列に亘って設けられ、
    前記複数列のうち最内周と内側から2列目の前記ランド部は、これらのランド部に接続する第3給電用引き出し配線によって平面方向に引き出されてビア部と接続し、
    さらに前記主面側で内方に延在して前記共通配線に接続する前記第1給電用引き出し配線と前記ビア部とが接続されていることを特徴とする半導体装置の製造方法。
  9. 請求項2において、
    前記複数の第1給電用引き出し配線に繋がるそれぞれの前記ランド部は、信号用のランド部であることを特徴とする半導体装置の製造方法。
  10. 請求項2において、
    前記複数の給電用引き出し配線のうち、電源もしくはグランド用の複数の給電用引き出し配線は、前記共通配線の一部によって繋がっていることを特徴とする半導体装置の製造方法。
  11. 請求項2において、
    前記配線基板の前記裏面には、前記複数のランド部が5列に亘って設けられていることを特徴とする半導体装置の製造方法。
  12. 請求項2において、
    前記配線基板の前記裏面には、前記複数のランド部が5列に亘って設けられ、
    前記5列のうち最外周の前記ランド部に、前記配線基板の端部まで延在する第4給電用引き出し配線が接続されていることを特徴とする半導体装置の製造方法。
  13. 請求項2において、
    前記配線基板の前記裏面には、前記複数のランド部が5列に亘って設けられ、
    前記5列のうち外側から2列目と3列目の前記ランド部は、これらのランド部に接続する第3給電用引き出し配線によって平面方向に引き出されてビア部と接続し、
    さらに前記主面側で前記配線基板の端部まで延在する第4給電用引き出し配線と前記ビア部とが接続されていることを特徴とする半導体装置の製造方法。
  14. 請求項2において、
    前記配線基板の前記裏面には、前記複数のランド部が5列に亘って設けられ、
    前記5列のうち最内周と内側から2列目の前記ランド部は、これらのランド部に接続する第3給電用引き出し配線によって平面方向に引き出されてビア部と接続し、
    さらに前記主面側で内方に延在して前記共通配線に接続する前記第1給電用引き出し配線と前記ビア部とが接続されていることを特徴とする半導体装置の製造方法。
JP2006164822A 2006-06-14 2006-06-14 半導体装置の製造方法 Pending JP2007335581A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2006164822A JP2007335581A (ja) 2006-06-14 2006-06-14 半導体装置の製造方法
TW096114262A TW200807666A (en) 2006-06-14 2007-04-23 Manufacturing Method of Semiconductor Device
CNA2007101065554A CN101090081A (zh) 2006-06-14 2007-06-06 半导体器件的制造方法
US11/759,290 US7659146B2 (en) 2006-06-14 2007-06-07 Manufacturing method of semiconductor device
KR1020070057541A KR101296572B1 (ko) 2006-06-14 2007-06-13 반도체 장치의 제조 방법
US12/545,964 US7915086B2 (en) 2006-06-14 2009-08-24 Manufacturing method of semiconductor device
US13/021,284 US8048722B2 (en) 2006-06-14 2011-02-04 Manufacturing method of semiconductor device
US13/226,607 US8258018B2 (en) 2006-06-14 2011-09-07 Manufacturing method of semiconductor device
US13/551,487 US8420451B2 (en) 2006-06-14 2012-07-17 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006164822A JP2007335581A (ja) 2006-06-14 2006-06-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007335581A JP2007335581A (ja) 2007-12-27
JP2007335581A5 true JP2007335581A5 (ja) 2009-07-16

Family

ID=38862090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006164822A Pending JP2007335581A (ja) 2006-06-14 2006-06-14 半導体装置の製造方法

Country Status (5)

Country Link
US (5) US7659146B2 (ja)
JP (1) JP2007335581A (ja)
KR (1) KR101296572B1 (ja)
CN (1) CN101090081A (ja)
TW (1) TW200807666A (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5692952B2 (ja) * 2007-12-11 2015-04-01 シチズン電子株式会社 発光ダイオード
JP5188289B2 (ja) * 2008-06-26 2013-04-24 ラピスセミコンダクタ株式会社 プリント基板の製造方法
US8749074B2 (en) * 2009-11-30 2014-06-10 Micron Technology, Inc. Package including an interposer having at least one topological feature
JP5587123B2 (ja) * 2010-09-30 2014-09-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9082780B2 (en) * 2012-03-23 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a robust fan-out package including vertical interconnects and mechanical support layer
JP6068175B2 (ja) * 2013-02-12 2017-01-25 新光電気工業株式会社 配線基板、発光装置、配線基板の製造方法及び発光装置の製造方法
KR20160000293A (ko) * 2014-06-24 2016-01-04 삼성전자주식회사 탭 핀에 타이바가 없는 반도체 모듈
JP2016122802A (ja) * 2014-12-25 2016-07-07 ルネサスエレクトロニクス株式会社 半導体装置
JP6293248B2 (ja) * 2016-12-12 2018-03-14 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US10879160B2 (en) * 2018-02-01 2020-12-29 SK Hynix Inc. Semiconductor package with packaging substrate
KR102509051B1 (ko) * 2018-02-01 2023-03-10 에스케이하이닉스 주식회사 반도체 패키지
CN110112116B (zh) 2018-02-01 2023-06-06 爱思开海力士有限公司 半导体封装件和形成半导体封装件的方法
KR20190093488A (ko) * 2018-02-01 2019-08-09 에스케이하이닉스 주식회사 반도체 패키지
CN110112117A (zh) * 2018-02-01 2019-08-09 爱思开海力士有限公司 半导体封装
US11462501B2 (en) * 2019-10-25 2022-10-04 Shinko Electric Industries Co., Ltd. Interconnect substrate and method of making the same
CN116130445A (zh) * 2021-11-12 2023-05-16 合肥本源量子计算科技有限责任公司 一种量子器件及其制备方法、一种量子计算机

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6450450A (en) * 1987-08-20 1989-02-27 Toshiba Corp Package for semiconductor integrated circuit
JP3339473B2 (ja) * 1999-08-26 2002-10-28 日本電気株式会社 パッケージ基板、該パッケージ基板を備える半導体装置及びそれらの製造方法
JP3721299B2 (ja) * 2000-08-03 2005-11-30 新光電気工業株式会社 半導体パッケージの製造方法
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
EP1401020A4 (en) * 2001-06-07 2007-12-19 Renesas Tech Corp SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
US6861764B2 (en) * 2001-06-27 2005-03-01 Shinko Electric Industries Co., Ltd. Wiring substrate having position information
JP2003086735A (ja) * 2001-06-27 2003-03-20 Shinko Electric Ind Co Ltd 位置情報付配線基板及びその製造方法並びに半導体装置の製造方法
JP2005079129A (ja) 2003-08-28 2005-03-24 Sumitomo Metal Electronics Devices Inc プラスチックパッケージ及びその製造方法
KR100557540B1 (ko) * 2004-07-26 2006-03-03 삼성전기주식회사 Bga 패키지 기판 및 그 제작 방법
JP4651359B2 (ja) * 2004-10-29 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2006261485A (ja) * 2005-03-18 2006-09-28 Renesas Technology Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP2007335581A5 (ja)
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
JP5840479B2 (ja) 半導体装置およびその製造方法
US8258018B2 (en) Manufacturing method of semiconductor device
JP2007184385A5 (ja)
KR102154039B1 (ko) 접속 조인트부의 크랙이 억제된 칩 내장형 패키지
JP2010278040A5 (ja) 半導体装置の製造方法
US20130134607A1 (en) Interposer for stacked semiconductor devices
JP2011155203A (ja) 半導体装置
JP2007294652A5 (ja)
TW200805590A (en) Semiconductor package and fabrication method thereof
JP2007235009A5 (ja)
JP2007235009A (ja) 半導体装置
JP2009064897A5 (ja)
CN108807289A (zh) 半导体器件
TWI518857B (zh) 用於半導體元件之線尾連接器
US20110084410A1 (en) Wiring Substrate for a Semiconductor Chip, and Semiconducotor Package Having the Wiring Substrate
CN107210267A (zh) 半导体器件
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
JP2011222901A (ja) 半導体装置
JP2009099782A5 (ja)
US10373886B2 (en) Preformed lead frame and lead frame packaged structure including the same
JP5103155B2 (ja) 半導体装置およびその製造方法
KR20140086417A (ko) 반도체 패키지 및 그 제조방법
KR20090121011A (ko) 필름 기판을 이용한 적층 반도체 패키지 및 그 제조방법