JP2007335580A - Semiconductor device and its manufacturing method - Google Patents
Semiconductor device and its manufacturing method Download PDFInfo
- Publication number
- JP2007335580A JP2007335580A JP2006164820A JP2006164820A JP2007335580A JP 2007335580 A JP2007335580 A JP 2007335580A JP 2006164820 A JP2006164820 A JP 2006164820A JP 2006164820 A JP2006164820 A JP 2006164820A JP 2007335580 A JP2007335580 A JP 2007335580A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- semiconductor device
- layer
- polysilicon layer
- impurity diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 85
- 229920005591 polysilicon Polymers 0.000 claims abstract description 85
- 239000012535 impurity Substances 0.000 claims abstract description 44
- 238000009792 diffusion process Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000001590 oxidative effect Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
本発明は半導体装置及びその製造方法に係り、特に、素子としてポリシリコン抵抗が搭載された半導体装置及びその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device in which a polysilicon resistor is mounted as an element and a manufacturing method thereof.
半導体装置には、抵抗が搭載されている。半導体装置に搭載される抵抗として、ポリシリコン抵抗が知られている。 A resistor is mounted on the semiconductor device. A polysilicon resistor is known as a resistor mounted on a semiconductor device.
図6、図7に従来の半導体装置のポリシリコン抵抗の製造方法を説明するための図を示す。 6 and 7 are views for explaining a conventional method for manufacturing a polysilicon resistor of a semiconductor device.
ポリシリコン抵抗は、まず、図6(A)に示すように半導体基板11上に絶縁層12を介してポリシリコン層13を成長させ、さらに、ポリシリコン層13の表面を酸化させることにより絶縁層14を形成する。
First, as shown in FIG. 6A, the polysilicon resistor is formed by growing a
次に、図6(B)に示すように全面に不純物をイオン注入し、アニーリングすることにより、ポリシリコン層13の全面にわたって不純物を拡散させる。
Next, as shown in FIG. 6B, impurities are ion-implanted over the entire surface and annealed to diffuse the impurities over the entire surface of the
次に図6(C)に示すように抵抗の形状にレジスト15を形成し、エッチングを行うことにより、図7(A)に示すように絶縁膜14及び不純物が拡散されたポリシリコン層13がレジスト15の下部を残して除去される。
Next, a
次に図7(B)に示すようにレジスト15を除去することにより所望の形状の抵抗が形成される。
Next, as shown in FIG. 7B, a resist having a desired shape is formed by removing the
図8に従来のポリシリコン抵抗の構成図を示す。図8(A)は平面図、図8(B)は断面図を示す。 FIG. 8 shows a configuration diagram of a conventional polysilicon resistor. 8A is a plan view and FIG. 8B is a cross-sectional view.
このとき、従来のポリシリコン抵抗は、不純物が拡散されたポリシリコン層13をエッチングにより所望の形状に成形していたので、パターンが密になると、エッチングを行う薬液やガスがレジストパターンの間に入り難くなるので、例えば、図8の破線で示すようにエッチング後のポリシリコン層13の形状が安定しない。
At this time, in the conventional polysilicon resistor, the
このため、抵抗値が安定しなくなるなどの問題点があった。 For this reason, there existed problems, such as resistance value becoming unstable.
なお、ポリシリコン抵抗の抵抗値を安定化させるために半導体基板上に絶縁層を介してポリシリコン層を形成し、ポリシリコン層上に酸化膜を形成し、不純物を拡散することにより抵抗を形成する方法が提案されている(特許文献1)。
しかるに、従来のポリシリコン層上に酸化膜を形成し、ポリシリコン層全面に不純物を拡散することにより抵抗を形成する方法では、パターンのレイアウトに依ってはエッチング後のポリシリコン層の形状が安定せず、正確な抵抗値が得られないなどの問題点があった。 However, in the conventional method in which an oxide film is formed on the polysilicon layer and the resistance is formed by diffusing impurities throughout the polysilicon layer, the shape of the polysilicon layer after etching is stable depending on the pattern layout. And there is a problem that an accurate resistance value cannot be obtained.
本発明は上記の点に鑑みてなされたもので、正確な抵抗値の抵抗を確実に得られる半導体装置及びその製造方法を提供することを目的とする。 The present invention has been made in view of the above points, and an object of the present invention is to provide a semiconductor device and a method for manufacturing the semiconductor device that can reliably obtain a resistance having an accurate resistance value.
本発明の半導体装置は、ポリシリコン抵抗が搭載された半導体装置においてポリシリコン抵抗は、所望の形状に成形されたポリシリコン層(113)と、ポリシリコン層(113)に、ポリシリコン層(113)の形状よりも内側に不純物を拡散することにより形成された不純物拡散層(114)とから構成されていることを特徴とする。 In the semiconductor device of the present invention, in the semiconductor device on which the polysilicon resistor is mounted, the polysilicon resistor has a polysilicon layer (113) formed into a desired shape, a polysilicon layer (113), and a polysilicon layer (113). ), An impurity diffusion layer (114) formed by diffusing impurities inside.
ポリシリコン抵抗は、不純物拡散層(114)の濃度分布を変えることによって抵抗値を設定可能とされていることを特徴とする。 The polysilicon resistor is characterized in that the resistance value can be set by changing the concentration distribution of the impurity diffusion layer (114).
また、本発明の半導体装置の製造方法は、半導体基板(111)上にポリシリコン抵抗が搭載された半導体装置の製造方法において、ポリシリコン抵抗は、所望の形状に成形されたポリシリコン層(113)と、ポリシリコン層(113)に不純物を拡散することにより形成された不純物拡散層(114)とから構成され、不純物拡散層(114)をポリシリコン層(113)が所望の形状に成形された後にポリシリコン層(113)上にポリシリコン層(113)の形状よりも内側に形成されることを特徴とする。 The semiconductor device manufacturing method of the present invention is a semiconductor device manufacturing method in which a polysilicon resistor is mounted on a semiconductor substrate (111). The polysilicon resistor is a polysilicon layer (113) formed in a desired shape. ) And an impurity diffusion layer (114) formed by diffusing impurities into the polysilicon layer (113). The impurity diffusion layer (114) is formed into a desired shape. After that, it is formed on the polysilicon layer (113) inside the shape of the polysilicon layer (113).
このとき、不純物拡散層(114)の濃度分布を変えることによって抵抗値を設定することを特徴とする。 At this time, the resistance value is set by changing the concentration distribution of the impurity diffusion layer (114).
なお、上記参照符号はあくまでも参考であり、これによって特許請求の範囲が限定されるものではない。 In addition, the said reference symbol is a reference to the last, and a claim is not limited by this.
本発明によれば、ポリシリコン抵抗の所望の形状に成形されたポリシリコン層と、ポリシリコン層にポリシリコン層の形状よりも内側に不純物を拡散することにより形成された不純物拡散層とから構成することにより、抵抗値がエッチングにより成形されるポリシリコン層の形状に左右されず、拡散によって形成される不純物拡散層の濃度分布によって決定できるため、正確な抵抗値の抵抗を確実に得られる。 According to the present invention, a polysilicon layer formed into a desired shape of a polysilicon resistor and an impurity diffusion layer formed by diffusing impurities into the polysilicon layer inward of the shape of the polysilicon layer are configured. By doing so, the resistance value is not influenced by the shape of the polysilicon layer formed by etching, and can be determined by the concentration distribution of the impurity diffusion layer formed by diffusion, so that the resistance having an accurate resistance value can be obtained with certainty.
図1に本発明の一実施例の構成図を示す。図1(A)に平面図、図2(B)に断面図を示す。 FIG. 1 shows a configuration diagram of an embodiment of the present invention. FIG. 1A is a plan view and FIG. 2B is a cross-sectional view.
本実施例の半導体装置100は、半導体基板111上に絶縁層112を介して形成されたポリシリコン層113に不純物拡散層114を形成し、絶縁層141で覆った構成とされている。
The
半導体基板111は、シリコンなどから構成された半導体基板である。絶縁層112は、酸化シリコンであり、半導体基板111を酸化することにより形成される。なお、半導体基板111上に酸化シリコンを積層することにより形成するようにしてもよい。
The
ポリシリコン層113は、ポリシリコン(Poly-Si)を絶縁層112上に全面にわたって形成した後、レジストを塗布し、エッチングすることにより所望の形状に成形されている。ポリシリコン層113は、エッチングにより成形されるため、形状の精度は十分に保証されるものではない。
The
不純物拡散層114は、エッチングにより所望の形状に成形されたポリシリコン層113上にポリシリコン層113の形状よりも内側に不純物を拡散することにより形成されている。このとき、不純物拡散層114は、その深さがポリシリコン層113の深さより浅く、かつ、その幅がポリシリコン層113の幅より狭く設定される。不純物拡散層114は、エッチングを用いないので、精度良く成形することが可能である。
The
絶縁層141は、酸化シリコンから構成されており、不純物拡散層114が形成されたポリシリコン層113上に形成され、ポリシリコン層113を保護している。絶縁層141には、開口部121が形成されている。開口部121は、不純物拡散層114の両端部に形成されており、配線を不純物拡散層114に接触させる。
The
本実施例の半導体装置100によれば、ポリシリコン層113上に不純物を拡散させることにより不純物拡散層114を形成することによって確実に所望の形状を維持でき、よって、安定した抵抗値を得ることができる。
According to the
〔製造方法〕
図2,図3に発明の一実施例の半導体装置の製造工程を説明するための図を示す。
〔Production method〕
2 and 3 are views for explaining a manufacturing process of a semiconductor device according to an embodiment of the present invention.
まず、図2(A)に示すように半導体基板111の抵抗形成部分を全面にわたって絶縁層112、ポリシリコン層113、絶縁層115を形成する。
First, as shown in FIG. 2A, an
絶縁層112は、酸化シリコン(SiO2)から構成されており、例えば、半導体基板111を酸化させることにより形成される。なお、絶縁層112は、酸化シリコンなどの酸化物を積層して形成するようにしてもよい。
The
ポリシリコン層113は、絶縁層112上にポリシリコンを成長させることにより形成される。絶縁層115は、ポリシリコン層113の表面を酸化させることにより形成されている。
The
次に、図2(B)に示すように抵抗の形状にレジスト131を形成する。次に、図2(C)に示すようにエッチングを行うことにより、ポリシリコン層113及び絶縁層115をレジスト131の形状に成形し、図2(D)に示すようにレジスト131及び絶縁層115を除去する。
Next, as shown in FIG. 2B, a resist 131 is formed in the shape of a resistor. Next, by performing etching as shown in FIG. 2C, the
次に、図3(A)に示すように絶縁層141及びレジスト151を形成する。レジスト151には、開口部161が形成されている。絶縁層141は、例えば、ポリシリコン層113を酸化することによって形成される。開口部161は、不純物拡散層114を形成する形状、すなわち、ポリシリコン層113の形状に対応した形状に成形されている。
Next, as illustrated in FIG. 3A, an insulating
次に、図3(B)に示すように開口部161から不純物を注入することにより、不純物拡散層114を形成する。
Next, as shown in FIG. 3B, an
次に、図3(C)に示すようにレジスト151を除去することにより、本実施例のポリシリコン抵抗が作成される。 Next, by removing the resist 151 as shown in FIG. 3C, the polysilicon resistor of this embodiment is created.
図4に本発明の一実施例の動作説明図を示す。 FIG. 4 is a diagram for explaining the operation of one embodiment of the present invention.
本実施例によれば、図4に示すように本実施例のポリシリコン抵抗100a、100bを隣接して配置しても、異なるポリシリコン層113上に不純物拡散層114が形成されるので、ポリシリコン抵抗100aとポリシリコン抵抗100bとで不純物拡散層114が相互に作用することがなく、よって、安定した抵抗値を得ることができる。
According to the present embodiment, as shown in FIG. 4, even if the
図5は本発明の変形例の構成図を示す。同図中、図1と同一構成部分には同一符号を付し、その説明は省略する。 FIG. 5 shows a configuration diagram of a modification of the present invention. In the figure, the same components as in FIG.
図1では、直線上の抵抗について説明したが、直線パターンを折り返した形状に形成するようにしてもよい。ポリシリコン層113は、エッチングにより直線パターンを折り返した形状とされている。また、不純物拡散層114は、ポリシリコン層113上にポリシリコン層113の形状に対応した形状に形成される。
Although the resistance on a straight line has been described with reference to FIG. 1, the linear pattern may be formed in a folded shape. The
また、不純物拡散層114を構成する不純物はポリシリコン層113をn型にするもの、p型にするものいずれのものであってもよい。
Further, the impurities constituting the
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲で、種々の変形例が考えられる。 In addition, this invention is not limited to the said Example, A various modification can be considered in the range which does not deviate from the summary of this invention.
100 半導体装置
111 半導体基板、112、115、141 絶縁層、113 ポリシリコン層
114 不純物拡散層
121 開口部
DESCRIPTION OF
Claims (4)
前記ポリシリコン抵抗は、所望の形状に成形されたポリシリコン層と、
前記ポリシリコン層上に、前記ポリシリコン層の形状よりも内側に不純物を拡散することにより形成された不純物拡散層とから構成されていることを特徴とする半導体装置。 In a semiconductor device equipped with a polysilicon resistor,
The polysilicon resistor includes a polysilicon layer formed in a desired shape,
A semiconductor device comprising an impurity diffusion layer formed by diffusing impurities on the polysilicon layer inward of the shape of the polysilicon layer.
前記ポリシリコン抵抗は、所望の形状に成形されたポリシリコン層と、
前記ポリシリコン層に不純物を拡散することにより形成された不純物拡散層とから構成され、
前記不純物拡散層は、前記ポリシリコン層が所望の形状に成形された後に前記ポリシリコン層上に、前記ポリシリコン層の形状よりも内側に形成されることを特徴とする半導体装置の製造方法。 In a method for manufacturing a semiconductor device in which a polysilicon resistor is mounted on a semiconductor substrate,
The polysilicon resistor includes a polysilicon layer formed in a desired shape,
An impurity diffusion layer formed by diffusing impurities in the polysilicon layer,
The method of manufacturing a semiconductor device, wherein the impurity diffusion layer is formed on the polysilicon layer inside the shape of the polysilicon layer after the polysilicon layer is formed into a desired shape.
4. The method of manufacturing a semiconductor device according to claim 3, wherein the resistance value is set by changing the concentration distribution of the impurity diffusion layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006164820A JP2007335580A (en) | 2006-06-14 | 2006-06-14 | Semiconductor device and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006164820A JP2007335580A (en) | 2006-06-14 | 2006-06-14 | Semiconductor device and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007335580A true JP2007335580A (en) | 2007-12-27 |
Family
ID=38934772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006164820A Pending JP2007335580A (en) | 2006-06-14 | 2006-06-14 | Semiconductor device and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007335580A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019175931A (en) * | 2018-03-27 | 2019-10-10 | エイブリック株式会社 | Semiconductor device and manufacturing method thereof |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05183110A (en) * | 1991-11-08 | 1993-07-23 | Nec Corp | Semiconductor device |
JPH07169919A (en) * | 1993-12-16 | 1995-07-04 | Nec Corp | Semiconductor device and manufacturing method thereof |
JP2003060043A (en) * | 2001-08-09 | 2003-02-28 | Seiko Instruments Inc | Fabrication of semiconductor device |
JP2004311840A (en) * | 2003-04-09 | 2004-11-04 | Sharp Corp | Semiconductor device, manufacturing method thereof, optical pickup device, and optical communication equipment |
-
2006
- 2006-06-14 JP JP2006164820A patent/JP2007335580A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05183110A (en) * | 1991-11-08 | 1993-07-23 | Nec Corp | Semiconductor device |
JPH07169919A (en) * | 1993-12-16 | 1995-07-04 | Nec Corp | Semiconductor device and manufacturing method thereof |
JP2003060043A (en) * | 2001-08-09 | 2003-02-28 | Seiko Instruments Inc | Fabrication of semiconductor device |
JP2004311840A (en) * | 2003-04-09 | 2004-11-04 | Sharp Corp | Semiconductor device, manufacturing method thereof, optical pickup device, and optical communication equipment |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019175931A (en) * | 2018-03-27 | 2019-10-10 | エイブリック株式会社 | Semiconductor device and manufacturing method thereof |
JP7092534B2 (en) | 2018-03-27 | 2022-06-28 | エイブリック株式会社 | Manufacturing method of semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080064216A1 (en) | Method of manufacturing flash memory device | |
CN103390551A (en) | Method for manufacturing patterned structure of semiconductor device | |
JP2007335580A (en) | Semiconductor device and its manufacturing method | |
JP5366797B2 (en) | Electronic device including a plurality of semiconductor islands having different thicknesses on an insulating layer and method for forming the same | |
KR101708606B1 (en) | Double patterning method of forming semiconductor active areas and isolation regions | |
JP2006100578A (en) | Manufacturing method of semiconductor device | |
JP3775508B1 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP2007335660A (en) | Method of forming pattern of semiconductor device | |
US8759179B2 (en) | Method of forming gate pattern and semiconductor device | |
TW200814236A (en) | An apparatus and associated method for making a floating gate memory device with increased gate coupling ratio | |
JP3543968B1 (en) | Method for manufacturing semiconductor device | |
JP3890702B2 (en) | Resistance manufacturing method and resistance | |
US7060567B1 (en) | Method for fabricating trench power MOSFET | |
JP3983751B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5787666B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP2005332968A (en) | Manufacturing method of semiconductor device | |
JP2008227120A (en) | Semiconductor device manufacturing method | |
JP2017535075A (en) | Method for self-aligned reverse active etching without photolithography | |
JP2008235693A (en) | Semiconductor device manufacturing method and semiconductor device | |
JP5220338B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP2008085000A (en) | Semiconductor device and its manufacturing method | |
JPS61196533A (en) | Manufacture of semiconductor device | |
JP2008042045A (en) | Manufacturing method of semiconductor device | |
US20040115887A1 (en) | Non-volatile memory structure and method of fabricating the same | |
JP2010153446A (en) | Method of manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090327 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120911 |