[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2007329191A - Process for fabricating semiconductor laser - Google Patents

Process for fabricating semiconductor laser Download PDF

Info

Publication number
JP2007329191A
JP2007329191A JP2006157575A JP2006157575A JP2007329191A JP 2007329191 A JP2007329191 A JP 2007329191A JP 2006157575 A JP2006157575 A JP 2006157575A JP 2006157575 A JP2006157575 A JP 2006157575A JP 2007329191 A JP2007329191 A JP 2007329191A
Authority
JP
Japan
Prior art keywords
gaas
growth
temperature
thin film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006157575A
Other languages
Japanese (ja)
Other versions
JP4725425B2 (en
Inventor
Norihiro Saga
宣弘 嵯峨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2006157575A priority Critical patent/JP4725425B2/en
Publication of JP2007329191A publication Critical patent/JP2007329191A/en
Application granted granted Critical
Publication of JP4725425B2 publication Critical patent/JP4725425B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a process for fabricating a semiconductor laser in which the interface of a GaAs semiconductor region and an InGaAs semiconductor region can be made more steep. <P>SOLUTION: A GaAs region 37 is grown on a first group III-V compound semiconductor 35 at a substrate temperature in the range of 530-600°C. After growing a GaAs region 37a, temperature is altered to a range of 450-490°C without supplying a film deposition material. After altering that temperature, a GaAs thin film 37b is grown. Thereafter, a well layer 39 composed of a second group III-V compound semiconductor containing indium is grown on the GaAs thin film 37b using molecular beam epitaxy. The GaAs thin film 37b is thicker than the GaAs region 37a. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体レーザを作製する方法に関する。   The present invention relates to a method for manufacturing a semiconductor laser.

非特許文献1には、GaAs基板上に形成されたInGaAs/GaAs量子井戸構造が記載されている。6.4nm厚のIn0.42Ga0.58As/GaAs単一量子井戸構造からのフォトルミネッセンススペクトルの半値全幅は、77Kおよび室温においてそれぞれ9.78meVおよび18.4meVである。この量子井戸構造のピーク波長は、1.223マイクロメートルである。摂氏400度において成長された量子井戸構造からは、インジウム組成が0.4以上でも、シャープなスペクトルが得られる。このために、GaAs成長中に成長温度を摂氏550度から摂氏400度に下げており、成長を中断すること無く摂氏400度でInGaAsを成長している。温度の変更は3分間で行われる。GaAsの成長温度は、InGaAs半導体の成長温度と異なる。
J. Appl. phys. 78(3) 1 August 1995, pp.1685-1688
Non-Patent Document 1 describes an InGaAs / GaAs quantum well structure formed on a GaAs substrate. The full width at half maximum of the photoluminescence spectrum from a 6.4 nm thick In 0.42 Ga 0.58 As / GaAs single quantum well structure is 9.78 meV and 18.4 meV at 77 K and room temperature, respectively. The peak wavelength of this quantum well structure is 1.223 micrometers. From a quantum well structure grown at 400 degrees Celsius, a sharp spectrum can be obtained even if the indium composition is 0.4 or more. For this reason, the growth temperature is lowered from 550 degrees Celsius to 400 degrees Celsius during GaAs growth, and InGaAs is grown at 400 degrees Celsius without interrupting the growth. The change in temperature takes 3 minutes. The growth temperature of GaAs is different from the growth temperature of InGaAs semiconductors.
J. Appl. Phys. 78 (3) 1 August 1995, pp.1685-1688

実用的なInGaAs/GaAs量子井戸構造を得るためには、InGaAs/GaAs量子井戸構造の成長を摂氏500度以下の温度で行うことが必要である。非特許文献1に記載された方法では、GaAs成長中に成長温度を摂氏400度に下げた後に、摂氏400度でInGaAsを成長している。成長を中断することを避けるために、成膜中に温度変更を実行している。一方、GaAs半導体の平坦性を向上するために、GaAs半導体の成膜を摂氏580度程度で行うことが好適である。非特許文献1に記載された方法を用いると、GaAs半導体の膜厚が厚くなる。   In order to obtain a practical InGaAs / GaAs quantum well structure, it is necessary to grow the InGaAs / GaAs quantum well structure at a temperature of 500 degrees Celsius or less. In the method described in Non-Patent Document 1, InGaAs is grown at 400 degrees Celsius after the growth temperature is lowered to 400 degrees Celsius during GaAs growth. In order to avoid interrupting the growth, a temperature change is performed during film formation. On the other hand, in order to improve the flatness of the GaAs semiconductor, it is preferable to form the GaAs semiconductor at about 580 degrees Celsius. When the method described in Non-Patent Document 1 is used, the film thickness of the GaAs semiconductor increases.

本発明は、このような事情を鑑みてなされたものであり、GaAs半導体領域とInを含むIII−V化合物半導体との界面の平坦性を向上させることを可能な、半導体レーザを作製する方法を提供することを目的とする。   The present invention has been made in view of such circumstances, and a method for manufacturing a semiconductor laser capable of improving the flatness of the interface between a GaAs semiconductor region and a III-V compound semiconductor containing In. The purpose is to provide.

本発明の一側面に係る発明は、半導体レーザを作製する方法である。この方法は、(a)第1のIII−V化合物半導体上にGaAs領域を摂氏530度以上600度以下の範囲の基板温度で成長する工程と、(b)前記GaAs領域を成長した後に、As原料を供給し摂氏400度以上490度以下の範囲の温度に変更する工程と、(c)該温度を変更した後に、GaAs薄膜を成長する工程と、(d)分子線エピタキシ法を用いて、インジウムを含む第2のIII−V化合物半導体からなる井戸層を前記GaAs薄膜上に成長する工程とを備え、前記GaAs薄膜の厚さは前記GaAs領域の厚さよりも大きい。   The invention according to one aspect of the present invention is a method for manufacturing a semiconductor laser. This method includes (a) a step of growing a GaAs region on a first III-V compound semiconductor at a substrate temperature in the range of 530 degrees Celsius to 600 degrees Celsius, and (b) an As layer after growing the GaAs region. Supplying a raw material and changing the temperature to a temperature in the range of 400 ° C. to 490 ° C., (c) growing the GaAs thin film after changing the temperature, and (d) using a molecular beam epitaxy method, And a step of growing a well layer made of a second III-V compound semiconductor containing indium on the GaAs thin film, wherein the thickness of the GaAs thin film is larger than the thickness of the GaAs region.

インジウムを含む第2のIII−V化合物半導体の成長において三次元成長を抑制するために、この半導体を摂氏500度以下の温度で成長することが求められる。一方、GaAs半導体の成長は、上記温度よりも高温で行われることが好ましい。なぜなら、井戸層のための半導体膜の平坦性が良好になると共に、量子井戸構造のフォトルミネッセンススペクトルの半値幅が狭くなるからである。また、インジウムを含む第2のIII−V化合物半導体の成長温度に合わせた低温でGaAs半導体を成長した後に、引き続いて第2のIII−V化合物半導体の成長を行う場合、過剰なヒ素がGaAs半導体内で非発光中心を形成する。このため、フォトルミネッセンススペクトルの強度が低下する。さらに、成長を中断して温度変更を行った後に、インジウムを含む第2のIII−V化合物半導体をGaAs半導体上に成長する場合、フォトルミネッセンススペクトルの強度が低下する。しかしながら、本発明に係る方法では、高温でGaAs領域を成長した後に、成膜すること無しに温度を摂氏400度以上490度以下の温度に変更して、更にGaAs薄膜を成長する。これによれば、フォトルミネッセンススペクトルの強度低下を避けることができる。   In order to suppress the three-dimensional growth in the growth of the second III-V compound semiconductor containing indium, it is required to grow this semiconductor at a temperature of 500 degrees Celsius or less. On the other hand, the growth of the GaAs semiconductor is preferably performed at a temperature higher than the above temperature. This is because the flatness of the semiconductor film for the well layer is improved and the half width of the photoluminescence spectrum of the quantum well structure is narrowed. In addition, when the second III-V compound semiconductor is subsequently grown after the GaAs semiconductor is grown at a low temperature that matches the growth temperature of the second III-V compound semiconductor containing indium, excess arsenic is present in the GaAs semiconductor. Forming a non-luminescent center. For this reason, the intensity | strength of a photo-luminescence spectrum falls. Furthermore, when the second III-V compound semiconductor containing indium is grown on the GaAs semiconductor after the growth is interrupted and the temperature is changed, the intensity of the photoluminescence spectrum is lowered. However, in the method according to the present invention, after the GaAs region is grown at a high temperature, the temperature is changed to a temperature of 400 ° C. or more and 490 ° C. or less without forming a film, and a GaAs thin film is further grown. According to this, it is possible to avoid a decrease in the intensity of the photoluminescence spectrum.

本発明の一側面に係る半導体レーザを作製する方法は、(e)分子線エピタキシ法を用いて、前記第2のIII−V化合物半導体のバンドギャップ波長より小さいバンドギャップ波長を有する第3のIII−V化合物半導体からなるバリア層を前記GaAs薄膜上に成長する工程を備えることができる。この方法によれば、単一量子井戸構造の半導体レーザだけでなく、多重量子井戸構造の半導体レーザも作製される。   A method of manufacturing a semiconductor laser according to one aspect of the present invention includes: (e) a third III having a band gap wavelength smaller than the band gap wavelength of the second III-V compound semiconductor by using a molecular beam epitaxy method. A step of growing a barrier layer made of a -V compound semiconductor on the GaAs thin film can be provided. According to this method, not only a semiconductor laser having a single quantum well structure but also a semiconductor laser having a multiple quantum well structure is produced.

本発明の一側面に係る半導体レーザを作製する方法では、前記GaAs薄膜の厚さは5nm以上であることが好ましい。厚さ5nm未満では、成膜すること無しに温度を摂氏400度以上490度以下の範囲の温度に変更した影響が現れる。また、前記GaAs薄膜の厚さは20nm以下であることが好ましい。厚さ20nmを越えると、GaAs表面の平坦性が低下する。   In the method for manufacturing a semiconductor laser according to one aspect of the present invention, the thickness of the GaAs thin film is preferably 5 nm or more. If the thickness is less than 5 nm, the effect of changing the temperature to a temperature in the range of 400 to 490 degrees Celsius appears without forming a film. The thickness of the GaAs thin film is preferably 20 nm or less. When the thickness exceeds 20 nm, the flatness of the GaAs surface decreases.

本発明の一側面に係る半導体レーザを作製する方法では、前記第2のIII−V化合物半導体はInGaAsまたはGaInNAsであることが好ましい。   In the method for manufacturing a semiconductor laser according to one aspect of the present invention, the second III-V compound semiconductor is preferably InGaAs or GaInNAs.

本発明に係る方法によれば、特にInGaAs膜およびGaInNAs膜においてフォトルミネッセンススペクトルの半値幅が良好になる。   According to the method of the present invention, the half width of the photoluminescence spectrum is improved particularly in the InGaAs film and the GaInNAs film.

本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。   The above and other objects, features, and advantages of the present invention will become more readily apparent from the following detailed description of preferred embodiments of the present invention, which proceeds with reference to the accompanying drawings.

以上説明したように、本発明によれば、GaAs半導体領域とInGaAs半導体領域との界面の平坦性を向上させることを可能な、半導体レーザを作製する方法が提供される。   As described above, according to the present invention, a method of manufacturing a semiconductor laser capable of improving the flatness of the interface between a GaAs semiconductor region and an InGaAs semiconductor region is provided.

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の半導体レーザを作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。   The knowledge of the present invention can be easily understood by considering the following detailed description with reference to the accompanying drawings shown as examples. Subsequently, an embodiment relating to a method of manufacturing a semiconductor laser of the present invention will be described with reference to the accompanying drawings. Where possible, the same parts are denoted by the same reference numerals.

(第1の実施の形態)
図1(A)、図1(B)、図1(C)、図2(A)、図2(B)および図2(C)は、本実施の形態に係る半導体レーザを作製する方法の主要な工程を示す図面である。
(First embodiment)
1A, FIG. 1B, FIG. 1C, FIG. 2A, FIG. 2B, and FIG. 2C show a method for manufacturing a semiconductor laser according to this embodiment. It is drawing which shows the main processes.

図1(A)に示されるように、結晶成長のための基板を準備する。この基板は、III−V化合物半導体からなり、例えばGaAs基板11であることができる。GaAs基板11は、結晶成長装置13に配置される。結晶成長装置13は分子線ビームエピタキシ装置である。結晶成長に先立って、GaAs基板11の主面11aのサーマルクリーニングを行う。サーマルクリーニングの温度は、例えば摂氏580度である。サーマルクリーニングにより、GaAs基板11の表面11aの自然酸化膜が除去される。   As shown in FIG. 1A, a substrate for crystal growth is prepared. This substrate is made of a III-V compound semiconductor, and can be, for example, a GaAs substrate 11. The GaAs substrate 11 is disposed in the crystal growth apparatus 13. The crystal growth apparatus 13 is a molecular beam epitaxy apparatus. Prior to crystal growth, thermal cleaning of the main surface 11a of the GaAs substrate 11 is performed. The temperature of the thermal cleaning is, for example, 580 degrees Celsius. The natural oxide film on the surface 11a of the GaAs substrate 11 is removed by thermal cleaning.

図1(B)に示されるように、成膜原料F1を供給して、GaAs基板11上にGaAs領域15が結晶成長装置13を用いて成長される。このGaAs領域15は、GaAs基板11の主面11aの全体を覆っている膜である。このGaAs膜の厚さは、例えば0.19マイクロメートルである。GaAs領域15の成長温度T1は、摂氏530度以上であることが好ましい。また、成長温度T1は、好ましく600度以下である。   As shown in FIG. 1B, a film forming material F 1 is supplied, and a GaAs region 15 is grown on the GaAs substrate 11 using a crystal growth apparatus 13. The GaAs region 15 is a film that covers the entire main surface 11 a of the GaAs substrate 11. The thickness of this GaAs film is, for example, 0.19 micrometers. The growth temperature T1 of the GaAs region 15 is preferably 530 degrees Celsius or higher. The growth temperature T1 is preferably 600 degrees or less.

図1(C)に示されるように、GaAs領域15を成長した後に、ヒ素原料以外の成膜原料を供給することなく、結晶成長装置13における基板温度を成長温度T1から温度T2に下げる。温度T2は、井戸層の成長のために好適な温度である。結晶成長装置13において、基板温度を、例えば摂氏490度以下の温度に変更する。また、基板温度を、例えば400度以上の温度に変更する。温度T2は上記の温度範囲にあることが好ましい。この温度変更は、結晶成長装置13の反応炉の真空を破ることなく行われる。   As shown in FIG. 1C, after the GaAs region 15 is grown, the substrate temperature in the crystal growth apparatus 13 is lowered from the growth temperature T1 to the temperature T2 without supplying a film forming material other than the arsenic material. The temperature T2 is a temperature suitable for the growth of the well layer. In the crystal growth apparatus 13, the substrate temperature is changed to a temperature of, for example, 490 degrees Celsius or less. Further, the substrate temperature is changed to a temperature of, for example, 400 degrees or more. The temperature T2 is preferably in the above temperature range. This temperature change is performed without breaking the vacuum in the reactor of the crystal growth apparatus 13.

図2(A)に示されるように、温度変更の後に、成膜原料F2を供給してGaAs薄膜17を温度T2において成長する。GaAs薄膜17の厚さはGaAs領域15の厚さよりも小さい。半導体レーザを作製する方法では、GaAs薄膜17の厚さは5nm以上であることが好ましい。厚さ5nm未満では、成膜すること無しに温度を摂氏400度以上490度以下の範囲の温度に変更した影響が現れる。また、GaAs薄膜17の厚さは20nm以下であることが好ましい。厚さ20nmを越えると、GaAs表面の平坦性が低下する。好適には、GaAs薄膜17の厚さは10nm程度である。この成長中断の時間としては、温度変更を開始して温度が安定するまでの時間が必要である。安定までの時間は、装置の構造に依存しており、またできるだけ短いことが望ましい。   As shown in FIG. 2A, after the temperature change, the film forming raw material F2 is supplied to grow the GaAs thin film 17 at the temperature T2. The thickness of the GaAs thin film 17 is smaller than the thickness of the GaAs region 15. In the method for manufacturing a semiconductor laser, the thickness of the GaAs thin film 17 is preferably 5 nm or more. If the thickness is less than 5 nm, the effect of changing the temperature to a temperature in the range of 400 to 490 degrees Celsius appears without forming a film. The thickness of the GaAs thin film 17 is preferably 20 nm or less. When the thickness exceeds 20 nm, the flatness of the GaAs surface decreases. Preferably, the thickness of the GaAs thin film 17 is about 10 nm. As the growth interruption time, it takes time to start the temperature change and stabilize the temperature. The time to stability depends on the structure of the device and is preferably as short as possible.

図2(B)に示されるように、GaAs薄膜15の成長の後に、成膜原料F3を供給して、インジウムを含む第2のIII−V化合物半導体層19を成長する。第2のIII−V化合物半導体層19の成膜温度は、例えば温度T2である。第2のIII−V化合物半導体層19は、例えばInGaAsまたはGaInNAsである。第2のIII−V化合物半導体層19は、例えば井戸層として機能する。第2のIII−V化合物半導体層19の厚さは、例えば7nm程度である。InGaAs井戸層を用いる半導体レーザの量子井戸構造は、例えば1100nm〜1150nmの範囲内の発光波長を実現するように設けられている。   As shown in FIG. 2B, after the growth of the GaAs thin film 15, the film-forming raw material F3 is supplied to grow the second III-V compound semiconductor layer 19 containing indium. The film formation temperature of the second III-V compound semiconductor layer 19 is, for example, the temperature T2. The second III-V compound semiconductor layer 19 is, for example, InGaAs or GaInNAs. The second III-V compound semiconductor layer 19 functions as, for example, a well layer. The thickness of the second III-V compound semiconductor layer 19 is, for example, about 7 nm. A quantum well structure of a semiconductor laser using an InGaAs well layer is provided so as to realize an emission wavelength in a range of 1100 nm to 1150 nm, for example.

図2(C)に示されるように、第2のIII−V化合物半導体層19の成長の後に、成膜原料F4を供給してGaAs膜21を成長する。GaAs膜21は、例えばキャップ層として機能する。GaAs膜21の厚さは、例えば0.1マイクロメートルである。GaAs膜21を、第2のIII−V化合物半導体層19の成長温度から変更を行うことなく成長することができ、また、第2のIII−V化合物半導体層19の成長温度よりも高い温度で成長することもできる。成長中断を行うことなく、第2のIII−V化合物半導体層19の成長からGaAs膜21の成長へ移ることが好ましい。   As shown in FIG. 2C, after the growth of the second III-V compound semiconductor layer 19, the film forming raw material F4 is supplied to grow the GaAs film 21. The GaAs film 21 functions as a cap layer, for example. The thickness of the GaAs film 21 is, for example, 0.1 micrometers. The GaAs film 21 can be grown without changing the growth temperature of the second III-V compound semiconductor layer 19, and at a temperature higher than the growth temperature of the second III-V compound semiconductor layer 19. It can also grow. It is preferable to move from the growth of the second III-V compound semiconductor layer 19 to the growth of the GaAs film 21 without interrupting the growth.

インジウムを含む第2のIII−V化合物半導体19の成長において三次元成長を抑制するために、この半導体19を摂氏500度以下の温度で成長することが必要である。一方、井戸層のための半導体膜19の平坦性を良好にすると共に、量子井戸構造のフォトルミネッセンススペクトルの半値幅を狭くするために、GaAs半導体の成長は上記温度よりも高温で行われることが好ましい。また、第2のIII−V化合物半導体(インジウムを含むIII−V化合物半導体)の成長温度に合わせた低温でGaAs半導体を成長した後に、引き続いて第2のIII−V化合物半導体の成長を行うと、過剰なヒ素がGaAs半導体内に取り込まれる。これらは非発光中心を形成するので、フォトルミネッセンススペクトルの強度が低下する。さらに、成長を中断して温度変更を行った後に、インジウムを含む第2のIII−V化合物半導体をGaAs半導体上に成長すると、フォトルミネッセンススペクトルの強度が低下する。しかしながら、本実施の形態に係る方法によれば、高温でGaAs領域を成長した後に、成膜すること無しに温度を摂氏450度以上490度以下の温度に変更して、更にGaAs薄膜17を成長する。これによれば、フォトルミネッセンススペクトルの強度低下を避けることができる。   In order to suppress the three-dimensional growth in the growth of the second III-V compound semiconductor 19 containing indium, it is necessary to grow the semiconductor 19 at a temperature of 500 degrees Celsius or less. On the other hand, in order to improve the flatness of the semiconductor film 19 for the well layer and to narrow the half width of the photoluminescence spectrum of the quantum well structure, the growth of the GaAs semiconductor may be performed at a temperature higher than the above temperature. preferable. Further, after the GaAs semiconductor is grown at a low temperature that matches the growth temperature of the second III-V compound semiconductor (III-V compound semiconductor containing indium), the second III-V compound semiconductor is subsequently grown. Excess arsenic is incorporated into the GaAs semiconductor. Since these form non-luminescent centers, the intensity of the photoluminescence spectrum decreases. Furthermore, when the second III-V compound semiconductor containing indium is grown on the GaAs semiconductor after the growth is interrupted and the temperature is changed, the intensity of the photoluminescence spectrum is reduced. However, according to the method according to the present embodiment, after the GaAs region is grown at a high temperature, the temperature is changed to a temperature not lower than 450 degrees Celsius and not higher than 490 degrees without forming a film, and further the GaAs thin film 17 is grown. To do. According to this, it is possible to avoid a decrease in the intensity of the photoluminescence spectrum.

(実施例1)
引き続き、いくつかの実施例を説明する。いずれの実験例においても、成長に先立ってサーマルクリーニング(摂氏580度、20分)を行う。また、成膜速度は1μm/hとしている。フォトルミネッセンス波長は、室温で1100nmである。ヒ素のフラックス強度は3.5×10−5Torrである。
Example 1
Subsequently, some examples will be described. In any experimental example, thermal cleaning (580 degrees Celsius, 20 minutes) is performed prior to growth. The film forming speed is 1 μm / h. The photoluminescence wavelength is 1100 nm at room temperature. The flux strength of arsenic is 3.5 × 10 −5 Torr.

例1:
GaAs成長1:膜厚0.1μm、成長温度、摂氏470度
In0.3Ga0.7As成長:膜厚7nm、成長温度、470度
GaAs成長2:膜厚0.1μm、成長温度、470度
例2:
GaAs成長1:膜厚0.1μm、成長温度、摂氏530度
成長中断:温度530度から470度へ温度変更、5分間
In0.3Ga0.7As成長:膜厚7nm、成長温度、摂氏470度
GaAs成長2:膜厚0.1μm、成長温度、470度
例3:
GaAs成長1:膜厚0.09μm、成長温度、摂氏530度
成長中断:温度530度から470度へ温度変更、5分間
GaAs成長2:膜厚0.01μm、成長温度、摂氏470度
In0.3Ga0.7As成長:膜厚7nm、成長温度、470度
GaAs成長3:膜厚0.02μm、成長温度、470度から580度
GaAs成長4:膜厚0.08μm、成長温度、摂氏580度
例4:
GaAs成長2:膜厚0.09μm、成長温度、摂氏580度
成長中断:温度580度から470度へ温度変更、5分間
GaAs成長2:膜厚0.01μm、成長温度、摂氏470度
In0.3Ga0.7As成長:膜厚7nm、成長温度、470度
GaAs成長3:膜厚0.02μm、成長温度、470度〜580度変更中
GaAs成長4:膜厚0.08μm、成長温度、摂氏580度
例5:
GaAs成長1:膜厚0.09μm、成長温度、摂氏600度
成長中断:温度600度から470度へ温度変更、5分間
GaAs成長2:膜厚0.01μm、成長温度、摂氏470度
In0.3Ga0.7As成長:膜厚7nm、成長温度、470度
GaAs成長3:膜厚0.02μm、成長温度470度〜600度へ変更中
GaAs成長4:膜厚0.08μm、成長温度、摂氏600度
例6:
GaAs成長1:膜厚0.09μm、成長温度、摂氏580度
成長中断1:温度580度から470度へ温度変更、5分間
GaAs成長2:膜厚0.01μm、成長温度、摂氏470度
In0.3Ga0.7As成長:膜厚7nm、成長温度、470度
GaAs成長3:膜厚0.02μm、成長温度、470度
成長中断2:温度(摂氏)470度から580度へ温度変更、5分間
GaAs成長4:膜厚0.08μm、成長温度、摂氏580度
例7:
GaAs成長1:膜厚0.09μm、成長温度、摂氏580度
成長中断1:温度580度〜470度へ温度変更、5分間
GaAs成長2:膜厚0.01μm、成長温度、摂氏470度
In0.3Ga0.7As成長:膜厚7nm、成長温度、470度
GaAs成長3:膜厚0.1μm、成長温度、470度
例8:
GaAs成長1:膜厚0.1μm、成長温度、摂氏470度
In0.3Ga0.7As成長:膜厚7nm、成長温度、470度
成長中断:温度470度〜530度へ温度変更、5分間
GaAs成長2:膜厚0.1μm、成長温度、摂氏530度
Example 1:
GaAs growth 1: film thickness 0.1 μm, growth temperature, 470 degrees Celsius In 0.3 Ga 0.7 As growth: film thickness 7 nm, growth temperature, 470 degrees GaAs growth 2: film thickness 0.1 μm, growth temperature 470 Degree Example 2:
GaAs growth 1: film thickness 0.1 μm, growth temperature, 530 ° C. growth interruption: temperature change from 530 ° C. to 470 ° C., 5 minutes In 0.3 Ga 0.7 As growth: film thickness 7 nm, growth temperature, Celsius 470 degree GaAs growth 2: film thickness 0.1 μm, growth temperature, 470 degrees Example 3:
GaAs growth 1: film thickness 0.09 μm, growth temperature, 530 degrees Celsius Growth interruption: temperature change from 530 degrees to 470 degrees, GaAs growth 2: film thickness 0.01 μm, growth temperature, 470 degrees Celsius In 0. 3 Ga 0.7 As growth: film thickness 7 nm, growth temperature, 470 degrees GaAs growth 3: film thickness 0.02 μm, growth temperature, 470 degrees to 580 degrees GaAs growth 4: film thickness 0.08 μm, growth temperature, 580 centigrade Degree Example 4:
GaAs growth 2: film thickness 0.09 μm, growth temperature, 580 degrees Celsius Growth interruption: temperature change from 580 degrees to 470 degrees, GaAs growth 2: film thickness 0.01 μm, growth temperature, 470 degrees Celsius In 0. 3 Ga 0.7 As growth: film thickness 7 nm, growth temperature, 470 ° GaAs growth 3: film thickness 0.02 μm, growth temperature 470 ° to 580 ° changing GaAs growth 4: film thickness 0.08 μm, growth temperature, 580 degrees Celsius Example 5:
GaAs growth 1: film thickness 0.09 μm, growth temperature, 600 ° C. growth interruption: temperature change from 600 ° C. to 470 ° C., 5 minutes GaAs growth 2: film thickness 0.01 μm, growth temperature, 470 ° C. In 0. 3 Ga 0.7 As growth: film thickness 7 nm, growth temperature, 470 degrees GaAs growth 3: film thickness 0.02 μm, changing to growth temperature 470 degrees to 600 degrees GaAs growth 4: film thickness 0.08 μm, growth temperature, 600 degrees Celsius Example 6:
GaAs growth 1: film thickness 0.09 μm, growth temperature, 580 degrees Celsius Growth interruption 1: temperature change from 580 degrees to 470 degrees, GaAs growth 2: film thickness 0.01 μm, growth temperature, 470 degrees Celsius In 0 .3 Ga 0.7 As growth: film thickness 7 nm, growth temperature, 470 degrees GaAs growth 3: film thickness 0.02 μm, growth temperature, 470 degrees growth interruption 2: temperature (Celsius) temperature change from 470 degrees to 580 degrees, GaAs growth for 5 minutes 4: film thickness 0.08 μm, growth temperature, 580 degrees Celsius Example 7:
GaAs growth 1: film thickness 0.09 μm, growth temperature, 580 degrees Celsius growth interruption 1: temperature change from 580 degrees to 470 degrees, GaAs growth 2: film thickness 0.01 μm, growth temperature, 470 degrees Celsius In 0 .3 Ga 0.7 As growth: film thickness 7 nm, growth temperature, 470 degrees GaAs growth 3: film thickness 0.1 μm, growth temperature, 470 degrees Example 8:
GaAs growth 1: film thickness 0.1 μm, growth temperature, 470 degrees Celsius In 0.3 Ga 0.7 As growth: film thickness 7 nm, growth temperature, 470 degrees growth interruption: temperature change from 470 degrees to 530 degrees, 5 GaAs growth for 2 minutes: film thickness 0.1μm, growth temperature, 530 degrees Celsius

これらの実験例の各々により作製された試料のフォトルミネッセンスのピーク強度および半値幅を求めると
試料名 ピーク強度(任意単位) 半値幅(単位:meV)
例1: 1 44
例2: ノイズレベル
例3: 1.1 35
例4: 1.6 23
例5: 0.8 25
例6: 1.35 21
例7: 1 30.4
例8: 0.5 69
である。これらの実験結果によれば、例1と比較して、例3、例4、例5、例6、例7において半値幅が優れる。また、例1の結果と比較すると、例3、例4、例6においてピーク強度が優れる。
When the peak intensity and the half-value width of the photoluminescence of the sample produced by each of these experimental examples are obtained, the sample name is shown.
Example 1: 1 44
Example 2: Noise level Example 3: 1.1 35
Example 4: 1.6 23
Example 5: 0.8 25
Example 6: 1.35 21
Example 7: 1 30.4
Example 8: 0.5 69
It is. According to these experimental results, the half-value width is superior in Example 3, Example 4, Example 5, Example 6, and Example 7 as compared with Example 1. Further, when compared with the results of Example 1, the peak intensity is excellent in Examples 3, 4 and 6.

また、GaAs成長後に成長中断中に温度を下げて、GaAsを成長せず直ちにInGaAsを成長した場合には、フォトルミネッセンス発光強度がノイズレベルにまで低下した。これは、界面での成長中断が過剰なヒ素や不純物のパイルアップにより非発光再結合中心を増加させていることを示している。   In addition, when InGaAs was grown immediately without growing GaAs after the temperature was lowered after the growth of GaAs, the photoluminescence emission intensity was reduced to the noise level. This indicates that the growth interruption at the interface increases non-radiative recombination centers due to excessive arsenic and impurity pileup.

さらに、摂氏580度でGaAsを成長した後に、成長中断を行わずにGaAs成長中に成長温度を下げる(例えば1度/秒の速度で摂氏470度に降温)と、フォトルミネッセンス強度が例1の約60パーセントにまで低下した。GaAs成長中に成長中断をせずに温度変更をすると、温度変更開始から温度安定までの時間には3分程度はかかる。1μm/hの成長速度では、温度遷移領域の厚みが0.05μm以上となるので、高温成長の効果がなくなる。   Further, after growing GaAs at 580 degrees Celsius, if the growth temperature is lowered during the growth of GaAs without interrupting the growth (for example, the temperature is decreased to 470 degrees Celsius at a rate of 1 degree / second), the photoluminescence intensity becomes that of Example 1. Decreased to about 60 percent. If the temperature is changed without interrupting growth during GaAs growth, it takes about 3 minutes from the start of the temperature change to the temperature stabilization. At a growth rate of 1 μm / h, the temperature transition region has a thickness of 0.05 μm or more, so the effect of high-temperature growth is lost.

InGaAsを成長した後にGaAsキャップ膜の成長温度は、InGaAsの成長温度と同じでもよいし、温度を上昇させてもよい。GaAs/InGaAs界面と同様の理由により、InGaAsの表面を露出させた状態で成長中断した後にGaAsを成長してInGaAs/GaAs界面を形成することは、避けることが良い。   After growing InGaAs, the growth temperature of the GaAs cap film may be the same as the growth temperature of InGaAs, or the temperature may be raised. For the same reason as the GaAs / InGaAs interface, it is better to avoid growing the GaAs and forming the InGaAs / GaAs interface after stopping the growth with the surface of the InGaAs exposed.

つまり、GaAs領域を成長した後に、As以外の成膜原料を供給することなく摂氏400度以上490度以下の範囲の温度に変更すること、該温度を変更した後にGaAs薄膜を成長すること、引き続いて井戸層(例えば、InGaAs)をGaAs薄膜上に成長することが好ましい。図3は、フォトルミネッセンススペクトルの半値幅を示す図面である。図4は、フォトルミネッセンススペクトルのピーク強度を示す図面である。
GaAs成長温度(摂氏) FWHM PL強度(任意単位)
Temp1:470 60 1
Temp2:530 35 1.3
Temp3:580 18 1.6
Temp4:600 25 0.8
である。
That is, after growing the GaAs region, changing to a temperature in the range of 400 to 490 degrees Celsius without supplying film forming materials other than As, growing the GaAs thin film after changing the temperature, A well layer (for example, InGaAs) is preferably grown on the GaAs thin film. FIG. 3 is a drawing showing the half width of the photoluminescence spectrum. FIG. 4 is a drawing showing the peak intensity of the photoluminescence spectrum.
GaAs growth temperature (Celsius) FWHM PL intensity (arbitrary unit)
Temp1: 470 60 1
Temp2: 530 35 1.3
Temp3: 580 18 1.6
Temp4: 600 25 0.8
It is.

GaAs成長温度が摂氏500度以上になると、PLスペクトルの半値幅が改善される。また、摂氏600度で成長したGaAs膜の表面はわずかにくもり気味であった。従って、GaAs成長温度としては、摂氏500度を越え600度以下が望ましい。低温で成長中断した場合は、成長中断しなかった場合より半値幅は広くなっているが、GaAsの成長温度を高くすれば成長中断の悪影響を除去できる。摂氏530度以上600度以下の範囲の基板温度でGaAsを成長することが好ましい。図4を参照すると、GaAsの成長温度を上げるにつれて、摂氏600度では低下が見られるがPL強度は改善される傾向にある。故に、摂氏550度以上の温度がGaAs成長温度としてより好ましく、また580度以下の温度がGaAs成長温度として好ましい。   When the GaAs growth temperature is 500 degrees Celsius or higher, the half width of the PL spectrum is improved. Further, the surface of the GaAs film grown at 600 degrees Celsius was slightly cloudy. Accordingly, the GaAs growth temperature is preferably more than 500 degrees Celsius and 600 degrees or less. When the growth is interrupted at a low temperature, the full width at half maximum is wider than when the growth is not interrupted. However, if the growth temperature of GaAs is increased, the adverse effect of the growth interruption can be eliminated. It is preferable to grow GaAs at a substrate temperature in the range of 530 to 600 degrees Celsius. Referring to FIG. 4, as the growth temperature of GaAs is increased, the PL intensity tends to be improved although a decrease is observed at 600 degrees Celsius. Therefore, a temperature of 550 ° C. or higher is more preferable as the GaAs growth temperature, and a temperature of 580 ° C. or lower is preferable as the GaAs growth temperature.

InGaAsの成長温度とV/III比を下記のように変えてInGaAsS量子井戸(QW)を成長したところ、PL強度と半値幅は以下のようになった。InGaAs層成長条件以外は例4と同様で、GaAs成長温度はいずれも摂氏580度である。
Temp1からTemp4まではAsフラックス強度が1×10−5Torr、
Temp5は1×10−4Torr、Temp6は1×10−5Torrである。
InGaAs成長温度(摂氏) FWHM PL強度(任意単位)
Temp1:440 25 7
Temp2:430 23 1.7
Temp3:420 22 0.8
Temp4:400 20 0.1
Temp5:490 29 5
Temp6:490 50 5・5
成長温度が420度以下になると実用上必要な程度のPL強度が得られなくなる。また3次元成長抑制のため、高温になるほど高As圧が必要となるが、成長温度490℃で30meV以下の半値幅を得るために必要なフラックス強度は1×10−4Torrとなる。これ以上のフラックス強度は、MBE成長では実用上困難であり、成長温度上限は490℃がのぞましい。従ってInGaAsの場合は成長温度は420℃から490℃がより望ましい。
When an InGaAsS quantum well (QW) was grown by changing the growth temperature and V / III ratio of InGaAs as follows, the PL intensity and the half width were as follows. Except for the InGaAs layer growth conditions, it is the same as Example 4, and the GaAs growth temperature is 580 degrees Celsius.
From Temp1 to Temp4, the As flux strength is 1 × 10 −5 Torr,
Temp5 is 1 × 10 −4 Torr and Temp6 is 1 × 10 −5 Torr.
InGaAs growth temperature (Celsius) FWHM PL intensity (arbitrary unit)
Temp1: 440 25 7
Temp2: 430 23 1.7
Temp3: 420 22 0.8
Temp 4: 400 20 0.1
Temp5: 490 29 5
Temp6: 490 50 5.5
When the growth temperature is 420 ° C. or lower, the PL intensity required for practical use cannot be obtained. Further, in order to suppress three-dimensional growth, a higher As pressure is required as the temperature increases, but the flux strength necessary to obtain a half width of 30 meV or less at a growth temperature of 490 ° C. is 1 × 10 −4 Torr. A flux strength higher than this is practically difficult in MBE growth, and the upper limit of the growth temperature is preferably 490 ° C. Therefore, in the case of InGaAs, the growth temperature is more preferably 420 ° C. to 490 ° C.

(第2の実施の形態)
図5(A)、図5(B)、図5(C)、図6(A)、図6(B)および図6(C)は、本実施の形態に係る半導体レーザを作製する方法の主要な工程を示す図面である。
(Second Embodiment)
5A, FIG. 5B, FIG. 5C, FIG. 6A, FIG. 6B, and FIG. 6C show a method of manufacturing a semiconductor laser according to this embodiment. It is drawing which shows the main processes.

結晶成長のための基板を準備する。この基板は、III−V化合物半導体からなり、例えばGaAs基板31であることができる。GaAs基板31は、例えば結晶成長装置13に配置される。   Prepare a substrate for crystal growth. This substrate is made of a III-V compound semiconductor, and can be, for example, a GaAs substrate 31. The GaAs substrate 31 is disposed, for example, in the crystal growth apparatus 13.

図5(A)に示されるように、GaAs基板31上にGaAsバッファ層を形成する。GaAsバッファ層33にはシリコンが添加されており、キャリア濃度は5×1017cm−3である。GaAsバッファ層33の厚さは、例えば200nmである。次いで、GaAsバッファ層33上にn型クラッド層35を形成する。n型クラッド層35は、例えばGaInPである。n型クラッド層35にはシリコンが添加されており、キャリア濃度は5×1017cm−3である。n型クラッド層35の厚さは、例えば1400nmである。 As shown in FIG. 5A, a GaAs buffer layer is formed on the GaAs substrate 31. Silicon is added to the GaAs buffer layer 33, and the carrier concentration is 5 × 10 17 cm −3 . The thickness of the GaAs buffer layer 33 is, for example, 200 nm. Next, an n-type cladding layer 35 is formed on the GaAs buffer layer 33. The n-type cladding layer 35 is, for example, GaInP. Silicon is added to the n-type cladding layer 35, and the carrier concentration is 5 × 10 17 cm −3 . The n-type cladding layer 35 has a thickness of, for example, 1400 nm.

図5(B)に示されるように、n型クラッド層35上に光ガイド層37を形成する。光ガイド層37は、例えばアンドープGaAsである。光ガイド層37の厚さは、例えば140nmである。次いで、図5(C)に示されるように、光ガイド層37上に井戸層39を形成する。井戸層39は、例えばGaInNAsである。井戸層39の厚さは、例えば10nmである。光ガイド層37から井戸層39の成長に、第1の実施の形態と同様に成長フローを適用する。つまり、GaAs領域37aを成長した後に、成膜原料を供給することなく摂氏400度以上490度以下の範囲の温度に変更すること、該温度を変更した後にGaAs薄膜37bを摂氏530度から600度の範囲の温度で成長すること、井戸層(この実施例ではGaInNAs)をGaAs薄膜37b上に成長する。この場合、光ガイド層37はGaAs領域37aおよびGaAs薄膜37bからなり、光ガイド層37を形成する工程も、GaAs領域37aを成長する工程と、この工程の後に温度を下げてGaAs薄膜37bを成長する工程とを含む。具体例では、光ガイド層のためのGaAs領域37aの成長温度は、例えば摂氏580度である。約5分間の成長中断を行って、摂氏580度から440度まで温度を下げる。摂氏440度において、10nm厚のGaAs薄膜37bと、この薄膜37b上に10nm厚のGaInNAs井戸層を成長する。窒素原料は、ラジカルガンを用いて作製される。   As shown in FIG. 5B, a light guide layer 37 is formed on the n-type cladding layer 35. The light guide layer 37 is, for example, undoped GaAs. The thickness of the light guide layer 37 is, for example, 140 nm. Next, as shown in FIG. 5C, a well layer 39 is formed on the light guide layer 37. The well layer 39 is made of, for example, GaInNAs. The thickness of the well layer 39 is, for example, 10 nm. A growth flow is applied to the growth from the light guide layer 37 to the well layer 39 as in the first embodiment. That is, after growing the GaAs region 37a, the temperature is changed to a temperature in the range of 400 ° C. or more and 490 ° C. or less without supplying a film forming material, and after changing the temperature, the GaAs thin film 37b is changed from 530 ° C. to 600 ° C. The well layer (GaInNAs in this embodiment) is grown on the GaAs thin film 37b. In this case, the light guide layer 37 is composed of a GaAs region 37a and a GaAs thin film 37b. The step of forming the light guide layer 37 includes the step of growing the GaAs region 37a, and the temperature is lowered after this step to grow the GaAs thin film 37b. Including the step of. In a specific example, the growth temperature of the GaAs region 37a for the light guide layer is, for example, 580 degrees Celsius. The growth is interrupted for about 5 minutes, and the temperature is lowered from 580 degrees Celsius to 440 degrees Celsius. At 440 degrees Celsius, a 10 nm thick GaAs thin film 37 b and a 10 nm thick GaInNAs well layer are grown on the thin film 37 b. The nitrogen raw material is produced using a radical gun.

図6(A)に示されるように、井戸層39を成長した後に、分子線エピタキシ法を用いてバリア層41を成長する。バリア層41は、井戸層のためのIII−V化合物半導体のバンドギャップ波長より小さいバンドギャップ波長を有するIII−V化合物半導体からなり、例えばアンドープGaAs半導体である。バリア層41の厚さは、例えば10nmである。井戸層の成長およびバリア層の成長を所望の回数だけ繰り返すことによって、単一量子井戸構造の半導体レーザだけでなく、多重量子井戸構造の半導体レーザも作製される。本実施例では、図6(B)に示されるように、バリア層41上に井戸層43を成長する。井戸層43は、例えばGaInNAsである。井戸層43の厚さは、例えば10nmである。   As shown in FIG. 6A, after the well layer 39 is grown, the barrier layer 41 is grown using the molecular beam epitaxy method. The barrier layer 41 is made of a III-V compound semiconductor having a band gap wavelength smaller than that of the III-V compound semiconductor for the well layer, and is, for example, an undoped GaAs semiconductor. The thickness of the barrier layer 41 is, for example, 10 nm. By repeating the well layer growth and the barrier layer growth a desired number of times, not only a single quantum well structure semiconductor laser but also a multiple quantum well structure semiconductor laser can be produced. In this embodiment, as shown in FIG. 6B, a well layer 43 is grown on the barrier layer 41. The well layer 43 is made of, for example, GaInNAs. The thickness of the well layer 43 is, for example, 10 nm.

井戸層43を成長した後に、図6(C)に示されるように光ガイド層45を成長する。この後に、順に、p型クラッド層47、コンタクト層49を形成する。光ガイド層45は、例えばアンドープGaAsであり、例えば厚さ140nmである。p型クラッド層47は、例えばGaInPである。p型クラッド層47には亜鉛が添加されており、キャリア濃度は7×1017cm−3である。p型クラッド層47の厚さは、例えば1400nmである。コンタクト層49はパターン形成されている。p型コンタクト層49は、例えばGaAsある。p型コンタクト層49には亜鉛が添加されており、キャリア濃度は2×1018cm−3である。p型コンタクト層49の厚さは、例えば200nmである。シリコン酸化物といった絶縁膜51上にアノード電極53を形成すると共に、基板31の裏面にカソード電極55を形成する。これらの工程により、半導体レーザを作製する方法の主要な工程が説明された。 After the well layer 43 is grown, the light guide layer 45 is grown as shown in FIG. Thereafter, a p-type cladding layer 47 and a contact layer 49 are sequentially formed. The light guide layer 45 is, for example, undoped GaAs and has a thickness of 140 nm, for example. The p-type cladding layer 47 is, for example, GaInP. Zinc is added to the p-type cladding layer 47, and the carrier concentration is 7 × 10 17 cm −3 . The thickness of the p-type cladding layer 47 is 1400 nm, for example. The contact layer 49 is patterned. The p-type contact layer 49 is, for example, GaAs. Zinc is added to the p-type contact layer 49, and the carrier concentration is 2 × 10 18 cm −3 . The thickness of the p-type contact layer 49 is, for example, 200 nm. An anode electrode 53 is formed on the insulating film 51 such as silicon oxide, and a cathode electrode 55 is formed on the back surface of the substrate 31. With these steps, the main steps of the method for fabricating a semiconductor laser have been described.

(実施例2)
いくつかの成長条件を用いた実験用試料を作製した。As圧はすべて3×10−5Torrである。
例9:
GaAs成長1:膜厚0.09μm、成長温度、摂氏580度
成長中断1:温度580度から465度へ温度変更、5分間
GaAs成長2:膜厚0.01μm、成長温度、465度
In0.3Ga0.70.05As0.95成長:膜厚7nm、成長温度、465度
GaAs成長3:膜厚0.02μm、成長温度465度〜600度温度変更
GaAs成長4:膜厚0.08μm、成長温度、600度
例10:
GaAs成長1:膜厚0.1μm、成長温度、摂氏465度
In0.3Ga0.70.05As0.95成長:膜厚7nm、成長温度465度
GaAs成長2:膜厚0.02μm、成長温度465度
成長中断:温度465度から530度へ温度変更、2分50秒間
GaAs成長3:膜厚0.1μm、成長温度600度
(Example 2)
Experimental samples were prepared using several growth conditions. All As pressures are 3 × 10 −5 Torr.
Example 9:
GaAs growth 1: film thickness 0.09 μm, growth temperature, 580 degrees Celsius growth interruption 1: temperature change from 580 degrees to 465 degrees, GaAs growth 2: film thickness 0.01 μm, growth temperature, 465 degrees In 0. 3 Ga 0.7 N 0.05 As 0.95 growth: film thickness 7 nm, growth temperature, 465 ° GaAs growth 3: film thickness 0.02 μm, growth temperature 465 ° -600 ° C. Temperature change GaAs growth 4: film thickness 0 0.08 μm, growth temperature, 600 degrees Example 10:
GaAs growth 1: film thickness 0.1 μm, growth temperature, 465 degrees Celsius In 0.3 Ga 0.7 N 0.05 As 0.95 growth: film thickness 7 nm, growth temperature 465 degrees GaAs growth 2: film thickness 0. 02 μm, growth temperature 465 degrees Growth interruption: temperature change from 465 degrees to 530 degrees, GaAs growth for 2 minutes and 50 seconds 3: film thickness 0.1 μm, growth temperature 600 degrees

アニールはRTA 750℃、30秒で行った。N組成は0.5%、波長は1150nmであった。これらの実験例の各々により作製された試料のフォトルミネッセンスのピーク強度および半値幅を求める。
試料名 ピーク強度(任意単位) 半値幅(単位:meV)
例9: 0.24 40
例10:0.2 50
である。これらの実験結果によれば、例10と比較して、例9において半値幅およびピーク強度が優れる。
Annealing was performed at RTA 750 ° C. for 30 seconds. The N composition was 0.5% and the wavelength was 1150 nm. The peak intensity and the half-value width of the photoluminescence of the sample produced by each of these experimental examples are obtained.
Sample name Peak intensity (arbitrary unit) Half width (unit: meV)
Example 9: 0.24 40
Example 10: 0.250
It is. According to these experimental results, compared to Example 10, the full width at half maximum and the peak intensity are superior in Example 9.

これらの実施例とは別に、井戸層の下地となるGaAs領域の全てを摂氏480度で成長した試料A、井戸層の下地となるGaAs領域の一部を580度で成長した後に成長中断して下げた摂氏470度の温度にてGaAs薄膜を成長した試料Bを準備した。これらの試料A、Bにアニールが施されている。アニールは、RTA法を用い、摂氏750度、15秒の条件で行われた。試料Aの半値幅は60meVであり、試料Bの半値幅は45meVである。したがって、GaAsの高温成長、成長中断中の降温、GaAsの低温成長、井戸層の成長の工程順が量子井戸構造の形成のために好ましい。   Separately from these examples, sample A was grown at 480 degrees Celsius for all of the GaAs regions that form the base of the well layer, and a portion of the GaAs regions that serve as the foundation of the well layers was grown at 580 degrees, and then the growth was interrupted. Sample B on which a GaAs thin film was grown at a lowered temperature of 470 degrees Celsius was prepared. These samples A and B are annealed. Annealing was performed using the RTA method under conditions of 750 degrees Celsius and 15 seconds. The half width of sample A is 60 meV, and the half width of sample B is 45 meV. Therefore, the order of the steps of high temperature growth of GaAs, temperature drop during growth interruption, low temperature growth of GaAs, and well layer growth is preferable for forming the quantum well structure.

GaInNAs井戸層を用いる半導体レーザの量子井戸構造は、例えば1150nm〜1350nmの範囲内の発光波長を実現するように設けられている。インジウム組成は例えば28%〜35%であり、窒素組成は例えば0.5%〜2%程度である。   A quantum well structure of a semiconductor laser using a GaInNAs well layer is provided so as to realize an emission wavelength in a range of 1150 nm to 1350 nm, for example. The indium composition is, for example, 28% to 35%, and the nitrogen composition is, for example, about 0.5% to 2%.

実施例3
いくつかの成長条件を用いた実験用試料を作製した。As圧はすべて1×10−5Torrである。成長温度をTemp1からTemp4まで変化させている。
例9:
GaAs成長1:膜厚0.09μm、成長温度、摂氏580度
成長中断1:温度580度から成長温度Tgへ温度変更、5分間
GaAs成長2:膜厚0.01μm、成長温度、Tg
In0.3Ga0.70.1As0.9成長:膜厚7nm、成長温度、Tg度
GaAs成長3:膜厚0.02μm、成長温度Tg度〜600度へ温度変更
GaAs成長4:膜厚0.08μm、成長温度、600度
である。
GaInNAs成長温度(摂氏) FWHM PL強度(任意単位)
Temp1:410 35 0.13
Temp2:420 35 0・36
Temp3:428 40 0.4
Temp4:435 50 0.1
アニールはRTA 750℃、30秒で行った。N組成は1%、波長は1250nmであった。
Example 3
Experimental samples were prepared using several growth conditions. All As pressures are 1 × 10 −5 Torr. The growth temperature is changed from Temp1 to Temp4.
Example 9:
GaAs growth 1: film thickness 0.09 μm, growth temperature, 580 ° C. growth interruption 1: temperature change from 580 ° C. to growth temperature Tg, GaAs growth 2: film thickness 0.01 μm, growth temperature, Tg
In 0.3 Ga 0.7 N 0.1 As 0.9 growth: film thickness 7 nm, growth temperature, Tg degree GaAs growth 3: film thickness 0.02 μm, temperature change from growth temperature Tg degree to 600 degree GaAs growth 4 : Film thickness 0.08 μm, growth temperature, 600 degrees.
GaInNAs growth temperature (Celsius) FWHM PL intensity (arbitrary unit)
Temp1: 410 35 0.13
Temp2: 420 35 0/36
Temp3: 428 40 0.4
Temp 4: 435 50 0.1
Annealing was performed at RTA 750 ° C. for 30 seconds. The N composition was 1% and the wavelength was 1250 nm.

このようにN=1%、As圧1×10−5Torrの条件では、成長温度としては420℃から430℃が望ましい。GaInNAsはN組成とAs圧によって最適成長温度、アニール温度が異なるが、400℃以下ではPL強度の低下が著しく、また490℃以上ではAs圧をあげても3次元成長抑制が困難となるため、成長温度範囲は400℃から490℃が適している。実用上必要な半値幅、PL強度を得るためには400℃から470℃がより好ましい。 Thus, under the conditions of N = 1% and As pressure 1 × 10 −5 Torr, the growth temperature is desirably 420 ° C. to 430 ° C. GaInNAs differs in optimum growth temperature and annealing temperature depending on the N composition and As pressure, but the PL strength is significantly lowered at 400 ° C. or lower, and it is difficult to suppress three-dimensional growth at 490 ° C. or higher even if the As pressure is increased. A growth temperature range of 400 ° C. to 490 ° C. is suitable. In order to obtain a half width and PL strength necessary for practical use, 400 ° C. to 470 ° C. is more preferable.

好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。   While the principles of the invention have been illustrated and described in the preferred embodiments, it will be appreciated by those skilled in the art that the invention can be modified in arrangement and detail without departing from such principles. We therefore claim all modifications and changes that come within the scope and spirit of the following claims.

図1(A)、図1(B)および図1(C)は、第1の実施の形態に係る半導体レーザを作製する方法の主要な工程を示す図面である。FIG. 1A, FIG. 1B, and FIG. 1C are drawings showing main steps of a method of manufacturing a semiconductor laser according to the first embodiment. 図2(A)、図2(B)および図2(C)は、第1の実施の形態に係る半導体レーザを作製する方法の主要な工程を示す図面である。2A, 2B, and 2C are drawings showing main steps of the method of manufacturing the semiconductor laser according to the first embodiment. 図3は、フォトルミネッセンススペクトルの半値幅を示す図面である。FIG. 3 is a drawing showing the half width of the photoluminescence spectrum. 図4は、フォトルミネッセンススペクトルのピーク強度を示す図面である。FIG. 4 is a drawing showing the peak intensity of the photoluminescence spectrum. 図5(A)、図5(B)および図5(C)は、第1の実施の形態に係る半導体レーザを作製する方法の主要な工程を示す図面である。FIG. 5A, FIG. 5B, and FIG. 5C are drawings showing main steps of the method of manufacturing the semiconductor laser according to the first embodiment. 図6(A)、図6(B)および図6(C)は、第1の実施の形態に係る半導体レーザを作製する方法の主要な工程を示す図面である。6A, 6B, and 6C are drawings showing main steps of the method of manufacturing the semiconductor laser according to the first embodiment.

符号の説明Explanation of symbols

11…GaAs基板、13…結晶成長装置、F1、F2、F3、F4…成膜原料、15…GaAs領域、17…GaAs薄膜、19…第2のIII−V化合物半導体層、21…GaAs膜、31…GaAs基板、33…GaAsバッファ層、35…n型クラッド層、37…光ガイド層、39…井戸層、37a…GaAs領域、37b…GaAs薄膜、41…バリア層、43…井戸層、47…p型クラッド層、49…コンタクト層、51…絶縁膜、53…アノード電極、55…カソード電極
DESCRIPTION OF SYMBOLS 11 ... GaAs substrate, 13 ... Crystal growth apparatus, F1, F2, F3, F4 ... Film-forming raw material, 15 ... GaAs area | region, 17 ... GaAs thin film, 19 ... 2nd III-V compound semiconductor layer, 21 ... GaAs film | membrane, 31 ... GaAs substrate, 33 ... GaAs buffer layer, 35 ... n-type cladding layer, 37 ... light guide layer, 39 ... well layer, 37a ... GaAs region, 37b ... GaAs thin film, 41 ... barrier layer, 43 ... well layer, 47 ... p-type cladding layer, 49 ... contact layer, 51 ... insulating film, 53 ... anode electrode, 55 ... cathode electrode

Claims (4)

半導体レーザを作製する方法であって、
第1のIII−V化合物半導体上にGaAs領域を摂氏530度以上600度以下の範囲の基板温度で成長する工程と、
前記GaAs領域を成長した後に、As原料を供給し摂氏400度以上490度以下の範囲の温度に変更する工程と、
該温度を変更した後に、GaAs薄膜を成長する工程と、
分子線エピタキシ法を用いて、インジウムを含む第2のIII−V化合物半導体からなる井戸層を前記GaAs薄膜上に成長する工程と、
を備え、
前記GaAs薄膜の厚さは前記GaAs領域の厚さよりも小さい、ことを特徴とする方法。
A method for fabricating a semiconductor laser, comprising:
Growing a GaAs region on the first III-V compound semiconductor at a substrate temperature in the range of 530 to 600 degrees Celsius;
After growing the GaAs region, supplying an As raw material and changing the temperature to a range of 400 to 490 degrees Celsius;
Growing the GaAs thin film after changing the temperature;
Growing a well layer made of a second III-V compound semiconductor containing indium on the GaAs thin film using molecular beam epitaxy;
With
The thickness of the GaAs thin film is smaller than the thickness of the GaAs region.
分子線エピタキシ法を用いて、前記第2のIII−V化合物半導体のバンドギャップ波長より小さいバンドギャップ波長を有する第3のIII−V化合物半導体からなるバリア層を前記GaAs薄膜上に成長する工程を更に備える、ことを特徴とする請求項1に記載された方法。   Using a molecular beam epitaxy method to grow a barrier layer made of a third III-V compound semiconductor having a band gap wavelength smaller than that of the second III-V compound semiconductor on the GaAs thin film; The method of claim 1, further comprising: 前記GaAs薄膜の厚さは5nm以上であり、
前記GaAs薄膜の厚さは20nm以下である、ことを特徴とする請求項1または請求項2に記載された方法。
The thickness of the GaAs thin film is 5 nm or more,
The method according to claim 1, wherein the GaAs thin film has a thickness of 20 nm or less.
前記第2のIII−V化合物半導体はInGaAsまたはGaInNAsである、ことを特徴とする請求項1、請求項2または請求項3に記載された方法。
4. The method according to claim 1, 2 or 3, wherein the second III-V compound semiconductor is InGaAs or GaInNAs.
JP2006157575A 2006-06-06 2006-06-06 Method for fabricating a semiconductor laser Expired - Fee Related JP4725425B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006157575A JP4725425B2 (en) 2006-06-06 2006-06-06 Method for fabricating a semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006157575A JP4725425B2 (en) 2006-06-06 2006-06-06 Method for fabricating a semiconductor laser

Publications (2)

Publication Number Publication Date
JP2007329191A true JP2007329191A (en) 2007-12-20
JP4725425B2 JP4725425B2 (en) 2011-07-13

Family

ID=38929479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006157575A Expired - Fee Related JP4725425B2 (en) 2006-06-06 2006-06-06 Method for fabricating a semiconductor laser

Country Status (1)

Country Link
JP (1) JP4725425B2 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04260386A (en) * 1991-02-15 1992-09-16 Fujitsu Ltd Manufacture of optical semiconductor device
JPH05160515A (en) * 1991-12-04 1993-06-25 Eastman Kodak Japan Kk Quantum well type laser diode
JPH05235470A (en) * 1992-02-24 1993-09-10 Eastman Kodak Japan Kk Laser diode
JPH05275798A (en) * 1992-03-25 1993-10-22 Eastman Kodak Japan Kk Laser diode
JPH0722312A (en) * 1993-06-22 1995-01-24 Nec Corp Method for manufacturing strain semiconductor film
JPH10144612A (en) * 1996-11-13 1998-05-29 Sony Corp Growth of semiconductor
JP2004006501A (en) * 2002-05-31 2004-01-08 Hitachi Cable Ltd Method for manufacturing compound semiconductor and semiconductor element manufactured by the method
JP2004296635A (en) * 2003-03-26 2004-10-21 Sharp Corp Semiconductor laser, its fabricating process, and optical disk drive

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04260386A (en) * 1991-02-15 1992-09-16 Fujitsu Ltd Manufacture of optical semiconductor device
JPH05160515A (en) * 1991-12-04 1993-06-25 Eastman Kodak Japan Kk Quantum well type laser diode
JPH05235470A (en) * 1992-02-24 1993-09-10 Eastman Kodak Japan Kk Laser diode
JPH05275798A (en) * 1992-03-25 1993-10-22 Eastman Kodak Japan Kk Laser diode
JPH0722312A (en) * 1993-06-22 1995-01-24 Nec Corp Method for manufacturing strain semiconductor film
JPH10144612A (en) * 1996-11-13 1998-05-29 Sony Corp Growth of semiconductor
JP2004006501A (en) * 2002-05-31 2004-01-08 Hitachi Cable Ltd Method for manufacturing compound semiconductor and semiconductor element manufactured by the method
JP2004296635A (en) * 2003-03-26 2004-10-21 Sharp Corp Semiconductor laser, its fabricating process, and optical disk drive

Also Published As

Publication number Publication date
JP4725425B2 (en) 2011-07-13

Similar Documents

Publication Publication Date Title
JP5280004B2 (en) Light emitting device and manufacturing method thereof
JP2009158964A (en) Semiconductor material, and semiconductor device
KR20220140890A (en) Semiconductor structure and manufacturing method
JP4521719B2 (en) Semiconductor device manufacturing
JP2010021576A (en) Method of manufacturing semiconductor device
JP2017028076A (en) Group iii nitride light emitting element manufacturing method
US20160087153A1 (en) ACTIVE REGION CONTAINING NANODOTS (ALSO REFERRED TO AS &#34;QUANTUM DOTS&#34;) IN MOTHER CRYSTAL FORMED OF ZINC BLENDE-TYPE (ALSO REFERRED TO AS &#34;CUBIC CRYSTAL-TYPE&#34;) AlyInxGal-y-xN CRYSTAL(Y . 0, X&gt;0) GROWN ON Si SUBSTRATE, AND LIGHTEMITTING DEVICE USING THE SAME (LED AND LD)
JP5907210B2 (en) Manufacturing method of semiconductor device
KR101324105B1 (en) Method of forming P-Type ZnO Film
JP2000208874A (en) Nitride semiconductor, its manufacture, nitride semiconductor light-emitting device, and its manufacture
JP4639649B2 (en) Method for growing III-V compound semiconductor layer, epitaxial wafer, and semiconductor device
JP4725425B2 (en) Method for fabricating a semiconductor laser
JP2004146498A (en) Semiconductor light-emitting device
JP3763701B2 (en) Gallium nitride semiconductor light emitting device
JP2000101133A (en) Epitaxial wafer for light-emitting element and manufacture thereof
JP2010232622A (en) AlxGa(1-x)As SUBSTRATE, EPITAXIAL WAFER FOR INFRARED LED, INFRARED LED, METHOD FOR PRODUCTION OF AlxGa(1-x)As SUBSTRATE, METHOD FOR PRODUCTION OF EPITAXIAL WAFER FOR INFRARED LED, AND METHOD FOR PRODUCTION OF INFRARED LED
JPH10215033A (en) Semiconductor luminescent device and manufacturing method of the same
US20070034858A1 (en) Light-emitting diodes with quantum dots
JP2001274454A (en) Light emitting diode and its manufacturing method
JP4075685B2 (en) Manufacturing method of semiconductor device
JP2006294818A (en) Manufacturing method of compound semiconductor device
JP2021174813A (en) Method of manufacturing light-emitting element
JP2018154553A (en) GaN substrate
JP4704421B2 (en) Group III nitride semiconductor manufacturing method and semiconductor device
JP2012004457A (en) Manufacturing method of semiconductor light-emitting element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081222

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110308

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110328

R150 Certificate of patent or registration of utility model

Ref document number: 4725425

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees