[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2007317739A - 半導体装置の実装体 - Google Patents

半導体装置の実装体 Download PDF

Info

Publication number
JP2007317739A
JP2007317739A JP2006143171A JP2006143171A JP2007317739A JP 2007317739 A JP2007317739 A JP 2007317739A JP 2006143171 A JP2006143171 A JP 2006143171A JP 2006143171 A JP2006143171 A JP 2006143171A JP 2007317739 A JP2007317739 A JP 2007317739A
Authority
JP
Japan
Prior art keywords
semiconductor device
conductor
semiconductor chip
wiring
chassis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006143171A
Other languages
English (en)
Inventor
Michiharu Torii
道治 鳥居
Nobuyuki Koya
信之 幸谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006143171A priority Critical patent/JP2007317739A/ja
Publication of JP2007317739A publication Critical patent/JP2007317739A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】電源またはグランド経路におけるインダクタンスを、簡単な構造を用いて効率的に低減することが可能な半導体装置の実装体を提供する。
【解決手段】導体配線1dが配置されたフレキシブルなベース基材1f上に、半導体チップ3が搭載され導体配線と接続されて、導体配線を通じて半導体チップから外部へ信号を出力するように構成された半導体装置が、半導体チップの機能が用いられるセット装置の導体シャーシ5に、半導体チップの接地用端子が導体シャーシに接地されるように取り付けられる。半導体チップの接地用端子は導体配線におけるグランド配線に接続され、半導体装置は金属放熱板2を介して導体シャーシに結合されるとともに、グランド配線が金属放熱板に当接するように配置されることにより、接地用端子が導体配線および金属放熱板を介して導体シャーシに接地される。
【選択図】図3

Description

本発明は、半導体装置の実装体に関し、特にテレビ等のディスプレイ用途に多用されるTCP(テープキャリアパッケージ)型パッケージ半導体装置におけるグランドおよび電源配線のインダクタンス低減に有効な構造に関する。
近年、TCP型パッケージ半導体装置においては、半導体素子の高集積化に伴い入出力ピン数が著しく増加している。また半導体装置の高速化によって、出力信号の切り替え時間も短くなってきている。出力信号を瞬時に切り替えることによって電源経路に急激な電流変化が生じ、電源経路のインダクタンスの影響で電圧が発生する。そのような切り替えノイズが同時に発生することにより、半導体装置の電源VDDおよびグランドVSSの電位が一時的に変動し、半導体装置が誤動作してしまう恐れがある。
一方、2層以上の導体層を有する半導体装置の場合、TCPテープの表面に導体層を設け、スルーホールを介してビスで金属放熱板に圧着してから、さらにパネルシャーシに接続することによって実効インダクタンスを低減している。同様の短絡ピンを用いたインダクタンス低減の技術は、例えば特許文献1にも記載されている。
図9は、従来例のTCP型パッケージ半導体装置の平面図である。図10は図9のTCP型パッケージ半導体装置をパネルシャーシ5に取り付けた状態を示す断面図である。断面の位置は、図9のC−C’線で示される位置であるが、TCP型パッケージ半導体装置は、図9に示した状態から上下を反転させた状態で示されている。
テープキャリア1Bは、テープキャリア基材1f上に導体配線を設け、その一部をソルダーレジスト1c(ドットで示す)で被覆し、アウターリード1a、1bを露出させたものである。テープキャリア基材1fには、第1の孔1g、1hが形成されている。金属放熱板2には、パネルシャーシへの固定用の孔2c、2d、および第2の孔2e、2fが形成されている。テープキャリア1Bには、半導体チップ3が搭載され、貫通ビス4g、4hにより金属放熱板2が取り付けられている。金属放熱板2は、放熱板固定ビス4e、4fによりパネルシャーシ5に固定されている。半導体チップ3は、グリス6を介して金属放熱板2に接している。半導体チップ3のテープキャリア1Bへの実装部分には、封止樹脂(チップコート樹脂)8bが充填されている。粘着テープ9は、テープキャリア1Bに金属放熱板2を固定するために用いられている。
このTCP型半導体装置の製造工程では、リール装架状態でテープキャリア1Bに、半導体チップ3をインナーリードボンダーで接続後、半導体チップ3上に封止樹脂8bを塗布し、この樹脂を硬化後、リール装架状態から半導体装置を必要な外形サイズに打抜く(図示せず)。この際、半導体チップ3内のグランド端子をテープキャリア1Bのインナーリードと接続する。そのインナーリード延長上に設けたランド1i、1jに、第1の孔1g、1hが設けられている。次に、打抜いたテープキャリア1Bの第1の孔1g、1hと金属放熱板2の第2の孔2e、2fを位置合わせし、貫通ビス4g、4hを用いてテープキャリア1Bを金属放熱板2に固定する。貫通ビス4g、4hは同時に、インナーリード延長上に設けたランド1i、1jと金属放熱板2を電気的に導通させるための短絡ビスあるいは導体軸の機能を持つ。このとき、半導体チップ3をグリス6を介して金属放熱板2に押し付け、金属放熱板2とテープキャリア1Bを粘着テープ9も用いて固定する。
次に、この状態で、金属放熱板2の孔2c、2dを貫通させた貫通ビス4e、4fを用いて、パネルシャーシ5に金属放熱板2を固定する。この固定により、半導体チップ3のグランド端子が電気的に接地される。さらに半導体装置を取り付ける向きは必ず、半導体チップ3が金属放熱板2とパネルシャーシ5に囲まれる配置になるように設定する。
特開平8−139258号公報 特許第3565835号明細書
ところが、上記のような半導体装置におけるインダクタンスの低減技術では、次のような問題がある。
すなわち、TCPテープの表面に導体層を設け、スルーホールと金属放熱板を接続し、金属放熱板を介してパネルシャーシに固定する方法では、部品点数、取り付け工数が多くなり、複雑な構造になってしまう。
本発明は、電源またはグランド経路におけるインダクタンスを、簡単な構造を用いて効率的に低減することが可能な半導体装置の実装体を提供することを目的とする。
本発明の半導体装置の実装体は、導体配線が配置されたフレキシブルなベース基材上に、半導体チップが搭載され前記導体配線と接続されて、前記導体配線を通じて前記半導体チップから外部へ信号を出力するように構成された半導体装置が、前記半導体チップの機能が用いられるセット装置の導体シャーシに、前記半導体チップの接地用端子が前記導体シャーシに接地されるように取り付けられた構成を前提とする。
上記課題を解決するために、本発明の第1の構成の半導体装置の実装体は、前記半導体チップの前記接地用端子は前記導体配線におけるグランド配線に接続され、前記半導体装置は金属放熱板を介して前記導体シャーシに結合されるとともに、前記グランド配線が前記金属放熱板に当接するように配置されることにより、前記接地用端子が前記導体配線および前記金属放熱板を介して前記導体シャーシに接地されていることを特徴とする。
また、本発明の第2の構成の半導体装置の実装体は、前記半導体チップの前記接地用端子は前記導体配線におけるグランド配線に接続され、前記半導体装置は前記グランド配線が前記導体シャーシに当接するように配置されて前記導体シャーシに結合されることにより、前記接地用端子が前記導体配線を介して前記導体シャーシに接地されていることを特徴とする。
本発明の半導体装置の実装体によれば、導体配線におけるグランド配線を、金属放熱板を介して導体シャーシと電気的に接続し、または直接導体シャーシと電気的に接続することによって、アウターリードを介さずに最短距離で接地でき、半導体装置におけるグランド配線を、部品点数の少ない簡単な構造で低インダクタンス化することが出来る。
また、第1の構成の半導体装置の実装体によれば、金属放熱板面を、導体シャーシ全面に押し当てることが出来るので、半導体チップの急激な温度上昇を抑制し、より安定した放熱特性を確保することが出来る。
本発明の第1の構成の半導体装置の実装体において、前記半導体装置、前記金属放熱板および前記導体シャーシは共通の貫通軸により結合されていることが好ましい。
また、前記グランド配線を形成する接地用ランドパターン部に金属突起が形成され、前記金属突起を介して、前記導体配線が前記金属放熱板に当接していることが好ましい。接地用ランドパターン部に金属突起を設けることにより、貫通軸でベース基材を介して導体配線を金属放熱板に押さえつける際、突起が貫通軸による押さえつけトルクを吸収して、より安定した電気的導通をすることができる。それにより、半導体装置におけるグランド電位または電源電位の変動を抑制することが出来る。
本発明の第2の構成の半導体装置の実装体において、前記半導体装置と前記導体シャーシは貫通軸により結合されていることが好ましい。
また、前記グランド配線を形成する接地用ランドパターン部に金属突起が形成され、前記金属突起を介して、前記導体配線が前記導体シャーシに当接していることが好ましい。それによる効果は、上述の第1の構成の半導体装置の実装体の場合と同様である。
上記いずれかの構成の半導体装置の実装体において、結合用の前記貫通軸は、ワンタッチ式で脱着が可能な形状を有することが好ましい。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
(実施の形態1)
図1は、本発明の実施の形態1におけるTCP型パッケージ半導体装置の構造を示す平面図であり、短絡ビス(貫通軸)挿入前の状態を示す。図2は、同TCP型パッケージ半導体装置において、短絡ビスすなわち貫通ビス4a、4bを挿入した後の状態を示す平面図である。図2には、図1では金属放熱板2の下に隠れているテープキャリア1Aの構造および2個の半導体チップ3が示される。図3は、同TCP型パッケージ半導体装置に短絡ビスが挿入されパネルシャーシ5に固定された状態を示す断面図である。断面の位置は、図2のA−A’断面であるが、テープキャリア1Aは、図1および図2の状態から上下を反転させた状態で示されている。なお、図9および図10に示したものと同様の要素については同一の参照符号を付して、説明の繰り返しを省略する。
図3に示すように、2個の半導体チップ3は、テープキャリア1Aの表面にフェイスダウン(半導体チップ表面を下向き)でフリップチップ実装されている。テープキャリア1Aと半導体チップ3のギャップ間は、アンダーフィル樹脂(もしくは非導電性ペースト)8が充填され、樹脂コート後硬化されている。このようにして、COF(チップオンフィルム)形態のTCPが形成されている。この状態ではテープキャリアのリール装架状態で形成されているが(図示せず)、このあと図1、図2に示されるように、テープキャリア1Aの必要な領域のみを金型を用いて打ち抜いて半導体装置を完成する。
次に、金属放熱板2上の半導体チップ載置位置に放熱グリス6を塗布して、半導体装置の半導体チップ3裏面を金属放熱板2に押し付けながら、同時にテープキャリア1A上の第1の孔1g、1hと金属放熱板2の第2の孔2a、2bの位置合わせをし、粘着テープ9を用いてテープキャリア1Aと金属放熱板2を互いに固着させる。さらに、表示パネル(図示せず)と半導体装置のアウターリード1aをアウターリードボンディング後(図示せず)、テープキャリア1の第1の孔1g、1hと金属放熱板2の第2の孔2a、2bの貫通孔に貫通ビス4a、4bを通して、導電体であるパネルシャーシ5に半導体装置を固定する。
テープキャリア1Aの第1の孔1g、1hの周辺には、半導体チップ3のグランド端子からインナーリードを通じて延びた銅箔1dのランドによりテープキャリアグランド配線が形成されており、テープキャリア配線保護用のソルダーレジスト1cは、そのランド上には塗布されていない。さらに、テープキャリア1Aと金属放熱板2のそれぞれの孔周辺では、粘着テープ9も所定の大きさで開口されており、貫通ビス4a、4bをパネルシャーシ5へ所定のトルクでねじ込むことにより、ビス頭部およびビスワッシャがテープキャリア1Aの裏面を押し、テープキャリア基材1fを介して、テープキャリアグランド配線の銅箔1dが金属放熱板2に押し当てられ、半導体チップ3のグランド端子とパネルシャーシ5が導通する経路を形成する。
貫通ビス4a、4bにより、貫通ビス部ワッシャおよびテープキャリア基材1fを介してテープキャリアグランド配線の銅箔1dを金属放熱板2に押さえつける時の接触抵抗は、50mmΩ〜100mmΩの範囲を目安に管理する。貫通ビス4a、4bの締め付けトルクやパネルシャーシ5側のボスねじ山形加工状態に応じて、貫通ビス4a、4bとの接触抵抗が変動する可能性があるので、上記管理値を目安に完了状態を制御する。これにより、グランド電流をパネルシャーシ5に効果的に逃がすことが出来る。
以上のとおり、グランド電流の流れる経路は、半導体チップグランド端子からテープキャリアグランド配線を経由し、貫通ビスを通じて直接パネルシャーシへ落ちる経路となる。一方で、テープキャリアグランド配線を介して、アウターリード1bからコネクタもしくはACF実装され基板配線(図示せず)を経由して、外部へ接地し流れるグランド電流もある。前者の方が明らかにグランド電流の流れる経路が短いので、本実施の形態の構成は、不要輻射電磁ノイズを効果的に抑制することが出来る。
(実施の形態2)
図4は、本発明の実施の形態2におけるTCP型パッケージ半導体装置の構造を示す断面図である。本実施の形態におけるTCP型パッケージ半導体装置の平面構造は、図1および図2に示したものと同様であり、図4は、図2におけるA−A’線に沿った位置の断面図である。同図は、短絡ビスすなわち貫通ビス4a、4bを挿入した後の断面を示す。但し、金属放熱板2は取り付けられていない。
本実施の形態において、テープキャリア1Aに半導体チップ3を実装し、半導体装置を個片化するまでの状態は実施の形態1と同様であるが、本実施の形態では、金属放熱板2を半導体装置に取り付けないままで、パネルシャーシ5に直接取り付ける。
すなわち、個片化した半導体装置のアウターリード1a(図1参照)を、表示パネル(図示せず)にアウターリードボンディング(図示せず)したときに、パネルシャーシ5上の半導体チップ3が載置される位置に、パネルシャーシ5の座繰り5a、5bを設け、放熱グリス6を塗布しておく。半導体チップ3とシャーシ座繰り5a、5bの位置を合わせて、テープキャリア1A裏面から半導体チップ3の載置部を押さえながら、粘着テープ9により半導体装置のテープキャリア1Aの面とパネルシャーシ5を接着させる。次に実施の形態1と同様に、半導体チップ3のグランド端子を引き出したテープキャリア上の孔1g、1hの周辺のランドの銅箔1dとパネルシャーシ5を、実施の形態1と同様に貫通ビス4a、4bを用いて導通させる。
本実施の形態によれば、半導体装置を表示パネルおよびパネルシャーシ5に取り付ける際の工程が複雑になるが、最も単純に、貫通ビス4a、4bを介して接地できる。実施の形態1と同様、貫通ビス4a、4bにより、貫通ビス部ワッシャおよびテープキャリア基材1fを介してテープキャリアグランド配線の銅箔1dをパネルシャーシ5に押さえつける時の接触抵抗は、50mmΩ〜100mΩの範囲で管理する。ここでは、貫通ビス締め付けトルク、パネルシャーシ5側のボスねじ山形加工状態、および貫通ビスの接触抵抗、さらにテープキャリアグランド端子配線が接触するパネルシャーシ5接触面の平坦性などが、接触抵抗を変動する要因になるので、同様に管理する必要がある。
(実施の形態3)
図5は、本発明の実施の形態3におけるTCP型パッケージ半導体装置の構造を示す断面図である。本実施の形態におけるTCP型パッケージ半導体装置の平面構造は、図1および図2に示したものと同様であり、図5は、図2におけるA−A’線に沿った位置の断面図である。同図は、短絡ビスすなわち貫通ビス4a、4bを挿入した後の断面を示す。
本実施の形態3においては、テープキャリア1Aの第一の孔1g、1hの周辺ランドの銅箔1dに、テープキャリア形成段階で金属突起1eを形成する。金属突起1eは、例えば、特許文献2に記載の方法を使用して形成することができる。
例えば、まず、テープキャリア1Aの配線パターンを形成後、再度感光性フォトレジストを全面に塗布し、第一の孔1g、1h周辺のランド部のみにレジストを開口させて、ランド部の銅箔1dを露出させる(図示せず)。さらにその露出した導体部分に金属めっきを施して、20μm程度の高さの金属突起1eを形成する。
このように作製したテープキャリア1Aを用い、以降、実施の形態1において説明した方法と同様にして、半導体チップ3を実装し、半導体装置と金属放熱板2を接着する。さらに、実施の形態1と同様に、貫通ビス4a、4bでテープキャリア1Aの裏面から押圧することにより、ランド部の銅箔1dが、金属突起1eを介して金属導熱板2に押圧され、また、金属導熱板2がパネルシャーシ5に押圧される。第一の孔1g、1h周辺のランド部の銅箔1dが、金属突起1eを介して金属放熱板2に押圧されるので、面接触ではなく、点、線接触での導通を取ることが出来る。それにより、貫通ビス4a、4bの締め付けトルク、貫通ビスの傾きなどの変動要因を、金属突起1eで吸収させることができる。
(実施の形態4)
図6は、本発明の実施の形態4におけるTCP型パッケージ半導体装置の構造を示す断面図である。本実施の形態におけるTCP型パッケージ半導体装置の平面構造は、図1および図2に示したものと同様であり、図6は、図2におけるA−A’線に沿った位置の断面図である。同図は、貫通ピン4c、4dを挿入した後の断面を示す。
本実施の形態では、貫通ピン4c、4dが、上述の実施の形態における貫通ビス4a、4bとは相違する。貫通ピン4c、4dは、主要材料としてプラスチックを用い非導電体である。貫通ピン4c、4dの先端には、差し込んだ後外れないようにするための返り10を同材質で形成する。また、貫通ピン4c、4dの押さえ部分11では、テープキャリア1A側の第1の孔1g、1hの周辺のみがワッシャ状に広くなっている。さらに、ドライバー等を用いずに手で押し込めるように、人差し指太さサイズのフック12が設けられている。
貫通ピン4c、4dを用い、実施の形態1で説明した方法と同様に、第1の孔1g、1hに貫通ピン4c、4dを挿入し、テープキャリア1Aの第1の孔1g、1hの周辺の銅箔1dを金属放熱板2に押し付け、導通させる。
実施の形態1〜3では、貫通ビスは金属製であるため、貫通ビスの締め付けトルクを数値制御するなどして貫通ビスの接触抵抗値を安定化することが出来る。これに対して、本実施の形態では、貫通ピン4c、4dの引き抜く際の引っ張り強度が、5N〜10Nになるように調整する。また、テープキャリアグランド配線の銅箔1dと金属放熱板2の接触抵抗も、50mmΩ〜100mmΩの範囲で調整する。
以上の実施の形態3、4の説明では、実施の形態1の構成を前提として説明しているが、実施の形態2のように金属放熱板2を用いない構成との組合せも可能である。すなわち、実施の形態2と実施の形態3、実施の形態2と実施の形態4、あるいは実施の形態2、3、4という組合せも可能である。
(実施の形態5)
図7は、本発明の実施の形態5におけるTCP型パッケージ半導体装置の構造を示す平面図であり、短絡ビス挿入前の状態を示す。なお、金属放熱板2の下に隠れているテープキャリア1Bの構造および2個の半導体チップ3が示される。図8は、同TCP型パッケージ半導体装置に短絡ビスが挿入されパネルシャーシ5に固定された状態を示す断面図である。断面の位置は、図7のB−B’断面であるが、テープキャリア1Bは、図7の状態から上下を反転させた状態で示されている。
上述の実施の形態1〜4では、テープキャリア1Aが2層テープキャリアのCOF(チップオンフィルム)構造の場合を例として説明した。これに対して、本実施の形態5では、テープキャリア1Bは、3層テープキャリアであり、テープキャリア基材1fを打抜いたデバイスホール13が形成される。テープキャリア1B上に半導体チップ3を載置する際、フライングインナーリード(図示せず)が半導体チップ3と接続される。
本実施の形態においては、2個の半導体チップ3は、テープキャリア1Bの表面にフェイスダウン(半導体チップ表面を下向き)でギャングボンディング実装される。テープキャリア1Bと半導体チップ3の実装部上にチップコート樹脂8bを充填し、硬化させる。この状態では、テープキャリアのリール装架状態で形成されているが(図示せず)、このあと図7に示されるテープキャリア1Bの必要な領域のみを金型を用いて打ち抜いて、半導体装置を完成する。
次に、金属放熱板2上の半導体チップ載置位置に放熱グリス6を塗布して、半導体装置の半導体チップ3裏面を金属放熱板2に押し付けながら、同時にテープキャリア1B上の第1の孔1g、1hと金属放熱板2の第2の孔2a、2bの位置合わせをし、粘着テープ9を用いて固着させる。さらに、表示パネル(図示せず)と半導体装置のアウターリード1aをアウターリードボンディング後(図示せず)、テープキャリア1の第1の孔1g、1hと金属放熱板2の第2の孔2a、2bに貫通ビス4a、4bを通して、半導体装置を導電体であるパネルシャーシ5に固定する。
テープキャリア1Bの第1の孔1g、1hの周辺には、半導体チップ3のグランド端子からインナーリードを通じて延びた銅箔1dのランドが形成されており、テープキャリア配線保護用のソルダーレジスト1cはランド上には塗布されていない。さらに、粘着テープ9は、テープキャリア1Bと金属放熱板2のそれぞれの孔周辺が所定の大きさで開口されている。したがって、貫通ビス4a、4bをパネルシャーシ5へ所定のトルクでねじ込むことにより、ビス頭部およびビスワッシャがテープキャリア1B裏面を押圧し、テープキャリア基材1fを介して銅箔1dが金属放熱板2に押圧され、半導体チップ3のグランド端子とパネルシャーシ5が導通する経路が形成される。
貫通ビスにより、貫通ビス部ワッシャおよびテープキャリア基材を介してテープキャリアグランド配線を金属放熱板に押さえつける時の接触抵抗は、実施の形態1〜4と同様に50mmΩ〜100mmΩの範囲を目安に管理する。
本実施の形態5の構成も、実施の形態2〜4とそれぞれ、適宜組み合わせて実施することでができる。
本発明の半導体装置の実装体によれば、半導体装置におけるグランド配線のインダクタンスを大幅に低減することが出来、同時切り替えノイズに強く、放熱効果が良好で、テレビ等のディスプレイ用途に有用である。
本発明の実施の形態1におけるTCP型パッケージ半導体装置の構造を示す平面図 同TCP型パッケージ半導体装置の金属放熱板2の下部を透視して示された平面図 同TCP型パッケージ半導体装置を図2のA−A’線に沿った位置で示す断面図 本発明の実施の形態2におけるTCP型パッケージ半導体装置の構造を示す断面図 本発明の実施の形態3におけるTCP型パッケージ半導体装置の構造を示す断面図 本発明の実施の形態4におけるTCP型パッケージ半導体装置の構造を示す断面図 本発明の実施の形態5におけるTCP型パッケージ半導体装置の構造を示す平面図 同TCP型パッケージ半導体装置を図7のB−B’線に沿った位置で示す断面図 従来例のTCP型パッケージ半導体装置の平面図 同TCP型パッケージ半導体装置を図9のC−C’線に沿った位置で示す断面図
符号の説明
1A、1B テープキャリア
1a、1b アウターリード
1c ソルダーレジスト
1d 配線箔
1e 配線上の金属突起
1f テープキャリア基材
1g、1h 第1の孔
1i、1j ランド
2 金属放熱板
2a、2b、2e、2f 第2の孔
2c、2d 孔(パネルシャーシへの固定用)
3 半導体チップ
4a、4b、4g、4h 貫通ビス
4c、4d 貫通ピン
4e、4f 放熱板固定ビス
5 パネルシャーシ
5a、5b シャーシ座繰り
6 グリス
7 金属突起
8a 封止樹脂(非導電ペースト)
8b 封止樹脂(チップコート樹脂)
9 粘着テープ
10 返り
11 押さえ部分
12 フック
13 デバイスホール

Claims (7)

  1. 導体配線が配置されたフレキシブルなベース基材上に、半導体チップが搭載され前記導体配線と接続されて、前記導体配線を通じて前記半導体チップから外部へ信号を出力するように構成された半導体装置が、前記半導体チップの機能が用いられるセット装置の導体シャーシに、前記半導体チップの接地用端子が前記導体シャーシに接地されるように取り付けられた半導体装置の実装体において、
    前記半導体チップの前記接地用端子は前記導体配線におけるグランド配線に接続され、
    前記半導体装置は金属放熱板を介して前記導体シャーシに結合されるとともに、前記グランド配線が前記金属放熱板に当接するように配置されることにより、前記接地用端子が前記導体配線および前記金属放熱板を介して前記導体シャーシに接地されていることを特徴とする半導体装置の実装体。
  2. 前記半導体装置、前記金属放熱板および前記導体シャーシは共通の貫通軸により結合されている請求項1に記載の半導体装置の実装体。
  3. 前記グランド配線を形成する接地用ランドパターン部に金属突起が形成され、前記金属突起を介して、前記導体配線が前記金属放熱板に当接している請求項1または2に記載の半導体装置の実装体。
  4. 導体配線が配置されたフレキシブルなベース基材上に、半導体チップが搭載され前記導体配線と接続されて、前記導体配線を通じて前記半導体チップから外部へ信号を出力するように構成された半導体装置が、前記半導体チップの機能が用いられるセット装置の導体シャーシに、前記半導体チップの接地用端子が前記導体シャーシに接地されるように取り付けられた半導体装置の実装体において、
    前記半導体チップの前記接地用端子は前記導体配線におけるグランド配線に接続され、
    前記半導体装置は前記グランド配線が前記導体シャーシに当接するように配置されて前記導体シャーシに結合されることにより、前記接地用端子が前記導体配線を介して前記導体シャーシに接地されていることを特徴とする半導体装置の実装体。
  5. 前記半導体装置と前記導体シャーシは貫通軸により結合されている請求項1に記載の半導体装置の実装体。
  6. 前記グランド配線を形成する接地用ランドパターン部に金属突起が形成され、前記金属突起を介して、前記導体配線が前記導体シャーシに当接している請求項4または5に記載の半導体装置の実装体。
  7. 結合用の前記貫通軸は、ワンタッチ式で脱着が可能な形状を有する請求項2または5に記載の半導体装置の実装体。
JP2006143171A 2006-05-23 2006-05-23 半導体装置の実装体 Withdrawn JP2007317739A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006143171A JP2007317739A (ja) 2006-05-23 2006-05-23 半導体装置の実装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006143171A JP2007317739A (ja) 2006-05-23 2006-05-23 半導体装置の実装体

Publications (1)

Publication Number Publication Date
JP2007317739A true JP2007317739A (ja) 2007-12-06

Family

ID=38851372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006143171A Withdrawn JP2007317739A (ja) 2006-05-23 2006-05-23 半導体装置の実装体

Country Status (1)

Country Link
JP (1) JP2007317739A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017524165A (ja) * 2014-07-24 2017-08-24 テクニカル インスティチュート オブ フィジックス アンド ケミストリー オブ ザ チャイニーズ アカデミー オブ サイエンスィズTechnical Institute Of Physics And Chemistry Of The Chinese Academy Of Sciences レーザーディスプレイシステム
JP7555256B2 (ja) 2020-12-10 2024-09-24 シャープ株式会社 電子機器、および、表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017524165A (ja) * 2014-07-24 2017-08-24 テクニカル インスティチュート オブ フィジックス アンド ケミストリー オブ ザ チャイニーズ アカデミー オブ サイエンスィズTechnical Institute Of Physics And Chemistry Of The Chinese Academy Of Sciences レーザーディスプレイシステム
JP7555256B2 (ja) 2020-12-10 2024-09-24 シャープ株式会社 電子機器、および、表示装置

Similar Documents

Publication Publication Date Title
US7696614B2 (en) Driver module structure
EP1734800B1 (en) Technique for manufacturing an overmolded electronic assembly
JP6559743B2 (ja) 半導体モジュール
US20150223318A1 (en) Multilayer wiring board
EP2650916A2 (en) Substrate device
JP2009135391A (ja) 電子装置およびその製造方法
JP6984257B2 (ja) 電子装置
KR101369300B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
JP2007317739A (ja) 半導体装置の実装体
KR20150117459A (ko) 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법
KR101370445B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
JP2011077164A (ja) 半導体発光装置
JP4952365B2 (ja) 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法
KR101369298B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
KR101480554B1 (ko) 인쇄회로기판 조립체
KR20020069675A (ko) 연성인쇄회로기판의 접합방법
JP2001156416A (ja) フレキシブル配線基板の接続構造
KR20050006547A (ko) 반도체 패키지 제조용 회로기판 및 이를 이용한 반도체패키지
CN113784529B (zh) 电路板及其制作方法
KR101369279B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
JP3692810B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20050073678A (ko) 비지에이 타입 패키지의 제조방법
KR100861508B1 (ko) 반도체 패키지 및 그 제조방법
KR101369293B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
JP2019208045A (ja) 回路基板

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090804