[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2007300063A - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP2007300063A
JP2007300063A JP2007012703A JP2007012703A JP2007300063A JP 2007300063 A JP2007300063 A JP 2007300063A JP 2007012703 A JP2007012703 A JP 2007012703A JP 2007012703 A JP2007012703 A JP 2007012703A JP 2007300063 A JP2007300063 A JP 2007300063A
Authority
JP
Japan
Prior art keywords
layer
electrode
light emitting
film
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007012703A
Other languages
English (en)
Other versions
JP5162909B2 (ja
Inventor
Kosuke Yabaneta
孝輔 矢羽田
Koichi Goshonoo
浩一 五所野尾
Jitsuki Moriyama
実希 守山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2007012703A priority Critical patent/JP5162909B2/ja
Priority to US11/730,565 priority patent/US7723743B2/en
Publication of JP2007300063A publication Critical patent/JP2007300063A/ja
Application granted granted Critical
Publication of JP5162909B2 publication Critical patent/JP5162909B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】ＡｕＳｎ半田による実装に適した半導体発光素子を提供する。
【解決手段】半導体層上に形成された電極と、該電極の上面の一部を残して該電極表面を被覆するパッシベーション膜とを備えた半導体発光素子において、
チタン層とニッケル層を一組とする繰り返し構造の多層膜を少なくとも一組、前記電極上に形成する。
【選択図】図３

Description

本発明は半導体発光素子に関する。詳しくは半導体発光素子の電極部分の改良に関する。
従来、半導体発光素子の電極をサブマウントなどへ接合する際に金バンプ（Ａｕバンプ）が使用されることが多い。しかしＡｕバンプによる接合には放熱性の問題など克服すべき問題が多くあるため、Ａｕバンプに代えて金錫半田（ＡｕＳｎ半田）を使用することが検討されている。
ところで、良好な接合性を得るために半導体発光素子の電極の上部は金で形成されるとともに、接合領域である上面の一部を除いて電極表面はパッシベーション膜（保護膜）で被覆される。このような構成の半導体発光素子をＡｕＳｎ半田でサブマウントなどに接合すれば、接合時の熱によってＡｕＳｎ半田と電極側の金が相互拡散して電極の大きな変形を招き、パッシベーション膜の剥離や破壊などを引き起こす。また、ＡｕＳｎ半田に由来するＳｎが電極中に侵入・拡散し、素子機能に影響を及ぼす。
ここで、電極を半導体層側から順にチタン（Ｔｉ）層、ニッケル（Ｎｉ）層、及び金（Ａｕ）又は銀（Ａｇ）層の三層構造とすることでＡｕＳｎ半田に由来するＳｎが電極内で拡散することを阻止し、もって電極の剥離を防止する方法が提案されている（特許文献１）。しかし、この方法はあくまでも電極内へＳｎが侵入した後の対策にすぎず、電極内へのＳｎの侵入を阻止するものではないことから、接合時にＳｎが電極上部に侵入し電極を変形させることに対しては何ら有効でない。従って、電極表面にパッシベーション膜が形成されている場合、このような方法を採用したとしても電極の変形に伴うパッシベーション膜の剥離や破壊が発生することになる。また上記方法ではＳｎが電極内へ侵入することは避けられず、素子機能への影響も無視できない。
特開２００３−３４７４８７号公報
ＡｕＳｎ半田に由来するＳｎが電極内に侵入・拡散することによるパッシベーション膜や素子機能への影響を防止するためには、（１）パッシベーション膜と電極上面との界面にＳｎを拡散させないこと、及び（２）Ｓｎを電極下層部まで拡散させないことが要求される。このような要求に応える対策として電極上にバリア層を形成することが有効といえる。バリア層には（１）バリア効果が高いこと、（２）製造コストが低いこと、（３）量産性に優れること（剥離し難いこと）が必要となる。高いバリア効果を得るためにはバリア層を厚くすることが有効とも考えられるが、厚いバリア層では応力によるクラックや剥離が発生し易く、量産性が損なわれる。また、バリア効果の高い白金（Ｐｔ）を材料としたバリア層を使用して高いバリア効果を得ることもできるが、Ｐｔは高価であるため製造コストの大幅な上昇を引き起こす。
本発明者らは以上の問題を克服したバリア層を見出すべく検討を重ねた。まず、バリア層を構成する材料を選定するにあたって、各材料のＳｎに対する浸食特性を調べることにした。具体的には候補材料の代表としてＮｉとＴｉを選択しそのＳｎに対する浸食特性を以下の実験手順で詳細に調べた。
まず、Ｎｉ層の上にＡｕ層を形成した試料を用意し、半導体発光素子の電極接合時と同様の熱条件下でＡｕ層の上にＡｕＳｎ半田を載せた。その後、試料の切断面を走査型電子顕微鏡（ＳＥＭ）で観察したところ、Ｎｉ層の厚さに減少が認められた。この結果は、ＡｕＳｎとＮｉが反応しやすいためにＮｉ全面でＳｎによる浸食が生じることを反映したものであると考えられた（図１ａを参照）。
一方、Ｔｉ層の上にＡｕ層を形成して同様の実験を実施したところ、Ｔｉ層の厚さに変化は認められず、その代わりにＴｉ層の一部において上面から下面に亘るクラック状の欠陥が観察された。この結果は、ＡｕＳｎとＴｉは反応せず、Ｔｉ層の粒界又はピンホール等の欠陥に沿ってＳｎによる浸食が生じることを反映したものであると考えられた（図１ｂを参照）。
以上の実験結果より、ＮｉとＴｉはそのＳｎに対する浸食特性が全く異なることが明らかとなった。この結果を踏まえて本発明者らは、図１ｃに示すようにＴｉ層とＮｉ層を交互に連続して積層した多層構造のバリア層によれば、Ｓｎの侵入・拡散に対する高いバリア効果が得られると考えた。図１ｃに示すバリア層ではまず、最上層のＮｉ層がその中でＳｎを拡散することによってＳｎの下層への侵入・拡散を防止する。このようにＮｉ層が一次障壁として機能し、下層へのＳｎの侵入量を低減させる。次のＴｉ層では部分的な欠陥に沿ったＳｎの侵入が生ずるが、上記の通りＮｉ層によってＴｉ層へ到達するＳｎの量が低減されているため、Ｔｉ層を通過するＳｎの量は少ない。そしてＴｉ層の下のＮｉ層には、Ｔｉ層の欠陥を通って侵入したＳｎのみが到達することになるから、図で模式的に示したように、少量のＳｎによる部分的な拡散のみが生ずることになる。このように、図１ｃに示す構成のバリア層では、機構の異なるバリア作用が交互に繰り返し発揮されることによってＳｎの侵入・拡散の連続性が絶たれ、深部へのＳｎの侵入を効果的に阻止することができる。このように、Ｎｉ層とＴｉ層を交互に繰り返し積層した多層構造のバリア層によれば強力なバリア効果が得られる。
尚、Ｔｉ層とＮｉ層を組み合わせた多層構造のバリア層に限らず、Ｓｎに対する浸食特性の異なる２種類の層、即ちＮｉのように拡散効果によってＳｎの侵入を阻止する層と、ＴｉのようにＳｎと実質的に反応しないことによってＳｎの侵入を阻止する層とを交互に繰り返し積層した多層構造のバリア層であれば同様の高いバリア効果が発揮されると考えられる。
本発明は以上の知見に基づき、以下の構成の発光素子を提供する。
半導体層上に形成された電極と、該電極の上面の一部を残して該電極表面を被覆するパッシベーション膜とを備えた半導体発光素子において、
チタン層とニッケル層を一組とする繰り返し構造の多層膜を少なくとも一組、前記電極上に形成する、ことを特徴とする半導体発光素子である。
上記の構成によれば、Ｓｎに対する拡散防止機構の異なるチタン層とニッケル層を交互に積層した多層膜がバリア層として機能し、高いバリア効果が得られる。これによって電極側へのＳｎの侵入・拡散を阻止することができ、電極上面とパッシベーション膜の界面へＳｎが拡散することによるパッシベーション膜の損傷、電極内へＳｎが侵入・拡散することによる電極の変形及びそれに伴うパッシベーション膜の損傷や素子機能への影響を防ぐことができる。また、バリア層を多層構造としたことによって、バリア層を構成する各層を薄くしたとしても高いバリア効果を発揮させることが可能となる。バリア層を構成する各層が薄くなればバリア層内に生ずる応力が低減し、クラックの発生や剥離に対して強いバリア層となる。このようなバリア層を備えた本発明の半導体発光素子は量産に適したものである。一方、多層膜の材料として比較的安価なチタン及びニッケルを使用することで製造コストの上昇が抑えられる。このように上記構成は製造コスト面においても有利なものといえる。
本発明の半導体発光素子は好ましくは、同一平面側にｐ側電極及びｎ側電極を備えたIII族窒化物系化合物半導体素子である。このような半導体発光素子はサブマウントなどにフェースダウン実装（フリップチップ実装）されて使用される。
III族窒化物系化合物半導体素子とは、III族窒化物系化合物半導体からなる発光層を有する発光素子をいう。ここで、III族窒化物系化合物半導体とは、一般式としてＡｌＸＧａＹＩｎ１−Ｘ−ＹＮ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｘ＋Ｙ≦１）の四元系で表され、ＡｌＮ、ＧａＮ及びＩｎＮのいわゆる２元系、ＡｌｘＧａ１−ｘＮ、ＡｌｘＩｎ１−ｘＮ及びＧａｘＩｎ１−ｘＮ（以上において０＜ｘ＜１）のいわゆる３元系を包含する。III族元素の少なくとも一部をボロン（Ｂ）、タリウム（Ｔｌ）等で置換しても良く、また、窒素（Ｎ）の少なくとも一部もリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）等で置換できる。III族窒化物系化合物半導体層は任意のドーパントを含むものであっても良い。ｎ型不純物として、Ｓｉ、Ｇｅ、Ｓｅ、Ｔｅ、Ｃ等を用いることができる。ｐ型不純物として、Ｍｇ、Ｚｎ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ等を用いることができる。
III族窒化物系化合物半導体層は、周知の有機金属気相成長法（ＭＯＣＶＤ法）、分子線結晶成長法（ＭＢＥ法）、ハライド系気相成長法（ＨＶＰＥ法）、スパッタ法、イオンプレーティング法、電子シャワー法等によって形成することができる。
なお、ｐ型不純物をドープした後にIII族窒化物系化合物半導体を電子線照射、プラズマ照射若しくは炉による加熱にさらすことも可能であるが必須ではない。
（電極）
本発明の半導体発光素子の第１の形態では、電極は上面側がＡｕ又はＡｌで形成されており、好ましくはＡｕで形成されている。電極は単層構造又は多層構造である。多層構造の場合には、少なくとも最上層は金で形成される。ｐ側電極はＡｕ、Ｒｈ、Ｐｔ、Ａｇ、Ｃｕ、Ａｌ、Ｎｉ、Ｃｏ、Ｍｇ、Ｐｄ、Ｖ、Ｍｎ、Ｂｉ、Ｓｎ、Ｒｅなどの金属またはこれらの合金やＩＴＯ、ＴｉＯ２、ＳｎＯ２、ＺｎＯ等の透明導電材から選ばれる単層又は多層構造により形成されている。中でもＲｈ、ＰｔはIII族窒化物系化合物半導体発光素子の発光波長に対して高い反射効率を有し、III族窒化物系化合物半導体素子のｐ側電極の材料として好適に用いられる。一方、ｎ側電極はＡｕ、Ａｌ、Ｖ、Ｓｎ、Ｔｉ、Ｎｉ、Ｃｒ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｈｆなどの金属またはこれらの合金やＴｉＮ、ＴａＮ、ＷＮ等の窒化物又はＴｉＣ、ＴａＣ、ＷＣ等の炭化物から選ばれる単層又は多層構造により形成されている。
電極の表面は、上面の一部を残して、後述のパッシベーション膜（絶縁性保護膜）で被覆される。パッシベーション膜で被覆されない領域（パッシベーション膜の開口部）上には後述のバリア層が形成される。パッシベーション膜は金属酸化物や金属窒化物、或いはガラス等によって形成される。パッシベーション膜の代表的な形成材料として、酸化硅素（ＳｉＯ、ＳｉＯ2 、Ｓｉx Ｏy など）、窒化硅素（ＳｉＮ、Ｓｉ2 Ｎ3 、Ｓｉx Ｎy など）、酸化チタン（ＴｉＯ、ＴｉＯ2 、Ｔｉx Ｏy など）、窒化チタン（ＴｉＮ、ＴｉＮ2 、Ｔｉx Ｎy など）を例示することができる。これらの材料を複合させた組成物を用いてもよい。また、パッシベーション膜を複層構造にしてもよい。
パッシベーション膜の形成方法は特に限定されず、例えばスパッタや真空蒸着など、好ましくはプラズマＣＶＤ法である。
本発明の半導体発光素子の第２の形態ではｐ側電極として透明導電膜が形成され、且つパッシベーション膜上に金属反射膜が備えられる。当該構成では透明導電膜の上方に金属反射膜が備えられることになり、半導体層で発光した光は透明導電膜を透過した後、金属反射膜で反射される。これによって基板側に向かう光が生成する。一方、当該構成では透明導電膜と金属反射膜との間にパッシベーション膜が介在していることから、透明導電膜と金属反射膜の界面反応が防止される。これによって透明導電膜の透過率及び金属反射膜の反射率の低下を防止することができ、光の取り出し効率が向上する。通電した場合には、後述のバリア層と透明導電膜との接触部からのみ電流が透明導電膜に流れ込むことになるから、金属反射膜のエレクトロマイグレーション発生の可能性を大幅に低減することができる。金属反射膜のエレクトロマイグレーション発生を一層防止するため、金属反射膜とバリア層との間にもパッシベーション膜を形成することが好ましい。特に、パッシベーション膜の中に金属反射膜が埋設されるように構成すれば、電流による金属反射膜の金属原子のエレクトロマイグレーションを完全に防止することができ、素子の信頼性が向上する。
透明導電膜の形成材料としては金属酸化物を例示できるが、代表的には、インジウム錫酸化物（ＩＴＯ）や酸化亜鉛（ＺｎＯ）を用いるのが良い。透明導電膜の形成方法は特に限定されず例えばスパッタ、真空蒸着など、好ましくは電子線による真空蒸着である。
金属反射膜の形成材料は、半導体層において発光した光に対する反射率が高い金属であれば任意である。好ましい材料は、銀（Ａｇ）、アルミニウム（Ａｌ）、銀合金、アルミニウム合金、銀とアルミニウムを主成分に含む合金などである。中でもアルミニウムはパッシベーション膜との接着性が良好であり、好ましい材料といえる。金属反射膜の形成方法は特に限定されないが、好ましくはスパッタ又は真空蒸着である。
（バリア層）
電極上にはバリア層が形成される。本発明のバリア層はＴｉ層とＮｉ層を一組とする繰り返し構造の多層膜からなる。好ましくはＴｉ層がＮｉ層よりも電極側に配置されるように（電極側から順にＴｉ層、Ｎｉ層が交互に並ぶように）バリア層を構築する。このようにすれば、Ａｕとの接着性に優れたＴｉ層がバリア層の最下層を構成することになり、電極の上面側をＡｕで形成した場合に電極とバリア層との間の接着性が良好となる。一方、透明導電膜を用いたｐ側電極を採用する場合（即ち上記の第２の形態の場合）には、ｐ側電極との接着性をより良好にするため、ｐ側電極の上に形成されるバリア層については最下層がＮｉ層となるように構成するとよい。
バリア層の上にＡｕ層を形成することが好ましい。この場合、当該Ａｕ層の上面が接合面となる。通常は、接合時の熱によって当該Ａｕ層は接合材料（ＡｕＳｎ半田）と融合し、その結果、見かけ上バリア層の上にはＡｕＳｎ層が存在することになる。Ａｕ層の上に更にＡｕＳｎ層を形成することにしてもよい。このようにすれば、素子実装時のＡｕＳｎ半田の塗布等を省略することができ、実装作業性が向上する。
多層膜を構成するＴｉ層とＮｉ層の繰り返し数は、高いバリア効果が発揮される限り特に限定されない。好ましくは繰り返し数を２〜５とする。繰り返し数が少なすぎると、期待されるバリア効果が得られない。一方で繰り返し数が多すぎれば製造コストの上昇や順方向電圧（Ｖｆ）の増加を引き起こすことから好ましくない。
バリア層を構成する各層の膜厚は特に限定されない。本発明ではバリア層を多層構造にしたことによって各層の膜厚を比較的薄く設定することができる。これによってバリア層内で生ずる応力を低減することができ、クラックや剥離等が発生し難いバリア層となる。尚、Ｔｉ層の膜厚は例えば０．０５μｍ〜１μｍの範囲内で設定することができ、同様にニッケル層の膜厚は０．０５μｍ〜１μｍの範囲内で設定することができる。
多層膜に含まれる全てのＴｉ層が同一の膜厚でなくてもよい。Ｎｉ層についても同様である。例えば、電極側の層ほど膜厚が厚くなるように多層膜を構築することができる。
多層膜全体の膜厚は例えば０．２μｍ〜２．０μｍとする。好ましくは、高いバリア効果を発揮しつつ、製造コストの上昇や順方向電圧（Ｖｆ）の増加を抑えることができるように多層膜の膜厚を０．３μｍ〜１．０μｍとする。
Ｓｎに対する浸食特性の異なるＴｉ層とＮｉ層を交互に積層した多層構造を備えることによって本発明のバリア層は高いバリア効果を発揮する。ここで、Ｎｉのように拡散効果によってＳｎの侵入を阻止する層（以下、「第１の層」ともいう）と、ＴｉのようにＳｎと実質的に反応しないことによってＳｎの侵入を阻止する層（以下、「第２の層」ともいう）とを交互に繰り返し積層した多層膜によれば、Ｔｉ層とＮｉ層を組み合わせた多層構造のバリア層と同様の高いバリア効果の発揮を期待できる。そこで例えば、スカンジウム（Ｓｃ）、バナジウム（Ｖ）、クロム（Ｃｒ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、テクネチウム（Ｔｃ）、ルビジウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、レニウム（Ｒｅ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）の中からＳｎに対するバリア効果がＮｉと同等又は類似の材料を第１の層の材料として選択するとともに、Ｓｎに対するバリア効果がＴｉと同等又は類似の材料を第２の層の材料として選択し、選択された材料を用いて多層構造のバリア層を構築することができる。
本発明のバリア層ではＳｎに対するバリア効果が異なる層が交互に積層してバリア層が構成されていることが必要であるが、バリア層を構成する第１の層の全てが同一の材料で形成されていなくてもよい。同様に第２の層の全てが同一の材料で形成されていなくてもよい。組成の異なる第１の層が混在する場合、及び／又は組成の異なる第２の層が混在する場合、バリア層を構成する層の一部としてＴｉ層及び／又はＮｉ層を用いてもよい。
接合時、バリア層の上に形成されたＡｕ層はＡｕＳｎ半田と融合して実質的にＡｕＳｎ層となる。従って、Ａｕ層がその上に形成されることになるバリア層の最上層は、接合時に剥離などが生じないようにＡｕＳｎ層に対して良好な接着性を有することが好ましい。ところでＴｉ層が電極側に配置されるようにＴｉ層とＮｉ層の組み繰り返し積層した構成のバリア層では最上層はＮｉ層となる。Ｎｉ層はＡｕＳｎに対する接着性が良好であるから、このような構成は接合時の剥離防止に有効であるといえる。尚、電極側からＮｉ層、Ｔｉ層の順で積層されるようにバリア層を形成した場合においては、最上層にＮｉ層を追加で形成することによって、接合時のバリア層の剥離を防止することが可能である。
以下、本発明の実施例を用いて、本発明の構成をより詳細に説明する。図２は実施例の発光素子１の構成を模式的に示した図である。発光素子１の各層のスペックは次の通りである。
層 ：組成
ｐ型層１５ ：ｐ−ＧａＮ：Ｍｇ
発光する層を含む層１４ ：ＩｎＧａＮ層を含む
ｎ型層１３ ：ｎ−ＧａＮ：Ｓｉ
バッファ層１２ ：ＡｌＮ
基板１１ ：サファイア
基板１１の上にはバッファ層１２を介してｎ型不純物としてＳｉをドープしたＧａＮからなるｎ型層１３が形成される。基板１１にはサファイアを用いたが、これに限定されることはなく、サファイア、スピネル、シリコン、炭化シリコン、酸化亜鉛、リン化ガリウム、ヒ化ガリウム、酸化マグネシウム、酸化マンガン、III族窒化物系化合物半導体単結晶等を基板材料として用いることができる。バッファ層１２はＡｌＮを用いてＭＯＣＶＤ法で形成したが、これに限定されることはなく、材料としてはＧａＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ及びＡｌＩｎＧａＮ等を用いることができ、製法としては分子線結晶成長法（ＭＢＥ法）、ハライド系気相成長法（ＨＶＰＥ法）、スパッタ法、イオンプレーティング法、電子シャワー法等を用いることができる。III族窒化物系化合物半導体を基板として用いた場合は、当該バッファ層１２を省略することもできる。また、半導体素子形成後、基板とバッファ層１２を必要に応じて除去することにしてもよい。
この例ではｎ型層をＧａＮで形成したが、ＧａＮに代えてＡｌＧａＮ、ＩｎＧａＮ若しくはＡｌＩｎＧａＮを用いることもできる。また、ｎ型層にはｎ型不純物としてＳｉをドープすることにしたが、ｎ型不純物としてＧｅ、Ｓｅ、Ｔｅ、Ｃ等を用いることもできる。
ｎ型層１３を、発光する層を含む層１４側の低電子濃度ｎ-層とバッファ層１２側の高電子濃度ｎ＋層とからなる２層構造にしてもよい。
発光する層を含む層１４は量子井戸構造の発光層を含んでいてもよく、また発光素子の構造としてはシングルへテロ型、ダブルへテロ型及びホモ接合型のものなどでもよい。
発光する層を含む層１４が、ｐ型層１５の側にマグネシウム等のアクセプタをドープしたバンドギャップの広いIII族窒化物系化合物半導体層を含んでいてもよい。発光する層を含む層１４中に注入された電子がｐ型層１５に拡散するのを効果的に防止するためである。
発光する層を含む層１４の上には、ｐ型不純物としてＭｇをドープしたＧａＮからなるｐ型層１５が形成される。このｐ型層１５をＡｌＧａＮ、ＩｎＧａＮ又はＡｌＩｎＧａＮで形成することもできる。ｐ型不純物としてはＺｎ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａを用いることもできる。また、ｐ型層１５を、発光する層を含む層１４側の低ホール濃度ｐ−層と電極側の高ホール濃度ｐ＋層とからなる２層構造にしてもよい。
上記構成の発光素子において、各III族窒化物系化合物半導体層は一般的な条件でＭＯＣＶＤを実行して形成することができる。また、分子線結晶成長法（ＭＢＥ法）、ハライド系気相成長法（ＨＶＰＥ法）、スパッタ法、イオンプレーティング法、電子シャワー法等の方法で各III族窒化物系化合物半導体層を形成することもできる。
ｐ型層１５を形成した後、ｐ型層１５、発光する層を含む層１４、ｎ型層１３のそれぞれ一部をエッチングにより除去し、ｎ型層１３の一部を表出させる。続いて、ｐ型層１５上にＲｈ及びＡｕからなるｐ側電極１６を蒸着で形成する。ｎ側電極１７はｎ型層１３側から順にＶ層、Ａｌ層、Ｔｉ層、Ｔｉ層、Ｎｉ層、Ａｕ層が積層した構成を有し、蒸着によりｎ型層１３上に形成される。その後、周知の手段によりアロイ化する。
次に、ＳｉＯ２からなるパッシベーション膜（保護膜）１８を形成する。パッシベーション膜１８は電極形成面側の半導体層表面、ｐ側電極１６の側面及び上面の周縁部、及びｎ側電極１７の側面及び上面の周縁部を被覆するように形成される。
続いて各電極上にバリア層１９を形成する。まず、電極形成面側において、バリア層１９を形成する領域以外をレジストでマスクする。各電極上面の開口部と、当該開口部を形成するパッシベーション膜１８の周縁部がバリア層１９の形成領域となる。バリア層１９はＴｉ層とＮｉ層が交互に積層された構造を有し、次の手順で形成される。まず、レジストから露出した領域に所定膜厚のＴｉ層を蒸着（ＥＢ蒸着など）、スパッタリングなどで形成する。次にＴｉ層の上に所定膜厚のＮｉ層を同様に形成する。このＴｉ層の形成及びＮｉ層の形成を必要な回数だけ繰り返す（例えば１回〜５回）。この実施例では各層の形成工程をそれぞれ２回行うことにした。これによって、図３に示すように、Ｔｉ層とＮｉ層の繰り返し数が２である多層構造のバリア層１９が構築される。尚、各層の膜厚は電極側から順に０．１５μｍ（Ｔｉ層）、０．１μｍ（Ｎｉ層）、０．１５μｍ（Ｔｉ層）、０．１μｍ（Ｎｉ層）とした。
以上のようにしてバリア層１９を形成した後、バリア層１９上に膜厚０．５μｍのＡｕ層２０を蒸着で形成する。以上の工程の後、スクライバ等を用いてチップの分離工程を行う。
次に、発光素子１を用いて発光装置を構成した例を説明する。図４に示すのは、発光素子１を内蔵するＬＥＤランプ２である。ＬＥＤランプ２は大別して発光素子１、リードフレーム３０及び３１、サブマウント用基板５０、並びに封止樹脂３５から構成される。以下、リードフレーム３０のカップ状部３３部分を拡大した図（図５）を参照しながら、発光素子１の実装工程を説明する。発光素子１は、サブマウント用基板５０を介してリードフレーム３０のカップ状部３３にマウントされる。基板５０はｐ型領域５１及びｎ型領域５２を有し、その表面には接合領域を除いてＳｉＯ２からなる絶縁膜６０が形成されている。この基板５０に対して発光素子１をＡｕＳｎ半田で実装（接合）する。これによってＡｕＳｎ層２１及びバリア層１９を介してｐ側電極１６が基板５０のｐ型領域５１に接合され、同様にｎ側電極１７もＡｕＳｎ層２１及びバリア層１９を介して基板５０のｎ側領域５２に接合される。接合時にはバリア層１９上に形成されたＡｕ層２０がＡｕＳｎ半田と融合するとともにバリア層１９へとＳｎが拡散することになるが、Ｓｎに対する拡散防止機構の異なるＴｉ層とＮｉ層を交互に積層したバリア層１９が高いバリア機能を発揮し、電極側へのＳｎの侵入・拡散を阻害する。これによって、各電極の上面（Ａｕ層）とパッシベーション膜１８の界面へＳｎが拡散することによるパッシベーション膜１８の損傷、各電極内へＳｎが侵入・拡散することによる各電極の変形及びそれに伴うパッシベーション膜１８の損傷や素子機能への影響を防ぐことができる。
上記の通り、バリア層１９上に形成されたＡｕ層２０は接合時にＡｕＳｎ半田と融合する。その結果、接合後はバリア層１９と基板５０の間にＡｕＳｎ層２１が介在することになる（図５）。ここで、図３に示すようにバリア層１９の最上層はＡｕＳｎとの接着性が良好なＮｉ層である。これによって接合後の剥がれを防止できる。
基板５０は、発光素子１がマウントされる面と反対の面を接着面として、銀ペースト６１によりリードフレーム３０のカップ状部３３に接着、固定される。その後、ワイヤボンディング工程、封止工程などを経て図４に示す構成のＬＥＤランプ２を得る。
発光素子１を用いて構成される他のタイプの発光装置（ＬＥＤランプ３）を図６に示す。ＬＥＤランプ３はＳＭＤ（Surface Mount device）タイプのＬＥＤランプである。尚、上記のＬＥＤランプ２と同一の部材には同一の符号を付し、重複する説明を省略する。
ＬＥＤランプ３は発光素子１、基板７０、及び反射部材８０を備える。発光素子１は、上記ＬＥＤランプ２の場合と同様に、電極側を下にして基板７０にＡｕＳｎ半田で実装される。基板７０の表面には配線パターン７１が形成されており、かかる配線パターンと発光素子１のｐ側電極１６及びｎ側電極１７がバリア層１９、ＡｕＳｎ層２１を介して接合され、各電極の電気的接続が確立される。基板７０上には発光素子１を取り囲むように反射部材８０が配置される。反射部材８０は白色系の樹脂からなり、その表面で発光素子１から放射された光を高効率で反射することができる。
本発明の他の実施例に係る発光素子９０の電極部分の構成を図７に示す。発光素子９０の半導体層の構成は、上記実施例の発光素子１と同一である。発光素子９０は、発光素子１と同様に、フェースダウン実装されるフリップチップ型の発光素子である（図５及び６を参照）。以下、図７を参照しながら発光素子９０に特徴的な構造を説明する。尚、図７では上記実施例（発光素子１）と同一の部材（要素）には同一の符号を付している。
この発光素子では透明導電膜であるＩＴＯがｐ側電極に用いられる。即ち、ｐ型層１５の上に、ＩＴＯからなる透明導電膜９１がＭＯＣＶＤ法で形成されている。一方、ｎ側電極９２はｎ型層１３側から順にＶ層、Ａｌ層、Ｔｉ層、Ｎｉ層、Ｔｉ層、Ｎｉ層、Ｔｉ層、Ａｕ層及びＡｌ層が積層した構造であり、蒸着により形成される。
透明導電膜９１及びｎ側電極９２の一部が露出するように、電極形成面側の半導体層表面、透明導電膜９１の側面及び上面の周縁部、及びｎ側電極９２の側面及び上面の周縁部を被覆するパッシベーション膜（ＳｉＯ２）１８が形成される。パッシベーション膜１８の上には、Ａｌからなる金属反射膜９３が形成される。これによって、透明導電膜９１の上方に金属反射膜９３が備えられることになる。尚、透明導電膜９１と金属反射膜９３との間にパッシベーション膜１８が介在することで透明導電膜９１と金属反射膜９３の界面反応が防止されるとともに、金属反射膜９３の金属原子（Ａｌ）のエレクトロマイグレーション発生が抑制される。
金属反射膜９３を形成した後、各電極上にバリア層１９を形成する。バリア層１９の形成方法は上記実施例（発光素子１）の場合と同様である。尚、この実施例のバリア層１９は下から順にＴｉ層、Ｎｉ層、Ｔｉ層、Ｎｉ層が積層された構造を有するが、図８に示すように、透明導電膜９１上に形成されるバリア層についてその最下層をＮｉ層としてもよい。図８のバリア層１９ａは下から順にＮｉ層、Ｔｉ層、Ｎｉ層、Ｔｉ層、Ｎｉ層が積層された構造であり、透明導電膜９１に対する一層良好な接着性を有する。
バリア層１９上にＡｕ層２０及びＡｕＳｎ層９４を蒸着で形成した後、スクライバ等を用いてチップの分離工程を行う。尚、ＡｕＳｎ層９４は、素子実装時のＡｕＳｎ半田の塗布等を省略する目的で形成されるものである。
以上の構成の発光素子９０では、透明導電膜９１を透過して上方に進行した光を金属反射膜９３が反射し、基板１１側に向かう光が生成する。発光素子９０の発光出力を上記実施例の発光素子１の発光出力と比較したところ、約４０％の光度の上昇が確認された。
本発明の他の実施例に係る発光素子１００の電極部分の構成を図９に示す。尚、図９では上記実施例（発光素子９０）と同一の部材（要素）には同一の符号を付している。
発光素子１００は発光素子９０と同様に透明導電膜９１と金属反射膜９３を備えるが、金属反射膜９３がパッシベーション膜１８ａにより完全に覆われている（換言すれば、金属反射膜９３がパッシベーション膜１８ａに埋設される）という特徴を有する。発光素子１００の製造工程では、金属反射膜９３を形成した後、再度パッシベーション膜（第２のパッシベーション膜）を形成する。
発光素子１００では反射金属層９３に電流が流れることがなく、反射金属膜９３の金属原子（Ａｌ）のエレクトロマイグレーションを完全に阻止することができる。これによって、電気特性の安定化が図られ、素子の信頼性が向上する。
本発明は半導体発光素子だけでなく、パッシベーション膜を有するその他の光半導体素子、高出力半導体素子、高周波半導体素子等の半導体素子において、ＡｕＳｎ半田で実装する場合の電極構造にも適用することができる。
この発明は、上記発明の実施の形態及び実施例の説明に何ら限定されるものではない。特許請求の範囲の記載を逸脱せず、当業者が容易に想到できる範囲で種々の変形態様もこの発明に含まれる。
（ａ）はＡｕＳｎとＮｉの反応性を説明する模式図である。（ｂ）はＡｕＳｎとＴｉの反応性を説明する模式図である。（ｃ）はＴｉ層とＮｉ層の繰り返し多層構造のバリア層によるバリア効果を説明する模式図である。 本発明の実施例（発光素子１）の層構成を示す模式図である。 発光素子１に備えられるバリア層の構成を示す模式図である。 発光素子１を内蔵するＬＥＤランプ２の断面図である。 ＬＥＤランプ２の部分拡大断面図である。 発光素子１を内蔵するＳＭＤタイプのＬＥＤランプ３の断面図である。 本発明の他の実施例（発光素子９０）の電極部分を示す模式図である。 透明導電膜上に形成されるバリア層の一例を示す模式図である。 本発明の更に他の実施例（発光素子１００）の電極部分を示す模式図である。
符号の説明
１、９０、１００ III族窒化物系化合物半導体素子
２、３ ＬＥＤランプ
１１ サファイア基板
１２ バッファ層
１３、９２ ｎ型層
１４ 発光する層を含む層
１５ ｐ型層
１６ ｐ側電極
１７ ｎ側電極
１８、１８ａ パッシベーション膜
１９、１９ａ バリア層
２０ Ａｕ層
２１ ＡｕＳｎ層
３０、３１ リードフレーム
５０ サブマウント用基板
６０ 基板
７０ 反射部材
９１ 透明導電膜（ＩＴＯ）
９３ 金属反射膜（Ａｌ）
９４ ＡｕＳｎ層

Claims (12)

  1. 半導体層上に形成された電極と、該電極の上面の一部を残して該電極表面を被覆するパッシベーション膜とを備えた半導体発光素子において、
    チタン層とニッケル層を一組とする繰り返し構造の多層膜を少なくとも一組、前記電極上に形成する、ことを特徴とする半導体発光素子。
  2. 前記チタン層が前記ニッケル層よりも前記電極側に配置される、ことを特徴とする請求項１に記載の半導体発光素子。
  3. 前記電極の上面側が、金で形成された膜を有する、ことを特徴とする請求項１又は２に記載の半導体発光素子。
  4. ｐ側電極が透明導電膜からなり、
    前記パッシベーション膜上に金属反射膜が備えられる、ことを特徴とする請求項１に記載の半導体発光素子。
  5. 前記ｐ側電極の上に形成される前記多層膜の最下層がニッケル層である、請求項４に記載の半導体発光素子。
  6. 前記金属反射膜と前記多層膜との間に第２のパッシベーション膜が備えられる、ことを特徴とする請求項４又は５に記載の半導体発光素子。
  7. 前記透明導電膜はインジウム錫酸化物（ＩＴＯ）からなる、ことを特徴とする請求項４〜６のいずれかに記載の半導体発光素子。
  8. 前記金属反射膜はアルミニウム、銀、アルミニウム合金、又は銀合金のうち少なくとも１つからなる、ことを特徴とする請求項４〜７のいずれかに記載の半導体発光素子。
  9. 前記多層膜上に、金で形成された膜を更に有する、ことを特徴とする請求項１〜８のいずれかに記載の半導体発光素子。
  10. 前記多層膜を構成するチタン層とニッケル層の繰り返し数が２〜５である、ことを特徴とする請求項１〜９のいずれかに記載の半導体発光素子。
  11. 前記チタン層の膜厚が０．０５μｍ〜１μｍであり、前記ニッケル層の膜厚が０．０５μｍ〜１μｍである、ことを特徴とする請求項１〜１０のいずれかに記載の半導体発光素子。
  12. 前記多層膜の膜厚が０．２μｍ〜２．０μｍである、ことを特徴とする請求項１〜１０のいずれかに記載の半導体発光素子。
JP2007012703A 2006-04-03 2007-01-23 半導体発光素子 Active JP5162909B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007012703A JP5162909B2 (ja) 2006-04-03 2007-01-23 半導体発光素子
US11/730,565 US7723743B2 (en) 2006-04-03 2007-04-02 Semiconductor light emitting element

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006101533 2006-04-03
JP2006101533 2006-04-03
JP2007012703A JP5162909B2 (ja) 2006-04-03 2007-01-23 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2007300063A true JP2007300063A (ja) 2007-11-15
JP5162909B2 JP5162909B2 (ja) 2013-03-13

Family

ID=38618658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007012703A Active JP5162909B2 (ja) 2006-04-03 2007-01-23 半導体発光素子

Country Status (2)

Country Link
US (1) US7723743B2 (ja)
JP (1) JP5162909B2 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218495A (ja) * 2008-03-12 2009-09-24 Mitsubishi Chemicals Corp 半導体発光素子および半導体発光装置
JP2010027824A (ja) * 2008-07-18 2010-02-04 Toyoda Gosei Co Ltd 発光素子
JP2010050318A (ja) * 2008-08-22 2010-03-04 Stanley Electric Co Ltd 半導体発光装置の製造方法及び半導体発光装置
JP2010161160A (ja) * 2009-01-07 2010-07-22 Tokuyama Corp 半導体発光素子
JP2011071340A (ja) * 2009-09-25 2011-04-07 Toyoda Gosei Co Ltd 発光素子
JP2011176260A (ja) * 2010-01-30 2011-09-08 Mitsubishi Shindoh Co Ltd Ｌｅｄチップとリードフレームとの接合方法
US8124999B2 (en) 2008-07-18 2012-02-28 Toyoda Gosei Co., Ltd. Light emitting element and method of making the same
JP2012212846A (ja) * 2011-03-21 2012-11-01 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
JP2012227512A (ja) * 2011-04-08 2012-11-15 Nichia Chem Ind Ltd 半導体発光素子
JP2014515557A (ja) * 2011-05-24 2014-06-30 コーニンクレッカ フィリップス エヌ ヴェ フリップチップｌｅｄのためのｐ−ｎ分離メタルフィル
JP2015106638A (ja) * 2013-11-29 2015-06-08 三菱電機株式会社 半導体装置
KR20180023778A (ko) * 2015-07-22 2018-03-07 엘지이노텍 주식회사 발광 소자 패키지
JP6375049B1 (ja) * 2017-11-27 2018-08-15 ルーメンス カンパニー リミテッド Ｌｅｄチップ及びそのｌｅｄチップが適用されたｌｅｄモジュール
US11387385B2 (en) 2019-08-21 2022-07-12 Nikkiso Co., Ltd. Semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
WO2023162463A1 (ja) * 2022-02-22 2023-08-31 ソニーセミコンダクタソリューションズ株式会社 発光デバイスおよびＶｏＳ（ＶＣＳＥＬ ｏｎ Ｓｉｌｉｃｏｎ）デバイス

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8829554B2 (en) * 2008-04-02 2014-09-09 Lg Innotek Co., Ltd. Light emitting element and a production method therefor
KR101480551B1 (ko) 2008-04-04 2015-01-08 엘지이노텍 주식회사 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
US8716723B2 (en) 2008-08-18 2014-05-06 Tsmc Solid State Lighting Ltd. Reflective layer between light-emitting diodes
US9293656B2 (en) 2012-11-02 2016-03-22 Epistar Corporation Light emitting device
TW201021240A (en) * 2008-11-24 2010-06-01 Harvatek Corp Wafer level LED package structure for increasing light-emitting efficiency
JP5729707B2 (ja) * 2009-05-28 2015-06-03 シン フィルム エレクトロニクス エーエスエー 拡散バリアで被覆された基板上の半導体デバイス及びその形成方法
US9183973B2 (en) 2009-05-28 2015-11-10 Thin Film Electronics Asa Diffusion barrier coated substrates and methods of making the same
KR101171361B1 (ko) * 2010-11-05 2012-08-10 서울옵토디바이스주식회사 발광 다이오드 어셈블리 및 그의 제조 방법
JP5754173B2 (ja) * 2011-03-01 2015-07-29 ソニー株式会社 発光ユニットおよび表示装置
JP5541261B2 (ja) * 2011-03-23 2014-07-09 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
JP5732140B2 (ja) 2011-09-30 2015-06-10 創光科学株式会社 窒化物半導体素子及びその製造方法
US9306124B2 (en) * 2012-05-17 2016-04-05 Epistar Corporation Light emitting device with reflective electrode
KR101976450B1 (ko) * 2012-10-19 2019-05-09 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
JP6013931B2 (ja) * 2013-02-08 2016-10-25 株式会社東芝 半導体発光素子
CN103594576B (zh) * 2013-10-22 2016-06-29 溧阳市东大技术转移中心有限公司 一种发光器件
CN103594597B (zh) * 2013-10-22 2016-09-07 溧阳市东大技术转移中心有限公司 一种发光器件上的叠层电极
CN103594596B (zh) * 2013-10-22 2016-03-02 溧阳市东大技术转移中心有限公司 一种叠层电极的制备方法
JP6222880B2 (ja) * 2014-09-24 2017-11-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、半導体装置およびプログラム
CN106252470B (zh) * 2016-08-30 2018-08-14 厦门市三安光电科技有限公司 一种氮化镓基发光二极管及其制作方法
US11742363B2 (en) 2018-10-22 2023-08-29 Ensurge Micropower Asa Barrier stacks for printed and/or thin film electronics, methods of manufacturing the same, and method of controlling a threshold voltage of a thin film transistor

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04283948A (ja) * 1991-03-13 1992-10-08 Mitsubishi Electric Corp 光半導体素子用サブマウント
JP2001060720A (ja) * 1999-08-19 2001-03-06 Toshiba Corp 半導体発光素子
JP2001230448A (ja) * 1997-01-31 2001-08-24 Matsushita Electric Ind Co Ltd 発光素子および発光装置ならびにそれらの製造方法
JP2004537171A (ja) * 2001-07-23 2004-12-09 クリー　インコーポレイテッド サブマウントボンディングのための修正を含む発光デバイス、および、その製法
JP2005302747A (ja) * 2004-03-29 2005-10-27 Stanley Electric Co Ltd 半導体発光素子
JP2006502563A (ja) * 2002-07-22 2006-01-19 クリー　インコーポレイテッド バリア層を含む発光ダイオードおよびその製造方法
JP2006080469A (ja) * 2004-09-13 2006-03-23 Mitsubishi Cable Ind Ltd 窒化物半導体発光素子
JP2006128622A (ja) * 2004-09-28 2006-05-18 Nichia Chem Ind Ltd 半導体装置
JP2007157852A (ja) * 2005-12-01 2007-06-21 Sony Corp 半導体発光素子およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804918A (en) * 1994-12-08 1998-09-08 Nippondenso Co., Ltd. Electroluminescent device having a light reflecting film only at locations corresponding to light emitting regions
US6620720B1 (en) * 2000-04-10 2003-09-16 Agere Systems Inc Interconnections to copper IC's
JP2003347487A (ja) 2002-05-29 2003-12-05 Nec Kansai Ltd 半導体装置
US6841802B2 (en) * 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
EP1686629B1 (en) * 2003-11-19 2018-12-26 Nichia Corporation Nitride semiconductor light emitting diode and method for manufacturing the same
JP4450199B2 (ja) 2004-09-30 2010-04-14 豊田合成株式会社 半導体発光素子
US20060154393A1 (en) * 2005-01-11 2006-07-13 Doan Trung T Systems and methods for removing operating heat from a light emitting diode

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04283948A (ja) * 1991-03-13 1992-10-08 Mitsubishi Electric Corp 光半導体素子用サブマウント
JP2001230448A (ja) * 1997-01-31 2001-08-24 Matsushita Electric Ind Co Ltd 発光素子および発光装置ならびにそれらの製造方法
JP2001060720A (ja) * 1999-08-19 2001-03-06 Toshiba Corp 半導体発光素子
JP2004537171A (ja) * 2001-07-23 2004-12-09 クリー　インコーポレイテッド サブマウントボンディングのための修正を含む発光デバイス、および、その製法
JP2006502563A (ja) * 2002-07-22 2006-01-19 クリー　インコーポレイテッド バリア層を含む発光ダイオードおよびその製造方法
JP2005302747A (ja) * 2004-03-29 2005-10-27 Stanley Electric Co Ltd 半導体発光素子
JP2006080469A (ja) * 2004-09-13 2006-03-23 Mitsubishi Cable Ind Ltd 窒化物半導体発光素子
JP2006128622A (ja) * 2004-09-28 2006-05-18 Nichia Chem Ind Ltd 半導体装置
JP2007157852A (ja) * 2005-12-01 2007-06-21 Sony Corp 半導体発光素子およびその製造方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218495A (ja) * 2008-03-12 2009-09-24 Mitsubishi Chemicals Corp 半導体発光素子および半導体発光装置
JP2010027824A (ja) * 2008-07-18 2010-02-04 Toyoda Gosei Co Ltd 発光素子
US8124999B2 (en) 2008-07-18 2012-02-28 Toyoda Gosei Co., Ltd. Light emitting element and method of making the same
JP2010050318A (ja) * 2008-08-22 2010-03-04 Stanley Electric Co Ltd 半導体発光装置の製造方法及び半導体発光装置
JP2010161160A (ja) * 2009-01-07 2010-07-22 Tokuyama Corp 半導体発光素子
JP2011071340A (ja) * 2009-09-25 2011-04-07 Toyoda Gosei Co Ltd 発光素子
JP2011176260A (ja) * 2010-01-30 2011-09-08 Mitsubishi Shindoh Co Ltd Ｌｅｄチップとリードフレームとの接合方法
JP2012212846A (ja) * 2011-03-21 2012-11-01 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
JP2012227512A (ja) * 2011-04-08 2012-11-15 Nichia Chem Ind Ltd 半導体発光素子
US10170675B2 (en) 2011-05-24 2019-01-01 Lumileds Llc P—N separation metal fill for flip chip LEDs
JP2014515557A (ja) * 2011-05-24 2014-06-30 コーニンクレッカ フィリップス エヌ ヴェ フリップチップｌｅｄのためのｐ−ｎ分離メタルフィル
US9722161B2 (en) 2011-05-24 2017-08-01 Koninklijke Philips N.V. P-n separation metal fill for flip chip LEDs
JP2015106638A (ja) * 2013-11-29 2015-06-08 三菱電機株式会社 半導体装置
KR20180023778A (ko) * 2015-07-22 2018-03-07 엘지이노텍 주식회사 발광 소자 패키지
KR102569249B1 (ko) * 2015-07-22 2023-08-23 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 패키지
JP6375049B1 (ja) * 2017-11-27 2018-08-15 ルーメンス カンパニー リミテッド Ｌｅｄチップ及びそのｌｅｄチップが適用されたｌｅｄモジュール
JP2019096859A (ja) * 2017-11-27 2019-06-20 ルーメンス カンパニー リミテッド Ｌｅｄチップ及びそのｌｅｄチップが適用されたｌｅｄモジュール
JP2019096853A (ja) * 2017-11-27 2019-06-20 ルーメンス カンパニー リミテッド Ｌｅｄチップ及びそのｌｅｄチップが適用されたｌｅｄモジュール
US10644212B2 (en) 2017-11-27 2020-05-05 Lumens Co., Ltd. LED chip with improved bonding strength and LED module using the LED chip
US11387385B2 (en) 2019-08-21 2022-07-12 Nikkiso Co., Ltd. Semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
US11777060B2 (en) 2019-08-21 2023-10-03 Nikkiso Co., Ltd. Semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
WO2023162463A1 (ja) * 2022-02-22 2023-08-31 ソニーセミコンダクタソリューションズ株式会社 発光デバイスおよびＶｏＳ（ＶＣＳＥＬ ｏｎ Ｓｉｌｉｃｏｎ）デバイス

Also Published As

Publication number Publication date
JP5162909B2 (ja) 2013-03-13
US20070246735A1 (en) 2007-10-25
US7723743B2 (en) 2010-05-25

Similar Documents

Publication Publication Date Title
JP5162909B2 (ja) 半導体発光素子
JP5045336B2 (ja) 半導体発光素子
US7005684B2 (en) Group III nitride based semiconductor luminescent element
US8643046B2 (en) Semiconductor light-emitting element, method for producing the same, lamp, lighting device, electronic equipment, mechanical device and electrode
JP5305790B2 (ja) 半導体発光素子
JP4946195B2 (ja) 半導体発光素子及びその製造方法
TWI412159B (zh) 半導體發光元件、其電極以及製造方法、及燈
US20060214574A1 (en) Light emitting element and method for manufacturing the same
JP2003168823A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
US8587015B2 (en) Light-emitting element
US9117973B2 (en) Semiconductor light emitting element
JP4450199B2 (ja) 半導体発光素子
JP4449405B2 (ja) 窒化物半導体発光素子およびその製造方法
JP2004006498A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JP2007243074A (ja) ３族窒化物系発光ダイオード
JP4411871B2 (ja) 窒化物半導体発光素子
KR101690508B1 (ko) 발광소자
JP5608762B2 (ja) 半導体発光素子
US6653215B1 (en) Contact to n-GaN with Au termination
JP4622426B2 (ja) 半導体発光素子
KR100764450B1 (ko) 플립칩형 질화물 반도체 발광소자
JP4868821B2 (ja) 窒化ガリウム系化合物半導体及び発光素子
JP2006013034A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子及び半導体発光素子の製造方法
JP2007201046A (ja) 化合物半導体及び発光素子
JP5851001B2 (ja) 半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5162909

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150